CN101882587B - 实现打线封装的结构及其制作方法 - Google Patents

实现打线封装的结构及其制作方法 Download PDF

Info

Publication number
CN101882587B
CN101882587B CN 200910083426 CN200910083426A CN101882587B CN 101882587 B CN101882587 B CN 101882587B CN 200910083426 CN200910083426 CN 200910083426 CN 200910083426 A CN200910083426 A CN 200910083426A CN 101882587 B CN101882587 B CN 101882587B
Authority
CN
China
Prior art keywords
passivation layer
rdl pad
rdl
pad
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910083426
Other languages
English (en)
Other versions
CN101882587A (zh
Inventor
江卢山
梅娜
章国伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN 200910083426 priority Critical patent/CN101882587B/zh
Publication of CN101882587A publication Critical patent/CN101882587A/zh
Application granted granted Critical
Publication of CN101882587B publication Critical patent/CN101882587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种实现打线封装结构的制作方法，应用于重布线焊垫RDLpad制作工序中，该方法包括：在钝化层上形成第一再钝化层；图案化所述第一再钝化层，在需要做RDL pad的位置作开口，露出钝化层；在所述露出的钝化层上形成RDL pad；在所述图案化的第一再钝化层及RDL pad上形成第二再钝化层。本发明还公开了一种实现打线封装的结构。采用该结构及其制作方法，由于RDL pad下面直接接触的钝化层的支撑，所以能够较容易地实现后续的打线封装。

Description

实现打线封装的结构及其制作方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种实现打线封装的结构及其制作方法。
背景技术
目前，存储装置在完成前段制程之后，为了满足不同的应用需求，需要再做重布线焊垫(RDL pad)，对终端焊垫进行再分布，用于与终端焊垫实现连接。现有技术中都采用金(Au)作为RDL pad，因为打线(wire bonding)时也是采用的金线，金线打在RDL pad上，正是由于wire bonding时是金与金的接触，所以很容易实现，但是利用金作为RDL pad的材料，成本昂贵，不利于半导体制程的发展，所以现有技术中将铝用作RDL pad，现有技术铝作为RDL pad的半导体器件的剖面示意图如图1所示。下面详细说明现有技术中铝作为RDL pad的半导体器件的具体流程。
步骤11、在半导体衬底的互连层上形成钝化层(passivation)101，如氮化硅层、氮氧化硅层和氧化硅层等；
步骤12、在所述钝化层101上形成第一再钝化层(re-passivation)102；
步骤13、在所述第一再钝化层102上形成Al RDL pad 103；
步骤14、在所述第一再钝化层102及Al RDL pad103上形成第二再钝化层104。
其中，第一再钝化层102和第二再钝化层104的材料相同，为光敏苯并环丁烯(BCB)或者聚酰亚胺膜(PI)等较软的有机聚合物，利用旋涂方法涂布第一再钝化层102和第二再钝化层104，然后经过加热、紫外辐射硬化等步骤最终形成第一再钝化层102和第二再钝化层104。
如果采用铝(Al)作为RDL pad，由于RDL pad的下面是比较软的再钝化层，如BCB、PI等等有机聚合物，这类材料的质地类似塑料，比较软，所以金线打在Al RDL pad上，由于Al和Au的材料不同，不能比较容易地融合在一起，所以就需要RDL pad下面有较刚性的材料作打线时的支撑，但是现有技术中RDL pad的下面是比较软的再钝化层，所以很容易出现打线失败(bonding fail)的问题。
发明内容
有鉴于此，本发明解决的技术问题是：Al RDL pad的下面是比较软的再钝化层，所以在后续用金线进行打线封装时很容易出现打线失败的问题。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种实现打线封装结构的制作方法，应用于重布线焊垫RDLpad制作工序中，该方法包括：
在钝化层上形成第一再钝化层；
图案化所述第一再钝化层，在需要做RDL pad的位置作开口，露出钝化层；
在所述露出的钝化层上形成RDL pad；
在所述图案化的第一再钝化层及RDL pad上形成第二再钝化层。
所述RDL pad材料为铝。
所述钝化层为氮化硅层或氮氧化硅层或氧化硅层。
所述第一再钝化层和第二再钝化层为有机聚合物。
所述有机聚合物为光敏苯并环丁烯BCB或者聚酰亚胺膜PI。
所述图案化的第一再钝化层通过曝光、显影步骤形成。
所述图案化所述第一再钝化层，在需要做RDL pad的位置作开口的面积等于RDL pad的截面积。
本发明还公开了一种实现打线封装的结构，包括图案化的第一再钝化层、与钝化层接触的RDL pad和第二再钝化层；
所述图案化的第一再钝化层形成于钝化层上；
所述RDL pad位于图案化的第一再钝化层所作的开口内；
所述第二再钝化层位于图案化的第一再钝化层及RDL pad上。
所述图案化的第一再钝化层所作的开口的面积等于RDL pad的截面积。
由上述的技术方案可见，本发明在第一再钝化层上需要做RDL pad的位置形成开口(opening)，露出位于第一再钝化层下面的钝化层，使Al RDLpad与钝化层直接接触，这样钝化层相比于第一再钝化层和第二再钝化层来说较硬，用金线作wire bonding时，金线打在RDL pad上，正是由于有了RDL pad下面直接接触的钝化层的支撑，所以很容易实现wire bonding，有效地解决工艺上的问题。
附图说明
图1为现有技术中铝作为RDL pad的半导体器件的剖面结构示意图。
图2为本发明中铝作为RDL pad的半导体器件的流程示意图。
图3为本发明中具有经过优化的RDL pad的半导体器件的结构示意图。
图4为Al RDL pad与fuse相对位置的示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
为了清楚地描述本发明的结构，本申请的各示意图中省略了部分公知结构。
本发明在第一再钝化层上需要做RDL pad的位置形成opening，露出位于第一再钝化层下面钝化层，使Al RDL pad与钝化层直接接触，这样钝化层相比于第一再钝化层和第二再钝化层来说较硬，用金线作wire bonding时，金线打在RDL pad上，正是由于有了RDL pad下面直接接触的钝化层的支撑，所以很容易实现wire bonding。
本发明中铝作为RDL pad的半导体器件的流程示意图如图2所示。
步骤21、在半导体衬底的互连层上形成钝化层101，如氮化硅层、氮氧化硅层和氧化硅层等；
其中半导体衬底上可以形成各种器件结构，例如定义在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。一般采用铜作为互连层材料，形成于半导体衬底上，根据器件具体应用不同，铜可以与氮化层101接触，也可以不与氮化层101接触。
步骤22、在所述钝化层101上形成第一再钝化层，然后通过曝光显影步骤在第一再钝化层上需要做RDL pad的位置作开口，形成图案化的第一再钝化层202，露出第一再钝化层下面的钝化层101；
步骤23、在图案化的第一再钝化层202的开口内，即露出的钝化层101上形成Al RDL pad203；
步骤24、在所述图案化的第一再钝化层202及Al RDL pad203上形成第二再钝化层204。
经过上述步骤，本发明中具有经过优化的RDL pad的半导体器件的结构示意图如图3所示。其中，在第一再钝化层上作开口，形成图案化的第一再钝化层202，目的是将Al RDL pad203沉积于开口内，所以开口的大小与Al RDL pad203的截面积是相同的。由于Al RDL pad203的高度已经确定，所以使第一再钝化层和第二再钝化层的高度和高于Al RDL pad203的高度。
需要注意的是，现有技术中的Al RDL pad203都是直接与较软的re-passivation接触的，而本发明将Al RDL pad203直接与较硬的passivation接触。进一步地，为了实现Al RDL pad203直接与较硬的passivation接触，与现有技术中不同的是，re-passivation中的第一再钝化层是经过图案化的，从而实现了本发明的目的。
无论是现有技术还是本发明，之所以都先形成re-passivation，再做RDLpad，就是为了让re-passivation把RDL pad和激光修补窗口(fuse)绝缘开来，并将不需要重排布的焊垫保护起来。图4为Al RDL pad与fuse相对位置的示意图。本发明中先形成第一再钝化层，然后在第一再钝化层作开口，所述开口与fuse不在同一个位置，这样将金属Al沉积在开口内，形成的AlRDL pad203直接与较硬的passivation接触，也不会与fuse401发生任何电连接，所以与现有技术相比，本发明将Al RDL pad203直接与较硬的passivation接触，不会带来其他消极的影响。如果先做Al RDL pad203，再形成re-passivation，则在做Al RDL pad203时，先在passivation表面沉积一层金属Al，那么这层金属Al就会与fuse401连接，如果形成Al RDL pad203时刻蚀不彻底，就很难使Al RDL pad203和fuse401隔离，所以现有技术和本发明中都不采用先做RDL pad，再形成re-passivation的做法。
本领域的技术人员应当理解，本发明中铝作为RDL pad的半导体器件的制作方法及结构，并不限于上述具体实施例，只要能使金线对RDL pad打线时，下面有比较刚性的支撑，实现wire bonding的其他方式，都包括在本发明的保护范围内。

Claims (9)

1.一种实现打线封装结构的制作方法，应用于重布线焊垫RDL pad制作工序中，该方法包括：
在钝化层上形成第一再钝化层；
图案化所述第一再钝化层，在需要做RDL pad的位置作开口，露出钝化层；
在所述露出的钝化层上形成RDL pad；
在所述图案化的第一再钝化层及RDL pad上形成第二再钝化层。
2.如权利要求1所述的方法，其特征在于，所述RDL pad材料为铝。
3.如权利要求1所述的方法，其特征在于，所述钝化层为氮化硅层或氮氧化硅层或氧化硅层。
4.如权利要求1所述的方法，其特征在于，所述第一再钝化层和第二再钝化层为有机聚合物。
5.如权利要求4所述的方法，其特征在于，所述有机聚合物为光敏苯并环丁烯BCB或者聚酰亚胺膜PI。
6.如权利要求1所述的方法，其特征在于，所述图案化的第一再钝化层通过曝光、显影步骤形成。
7.如权利要求1所述的方法，其特征在于，所述图案化所述第一再钝化层，在需要做RDL pad的位置作开口的面积等于RDL pad的截面积。
8.一种具有如权利要求1至7任一项所述的实现打线封装的结构，包括图案化的第一再钝化层、与钝化层接触的RDL pad和第二再钝化层；
所述图案化的第一再钝化层形成于钝化层上；
所述RDL pad位于图案化的第一再钝化层所作的开口内；
所述第二再钝化层位于图案化的第一再钝化层及RDL pad上。
9.如权利要求8所述的结构，其特征在于，所述图案化的第一再钝化层所作的开口的面积等于RDL pad的截面积。
CN 200910083426 2009-05-04 2009-05-04 实现打线封装的结构及其制作方法 Active CN101882587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910083426 CN101882587B (zh) 2009-05-04 2009-05-04 实现打线封装的结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910083426 CN101882587B (zh) 2009-05-04 2009-05-04 实现打线封装的结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101882587A CN101882587A (zh) 2010-11-10
CN101882587B true CN101882587B (zh) 2012-03-28

Family

ID=43054554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910083426 Active CN101882587B (zh) 2009-05-04 2009-05-04 实现打线封装的结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101882587B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034146A (ko) 2019-09-19 2021-03-30 삼성전자주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499595A (zh) * 2002-11-08 2004-05-26 ����ŷ�������ʽ���� 半导体装置及其制造方法
CN101154639A (zh) * 2006-09-28 2008-04-02 奇梦达股份公司 管芯装置及用于制造管芯装置的方法
CN101295656A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101295633A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法
CN100459099C (zh) * 2006-08-31 2009-02-04 中芯国际集成电路制造(上海)有限公司 铜互连的半导体器件的制造方法及其结构
CN101419924A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499595A (zh) * 2002-11-08 2004-05-26 ����ŷ�������ʽ���� 半导体装置及其制造方法
CN100459099C (zh) * 2006-08-31 2009-02-04 中芯国际集成电路制造(上海)有限公司 铜互连的半导体器件的制造方法及其结构
CN101154639A (zh) * 2006-09-28 2008-04-02 奇梦达股份公司 管芯装置及用于制造管芯装置的方法
CN101295656A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101295633A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法
CN101419924A (zh) * 2007-10-25 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN101882587A (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
TWI528514B (zh) 晶片封裝體及其製造方法
KR101376990B1 (ko) 마이크로전자 패키지 및 그 제조 방법
US8716109B2 (en) Chip package and fabrication method thereof
US8710680B2 (en) Electronic device package and fabrication method thereof
KR101607401B1 (ko) 반도체 소자 및 그 제조 방법
US8552548B1 (en) Conductive pad on protruding through electrode semiconductor device
US20110193225A1 (en) Electronic device package and fabrication method thereof
US9768089B2 (en) Wafer stack protection seal
CN105390455A (zh) 用于晶圆级封装件的互连结构及其形成方法
WO2009140798A1 (zh) 电子元件封装体及其制作方法
CN103000574A (zh) 形成具有响应于外部刺激的有源区域的半导体管芯的方法
TW201709449A (zh) 具有選擇性接合墊保護的ｃｍｏｓ－ｍｅｍｓ積體電路裝置
TW201606888A (zh) 晶片封裝體及其製造方法
US20170207194A1 (en) Chip package and method for forming the same
US20220399301A1 (en) Semiconductor package structure and method for manufacturing the same
JP2011049303A (ja) 電気部品およびその製造方法
US20120104445A1 (en) Chip package and method for forming the same
CN101882587B (zh) 实现打线封装的结构及其制作方法
US20220230946A1 (en) Substrate structure and semiconductor package structure
US20210183677A1 (en) Method of manufacturing semiconductor package
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
CN106024727A (zh) 具有ubm的封装件及其形成方法
TWI437689B (zh) 半導體裝置
CN104253100A (zh) 晶片封装体
CN102945840B (zh) 半导体芯片封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant