CN101154639A - 管芯装置及用于制造管芯装置的方法 - Google Patents

管芯装置及用于制造管芯装置的方法 Download PDF

Info

Publication number
CN101154639A
CN101154639A CNA2007101517509A CN200710151750A CN101154639A CN 101154639 A CN101154639 A CN 101154639A CN A2007101517509 A CNA2007101517509 A CN A2007101517509A CN 200710151750 A CN200710151750 A CN 200710151750A CN 101154639 A CN101154639 A CN 101154639A
Authority
CN
China
Prior art keywords
passivation layer
die arrangement
layer
arrangement according
connection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101517509A
Other languages
English (en)
Inventor
于尔根·西蒙
劳伦斯·爱德华·辛格勒顿
约亨·托马斯
奥克塔维奥·特罗瓦雷里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101154639A publication Critical patent/CN101154639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

管芯装置，包括具有相互电耦合的多个电子电路、具有至少一个电连接的至少一个第一电连接区域、以及当留出至少一个第一电连接区域时施加的第一钝化层的管芯。优选为成型材料的第二钝化层被至少部分地配置在第一钝化层上。具有连接元件和再分配层的至少一个导电结构将第一电连接电连接至第二电连接，由再分配层的一部分或在再分配层的一部分处形成第二电连接。连接元件从第一电连接区域延伸通过第一钝化层和第二钝化层，在第二钝化层上至少部分地设置耦合至连接部分的再分配层。

Description

管芯装置及用于制造管芯装置的方法
技术领域
本发明涉及管芯装置(die arrangement)和用于制造管芯装置的方法。
背景技术
在封装电子芯片(下文中也被称为管芯)的过程中，可能必须提供从管芯的第一连接区域(例如，被配置在管芯的内部区域中)到管芯的第二连接区域(例如，可以位于管芯的边缘区域中)的再分配布线。例如，如果连接技术(例如，引线接合法)适合于在管芯的边缘区域中形成接合线，这可能是可取的。例如，通过配置在所谓的再分配层(RDL)中的其他电导体路径(track)来影响再分配布线。
在再分配层技术中，将金属层沉积到例如配置在管芯或晶片上的电介质(例如，聚酰亚胺或晶片级电介质)上。该电介质的厚度和介电常数对相对于硅片的底金属层的耦合电容是极其重要的。这导致封装寄生电容的增大，因而由于增大的电容性负载而限制了工作频率。再分配层还可以将干扰耦合到底层导体路径中并因而影响管芯的功能性。
传统的再分配层技术试图通过配置附加的电介质(WPR)或低k电介质来减小这种耦合和寄生电容。
然而，利用用于沉积电介质的现行方法，不可能达到大于15μm电介质厚度的足够稳定、可再生产以及节约成本的层的厚度。由于旋涂(spin-on)电介质通常被用于制造再分配层，所以在这些电介质的情况下(例如，在由聚酰亚胺制成的电介质的情况下)，由于在交连期间可能发生高达50％的体积收缩而限制了层厚度，结果产生内部张应力，这可能导致晶片或单个管芯不期望的弯曲。
虽然通过使用BCB(苯并环丁烯)减小了收缩，但当层厚度大于5μm-10μm时，BCB容易裂化。这些材料的高固化温度可能导致保持产量损失(retention yield loss)。
基于这些和其他原因，需要基于实施例所阐述的本发明。
发明内容
本发明的一个实施例提供了管芯装置。管芯装置具有管芯、相互电耦合的多个电子电路、配置了至少一个电连接的至少一个第一电连接区域、以及在管芯的上表面上留出该至少一个第一电连接区域时施加的第一钝化层。此外，管芯装置具有第二钝化层，其含有成型材料(molding material)并被至少部分地配置在第一钝化层上。此外，管芯装置具有至少一个电连接结构，其包括连接元件和再分配层，用于将第一电连接区域电连接至第二电连接区域(其通过再分配层的一部分或在再分配层的一部分处形成)。连接元件从第一电连接区域延伸通过第一钝化层和第二钝化层，以及至少部分地在第二钝化层上配置耦合至连接部的再分配层。
根据另一示例性实施例，本发明提供了一种用于制造管芯装置的方法。该方法包括：在管芯的至少一个第一电连接区域的第一电连接上形成至少一个连接元件，该管芯具有相互电耦合的多个电子电路、配置了至少一个第一电连接的至少一个第一电连接区域、以及施加在管芯的上表面上并留出至少第一连接的第一钝化层，以这样的方式，连接元件近似垂直地从电连接延伸出来。此外，该方法包括：当在至少一个连接元件中成型时，在第一钝化层上形成由成型材料制成的第二钝化层；当制造至少一个连接元件的自由端的电连接时，在第二钝化层的表面上形成至少一个再分配层；以及当在至少一个再分配层处留出至少一个部分时，通过在第二钝化层的顶侧配置覆盖层来形成具有第二电连接的至少一个第二电连接区域。
从参考附图的以下描述中，本发明的这些和其他特征将变得显而易见。
附图说明
为了更彻底地理解本发明及其优点，现在结合附图参考以下描述，其中：
图1示出了根据本发明一个实施例的管芯装置的截面图；
图2示出了根据本发明一个实施例的导电结构的连接元件；
图3A至3I示出了根据本发明一个实施例的用于制造管芯装置的各个处理；
图4示出了具有至少部分形成的第二钝化层的管芯装置；
图5示出了具有用于参数测试的焊盘的管芯装置；以及
图6示出了根据本发明一个示例性实施例的用于制造管芯装置的方法的流程图。
具体实施方式
图1示出了根据本发明一个实施例的管芯装置的截面图。
如图1所示，管芯装置包括具有相互电耦合的多个电子电路(未示出)的管芯1。第一钝化层5(硬钝化)(其本身对于管芯1是普遍的并可以由例如聚酰亚胺制成)被配置在管芯1的表面上。此外，在管芯1的表面上配置每个均具有至少一个电连接的多个第一电连接区域，下文中将这些电连接区域被称为焊盘2，在图1中，为了实例仅示意性示出了三个焊盘2。在焊盘2的区域中省去了第一钝化层5。
同样，在第一钝化层5上可选地配置第三钝化层6(例如，其可被用在DRAM产品的管芯装置中)，同时留出焊盘2。可将第三钝化层6(例如，具有大约5μm的层厚度并可由聚酰亚胺制成)用作附加的应力缓冲器。
在所有情况下，连接元件3、31都被配置在焊盘2上，该连接元件在所有情况下都与被配置用于在管芯中激活再分配布线的导电结构相关联。
图1示意性示出了两种不同制造的连接元件3、31作为这种连接元件3、31的实例，虽然在完成管芯1的过程中仅统一使用了不同类型的连接元件3、31中的一种。在根据图1的管芯装置中，所制造的不同连接元件3、31达到相同的目的，因此，这里将不再更详细地描述连接元件3、31的类型。通过实例，可将连接元件3、31施加于处于晶片级的管芯1的焊盘2。
从图1可以进一步看出，第二钝化层7被至少部分地配置在可选的第三钝化层6上(或者，如果没有提供第三钝化层6，被至少部分地配置在第一钝化层5上)，第二钝化层7具有成型材料并基本上完全密封连接元件3、31，只有连接元件3、31的上端没有成型材料。通过实例，在成型方法中，可将第二钝化层7(在该实施例中，下文中被称为成型层7)施加于管芯装置的管芯1。例如，可以通过暴露成型(exposed molding)来保留连接元件3、31的上端面。作为另一种可选方法，例如，在诸如真空印刷密封工艺(VPES)的印刷方法中也可以施加成型层7。
从图1可以进一步看出，在成型层7的顶部上配置分别分配给焊盘2的对应数目的再分配层8，其中，在所有情况下，再分配层都导电连接至所分配的连接元件3、31，并沿成型层7的顶部延伸。如上所述，根据图1的管芯装置可以是管芯组件或晶片，其在完成再分配布线之后被再分为单独的管芯。相应地，以再分配层8例如朝向随后将被单独化的多个管芯的边缘区域(未示出)延伸的这种方式，根据预定方案影响再分配层8的定位和长度，并可由此在对应的边缘区域处提供用于新连接区域的部分。对应的对准标记可用于处理在分配层8。
从图1可以进一步看出，在所有情况下，在再分配层8的一部分处或通过再分配层8的一部分形成具有至少一个电连接的第二电连接区域(下文中称为第二焊盘10)。通过各个再分配层8的顶部或在各个再分配层8的顶部处设置新的或第二焊盘10，以至少部分覆盖再分配层8的方式，由至少部分配置在成型层7顶部上的覆盖层9界定对应的焊盘区域。根据管芯装置的另一设想的使用，可以形成通过再分配层8处的覆盖层9中的开口或切口12提供的第二焊盘10，即，可将用于使用作为晶片级芯片尺寸封装(CSP)的管芯装置的焊盘区域(其中，焊球被配置在焊盘10处)制作的大于管芯装置用于引线接合MCP时的焊盘区域。
可形成覆盖层9作为用作晶片级芯片尺寸封装(CSP)的保护层或作为阻焊层。例如，可通过丝网印刷或一些其他合适的施加方法来施加覆盖层9。
由于例如通过成型方法或印刷方法将成型层7施加于第一钝化层5，或可选地将其施加于第三钝化层6(假设设置了这种第三钝化层)，所以可制造厚度大于30μm的成型层7。由于所使用的成型材料(例如，可具有混合有对应填充物的环氧树脂)，即使在成型层具有约50μm的层厚度的情况下，也可以实现在成型材料的固化期间不发生成型材料的收缩或者仅发生可忽略的成型材料的收缩，结果避免了管芯的弯曲。此外，由于在成型或印刷之后成型材料的固化温度的最大值为180℃，所以产生了保持产量损失低于当根据钝化层的传统制造使用通过旋涂施加的聚酰亚胺时的保持产量损失的效应。
根据本发明的一个实施例，如已指定的，由于可以在第一钝化层5和配置在成型层7顶部上的再分配层8之间形成具有大于30μm厚度的第二钝化层7(有时被称为成型层7)。因此，有利地实现可以明显减小寄生电容，使得结合更好的信号传输，管芯装置由此使高时钟频率处的电性能得到显著改善。根据本发明一个实施例的管芯装置的另一优点是：可以通过成型或印刷来制造第二钝化层7，其中，基本上密封了连接元件3、31，并且通过该第二钝化层，增大了有源管芯表面和再分配层8之间的距离。因此，对于该第二钝化层7的制造，无需提供必须是可曝光成像的材料。用于制造第二钝化层7的成型材料不仅具有更加有利的处理特性，而且还可以以低成本提供该成型材料。
此外，第二钝化层7的成型或印刷和被用于此目的且并不必是可曝光成像的成型材料的另一优点在于：可以使附加填充物与成型材料(例如，可以具有环氧树脂)混合，通过这种填充物，可以按照期望方法以目标方式影响成型材料的热膨胀系数(CTE)和/或成型材料的介电常数。例如，关于影响热膨胀系数的合适填充物可以是二氧化硅(非晶状球形填充物)。
此外，可以另外混合环氧树脂或其他填充物，例如，这可以影响固化期间的收缩行为、成型材料的导热性、以及例如特有的机械特性，使得为了形成第二钝化层7，可以提供成型材料，其具有期望或所需的可铸性以及期望或所需的机械特性、热特性和电特性，并可以形成具有第一钝化层5或(如果存在)具有第二钝化层6、以及具有连接元件3、31的复合结构。
图2示出了根据本发明一个实施例的导电结构的连接元件。
例如，可将连接元件3(图2中所示的多个连接元件3(在图2中，通过实例仅示出了三个连接元件3))用作图1中所描述的管芯装置的导电结构的连接元件。例如，直接导电连接至管芯1的焊盘2的柱形连接元件3(下文中称为凸块3)为配置成型层7(参见图1)之前所形成的电沉积凸块。
在制造或沉积凸块3之前，通常在处理开始层(种子层)和形成由光刻胶制成的相应结构之后，将底部凸块金属化层(UBM，under bump metallization)施加于直接位于打开的焊盘结构上的管芯1。接着，进行凸块3(其可以含有铜)的电沉积，例如，基于由光刻胶制成的结构，可以以柱形的形式形成凸块3。在随后去除光刻胶和开始层之后，接着，通过将连接元件3密封或嵌入在成型层7的成型材料中来使管芯1设置有成型层7(图1)。
然而，代替参考图2所描述的电沉积的连接元件3，还可以在焊盘2上配置不同的连接元件。不同的连接元件31(例如，在图1和图3中示意性示出了该元件)的一个实例是所谓的螺栓形凸块(stud bump)31，其可以在无掩模方法的步骤中被机械地施加于焊盘2。此外，将螺栓形凸块31配置在焊盘2上不需要电镀开始层(也被称为种子层)，即，UBM，使得就像例如对于具有少量连接的相对较大的管芯一样，根据螺栓形凸块31的数量，可以在制造管芯装置时减少成本。此外，可以以一个在另一个之上(堆叠)的方式配置多个螺栓形凸块31，使得可以以简单的方式设置具有所需/期望高度的螺栓形凸块31。例如，螺栓形凸块31的材料含有金或铜。
图3A至图3I示意性示出了根据本发明一个实施例的用于制造管芯装置的各个方法处理，基于这些图，以下更加详细解释了根据一个实施例的方法。
图3A示出了管芯1，其具有相互电耦合的多个电子电路(未示出)，并适合于制造根据本发明一个实施例的管芯装置。
从图3A可以看出，通常的第一钝化层5(硬钝化)被配置在完成处理后的管芯1的表面上并设置有未覆盖多个焊盘2的切口，虽然在根据图3A至图3I的示图中，通过实例在所有情况下均仅示出三个焊盘2，但在所有情况下，所述焊盘都对应于具有至少一个电连接的第一电连接区域。
如图3B所示，在第一步骤中，管芯1设置有当漏出或留出第一电连接区域(即，第一焊盘2)时被施加于第一钝化层5并例如用作应力缓冲器的第三钝化层6。然而，该第三钝化层6(例如，可具有聚酰亚胺)的配置是可选的，并不是对于所有类型的管芯装置使用都是必须的。具有这种用作应力缓冲器的第三钝化层6的管芯装置的示例性应用可以是DRAM。
由于这种第三钝化层6对根据本发明一个实施例的管芯装置不是绝对必须的，所以在接下来的附图和相关描述中省略了所述第三钝化层6的说明。
如图3C所示，根据本发明一个实施例的用于制造管芯装置的下一个方法处理包括实现连接元件3、31的配置，在该示例性实施例中，以螺栓形凸块31的形式体现连接元件3、31。在这种情况下，螺栓形凸块31被机械地配置在例如处于晶片级的整个管芯装置的(例如)焊盘2上，可以通过配置多个螺栓形凸块或彼此堆叠多个螺栓形凸块来相应地达到所期望或所需的螺栓形凸块31的高度。对于通过螺栓形凸起工艺实现焊盘2上螺栓形凸块31的连接，不必向焊盘2提供电开始层。
从图3D中可以看出，例如，包括螺栓形凸块31的管芯1随后被设置有第二钝化层7(下文中也被称为成型层7)。例如，可通过例如成型工艺或诸如真空印刷密封工艺的刻版印花(stencilprinting)工艺实现该成型层7的形成。通过例如含有环氧树脂的材料以及使用上述工艺中的一种形成所述成型层7具有以下优点：可以制造任何期望或所需的层厚度，其中，使螺栓形凸块31能够完全成型在成型材料中，或者如图3E中所示，通过暴露成型使螺栓形凸块31嵌入成型材料中，以使螺栓形凸块31的上端部仍在成型材料的外面。
如图3D所示，对于在成型或印刷操作期间管芯1上的螺栓形凸块31完全嵌入在成型层7中的情况，例如，下一处理包括例如以磨掉的形式实现去除成型层7的顶部71处的材料层，例如直到成型层7具有预定厚度(例如，50μm)，并且如图3E所示，螺栓形凸块31的上部311没有被覆盖。
在下一方法处理中，如图3F所示，将再分配层(RDL)8配置在成型层7的顶部，再分配层8被分配给每个螺栓形凸块31并导电连接至螺栓形凸块，其目的在于，通过再分配层8提供相对于管芯1上所分配的各个原始焊盘2配置在不同位置处的各个新的或第二焊盘10(图1)。
由于嵌入成型层7中的螺栓形凸块31或电沉积凸块3含有铜或金而不是含有铝，如原始焊盘2，所以为了实现再分配层8与螺栓形凸块31或凸块3充分好的粘着性，可以在处理再分配层8之前，可选地使用化学金属化而不是施加需要上游薄膜处理(upstreamthin-film process)的电镀开始层。随后，可以使用之前形成的掩模通过通常的电沉积工艺基本上实现再分配层8，首先再分配层8具有铜，并且在其上处理覆盖层，根据使用管芯装置的另一目的(例如，用于引线接合或焊料接合)，例如，该覆盖层可以含有镍(Ni)或金(Au)或其合金，并确保再分配层8的可焊性。
根据本发明的实施例，由于配置在管芯1的有源表面和再分配层8之间的钝化层是具有成型材料的成型层7，所以这种层可被形成具有例如50μm的厚度，结果可以除去管芯1的有源表面和再分配层8之间的寄生电容，或者即使在高工作频率时也可以最大可能程度地防止该寄生电容。因此，与传统的管芯装置相比，显著改善了根据本发明实施例的管芯装置的电性能。而且，可向成型材料添加添加剂，例如，其可以以期望的方式影响所述成型材料的介电常数，使得成型层7不仅通过其厚度而且基于其材料也可以具有改善的特性。如上所述，因为在成型工艺或印刷工艺中可将成型层7施加于管芯1，并因此不必具有可曝光成像特性，所以可将添加剂或填充物与成型材料混合。由成型材料形成第二钝化层的另一优点是在通常180℃的成型温度处减小了保持产量损失。
可以从图3G中看到，通过又一制造步骤(但其对于本发明不是强制性的)，最终将覆盖层9至少部分地施加于成型层7的顶部，并且同时至少部分地覆盖再分配层8，使得管芯1的各个第二电连接区域10(即，第二焊盘10)被设置在具有分别被截断的覆盖层9的相应再分配层8处。例如通过刻版印花工艺施加于管芯装置的覆盖层9中的切口12在再分配层8上限定了区域(通过其或在其中形成焊盘10)，使得界定覆盖层9的切口12的切口的周围部分同时起到例如之后用于作为晶片级CSP的管芯装置的焊料挡块的作用。通过多次重复该处理，例如可以制造多层布线。例如，覆盖层9可具有聚酰亚胺或焊接掩模材料。
在图3H中，示出了覆盖层9的可选结构，为之后的引线接合以适当的方式形成管芯装置的该结构，例如，与焊料接合的情况相比，焊盘101之间的距离以及围绕焊盘101的切口12的尺寸应该更小。此外，箭头102表示分配给再分配层81的焊盘形成在管芯装置的不同边缘区域中，并在图3H中所示的截面中被隐藏。例如，图3H所示的管芯装置的实施例可被用于引线接合多芯片封装(MCP)或引线接合多芯片封装(MCP)中的堆叠管芯装置。
虽然没有单独示出，但在图3H所示管芯装置的制造阶段，例如，可以例如通过使用传统的去除方法(例如，研磨)处理管芯1的无源后部11来可选地减小管芯1的厚度。
接下来，包括可选地减小管芯1的厚度，从图3I可以看到，可以通过又一方法处理(但其对于本发明不是强制性的)将根据图3G的管芯装置的焊盘10设置有焊球20。现在，适合使用晶片级芯片尺寸封装(CSP)的管芯设置有根据图3I的管芯装置。
可以从图4中看到，与图3D和图3E中的示图相反，例如，根据本发明一个实施例的管芯装置的成型层7还可以在成型期间仅配置在第一钝化层5或第三钝化层6(如果存在的话)的一部分上。例如，用于成型层7的材料和用于配置成型层7的工艺(例如，成型工艺或印刷工艺)均适合于形成没有完全在管芯1的整个区域上延伸而是部分形成在管芯1上的成型层，但是连接元件3、31在所有情况下都嵌入部分配置的成型层7中。在管芯1的成型层7外的这些部分在所有情况下都可以形成在区域103处，沿着该区域，可在可能随后的切割处理中(例如，通过锯切操作)将管芯装置单独化为多个管芯装置。即，例如可以根据切割结构来对准成型层7之外的部分并在所有情况下例如沿将被单独化的管芯装置之间的切割通道形成这些部分。
此外，可将成型层7之外的这些部分用作用于处理在第二钝化层(成型层7)成型之后影响的再分配层8的对准标记。
在图5中示出了在第二钝化层(成型层7)成型之后将被配置的再分配层8的对准的另一可能性，并可以例如利用作为参考标记形成在管芯1处的焊盘103，在管芯1处形成用于执行参数测试的焊盘。用于参数测试的焊盘103具有延伸通过成型层7并可被用作用于处理再分配层8的对准标记的连接元件33，但是连接元件33不被用于连接至再分配层8。而且，这种类型的连接元件33在所有情况下都被配置在切割通道的区域中。
如上所述，根据本发明一个实施例的例如以晶片级制造的管芯装置可在例如配置焊球(图3I)之后单独化为各个完成的管芯，例如，基于没有被成型材料覆盖的切割通道(图4)或通过焊盘103和连接元件33(图5)(在管芯1处形成用于参数测试并被配置在切割通道的区域中)，可以对于例如锯切工艺对准管芯装置。
图6示出了用于制造根据本发明一个示例性实施例的管芯装置的方法的流程图600。
602涉及实现在管芯的至少一个第一电连接区域的第一电连接上形成至少一个连接元件，该管芯具有相互电耦合的多个电子电路、配置了至少一个第一电连接的至少一个第一电连接区域、以及施加在管芯的上表面并留出至少第一连接的第一钝化层，以这样的方式，连接元件从电连接近似垂直地延伸出来。
604涉及实现在第一钝化层上形成由成型材料制成的第二钝化层，同时在至少一个连接元件中成型。
606涉及实现在第二钝化层的表面上形成至少一个再分配层，同时制造对至少一个连接元件的自由端的电连接。
根据本发明一个实施例的管芯装置包括具有相互电耦合的多个电子电路、配置了至少一个电连接的至少一个第一电连接区域、以及在管芯的上表面上留出至少一个第一电连接区域时施加的第一钝化层的管芯。含有成型材料的第二钝化层被至少部分地配置在第一钝化层上。此外，管芯装置包括至少一个导电结构，其具有连接元件和用于将第一电连接区域电连接至第二电连接区域(其通过再分配层的一部分或在再分配层的一部分处形成)的再分配层，连接元件从第一电连接区域延伸通过第一钝化层和第二钝化层，并且在第二钝化层上至少部分地配置耦合至连接部分的再分配层。
可通过成型方法制造管芯装置的第二钝化层。
作为可选方法，例如，可通过印刷工艺(例如，真空印刷密封工艺)制造第二钝化层。
通过再分配层被配置在含有成型材料的第二钝化层上的事实来辨别管芯装置。
由于可以通过成型工艺或印刷工艺制造含有成型材料的第二钝化层，所以成型层可设置有相对较大的层厚度，从而实现在高性能范围内减小寄生电容。由于可通过成型工艺或印刷工艺制造第二钝化层，并且比以由应用在旋涂工艺中的传统电介质制成的钝化层更低的温度固化成型材料，所以可以减小或甚至避免保持损失。此外，由于第二钝化层的材料，尽管层厚度更大，但由于成型材料具有很小的收缩量，所以可以减小管芯弯曲。
例如，可将根据本发明一个实施例的管芯装置用于与双管芯封装(DDP)、板上的晶片级封装(WLPoB)、覆晶封装(FCiP)、穿透硅通道(TSV)、以及3D集成有关的产品或技术。
管芯装置的第二钝化层可具有约10μm至100μm的厚度。
管芯装置的第二钝化层具有约50μm的厚度。
管芯装置可具有在第一钝化层和第二钝化层之间的第三钝化层。
第三钝化层可具有聚酰亚胺。
第三钝化层可具有约1μm至10μm的厚度。
管芯装置的第二钝化层的成型材料可具有环氧树脂。
此外，成型材料可包含影响成型材料的热膨胀系数(CTE)的填充物。
此外，成型材料可以包含影响成型材料的介电常数的填充物。
成型材料具有低于或等于约180℃的固化温度。
管芯装置的导电结构的连接元件可以是电沉积凸块。
凸块可包含铜。
导电结构的连接元件可以是机械安装的螺栓形凸块。
螺栓形凸块可以包含铜或金。
螺栓形凸块可以为堆叠凸块。
覆盖层可被施加在管芯装置的再分配层上，同时留出至少一个第二电连接区域。
管芯装置的管芯可具有多个存储单元。
管芯装置可具有附加管芯，以一个在另一个之上的方式配置管芯和附加管芯。
根据本发明的另一实施例，提供了一种用于制造管芯装置的方法。该方法包括：在管芯的至少一个第一电连接区域的第一电连接上形成至少一个连接元件，该管芯具有相互电耦合的多个电子电路、配置了至少一个第一电连接的至少一个第一电连接区域、以及施加在管芯的上表面上并留出至少第一连接的第一钝化层，以这样的方式，连接元件从电连接近似垂直地延伸出来；以及在第一钝化层上形成由成型材料制成的第二钝化层，同时在至少一个连接元件中成型，在第二钝化层的表面上形成至少一个再分配层，同时制造至少一个连接元件的自由端的电连接。
此外，该方法可包括：当在至少一个再分配层处留出至少一部分时，通过在第二钝化层的顶部配置覆盖层来形成具有第二电连接的至少一个第二电连接区域。
此外，该方法还包括通过成型工艺形成第二钝化层。
根据另一结构，可通过印刷工艺实现第二钝化层的形成。
例如，印刷工艺可以是真空印刷密封工艺(VPES)。
根据该方法的另一结构，可在无掩模方法处理中形成至少一个连接元件。
根据该方法的可选结构，可通过机械施加螺栓形凸块实现电连接上的至少一个连接元件的形成。
例如，可通过以一个在另一个之上的方式配置至少两个螺栓形凸块来制造螺栓形凸块。
作为对此的可选方式，可通过电沉积凸块实现电连接上的至少一个连接元件的形成。
根据本发明的一个实施例，凸块的形成包括种子层的形成、由光刻胶制成的掩模的形成、凸块的电沉积、其上种子层的形成、以及光刻胶的去除。
通过实例，可在第一钝化层的表面上形成至少一个连接元件之前配置第三钝化层，同时留出至少一个电连接区域。
此外，可通过丝网印刷实现覆盖层的形成。

Claims (33)

1.一种管芯装置，包括：
管芯，具有多个相互电耦合的多个电子电路、以及配置了至少一个第一电连接的至少一个第一电连接区域；
第一钝化层，在所述管芯上，其中，所述第一钝化层没有在所述至少一个电连接上延伸；
第二钝化层，包括成型材料并至少部分地在所述第一钝化层上；以及
至少一个导电结构，包括连接元件和再分配层，所述至少一个导电结构将所述至少一个第一电连接区域电连接至第二电连接区域，其中，由所述再分配层的一部分或在所述再分配层的一部分处形成所述第二电连接区域，所述连接元件从所述至少一个第一电连接区域延伸通过所述第一钝化层和所述第二钝化层，以及其中，所述再分配层耦合至所述连接元件并至少部分地在所述第二钝化层上。
2.根据权利要求1所述的管芯装置，其中，通过成型方法制造所述第二钝化层。
3.根据权利要求1所述的管芯装置，其中，通过印刷工艺制造所述第二钝化层。
4.根据权利要求1所述的管芯装置，其中，所述第二钝化层具有约10μm至约100μm的厚度。
5.根据权利要求4所述的管芯装置，其中，所述第二钝化层具有约50μm的厚度。
6.根据权利要求1所述的管芯装置，还包括在所述第一钝化层和所述第二钝化层之间的第三钝化层。
7.根据权利要求6所述的管芯装置，其中，所述第三钝化层包含聚酰亚胺。
8.根据权利要求6所述的管芯装置，其中，所述第三钝化层具有约1μm至约10μm的厚度。
9.根据权利要求1所述的管芯装置，其中，所述成型材料包括环氧树脂。
10.根据权利要求9所述的管芯装置，还包括与所述环氧树脂混合的填充物。
11.根据权利要求1所述的管芯装置，其中，所述成型材料包含影响所述成型材料的热膨胀系数的填充物。
12.根据权利要求1所述的管芯装置，其中，所述成型材料包含影响所述成型材料的介电常数的填充物。
13.根据权利要求1所述的管芯装置，其中，所述成型材料具有低于或等于180℃的固化温度。
14.根据权利要求1所述的管芯装置，其中，所述至少一个导电结构的所述连接元件包括电沉积的凸块。
15.根据权利要求14所述的管芯装置，其中，所述凸块包括铜。
16.根据权利要求1所述的管芯装置，其中，所述至少一个导电结构的所述连接元件包括机械安装的螺栓形凸块。
17.根据权利要求16所述的管芯装置，其中，所述螺栓形凸块包含从基本上由铜、金、和其组合组成的组中选择的材料。
18.根据权利要求16所述的管芯装置，其中，所述螺栓形凸块为堆叠凸块。
19.根据权利要求1所述的管芯装置，还包括在所述再分配层上但没有在所述至少一个第二电连接区域上延伸的覆盖层。
20.根据权利要求1所述的管芯装置，其中，所述管芯包括多个存储单元。
21.根据权利要求1所述的管芯装置，还包括附加管芯，以一个在另一个之上的方式配置所述管芯和所述附加管芯。
22.一种用于制造管芯装置的方法，所述方法包括：
提供管芯，所述管芯具有主表面并包括：
相互电耦合的多个电子电路；
至少一个第一电连接区域，其中，配置了至少一个第一电连接；以及
第一钝化层，其被施加在所述管芯的上表面上并至少留出所述至少一个第一电连接；
在所述至少一个第一电连接上形成至少一个连接元件并远离所述管芯的主表面延伸；
在所述第一钝化层上形成由成型材料制成的第二钝化层，同时密封所述至少一个连接元件；以及
在所述第二钝化层的表面上但不是在所述至少一个连接元件的自由端上形成至少一个再分配层。
23.根据权利要求22所述的方法，还包括：通过在所述第二钝化层的顶部形成覆盖层来在所述再分配层上形成具有第二电连接的至少一个第二电连接区域，同时留出所述至少一个再分配层的至少一部分。
24.根据权利要求22所述的方法，其中，通过成型工艺形成所述第二钝化层。
25.根据权利要求22所述的方法，其中，通过印刷工艺形成所述第二钝化层。
26.根据权利要求25所述的方法，其中，所述印刷工艺为真空印刷密封工艺。
27.根据权利要求22所述的方法，其中，通过无掩模工艺形成所述至少一个连接元件。
28.根据权利要求27所述的方法，其中，通过机械施加螺栓形凸块形成所述至少一个第一电连接上的所述至少一个连接元件。
29.根据权利要求28所述的方法，其中，通过以一个在另一个之上的方式配置至少两个螺栓形凸块来制造所述螺栓形凸块。
30.根据权利要求22所述的方法，其中，通过电沉积凸块形成所述至少一个第一电连接上的所述至少一个连接元件。
31.根据权利要求30所述的方法，其中，形成所述凸块包括：
形成种子层；
形成由光刻胶制成的掩模；
电沉积所述凸块；以及
去除所述光刻胶。
32.根据权利要求22所述的方法，还包括：
在形成所述至少一个连接元件之前，在所述第一钝化层的表面但不是所述至少一个第一电连接区域上形成第三钝化层。
33.根据权利要求22所述的方法，还包括在所述再分配层上部分地形成覆盖层。
CNA2007101517509A 2006-09-28 2007-09-27 管芯装置及用于制造管芯装置的方法 Pending CN101154639A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/529,779 US20080079150A1 (en) 2006-09-28 2006-09-28 Die arrangement and method for producing a die arrangement
US11/529,779 2006-09-28

Publications (1)

Publication Number Publication Date
CN101154639A true CN101154639A (zh) 2008-04-02

Family

ID=39256190

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101517509A Pending CN101154639A (zh) 2006-09-28 2007-09-27 管芯装置及用于制造管芯装置的方法

Country Status (3)

Country Link
US (1) US20080079150A1 (zh)
CN (1) CN101154639A (zh)
TW (1) TW200828533A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226889B (zh) * 2007-01-15 2010-05-19 百慕达南茂科技股份有限公司 重配置线路结构及其制造方法
TWI357644B (en) 2007-12-18 2012-02-01 Advanced Semiconductor Eng A semiconductor package and method for manufacturi
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US7998860B2 (en) * 2009-03-12 2011-08-16 Micron Technology, Inc. Method for fabricating semiconductor components using maskless back side alignment to conductive vias
US8263492B2 (en) 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
CN101937886B (zh) * 2009-06-30 2012-06-27 国碁电子(中山)有限公司 薄型芯片封装结构及方法
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
FR2960339B1 (fr) * 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US9515036B2 (en) * 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
CN103151336B (zh) * 2013-02-01 2016-01-20 日月光半导体制造股份有限公司 电路基板构造及其制作方法
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
US20170098628A1 (en) * 2015-10-05 2017-04-06 Mediatek Inc. Semiconductor package structure and method for forming the same
US10629558B2 (en) * 2018-05-08 2020-04-21 Advanced Semiconductor Engineering, Inc. Electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US20090001604A1 (en) * 2005-03-01 2009-01-01 Daisuke Tanaka Semiconductor Package and Method for Producing Same
US20060264021A1 (en) * 2005-05-17 2006-11-23 Intel Corporation Offset solder bump method and apparatus
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882587B (zh) * 2009-05-04 2012-03-28 中芯国际集成电路制造(北京)有限公司 实现打线封装的结构及其制作方法

Also Published As

Publication number Publication date
TW200828533A (en) 2008-07-01
US20080079150A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101154639A (zh) 管芯装置及用于制造管芯装置的方法
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
CN207338349U (zh) 半导体装置
US11043463B2 (en) Interconnect structures and methods of forming same
US10079200B2 (en) Packaging devices and methods
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
KR101570272B1 (ko) 상호접속 구조물 및 이의 제조 방법
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7498196B2 (en) Structure and manufacturing method of chip scale package
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN103779235A (zh) 扇出晶圆级封装结构
KR20140051031A (ko) 금속 범프 조인트 구조
KR20080106858A (ko) 반도체 패키지
CN206040641U (zh) 半导体装置
TW201834085A (zh) 封裝堆疊結構及其製造方法
CN106463427A (zh) 半导体装置及其制造方法
US8476760B2 (en) Electroplated posts with reduced topography and stress
CN106469697A (zh) 半导体器件及其制造方法
CN217955845U (zh) 倒装芯片封装结构
US11973051B2 (en) Molded direct contact interconnect structure without capture pads and method for the same
CN114050137A (zh) 半导体封装装置及其制造方法
CN115376928A (zh) 半导体结构及其形成方法
DE102023100013A1 (de) Halbleitervorrichtung und verfahren
CN116130458A (zh) 一种预制垂直模通孔模封互连基板结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication