CN217955845U - 倒装芯片封装结构 - Google Patents
倒装芯片封装结构 Download PDFInfo
- Publication number
- CN217955845U CN217955845U CN202222063451.2U CN202222063451U CN217955845U CN 217955845 U CN217955845 U CN 217955845U CN 202222063451 U CN202222063451 U CN 202222063451U CN 217955845 U CN217955845 U CN 217955845U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- flip chip
- openings
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000004033 plastic Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910016347 CuSn Inorganic materials 0.000 claims description 3
- 229910007637 SnAg Inorganic materials 0.000 claims description 3
- 229910008599 TiW Inorganic materials 0.000 claims description 3
- 230000000704 physical effect Effects 0.000 abstract description 3
- 230000003014 reinforcing effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000005022 packaging material Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种倒装芯片封装结构,包括塑封层以及被塑封层包覆的芯片、钝化层、支撑层、金属凸块和引线框架,芯片的底部设有钝化层,钝化层上设有若干第一窗口,第一窗口显露出芯片压区,钝化层底部设有支撑层,支撑层上设有若干第一开口,第一开口的位置与第一窗口位置对应,支撑层上设有若干第二开口,金属凸块穿过第一开口和第一窗口连接芯片上的芯片压区和引线框架,本实用新型提供了一种提高产品物理特性、增强芯片与塑封层的结合力的倒装芯片封装结构。
Description
技术领域
本实用新型涉及晶圆级封装行业,更具体涉及一种倒装芯片封装结构。
背景技术
随着芯片倒装技术的成熟化产量化,BGA锡球的需求以及种类越来越多。倒封装亦称倒装晶片(Flip Chip),在半导体领域,随着半导体封装与电子组装技术的交叉与模糊,倒装芯片已经成为高密度互连的方法之一,在无线局域网络天线(WiFi)、系统封装(SiP)、多芯片模块(MCM)得到快速的发展,集成电路的芯片尺寸也越来越小。
在倒装芯片封装技术中,芯片正面设置有凸块,芯片倒装后,凸块与衬底表面的焊盘焊接固定,以实现互连。倒装之后通常对芯片进行塑封,塑封料填充至芯片与衬底之间的间隙中,由于塑封料和PI(Polyimide,聚酰亚胺)之间属于不同材料,且不同封装厂家工艺不同,有可能导致不匹配的问题,从而导致塑封料两层结合性差,出现分层,一旦分层,会有可靠性问题或者凸块焊接处的焊料可能渗出,即出现渗锡,严重情况下会发生连桥问题。
实用新型内容
为了解决上述问题,本实用新型的目的在于提供了一种提高产品物理特性、增强芯片与塑封层的结合力的倒装芯片封装结构。
根据本实用新型的一个方面,提供了倒装芯片封装结构,包括塑封层以及被塑封层包覆的芯片、钝化层、支撑层、金属凸块和引线框架,芯片的底部设有钝化层,钝化层上设有若干第一窗口,第一窗口显露出芯片压区,钝化层底部设有支撑层,支撑层上设有若干第一开口,第一开口的位置与第一窗口位置对应,支撑层上设有若干第二开口,金属凸块穿过第一开口和第一窗口连接芯片上的芯片压区和引线框架。
在一些实施方式中,金属凸块与芯片压区之间设有种子层。
在一些实施方式中,钝化层为氧化硅、氮化硅、氮氧化硅或者聚酰亚胺。
在一些实施方式中,种子层为钛、铜或者TiW。
在一些实施方式中,支撑层为选自聚酰亚胺、PBO、BCB中的一种。
在一些实施方式中,金属凸块从上至下材料依次为:Cu、Ni和SnAg,或Cu、Ni和CuSn。
在一些实施方式中,第二开口均匀分布在支撑层上。
本实用新型与现有技术相比具有提高产品物理特性、增强芯片与塑封层的结合力的有益效果;通过利用塑封层提高芯片的物理特性;通过利用在支撑层表面还形成对称且均匀分布第二开口以增强芯片与塑封层之间的结合力。
附图说明
图1是本实用新型倒装芯片封装结构的柜体结构示意图;
图2是本实用新型倒装芯片封装结构的支撑层上的第一开口和第二开口分布示意图;
图3是本实用新型倒装芯片封装结构的生产步骤1的示意图;
图4是本实用新型倒装芯片封装结构的生产步骤2的示意图;
图5是本实用新型倒装芯片封装结构的生产步骤3的示意图;
图6是本实用新型倒装芯片封装结构的生产步骤4的示意图;
图7是本实用新型倒装芯片封装结构的生产步骤5的示意图;
图8是本实用新型倒装芯片封装结构的生产步骤6的示意图。
具体实施方式
下面结合附图所示的各实施方式对本实用新型进行详细说明,但应当说明的是,这些实施方式并非对本实用新型的限制,本领域普通技术人员根据这些实施方式所作的功能、方法或者结构上的等效变换或替代,均属于本实用新型的保护范围之内。
在本实用新型的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解所述术语的具体含义。
如图1所示,本实用新型所述的倒装芯片封装结构,包括塑封层1以及被塑封层1包覆的芯片2、钝化层3、支撑层4、金属凸块5和引线框架6,芯片2的底部设有钝化层3,钝化层3上设有若干第一窗口31,所述第一窗口31显露出芯片压区8,钝化层3底部设有支撑层4,支撑层4上设有若干第一开口41,第一开口41的位置与第一窗口31位置对应,支撑层4上设有若干第二开口42,金属凸块5穿过第一开口41和第一窗口31连接芯片2上的芯片压区8和引线框架6。通过利用塑封层1提高芯片2的物理特性;通过利用在支撑层4表面还形成对称且均匀分布第二开口42以增强芯片2与塑封层1之间的结合力。
本实用新型中,除了引线框架作为衬底,还可以选用基板或者其他具有互连功能材料作为衬底。
金属凸块5与芯片压区8之间设有种子层7。种子层7为钛、铜或者TiW。利用种子层7便于金属凸块5与芯片2焊接。
钝化层3为氧化硅、氮化硅、氮氧化硅或者聚酰亚胺。钝化层3可以为有机材料也可以为非有机材料形成。
支撑层4为选自聚酰亚胺、PBO、BCB中的一种。
金属凸块5从上至下材料依次为:Cu、Ni和SnAg,或Cu、Ni和CuS。
如图2所示,第二开口42均匀分布在支撑层4上。支撑层4上设有若干第一开口41,第一开口41的位置与第一窗口31位置对应,便于金属凸块5与芯片2接触进行连接。
在具体实施时按以下步骤进行:
如图3所示,步骤1:提供晶圆,该晶圆包括衬底、衬底的表面形成有芯片压区8以及包裹压区的钝化层3,芯片压区8的表面通过钝化层3的第一窗口31显露;衬底可以是半导体衬底,如硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等。或者衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底;钝化层3可以由氧化硅、氮化硅、氮氧化硅等的非有机材料形成,也可以由聚酰亚胺等有机材料形成,在本实施例中,钝化层3为有聚酰亚胺。
如图4所示,步骤2:在钝化层3表面形成图案化的支撑层4,该支撑层4设置有与芯片压区8对应的第一开口41,另外在非压区的位置虚设第二开口42;绝缘介质层的材料为聚酰亚胺(Polyimide,PI);在晶圆的每个芯片2单元内,虚设的第二开口42均匀分布,在后续塑封过程中,有利于增加结合面积,并使结合均匀。第二开口42的形状可以为圆形、长方形等。
如图5所示,步骤3:在支撑层4表面溅射一层种子层7。种子层7的材料可以包括Ti(钛)及Cu(铜)中的至少一种;例如TiW等。
如图6所示,步骤4:在支撑层4表面形成图案化的掩膜层,该图案化的掩膜层在芯片压区8的位置留有开口。
如图7所示,步骤5:利用电镀工艺在掩膜层开口处形成金属凸块5,金属凸块5从下之上材料分别为:Cu、Ni、SnAg,或Cu、Ni和CuSn。
如图8所示,步骤6:去除图案化的掩膜层,切割为单颗芯片2。
如图1所示,步骤7:将上述步骤中的芯片2倒装于引线框架6上,塑封,形成封装体。在塑封过程中,塑封料填充至光刻支撑层4的虚设开口中,增强塑封料和光刻支撑层4之间的结合力;引线框架6为条状,一条引线框架6上包含多个单元,塑封后需要切割成单颗封装体。
以上所述的仅是本实用新型的一些实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本实用新型的创造构思的前提下,还可以做出其它变形和改进,这些都属于本实用新型的保护范围。
Claims (7)
1.倒装芯片封装结构,其特征在于,包括塑封层以及被塑封层包覆的芯片、钝化层、支撑层、金属凸块和引线框架,所述芯片的底部设有钝化层,所述钝化层上设有若干第一窗口,所述第一窗口显露出芯片压区,所述钝化层底部设有支撑层,所述支撑层上设有若干第一开口,所述第一开口的位置与第一窗口位置对应,所述支撑层上设有若干第二开口,所述金属凸块穿过第一开口和第一窗口连接芯片上的芯片压区和引线框架。
2.根据权利要求1所述的倒装芯片封装结构,其特征在于,所述金属凸块与芯片压区之间设有种子层。
3.根据权利要求1所述的倒装芯片封装结构,其特征在于,所述钝化层为氧化硅、氮化硅、氮氧化硅或者聚酰亚胺。
4.根据权利要求2所述的倒装芯片封装结构,其特征在于,所述种子层为钛、铜或者TiW。
5.根据权利要求1所述的倒装芯片封装结构,其特征在于,所述支撑层为选自聚酰亚胺、PBO、BCB中的一种。
6.根据权利要求4所述的倒装芯片封装结构,其特征在于,所述金属凸块从上至下材料依次为:Cu、Ni和SnAg,或Cu、Ni和CuSn。
7.根据权利要求1所述的倒装芯片封装结构,其特征在于,所述第二开口均匀分布在支撑层上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222063451.2U CN217955845U (zh) | 2022-08-05 | 2022-08-05 | 倒装芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222063451.2U CN217955845U (zh) | 2022-08-05 | 2022-08-05 | 倒装芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217955845U true CN217955845U (zh) | 2022-12-02 |
Family
ID=84225737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222063451.2U Active CN217955845U (zh) | 2022-08-05 | 2022-08-05 | 倒装芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217955845U (zh) |
-
2022
- 2022-08-05 CN CN202222063451.2U patent/CN217955845U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102691710B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US10734347B2 (en) | Dummy flip chip bumps for reducing stress | |
US8748227B2 (en) | Method of fabricating chip package | |
US6407451B2 (en) | Micromachined chip scale package | |
KR20190057043A (ko) | 반도체 패키지 및 그 제조 방법 | |
US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
US9773719B2 (en) | Semiconductor packages and methods of fabrication thereof | |
US8431478B2 (en) | Solder cap bump in semiconductor package and method of manufacturing the same | |
US11848265B2 (en) | Semiconductor package with improved interposer structure | |
US20090174069A1 (en) | I/o pad structure for enhancing solder joint reliability in integrated circuit devices | |
KR100842921B1 (ko) | 반도체 패키지의 제조 방법 | |
CN104051383A (zh) | 封装的半导体器件、封装半导体器件的方法以及PoP器件 | |
US7410824B2 (en) | Method for solder bumping, and solder-bumping structures produced thereby | |
KR101982905B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20240312887A1 (en) | Semiconductor package | |
CN115881705A (zh) | 封装结构及封装方法 | |
US20080258306A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
US7170167B2 (en) | Method for manufacturing wafer level chip scale package structure | |
CN217955845U (zh) | 倒装芯片封装结构 | |
US20060084202A1 (en) | Wafer Level Process for Manufacturing Leadframes and Device from the Same | |
US20100295169A1 (en) | Semiconductor substrate and method of connecting semiconductor die to substrate | |
CN221327693U (zh) | 无基板高密度封装结构 | |
CN115332239A (zh) | 一种pop封装体结构及其工艺方法 | |
CN114975143A (zh) | 半导体结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province Patentee after: Jiangsu Xinde Semiconductor Technology Co.,Ltd. Country or region after: China Address before: 210000 No. 8, Linchun Road, Pukou Economic Development Zone, Pukou District, Nanjing, Jiangsu Province Patentee before: Jiangsu Xinde Semiconductor Technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |