CN115881705A - 封装结构及封装方法 - Google Patents
封装结构及封装方法 Download PDFInfo
- Publication number
- CN115881705A CN115881705A CN202211548139.0A CN202211548139A CN115881705A CN 115881705 A CN115881705 A CN 115881705A CN 202211548139 A CN202211548139 A CN 202211548139A CN 115881705 A CN115881705 A CN 115881705A
- Authority
- CN
- China
- Prior art keywords
- layer
- packaging
- chip
- glass sheet
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了一种封装结构及封装方法,封装方法包括:提供第一封装体,第一封装体包括导电柱、桥接芯片以及包覆导电柱和桥接芯片的第一封装层,导电柱及桥接芯片的功能层从第一封装层第一表面露出;在第一表面形成转接层;在转接层的背离第一表面的一侧设置多个芯片;形成第二封装层,第二封装层包覆芯片和转接层;对第一封装层的第二表面进行减薄,以露出导电柱;在减薄后的第二表面设置多个焊球。本申请的封装方法,其先封装导电柱和桥接芯片形成第一封装体,再在第一封装体上设置转接层和封装芯片,工艺更加简单,并且,可以避免后期开孔时因缺乏阻挡层而导致控制难度较大的问题以及因刻蚀不完全而导致连接无效的情况。
Description
技术领域
本申请属于芯片封装技术领域,具体涉及一种封装结构及封装方法。
背景技术
在芯片封装领域中,
随着集成电路的发展,芯片制造已然趋近物理极限,通过先进封装提升芯片性能的概念应运而生。
为优化芯片之间电气性能,对于封装内的芯片的集成度要求越来越高,不同于传统所有芯片需要通过基板实现芯片之间的电气连接,现有2.5D/3D堆叠的通过基于通孔技术采用具有通孔的介质层或芯片本身硅通孔进行堆叠(TSV、TGV),作为中介层的硅基板采用Bump和基板相连.但是仅有堆叠表面同基板进行连接,此种方法能够较好实现同类多芯片封装模块化的需求,可对于多重芯片之间非单一的互联难以整合成一个高集成度的封装体。
相关技术中,为了实现多芯片的小尺寸及高集成度封装,常采用3D封装技术以实现垂直方向的堆叠封装,缩小封装体积,还能提高传输速度。但传统的3D封装技术采用硅通孔技术,工艺技术复杂且成本较高。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一,提供一种封装结构及封装方法。
根据本申请实施例的第一方面,提供一种封装方法,包括:
提供第一封装体,所述第一封装体包括导电柱、桥接芯片以及包覆导电柱和桥接芯片的第一封装层,所述第一封装层具有相对的第一表面和第二表面,所述导电柱及所述桥接芯片的功能层从所述第一表面露出;
在所述第一封装层的所述第一表面形成转接层;
在所述转接层的背离所述第一表面的一侧设置多个芯片,其中,至少部分所述芯片通过所述转接层与所述导电柱电路连接,至少部分相邻的所述芯片通过所述转接层及所述桥接芯片互连;
形成第二封装层,所述第二封装层包覆所述芯片和所述转接层;
对所述第一封装层的所述第二表面进行减薄,以露出所述导电柱;
在减薄后的所述第二表面设置多个焊球,其中,至少部分焊球与所述导电柱电性连接。
可选地,所述提供第一封装体,包括:
提供第一玻璃片和第二玻璃片;
在所述第一玻璃片上形成导电柱;
在所述第一玻璃片上设置桥接芯片,所述桥接芯片的功能面背向所述第一玻璃片;
形成第一塑封层,所述第一塑封层包覆所述导电柱及所述桥接芯片;
分离所述第一玻璃片,并将所述第一塑封层的背离所述第一玻璃片的一侧与所述第二玻璃片键合;
形成第二塑封层,所述第二塑封层包覆所述第一塑封层及所述桥接芯片,所述第二塑封层和所述第一塑封层构成所述第一封装层;
分离所述第二玻璃片,并对所述第一塑封层的背离所述第二塑封层的一侧进行减薄,以露出所述导电柱及所述桥接芯片的功能面。
可选地,通过去除剥离层以分离所述第一玻璃片和/或所述第二玻璃片。
可选地,所述在所述第一玻璃片上形成导电柱,包括:
在所述第一玻璃片上形成种子层;
在所述种子层的背离所述第一玻璃片的一侧形成介质层;
图形化所述介质层,以形成深孔;
在所述深孔内沉积形成导电柱;
去除所述介质层。
可选地,所述种子层被所述第一封装层包覆,并且,所述种子层在对所述第一塑封层的所述第二表面进行减薄时去除。
可选地,采用压合成型工艺形成所述第一封装层和所述第二封装层。
可选地,在形成第二封装层之前,所述方法还包括:
在所述芯片与所述转接层之间填充底填胶。
可选地,在形成第二封装层之后,所述方法还包括:
在所述第二封装层的背离所述第一封装层的一侧设置散热层。
可选地,在所述第二封装层的背离所述第一封装层的一侧设置散热层之前,所述方法还包括:
对所述第二封装层的背离所述第一封装层的一侧进行减薄,以露出所述芯片的非功能面。
根据本申请实施例的第二方面,提供一种封装结构,所述封装结构由前文所述的封装方法封装形成。
本申请的上述技术方案具有如下有益的技术效果:
本申请实施例的封装方法,其先封装导电柱和桥接芯片形成第一封装体,再在第一封装体上设置转接层和封装芯片,相对于现有在封装结构上开孔并制作导电柱的方法,工艺更加简单,并且,可以避免后期开孔时因缺乏阻挡层而导致控制难度较大的问题以及因刻蚀不完全而导致连接无效的情况。
附图说明
图1是本申请示例性实施例中一种封装方法的流程图;
图2至图18是本申请示例性实施例中一种封装结构的工艺过程;
图中,101、第一玻璃片;102、第二玻璃片;103、第一塑封层;104、第二塑封层;110、导电柱;120、桥接芯片;121、导电凸块;130、第一封装层;140、第一剥离层;150、第二剥离层;160、种子层;170、转接层;181、第一芯片;182、第二芯片;183、第三芯片;184、焊盘;190、底填胶;200、第二封装层;210、焊球;220、散热层。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示,本申请实施例提供了一种封装方法,包括:
S110、提供第一封装体,第一封装体包括导电柱110、桥接芯片120以及包覆导电柱110和桥接芯片120的第一封装层130,第一封装层130具有相对的第一表面和第二表面,导电柱110及桥接芯片120的功能层从第一表面露出。
在本实施例中,导电柱110用于将待封装的芯片与外界连接。
如图10所示,导电柱110为两组,每组导电柱110的数量为两个,导电柱110沿垂直于第一表面的方向设置,其中,导电柱110的一端从第一封装层130的第一表面露出,导电柱110的另一端被第一封装层130覆盖。
在本实施例中,桥接芯片120用于将待封装的多个芯片互连。
如图10所示,桥接芯片120的数量为两个,两个桥接芯片120位于两组导电柱110之间,其中,桥接芯片120的功能面平行于第一表面,桥接芯片120的功能面从第一封装层130的第一表面露出,桥接芯片120的非功能面被第一封装层130覆盖。
如图10所示,桥接芯片120的功能面上设置有间隔分布地导电凸块121,导电凸块121用于将桥接芯片120与其他元件电性连接。
其中,导电凸块121可以通过电镀的方式制作。
可以理解,由于导电凸块121可以将桥接芯片120与其他元件电性连接,因此,在导电凸块121露出第一封装层130的情况下,即便桥接芯片120的功能面不从第一封装层130中露出,桥接芯片120也可以通过导电凸块121与其他元件电性连接。也就是说,桥接芯片120仅将其功能面的导电凸块121露出即可。由于桥接芯片120的功能面不会暴露出来,因此,桥接芯片120被损坏的风险大大降低。
需要说明的是,导电凸块121的材料可以是铜、镍、铬铜合金、镍钒合金、镍金合金、铝等金属,本实施例不做具体限定。
在本实施例中,第一封装层130除了用于对导电柱110和桥接芯片120进行封装之外,还可以作为芯片封装工艺的载体使用。相对于采用玻璃片作为载体承载全流程的封装工艺,本实施例中的第一封装层130可以降低后续工艺过程中的机台识别风险。
其中,第一封装层130的材质可以为环氧树脂等,其可以采用压合成型工艺形成,
如图2至图10所示,示例性的,第一封装体的制作步骤包括:提供第一玻璃片101和第二玻璃片102;在第一玻璃片101上形成导电柱110;在第一玻璃片101上设置桥接芯片120,桥接芯片120的功能面背向第一玻璃片101;形成第一塑封层103,第一塑封层103包覆导电柱110及桥接芯片120;分离第一玻璃片101,并将第一塑封层103的背离第一玻璃片101的一侧与第二玻璃片102键合;形成第二塑封层104,第二塑封层104包覆第一塑封层103及桥接芯片120,第二塑封层104和第一塑封层103构成第一封装层130;分离第二玻璃片102,并对第一塑封层103的背离第二塑封层104的一侧进行减薄,以露出导电柱110及桥接芯片120的功能面。
其中,第一封装层130和第二封装层200可以采用压合成型工艺形成。
其中,可以通过去除剥离层以分离第一玻璃片101和/或第二玻璃片102。
可以理解,在上述制作第一塑封体的实施例中,第一玻璃片101和第二玻璃片102作为临时载板使用。为了便于分离第一玻璃片101和第二玻璃片102,可以采用热塑性有机胶黏剂等在第一玻璃片101和第二玻璃片102的承载面上制作剥离层,当温度等条件发生变化时,剥离层融化即可使玻璃片分离出来。例如,在第一玻璃片101的设置导电柱110和桥接芯片120的一侧制作第一剥离层140,在第二玻璃片102的与第一塑封层103键合的一侧制作第二剥离层150。
其中,在第一玻璃片101上形成导电柱110,其步骤包括:在第一玻璃片101上形成种子层160;在种子层160的背离第一玻璃片101的一侧形成介质层;图形化介质层,以形成深孔;在深孔内沉积形成导电柱110;去除介质层。
可选地,种子层160被第一封装层130包覆,并且,种子层160在对第一塑封层103的第二表面进行减薄时去除。
可以理解,种子层160暂时保留在第一封装层130内,其可以增加载体的强度,并且,还可以作为桥接芯片120的保护层使用,在后续对第一封装层130的第二表面进行减薄的过程中,能够保护桥接芯片120不被损坏。
S120、在第一封装层130的第一表面形成转接层170。
在本实施例中,重布线层用于与导电柱110和导电凸块121电性连接。
如图11所示,转接层170包括3层重布线层,其形成步骤包括:在第一封装层130的背离载板的一侧形成第一介电层;图形化第一介电层,并在图形化后的第一介电层上形成第一金属层;在第一介电层及第一金属层上形成第二介电层;图形化第二介电层,并在图形化后的第二介电层上形成第二金属层;在第二介电层及第二金属层上形成第三介电层;图形化第三介电层,并在图形化后的第三介电层上形成第三金属层。
需要说明的是,介电层的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等,涂敷方法可以为晶圆旋涂,本实施例不做具体限定。
需要说明的是,金属层的材料为钛、铜等,形成方式可以为溅射、电镀等,本实施例不做具体限定。
需要说明的是,重布线层的层数可以更少或者更多,例如,重布线层的层数为2层、4层、5层等,本实施例不做具体限定。
S130、在转接层170的背离第一表面的一侧设置多个芯片,其中,至少部分芯片通过转接层170与导电柱110电路连接,至少部分相邻的芯片通过转接层170及桥接芯片120互连。
在本实施例中,芯片即为待封装的芯片,其焊接在转接层170上。
如图12所示,芯片包括第一芯片181、第二芯片182和第三芯片183,第一芯片181、第二芯片182和第三芯片183沿平行于第一表面的方向依次间隔设置,并且,第一芯片181和第二芯片182的功能面均面向转接层170。其中,第一芯片181通过转接层170与一组导电柱110电性连接,第三芯片183通过转接层170与另一组导电柱110电性连接,而且,第一芯片181和第二芯片182通过转接层170及一个桥接芯片120互连,第二芯片182和第三芯片183通过转接层170及另一个桥接芯片120互连。
如图12所示,芯片的功能面上设有多个焊盘184,芯片通过焊盘184焊接于转接层170上,并且,芯片通过焊盘184与转接层170电性连接。
需要说明的是,焊盘184的材料可以是铜、镍、铬铜合金、镍钒合金、镍金合金、铝等金属,本实施例不做具体限定。
为了增强芯片的连接强度,提高芯片抗摔性能,可以采用底部填充技术对芯片底部进行填充。这是由于芯片的功能面具有间隔分布的焊盘184,这会使得芯片与转接层170之间具有较大的空隙率,导致芯片不稳固,通过填充,可以加固芯片,增加抗震性能,并且还能很好的减少焊接点的应力。
示例性的,在转接层170的背离第一表面的一侧设置多个芯片之后,方法还包括:在芯片及转接层170之间填充底填胶190。
如图13所示,底填胶190的竖截面为梯形,这样可以提高芯片在后续压合工艺过程中的稳定性。
需要说明的是,底填胶190可以是环氧树脂、酚醛树脂、聚氨酯树脂、脲醛树脂、有机硅树脂等,本实施例不做具体限定。
S140、形成第二封装层200,第二封装层200包覆芯片和转接层170。
如图14所示,第二封装层200位于第一塑封层103上,并包覆芯片、底填胶190和转接层170的顶面和侧面。
其中,第二封装层200的材质可以为环氧树脂等,其可以通过压合成型工艺形成。
需要说明的是,第二封装层200的材料可以为液态、粉末等状态的材料,本实施例不做具体限定。
S150、对第一封装层130的第二表面进行减薄,以露出导电柱110。
如图15所示,在对第一封装层130的第二表面进行减薄后,露出导电柱110的背离转接层170的一端。
其中,可以采用研磨工艺减薄第一封装层130的第二表面。
S160、在减薄后的第二表面设置多个焊球210,其中,至少部分焊球210与导电柱110电性连接。
在本实施例中,焊球210用于将导电柱110与外界连接,也用于将封装结构焊接固定。
如图16所示,多个焊球210在第一封装层130的第二表面均匀分布,封装结构可以通过多个焊球210与基板焊接固定,其中,部分焊球210与导电柱110电性连接,封装结构可以通过与导电柱110电性连接的焊球210与外界连接。
在一些实施例中,在形成第二封装层200之后,方法还包括:
在第二封装层200的背离第一封装层130的一侧设置散热层220。
在本实施例中,散热层220能够在芯片实现互连工作时及时降低封装结构的热量,保证芯片之间的信号互连正常运行。
如图18所示,散热层220布满整个第二塑封层104的背向载板的一侧,这样可以增加散热面积,有效提高散热效率。
为了提高散热层220的散热效果,还可以对第二塑封层104的背向载板的一侧进行减薄处理,使散热层220直接与芯片接触。
其中,可以采用研磨工艺对第二塑封层104进行减薄处理。
示例性的,在第二封装层200的背离第一封装层130的一侧设置散热层220之前,方法还包括:
对第二封装层200的背离第一封装层130的一侧进行减薄,以露出芯片的非功能面。
本申请实施例的封装方法,其先封装导电柱110和桥接芯片120形成第一封装体,再在第一封装体上设置转接层170和封装芯片,相对于现有在封装结构上开孔并制作导电柱110的方法,工艺更加简单,并且,可以避免后期开孔时因缺乏阻挡层而导致控制难度较大的问题以及因刻蚀不完全而导致连接无效的情况。
本申请实施例还提供了一种封装结构,采用前文的封装方法封装形成,封装方法的具体步骤可以参考前文相关记载,在此不作赘述。采用前文封装方法封装形成的封装结构,不仅可以使工艺更加简单,而且可以避免后期开孔时因缺乏阻挡层而导致控制难度较大的问题以及因刻蚀不完全而导致连接无效的情况。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。
Claims (10)
1.一种封装方法,其特征在于,包括:
提供第一封装体,所述第一封装体包括导电柱、桥接芯片以及包覆导电柱和桥接芯片的第一封装层,所述第一封装层具有相对的第一表面和第二表面,所述导电柱及所述桥接芯片的功能层从所述第一表面露出;
在所述第一封装层的所述第一表面形成转接层;
在所述转接层的背离所述第一表面的一侧设置多个芯片,其中,至少部分所述芯片通过所述转接层与所述导电柱电路连接,至少部分相邻的所述芯片通过所述转接层及所述桥接芯片互连;
形成第二封装层,所述第二封装层包覆所述芯片和所述转接层;
对所述第一封装层的所述第二表面进行减薄,以露出所述导电柱;
在减薄后的所述第二表面设置多个焊球,其中,至少部分焊球与所述导电柱电性连接。
2.根据权利要求1所述的封装方法,其特征在于,所述提供第一封装体,包括:
提供第一玻璃片和第二玻璃片;
在所述第一玻璃片上形成导电柱;
在所述第一玻璃片上设置桥接芯片,所述桥接芯片的功能面背向所述第一玻璃片;
形成第一塑封层,所述第一塑封层包覆所述导电柱及所述桥接芯片;
分离所述第一玻璃片,并将所述第一塑封层的背离所述第一玻璃片的一侧与所述第二玻璃片键合;
形成第二塑封层,所述第二塑封层包覆所述第一塑封层及所述桥接芯片,所述第二塑封层和所述第一塑封层构成所述第一封装层;
分离所述第二玻璃片,并对所述第一塑封层的背离所述第二塑封层的一侧进行减薄,以露出所述导电柱及所述桥接芯片的功能面。
3.根据权利要求2所述的封装方法,其特征在于,通过去除剥离层以分离所述第一玻璃片和/或所述第二玻璃片。
4.根据权利要求2所述的封装方法,其特征在于,所述在所述第一玻璃片上形成导电柱,包括:
在所述第一玻璃片上形成种子层;
在所述种子层的背离所述第一玻璃片的一侧形成介质层;
图形化所述介质层,以形成深孔;
在所述深孔内沉积形成导电柱;
去除所述介质层。
5.根据权利要求4所述的封装方法,其特征在于,所述种子层被所述第一封装层包覆,并且,所述种子层在对所述第一塑封层的所述第二表面进行减薄时去除。
6.根据权利要求1所述的方法,其特征在于,采用压合成型工艺形成所述第一封装层和所述第二封装层。
7.根据权利要求1所述的封装方法,其特征在于,在形成第二封装层之前,所述方法还包括:
在所述芯片与所述转接层之间填充底填胶。
8.根据权利要求1所述的封装方法,其特征在于,在形成第二封装层之后,所述方法还包括:
在所述第二封装层的背离所述第一封装层的一侧设置散热层。
9.根据权利要求8所述的封装方法,其特征在于,在所述第二封装层的背离所述第一封装层的一侧设置散热层之前,所述方法还包括:
对所述第二封装层的背离所述第一封装层的一侧进行减薄,以露出所述芯片的非功能面。
10.一种封装结构,其特征在于,所述封装结构由权利要求1-9任一项所述的封装方法封装形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211548139.0A CN115881705A (zh) | 2022-12-05 | 2022-12-05 | 封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211548139.0A CN115881705A (zh) | 2022-12-05 | 2022-12-05 | 封装结构及封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115881705A true CN115881705A (zh) | 2023-03-31 |
Family
ID=85765837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211548139.0A Pending CN115881705A (zh) | 2022-12-05 | 2022-12-05 | 封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881705A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116417356A (zh) * | 2023-06-12 | 2023-07-11 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
CN117334639A (zh) * | 2023-12-01 | 2024-01-02 | 长电集成电路(绍兴)有限公司 | 芯片封装结构及芯片封装方法 |
-
2022
- 2022-12-05 CN CN202211548139.0A patent/CN115881705A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116417356A (zh) * | 2023-06-12 | 2023-07-11 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
CN116417356B (zh) * | 2023-06-12 | 2023-09-05 | 甬矽半导体(宁波)有限公司 | 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 |
CN117334639A (zh) * | 2023-12-01 | 2024-01-02 | 长电集成电路(绍兴)有限公司 | 芯片封装结构及芯片封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102425720B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US10950575B2 (en) | Package structure and method of forming the same | |
CN109786266B (zh) | 半导体封装件及其形成方法 | |
TWI811191B (zh) | 半導體裝置及其製造方法 | |
TWI749005B (zh) | 半導體裝置及其製造方法 | |
CN108987380B (zh) | 半导体封装件中的导电通孔及其形成方法 | |
US7242081B1 (en) | Stacked package structure | |
KR102585621B1 (ko) | 집적 회로 패키지 및 방법 | |
CN115881705A (zh) | 封装结构及封装方法 | |
US11404335B2 (en) | Manufacturing method of carrier for semiconductor chip mounting thereon | |
US20200343184A1 (en) | Semiconductor package and manufacturing method thereof | |
US9548283B2 (en) | Package redistribution layer structure and method of forming same | |
WO2014120484A1 (en) | Top package of a package-on-package for memory dies | |
CN111403368B (zh) | 半导体封装体 | |
CN113471176A (zh) | 封装结构及其形成方法 | |
KR101982905B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN113658944A (zh) | 半导体封装件及其形成方法 | |
CN217062063U (zh) | 堆叠封装体 | |
CN116110802A (zh) | 封装结构及封装方法 | |
CN111128903A (zh) | 一种芯片封装结构及其制作方法 | |
KR101013548B1 (ko) | 스택 패키지 | |
CN114725037A (zh) | 半导体封装及制造半导体封装的方法 | |
CN113130412A (zh) | 半导体芯片封装结构及其制备方法 | |
CN220510025U (zh) | 半导体封装 | |
CN217881495U (zh) | 半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |