CN220510025U - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN220510025U
CN220510025U CN202321383550.7U CN202321383550U CN220510025U CN 220510025 U CN220510025 U CN 220510025U CN 202321383550 U CN202321383550 U CN 202321383550U CN 220510025 U CN220510025 U CN 220510025U
Authority
CN
China
Prior art keywords
conductive
substrate core
die
disposed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321383550.7U
Other languages
English (en)
Inventor
陈宪伟
林孟良
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220510025U publication Critical patent/CN220510025U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装，包括基板，包括：第一导电通孔，内埋在第一基板核心中；导电图案，设置于第一基板核心上，其中导电图案包括第一导电垫和第二导电垫；第二基板核心，设置于第一基板核心和导电图案上；以及第二导电通孔，设置于第二基板核心中和第二导电垫上。封装还包括：密封剂，内埋在第二基板核心中且与第一导电垫物理接触；第一裸片，包括裸片连接件，内埋在密封剂中且设置于第一导电垫上；重分布结构，设置于第二导电通孔、裸片连接件和密封剂上；以及第二裸片，设置于重分布结构上。

Description

半导体封装
技术领域
本实用新型实施例涉及一种半导体封装，尤其涉及一种包括具有空腔的基板的半导体封装。
背景技术
由于各种电子构件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了快速成长。在大多数情况下，集成密度的提高源于最小特征尺寸的不断缩小，这允许更多构件整合到给定区域中。随着对缩小的电子装置的需求的增长，出现了对更小和更有创意的半导体裸片封装技术的需求。此类封装系统的一例子是叠层封装(Package-on-Package,PoP)技术。在PoP装置中，顶部半导体封装堆叠在底部半导体封装的顶部，以提供高水平的整合度和构件密度。PoP技术通常能够在印刷电路板(printedcircuit board,PCB)上生产功能增强且占用空间小的半导体装置。
实用新型内容
本公开的目的在于提出一种半导体封装，以解决上述至少一个问题。
本公开一些实施例提供一种半导体封装，包括基板、密封剂、第一裸片、重分布结构以及第二裸片。基板包括：第一导电通孔(via)，内埋在第一基板核心(core)中；导电图案，设置于第一基板核心上，其中导电图案包括第一导电垫(pad)及第二导电垫；第二基板核心，设置于第一基板核心和导电图案上；以及第二导电通孔，设置于第二基板核心中和第二导电垫上。密封剂内埋在第二基板核心中且与第一导电垫物理接触。第一裸片，包括多个裸片连接件，内埋在密封剂中且设置于第一导电垫上，其中第二导电通孔、所述裸片连接件和密封剂的顶表面是共面的。重分布结构设置于第二导电通孔、所述裸片连接件和密封剂上。第二裸片设置于重分布结构上。
根据本公开其中的一个实施方式，该第二导电通孔包括延伸至该第二基板核心之上的一突出部，其中该密封剂延伸至该第二基板核心之上，并且横向密封该第二导电通孔的该突出部。
根据本公开其中的一个实施方式，该第一导电垫的一顶表面包括与该密封剂物理接触的一第一部分及与该第二基板核心物理接触的一第二部分。
根据本公开其中的一个实施方式，该第一导电垫的该顶表面的该第一部分具有比该第一导电垫的该顶表面的该第二部分更大的表面粗糙度。
根据本公开其中的一个实施方式，该第二基板核心包括被该第一导电垫横向围绕的一突出部。
本公开一些实施例提供一种半导体封装，包括基板、密封剂、第一裸片、重分布结构以及第二裸片。基板包括：基板核心；第一导电图案，设置于基板核心中；导电层，包括：多个第一导电通孔，设置于基板核心中和第一导电图案上；以及第二导电图案，包括设置在同一水平高度的第一导电垫和多个第二导电垫，其中所述第二导电垫设置于基板核心中且与所述第一导电通孔物理接触；以及多个第二导电通孔，设置于基板核心中和所述第二导电垫上。密封剂设置于第一导电垫上，并且包括被基板核心横向围绕的至少一部分。第一裸片设置于密封剂中且设置于第一导电垫上。重分布结构设置于密封剂和基板上，并且包括与第一裸片和所述第二导电通孔物理接触的导电材料。第二裸片设置于重分布结构上。
根据本公开其中的一个实施方式，被该基板核心横向围绕的该密封剂的该部分具有一侧壁，其中该侧壁的一平均表面高度偏差为0.2um至5um。
根据本公开其中的一个实施方式，该密封剂延伸至该基板核心的一顶表面之上，并且横向密封多个所述第二导电通孔。
根据本公开其中的一个实施方式，该导电层包括从多个所述第一导电通孔中的至少一个连续延伸至多个所述第二导电垫中的至少一个的一籽晶层。
根据本公开其中的一个实施方式，该基板核心包括穿透该第一导电垫的一部分。
本公开一些实施例提供一种制造半导体封装的方法。所述方法包括形成第一基板核心。所述方法包括形成导电层，导电层包括：第一导电通孔，穿透第一基板核心；第一导电垫，设置于第一基板核心上；以及第二导电垫，设置于第一基板核心上且与第一导电通孔物理接触。所述方法包括形成第二基板核心于导电层和第一基板核心上。所述方法包括形成穿透第二基板核心且与第二导电垫物理接触的第二导电通孔。所述方法包括形成空腔(cavity)于第二基板核心中并暴露第一导电垫。所述方法包括将包括多个裸片连接件的第一裸片设置于第一导电垫上。所述方法包括形成填充空腔并横向密封第一裸片的密封剂。所述方法包括形成重分布结构于第一裸片、密封剂和第二导电通孔上。所述方法包括将第二裸片设置于重分布结构上。
附图说明
根据以下的详细说明并配合所附附图做完整公开。须强调的是，根据本产业的一般作业，图示并未按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1至图4、图5A、图6至图21示出根据一些实施例的形成一封装装置的过程中的中间阶段的剖面图。
图5B示出根据一些实施例的形成一封装装置的过程中的中间阶段的平面图。
附图标记如下：
100:第一封装装置
102:承载基板
104:离型层
106:第一导电图案
107:籽晶层
110:基板
110A:第一基板核心
110B:第二基板核心
110B’:第二基板核心
110B1:突出部
112:开口
114:导电层
116:第一导电通孔
118:第二导电图案
120:第一导电垫
122:第二导电垫
124:导线
126:籽晶层
128:开口
130:第二导电通孔
131:籽晶层
132:导电填充材料
133:突出部
133’:突出部部分
134:空腔
136:第一裸片
137:裸片连接件
138:黏合膜
140:密封剂
142:重分布结构
144:介电层
146:金属化图案
148:金属化图案
150:第二裸片
152:第三裸片
154:导电连接件
156:底部填充物
160:密封剂
170:导电连接件
172:保护盖
200:第二封装装置
220:第一导电垫
300:第三封装装置
E1:边缘部分
T1:厚度
T2:厚度
T3:厚度
W1:宽度
W2:宽度
W3:宽度
W4:宽度
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。例如，在说明书中叙述了一第一特征形成于一第二特征之上或上方，其可能包含第一特征与第二特征是直接接触的实施例，亦可能包含了有附加特征形成于第一特征与第二特征之间，而使得第一特征与第二特征可能未直接接触的实施例。另外，在本公开不同范例中可能使用重复的参考符号及/或标记，此重复系为了简化与清晰的目的，并非用以限定所讨论的各个实施例及/或结构之间有特定的关系。
再者，空间相关用语，例如“在…下方”、“下方”、“较低的”、“在…上方”、“较高的”及类似的用语，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
根据一些实施例，提供一种包括具有空腔的基板的封装及其形成方法。根据本公开的一些实施例，基板包括导电垫，作为在基板上形成空腔的止挡件(stopper)。例如无源装置裸片之类的裸片可以设置于空腔中，并且具有与基板中的导电通孔的顶表面共面(coplanar)的顶表面。共面的顶表面允许直接在其中形成重分布结构并接合到裸片和导电通孔。在此讨论的实施例是为了提供范例以实现或使用本公开的标的(subject matter)，并且本领域的普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，类似的参考符号用于表示类似的元件。尽管方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例也可以以任何逻辑顺序执行。
图1至图19示出根据一些实施例的形成一第一封装装置100的过程中的中间阶段的剖面图。在图1中，提供承载基板102，并且在承载基板102上形成离型层(release layer)104。承载基板102可以是玻璃承载基板、陶瓷承载基板等。承载基板102可为晶片，使得多个第一封装装置100可以同时形成于承载基板102上。
离型层104可以由聚合物基(polymer-based)材料形成，其可以连同承载基板102一起从将在后续步骤中形成的上覆(overlying)结构去除。在一些实施例中，离型层104为环氧树脂基(epoxy-based)热离型(thermal-release)材料，例如光热转换(light-to-heat-conversion,LTHC)离型涂层，其在受热后会失去黏附性。在其他实施例中，离型层104可为紫外线(ultra-violet,UV)胶，其在暴露于紫外光时失去其黏附性。离型层104可以作为液体分配然后固化，或者可以是层压在承载基板102上的层压膜(laminate film)等。离型层104的顶表面可以是平整的。
参照图2，在离型层104上形成第一导电图案106。第一导电图案106的形成可以包括在离型层104上形成籽晶层107，在籽晶层107上形成图案化掩模(未示出)，例如光刻胶剂，然后在暴露的籽晶层107上执行金属镀覆工艺以镀覆金属材料。接着，去除图案化掩模和被图案化掩模覆盖的籽晶层107的部分，而留下如图2中所示的第一导电图案106。图案化掩模可以通过可接受的灰化或剥离工艺来去除，例如使用氧等离子体等。根据一些实施例，籽晶层107包括钛层和钛层上方的铜层。可以使用例如物理气相沉积(Physical VaporDeposition,PVD)来形成籽晶层107。可以使用例如电化学镀覆(electrochemicalplating)来执行镀覆。镀覆的金属材料可以包括金属或金属合金，包括铜、铝、钨等。第一导电图案106可以包括用于着陆(landing)凸块下金属层(Under-bump Metallurgies,UBMs)的金属垫(pads)。第一导电图案106也可以包括用于路由(routing)电信号、电源线及/或地线的金属迹线(traces)，尽管在一些实施例中第一导电图案106仅具有金属垫。在一些实施例中，第一导电图案106的金属垫的形状可以例如为圆形、椭圆形、正方形、圆角正方形、矩形、圆角矩形、六边形、圆角六边形或上述的组合等。
在图3中，在第一导电图案106和离型层104上形成第一基板核心(core)110A。如下面将更详细地讨论的，第一基板核心110A是第一封装装置100的基板110(参见例如图9)的一部分。第一基板核心110A可以由预浸复合纤维(“预浸料(prepreg)”)、积层(build-up)绝缘膜、纸、玻璃纤维、无纺(non-woven)玻璃织物、硅等形成。在一些实施例中，第一基板核心110A由包括玻璃纤维和树脂的预浸料形成。在一些实施例中，第一基板核心110A为浸渍环氧树脂(epoxy-impregnated)的玻璃布层压板(glass-cloth laminate)、浸渍聚酰亚胺(polyimide-impregnated)的玻璃布层压板等。作为形成第一基板核心110A的一范例，将液态或半液态的第一基板核心110A的材料设置于第一导电图案106和离型层104上，然后通过热层压(thermal lamination)工艺固化。热层压工艺可以包括在25℃至90℃的温度下对第一基板核心110A的材料施加0.6PSI至10PSI的压力。在热层压工艺之后，第一导电图案106内埋在第一基板核心110A中，并且可以具有与第一基板核心110A的底表面共面的底表面。第一基板核心110A可以具有介于10μm和30μm之间的厚度T1，例如15μm，但是也可考虑并使用其他厚度。
在图4中，根据一些实施例，形成穿过第一基板核心110A的开口112并暴露第一导电图案106的金属垫。可以通过激光钻孔形成开口112。其他工艺，例如用钻头进行机械钻孔，也可以用于形成开口112。可以使用任何其他合适的工艺来形成开口112。开口112可以具有任何俯视形状，例如多边形、圆形等。然后可以执行清洁工艺以清洁开口112附近的区域，这些区域可能已被第一基板核心110A的去除材料弄脏。开口112可以具有50μm至120μm的宽度W1，例如80μm，但是也可考虑并使用其他值。在一些实施例中，开口112以规则图案形成，具有70μm至1000μm的间距，但是也可考虑并使用其他值。
在图5A中，根据一些实施例，在开口112中和第一基板核心110A的顶表面上形成导电层114。导电层114可以包括第一导电通孔116以及形成于第一基板核心110A和第一导电通孔116上的第二导电图案118。第一导电通孔116可以形成于开口112中且与第一导电图案106物理接触。第二导电图案118可以包括形成于第一基板核心110A上的第一导电垫120以及形成于第一基板核心110A和第一导电通孔116上的多个第二导电垫122。第二导电图案118还可以包括形成在第一基板核心110A上和第二导电垫122之间及/或第一导电垫120与第二导电垫122之间用于传输电信号的导线124。在一些实施例中，为了实现第二导电垫122的微小间距，省略了导线124。在一些实施例中，第一导电垫120设置于第一导电通孔116中的至少一个上并与其物理接触，并且电性连接电源线及/或地线。在一些实施例中，第一导电垫120下方并无连接到第一导电垫120的第一导电通孔116，且第一导电垫120电性隔离。
图5B示出根据一些实施例的在图5A中示出的中间步骤的第一封装装置100的平面图，其中未示出导线124。在一些实施例中，第一导电垫120被第二导电垫122横向围绕。第一导电垫120和第二导电垫122的形状可以例如为圆形、椭圆形、正方形、圆角正方形、矩形、圆角矩形、六边形、圆角六边形或上述的组合等。例如，如图5B中所示，第一导电垫120可以具有类似正方形的形状，且第二导电垫122可以具有类似圆形的形状。第一导电垫120可以具有100μm至5000μm的宽度W2。第二导电垫122可以具有6μm至200μm的宽度W3。在一些实施例中，第一导电垫120的宽度W2为第二导电垫122的宽度W3的2倍至200倍。
在一些实施例中，第一导电通孔116、第一导电垫120、第二导电垫122以及导线124是在同一工艺中形成。例如，籽晶层126可以形成于暴露的开口112中且在第一基板核心110A的顶表面上延伸。可以在籽晶层126上形成光刻胶剂并对其进行图案化，以暴露包括在第一导电垫120、第二导电垫122(例如，包括暴露开口112中的籽晶层126的部分)以及导线124的图案中的籽晶层126的部分。籽晶层126为金属层，其可以为单层或包括多个由不同材料形成的子层的复合层。在一些实施例中，籽晶层126包括钛层和钛层上方的铜层。可以使用例如物理气相沉积等方式来形成籽晶层126。镀覆工艺可用于在籽晶层126上沉积导电材料。镀覆的导电材料可以包括金属材料，例如铜、钨、铝、其合金、其组合等。例如，镀覆的导电材料可以是铜。在镀覆工艺之后，可以通过可接受的灰化或剥离工艺来去除光刻胶剂，例如使用氧等离子体等。然后，去除籽晶层126的暴露部分。籽晶层126的去除可以通过可接受的蚀刻工艺来进行，例如通过湿式蚀刻或干式蚀刻。
在图6中，根据一些实施例，在第一基板核心110A和导电层114上形成第二基板核心110B。第二基板核心110B可以是与第一基板核心110A相同的材料，并且使用相同或类似的工艺形成。在一些实施例中，第二基板核心110B的材料不同于第一基板核心110A的材料。作为形成第二基板核心110B的一范例，将液态或半液态的第二基板核心110B的材料设置于第一基板核心110A和导电层114上，然后通过热层压工艺固化。在一些实施例中，第二基板核心110B的厚度相同或类似于第一基板核心110A的厚度，但是也可考虑并使用其他厚度。在一些实施例中，第二导电图案118内埋在第二基板核心110B中，并且具有与第二基板核心110B的底表面共面的底表面。
在图7中，根据一些实施例，形成穿过第二基板核心110B的开口128并暴露第二导电垫122。在一些实施例中，通过激光钻孔形成开口128。其他工艺，例如用钻头进行机械钻孔，也可以用于形成开口128。可以使用任何其他合适的工艺来形成开口128。开口128可以具有任何俯视形状，例如多边形、圆形等。然后可以执行清洁工艺以清洁开口128附近的区域，这些区域可能已被第二基板核心110B的去除材料弄脏。开口128可以具有50μm至120μm的宽度W4，例如80μm，但是也可考虑并使用其他值。在一些实施例中，开口128以规则图案形成，具有70μm至1000μm的间距，例如150μm，但是也可考虑并使用其他值。
在图8中，在开口128中形成第二导电通孔130。在一些实施例中，通过电镀或化学镀来形成第二导电通孔130。例如，第二导电通孔可以包括籽晶层131及籽晶层131上的导电填充材料132。籽晶层131可以沉积在开口128中，例如沉积在第二导电垫122和第二基板核心110B的暴露侧壁上。在一些实施例中，籽晶层131可以是与籽晶层117相同的材料，并且使用相同或类似的工艺形成。可以在籽晶层131上形成光刻胶剂并对其进行图案化，以暴露开口128中的籽晶层的部分。可以使用镀覆工艺在籽晶层131上沉积导电填充材料132并填充开口128，以在开口128中形成第二导电通孔130。导电填充材料132可以包括金属，例如铜、钨、铝、其组合等。在镀覆工艺之后，可以通过可接受的灰化或剥离工艺来去除光刻胶剂，例如使用氧等离子体等。然后，去除籽晶层131的暴露部分。籽晶层131的去除可以通过可接受的蚀刻工艺来进行，例如通过湿式蚀刻或干式蚀刻。在一些实施例中，执行例如机械研磨工艺的抛光工艺以去除第二基板核心110B上的多余的导电材料。
在图9中，根据一些实施例，执行蚀刻工艺以去除第二基板核心110B的一部分。在蚀刻工艺之后，第二导电通孔130可以包括突出至剩余的第二基板核心110B’的顶表面之上的突出部133。在一些实施例中，第二基板核心110B’具有约10μm至约40μm的厚度T2。第一基板核心110A和第二基板核心110B’可以形成并且统称为第一封装装置100的基板110，其中裸片和重分布结构可以设置在基板110上。蚀刻工艺可以包括例如反应离子蚀刻(reactive-ion etching,RIE)或离子轰击的干式蚀刻或者使用KOH溶液的湿式蚀刻等。
在图10中，根据一些实施例，形成穿过第二基板核心110B’的空腔(cavity)134并暴露第一导电垫120。空腔134可以通过激光钻孔工艺形成，但是也可以使用例如机械钻孔工艺的其他钻孔工艺。在一些实施例中，第一导电垫120用作激光钻孔工艺的止挡件(stopper)。在平面图中，空腔134的边缘边界可以在第一导电垫120内。例如，如图10中所示，第一导电垫120可以包括水平延伸超过空腔134侧壁的边缘部分E1。第一导电垫120的边缘部分E1可以具有从0μm至50μm的长度。空腔134可以具有平面图形状，例如圆形、椭圆形、正方形、圆角正方形、矩形、圆角矩形、六边形、圆角六边形或上述的组合等。在一些实施例中，空腔134的平面图形状还具有由激光脉冲灼烧的波纹状边缘。在一些实施例中，如图10中所示，空腔134的侧壁表面的剖面图形状也可以通过激光钻孔工艺的激光脉冲进行粗糙化，并且包括多个凹陷的曲面。例如，空腔134的侧壁的平均表面高度偏差可以为0.2um至5um。在一些实施例中，第一导电垫120的暴露部分(例如，通过空腔134暴露的部分)的表面粗糙度可以大于第一导电垫120的未暴露部分(例如，被第二基板核心110B’覆盖的第一导电垫120的边缘部分)的表面粗糙度。空腔134的侧壁可以垂直于第一基板核心110A的底表面，尽管空腔134的侧壁也可以从垂直于第一基板核心110A的底表面的表面倾斜。
在图11中，根据一些实施例，多个第一裸片136设置于空腔134中和第一导电垫120上。每个第一裸片136可以是无源装置，例如集成无源装置(integrated passive device,IPD)。第一裸片136可以包括例如铝垫的接合垫(未示出)，用于形成外部连接。接合垫可以设置在第一裸片136的有源侧上。第一裸片136还可以包括多个裸片连接件(dieconnectors)137。裸片连接件137可以是物理和电性形成于相应的接合垫上的金属柱，并且电性耦接第一裸片136的相应的无源特征。在一些实施例中，裸片连接件137为铜，并且通过例如电镀等方式形成。裸片连接件137可以暴露，尽管在一些实施例中一或多个钝化膜可以横向密封裸片连接件137。例如，钝化膜可以包含聚酰亚胺、聚(对亚苯基苯并双恶唑)(poly(p-phenylene benzobisoxazole),PBO)、苯并环丁烯(benzocyclobutene,BCB)、上述的组合等。在一些实施例中，第一裸片136的裸片连接件137突出至第二基板核心110B’的顶表面之上。在一些实施例中，裸片连接件137具有10μm至40μm的间距。
黏合膜138设置于第一裸片136的背侧(例如，与有源侧相对的一侧)并将第一裸片136黏附到第一导电垫120。黏合膜138可以是任何合适的绝缘黏合剂、环氧树脂、裸片附接膜(die attach film,DAF)等。在一些实施例中，黏合膜138具有5μm至20μm的厚度。尽管图11示出了两个第一裸片136，但是在一些实施例中更多或更少的第一裸片136可以设置于空腔134中。
在图12中，在各个构件上和周围形成密封剂140。密封剂140填充空腔134并掩埋第一裸片136(包括裸片连接件137)和第二导电通孔130的突出部。如此一来，至少一部分的密封剂140内埋在第二基板核心110B中且设置于第一导电垫120上。包括裸片连接件137的第一裸片136设置于第一导电垫120上且内埋在密封剂140中。密封剂140可以是模塑料、环氧树脂等。可以通过压缩成型(compression molding)、转注成型(transfer molding)等方式来施加密封剂140。
在图13中，对密封剂140执行平坦化工艺，以暴露第一裸片136的裸片连接件137和第二导电通孔130。平坦化工艺还可以去除密封剂140、第一裸片136的裸片连接件137和第二导电通孔130的材料，直到第二导电通孔130和裸片连接件137都被暴露。在平坦化工艺之后，第一裸片136的裸片连接件137、第二导电通孔130和密封剂140的顶表面基本上共平面(在工艺变异内)。平坦化工艺可以例如是化学机械抛光(chemical-mechanical polish,CMP)、研磨工艺等。在一些实施例中，例如，如果第二导电通孔130和裸片连接件137已经被暴露，则可以省略平坦化工艺。在一些实施例中，在平坦化工艺之后，剩余的第二导电通孔130的突出部部分133’(例如，突出于第二基板核心110B’上)具有0.5μm至10μm的厚度T3，其为第二基板核心110B’的厚度T2的0.1至0.5。
在图14中，重分布结构142形成于密封剂140、第二导电通孔130和裸片连接件137的共面的顶表面上。重分布结构142可以包括一或多个介电层144。例如，图14中示出三个介电层144，但是也可考虑并使用更多或更少的介电层。在一些实施例中，介电层144由例如PBO、聚酰亚胺、BCB等光敏材料形成，其可以使用光刻掩模来进行图案化，例如当介电层144为光敏材料时对介电层144进行曝光和显影。介电层144可以通过旋涂、层压、化学气相沉积等或其组合来形成。在介电层144中形成一层或多层金属化图案146。金属化图案146可以包括沿着水平表面延伸的导线和延伸穿过介电层144的通孔。金属化图案146可以物理和电性耦接到第二导电通孔130和第一裸片136。在一些实施例中，金属化图案146通过电镀形成，并且可以包括籽晶层(未示出)和镀覆的导电材料。籽晶层可为金属层，其可以为单层或包括多个由不同材料形成的子层的复合层。在一些实施例中，籽晶层包括钛层和钛层上方的铜层。可以使用例如物理气相沉积等方式来形成籽晶层。镀覆的导电材料可以包括金属材料，例如铜、钨、铝等。
在一些实施例中，金属化图案148形成于金属化图案146上，并且可以包括突出于介电层144的顶层之上的部分。金属化图案148还可以包括延伸穿过介电层144的顶层以物理和电性偶接金属化图案146的部分。金属化图案148可以以与金属化图案146类似的方式和类似的材料形成。在一些实施例中，金属化图案148具有与金属化图案146不同的尺寸。例如，金属化图案148的导线及/或通孔可以比金属化图案146的导线及/或通孔更宽或更厚。此外，金属化图案148可以形成为具有比金属化图案146更大的间距。金属化图案148可以是用于外部连接的凸块下金属层(UBM)。
在图15中，至少一第二裸片150和至少一第三裸片152设置于金属化图案148上。第二裸片150和第三裸片152可以是集成电路裸片。例如，第二裸片150可为逻辑装置，例如中央处理单元(central processing unit,CPU)、图形处理单元(graphics processingunit,GPU)、单芯片系统(system-on-a-chip,SoC)、微控制器等。第三裸片152可为存储器装置，例如动态随机存取存储器(dynamic random access memory,DRAM)裸片、静态随机存取存储器(static random access memory,SRAM)裸片、混合存储器立方体(hybrid memorycube,HMC)模块、高带宽存储器(high bandwidth memory,HBM)模块等。在一些实施例中，第二裸片150和第三裸片152是相同类型的裸片，例如SoC裸片。第二裸片150和第三裸片152可以在相同技术节点的工艺中形成，或者可以在不同技术节点的工艺中形成。例如，第二裸片150可以由比第三裸片152更先进的工艺节点形成。第二裸片150和第三裸片152可以具有不同的尺寸(例如，不同的高度和/或表面积)。在一些实施例中，第二裸片150设置在平面图中与第一裸片136或第二导电垫122重叠的位置，此可以减少第一裸片136与第二裸片150之间的信号传递路径，以提升效能。在一些实施例中，在平面图中，空腔134的边界在第二裸片150的边界内。
在一些实施例中，第二裸片150和第三裸片152通过导电连接件154接合到金属化图案148。导电连接件154可以是金属柱、受控塌陷芯片连接(controlled collapse chipconnection,C4)凸块、微焊料凸块、化学镀镍-化学镀钯-浸金技术(electroless nickel-electroless palladium-immersion gold technique,ENEPIG)形成的凸块等。导电连接件154可以包括导电材料，例如焊料、铜、铝、金、镍、银、钯、锡等或其组合。一旦在结构上形成了一层焊料，就可以执行回焊，以便将材料成型为所需的凸块形状。在一些实施例中，导电连接件154包括由溅镀、印刷、电镀、化学镀、化学气相沉积等方式形成的金属柱(例如铜柱)。金属柱可以是无焊料的并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等或其组合，并且可以通过镀覆工艺形成。
在一些实施例中，底部填充物156形成于第二裸片150与重分布结构142之间以及第三裸片152与重分布结构142之间，并且围绕导电连接件154。底部填充物156可以减少应力并保户由导电连接件154的回焊产生的接点。底部填充物156可以在第二裸片150和第三裸片152附接到金属化图案148之后通过毛细流(capillary flow)工艺形成。
在图16中，密封剂160形成于第二裸片150、第三裸片152和底部填充物156上，并且掩埋第二裸片150、第三裸片152和底部填充物156。密封剂160可以是模塑料、环氧树脂等。可以通过压缩成型、转注成型等方式来施加密封剂160。在图17中，可以执行平坦化工艺以去除密封剂160的一部分。在一些实施例中，第二裸片150的至少一部分(或者第三裸片152的至少一部分，如果第三裸片的高度大于第二裸片的高度的话)被去除，且密封剂160、第二裸片150和第三裸片152可以具有共面的顶表面。根据一些实施例，如果第二裸片150和第三裸片152已经被暴露，则可以省略平坦化工艺。
在图18，在一些实施例中，执行承载基板脱离(de-bonding)工艺以从第一基板核心110A分离(或“脱离”)承载基板102。根据一些实施例，脱离工艺包括将例如激光光或紫外光之类的光投射到离型层104上，使得离型层104在光的热量下分解，从而可以去除承载基板102。然后将结构翻转并放置在一胶带(未示出)上。导电连接件170形成于第一导电图案106上。在一些实施例中，导电连接件170为球栅阵列(ball grid array,BGA)连接件、焊球、受控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯-浸金技术(ENEPIG)形成的凸块等。在一些实施例中，导电连接件170通过最初形成一层焊料而形成，例如通过蒸镀、电镀、印刷、焊料转移、植球等。导电连接件170的宽度和间距可以大于导电连接件154的宽度和间距。至此，多个第一封装装置100(图中仅示出一个)形成在晶片形式的承载基板102(例如，承载晶片)上，然后可以执行分割工艺以锯切晶片以将这些第一封装装置100分开。例如，可以得到如图18中所示的多个分割后的第一封装装置100，它们彼此相同。
在图19中，在一些实施例中，保护盖172设置于分割后的第一封装装置100上，例如设置于第二裸片150和第三裸片152上，用于保护和消散来自第二裸片150和第三裸片152的热量。保护盖172可以包括铜或铝。保护盖172可以使用例如热界面材料(未示出)的黏合剂附接到分割后的第一封装装置100。
根据上述实施例，第一裸片136设置于空腔134中以降低整体封装高度。第一裸片136包括裸片连接件137且被第二导电通孔130围绕。如此一来，可以提供裸片连接件137和第二导电通孔130的共面的顶表面，并且可以重分布结构142可以直接形成于其上并接合到裸片连接件137和第二导电通孔130，而无需在它们之间形成其他导电连接件。可以缩短第一裸片136与第二裸片150之间的信号传递路径，从而提升封装效能。在一些实施例中，蚀刻后的第二基板核心110B’允许密封剂140延伸于重分布结构142与第二基板核心110B’之间，从而可减少第一封装装置100的整体翘曲。
在一些实施例中，如图20中所示，提供一第二封装装置200。第二封装装置200可以类似于第一封装装置100，其中第一导电垫220具有由第二基板核心110B’的突出部110B1填充的多个孔洞。在一些实施例中，第一导电垫220可以由与第一导电垫120相同的材料形成。第一导电垫220可以使用与第一导电垫120相同的工艺形成，其中籽晶层126上的光刻胶剂暴露出与第一导电垫220的图案对应的图案。因此，孔洞形成于第一导电垫220中，并且在形成第二基板核心110B时，这些孔洞被突出部110B1填充。第一导电垫220可以具有与第一导电垫120相同的宽度和外形。每个孔洞的宽度可以为5um至100um。在一些实施例中，使第一导电垫220中具有孔洞并被第二基板核心110B’的突出部110B1填充可以减少第一导电垫220的整体翘曲。
在一些实施例中，如图21中所示，提供一第三封装装置300。第三封装装置300可以类似于第一封装装置100，其中重分布结构142与第二基板核心310B’物理接触。第三封装装置300的形成过程可以与第一封装装置100的形成过程相同，其中省略了图11中所示的第二基板核心110B的蚀刻。如此一来，第二导电通孔130在那个阶段不会突出至第二基板核心110B之上，并且如图13中所示的平坦化工艺去除第一裸片136的裸片连接件137、密封剂140和第二导电通孔130的材料，以及去除第二基板核心110B的一部分以形成第二基板核心310B’。第一基板核心110A和第二基板核心310B’可以形成第三封装装置300的基板310。在平坦化工艺之后，第一裸片136的裸片连接件137、密封剂140、第二导电通孔130的剩余部分以及第二基板核心310B’可以具有共面的顶表面。重分布结构142直接形成在共面的表面上(例如，与第二基板核心310B’物理接触)。在一些实施例中，第一导电垫120中没有形成开口，但是在一些实施例中，第三封装装置300的第一导电垫120可以包括突出部110B1，如图20中所示，以减少第一导电垫120的整体翘曲。
根据一些实施例，提供一种半导体封装，包括基板、密封剂、第一裸片、重分布结构以及第二裸片。基板包括：第一导电通孔，内埋在第一基板核心中；导电图案，设置于第一基板核心上，其中导电图案包括第一导电垫及第二导电垫；第二基板核心，设置于第一基板核心和导电图案上；以及第二导电通孔，设置于第二基板核心中和第二导电垫上。密封剂内埋在第二基板核心中且与第一导电垫物理接触。第一裸片，包括多个裸片连接件，内埋在密封剂中且设置于第一导电垫上，其中第二导电通孔、所述裸片连接件和密封剂的顶表面是共面的。重分布结构设置于第二导电通孔、所述裸片连接件和密封剂上。第二裸片设置于重分布结构上。
在一实施例中，第二导电通孔包括延伸至第二基板核心之上的突出部。在一实施例中，密封剂延伸至第二基板核心之上，并且横向密封第二导电通孔的突出部。在一实施例中，第一裸片通过黏合膜设置于第一导电垫上。在一实施例中，第一导电垫的顶表面包括与密封剂物理接触的第一部分及与第二基板核心物理接触的第二部分。在一实施例中，第一导电垫的顶表面的第一部分具有比第一导电垫的顶表面的第二部分更大的表面粗糙度。在一实施例中，第二基板核心包括被第一导电垫横向围绕的突出部。在一实施例中，所述半导体封装还包括设置于重分布结构上的第三裸片，其中第二裸片在平面图中与第一裸片重叠，且第三裸片在平面图中偏离第一裸片。在一实施例中，第一裸片为无源装置裸片，且第二裸片为逻辑装置裸片。
根据一些实施例，提供一种半导体封装，包括基板、密封剂、第一裸片、重分布结构以及第二裸片。基板包括：基板核心；第一导电图案，设置于基板核心中；导电层，包括：多个第一导电通孔，设置于基板核心中和第一导电图案上；以及第二导电图案，包括设置在同一水平高度的第一导电垫和多个第二导电垫，其中所述第二导电垫设置于基板核心中且与所述第一导电通孔物理接触；以及多个第二导电通孔，设置于基板核心中和所述第二导电垫上。密封剂设置于第一导电垫上，并且包括被基板核心横向围绕的至少一部分。第一裸片设置于密封剂中且设置于第一导电垫上。重分布结构设置于密封剂和基板上，并且包括与第一裸片和所述第二导电通孔物理接触的导电材料。第二裸片设置于重分布结构上。
在一实施例中，被基板核心横向围绕的密封剂的部分具有侧壁，其中侧壁的平均表面高度偏差为0.2um至5um。在一实施例中，在平面图中，所有的第一导电通孔都偏离第一导电垫。在一实施例中，密封剂延伸至基板核心的顶表面之上，并且横向密封所述第二导电通孔。在一实施例中，导电层包括从所述第一导电通孔中的至少一个连续延伸至所述第二导电垫中的至少一个的籽晶层。在一实施例中，基板核心包括穿透第一导电垫的一部分。
根据一些实施例，提供一种制造半导体封装的方法。所述方法包括形成第一基板核心。所述方法包括形成导电层，导电层包括：第一导电通孔，穿透第一基板核心；第一导电垫，设置于第一基板核心上；以及第二导电垫，设置于第一基板核心上且与第一导电通孔物理接触。所述方法包括形成第二基板核心于导电层和第一基板核心上。所述方法包括形成穿透第二基板核心且与第二导电垫物理接触的第二导电通孔。所述方法包括形成空腔于第二基板核心中并暴露第一导电垫。所述方法包括将包括多个裸片连接件的第一裸片设置于第一导电垫上。所述方法包括形成填充空腔并横向密封第一裸片的密封剂。所述方法包括形成重分布结构于第一裸片、密封剂和第二导电通孔上。所述方法包括将第二裸片设置于重分布结构上。
在一实施例中，所述方法还包括在形成密封剂之前，通过蚀刻第二基板核心的一部分来形成第二导电通孔的突出部。在一实施例中，第一裸片包括位于背对第一导电垫的一侧的裸片连接件，并且所述方法还包括在形成重分布结构之前去除密封剂的一部分、所述裸片连接件的一部分和第二导电通孔的突出部的一部分的平坦化工艺。在一实施例中，第一裸片包括位于背对第一导电垫的一侧的裸片连接件，并且所述方法还包括在形成重分布结构之前去除密封剂的一部分、所述裸片连接件的一部分、第二基板核心的一部分和第二导电通孔的一部分的平坦化工艺。在一实施例中，形成空腔包括使用第一导电垫作为止挡件通过激光对第二基板核心进行钻孔。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的实用新型精神与范围。在不背离本公开的实用新型精神与范围的前提下，可对本公开进行各个改变、置换或修改。

Claims (10)

1.一种半导体封装，其特征在于，包括：
一基板，包括：
一第一导电通孔，内埋在一第一基板核心中；
一导电图案，设置于该第一基板核心上，其中该导电图案包括一第一导电垫及一第二导电垫；
一第二基板核心，设置于该第一基板核心和该导电图案上；以及
一第二导电通孔，设置于该第二基板核心中和该第二导电垫上；
一密封剂，内埋在该第二基板核心中且与该第一导电垫物理接触；
一第一裸片，包括多个裸片连接件，内埋在该密封剂中且设置于该第一导电垫上，其中该第二导电通孔、多个所述裸片连接件和该密封剂的顶表面是共面的；
一重分布结构，设置于该第二导电通孔、多个所述裸片连接件和该密封剂上；以及
一第二裸片，设置于该重分布结构上。
2.如权利要求1所述的半导体封装，其特征在于，该第二导电通孔包括延伸至该第二基板核心之上的一突出部，其中该密封剂延伸至该第二基板核心之上，并且横向密封该第二导电通孔的该突出部。
3.如权利要求1所述的半导体封装，其特征在于，该第一导电垫的一顶表面包括与该密封剂物理接触的一第一部分及与该第二基板核心物理接触的一第二部分。
4.如权利要求3所述的半导体封装，其特征在于，该第一导电垫的该顶表面的该第一部分具有比该第一导电垫的该顶表面的该第二部分更大的表面粗糙度。
5.如权利要求1所述的半导体封装，其特征在于，该第二基板核心包括被该第一导电垫横向围绕的一突出部。
6.一种半导体封装，其特征在于，包括：
一基板，包括：
一基板核心；
一第一导电图案，设置于该基板核心中；
一导电层，包括：
多个第一导电通孔，设置于该基板核心中和该第一导电图案上；以及
一第二导电图案，包括设置在同一水平高度的一第一导电垫和多个第二导电垫，其中多个所述第二导电垫设置于该基板核心中且与多个所述第一导电通孔物理接触；以及
多个第二导电通孔，设置于该基板核心中和多个所述第二导电垫上；
一密封剂，设置于该第一导电垫上，并且包括被该基板核心横向围绕的至少一部分；
一第一裸片，设置于该密封剂中且设置于该第一导电垫上；
一重分布结构，设置于该密封剂和该基板上，并且包括与该第一裸片和多个所述第二导电通孔物理接触的一导电材料；以及
一第二裸片，设置于该重分布结构上。
7.如权利要求6所述的半导体封装，其特征在于，被该基板核心横向围绕的该密封剂的该部分具有一侧壁，其中该侧壁的一平均表面高度偏差为0.2um至5um。
8.如权利要求6所述的半导体封装，其特征在于，该密封剂延伸至该基板核心的一顶表面之上，并且横向密封多个所述第二导电通孔。
9.如权利要求6所述的半导体封装，其特征在于，该导电层包括从多个所述第一导电通孔中的至少一个连续延伸至多个所述第二导电垫中的至少一个的一籽晶层。
10.如权利要求6所述的半导体封装，其特征在于，该基板核心包括穿透该第一导电垫的一部分。
CN202321383550.7U 2022-06-01 2023-06-01 半导体封装 Active CN220510025U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/830,187 2022-06-01
US17/830,187 US20230395581A1 (en) 2022-06-01 2022-06-01 Package and Method for Forming the Same

Publications (1)

Publication Number Publication Date
CN220510025U true CN220510025U (zh) 2024-02-20

Family

ID=88976024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321383550.7U Active CN220510025U (zh) 2022-06-01 2023-06-01 半导体封装

Country Status (3)

Country Link
US (1) US20230395581A1 (zh)
CN (1) CN220510025U (zh)
TW (1) TW202349617A (zh)

Also Published As

Publication number Publication date
TW202349617A (zh) 2023-12-16
US20230395581A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
CN109786266B (zh) 半导体封装件及其形成方法
US20210384120A1 (en) Semiconductor packages and methods of forming same
US11189603B2 (en) Semiconductor packages and methods of forming same
CN109585404B (zh) 半导体封装及其形成方法
US20210143131A1 (en) Device and Method for UBM/RDL Routing
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
KR102331050B1 (ko) 반도체 패키지 및 그 형성 방법
CN113113381A (zh) 封装结构及其形成方法
US11984375B2 (en) Integrated circuit package and method
US20240021506A1 (en) Semiconductor Package Having Multiple Substrates
CN115295507A (zh) 集成电路器件和其形成方法
CN113658944A (zh) 半导体封装件及其形成方法
CN220510025U (zh) 半导体封装
CN112838078A (zh) 半导体器件及其制造方法
CN114628259A (zh) 半导体器件及其形成方法
CN220510023U (zh) 半导体封装
TWI841187B (zh) 半導體封裝及方法
CN218996710U (zh) 半导体封装
US20240071939A1 (en) Semiconductor structure and manufacturing method thereof
US20230377905A1 (en) Dummy through vias for Integrated Circuit Packages and Methods of Forming the Same
CN111261531B (zh) 半导体器件和形成集成电路封装件的方法
CN116314125A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant