CN116417356A - 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 - Google Patents

芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 Download PDF

Info

Publication number
CN116417356A
CN116417356A CN202310685756.3A CN202310685756A CN116417356A CN 116417356 A CN116417356 A CN 116417356A CN 202310685756 A CN202310685756 A CN 202310685756A CN 116417356 A CN116417356 A CN 116417356A
Authority
CN
China
Prior art keywords
layer
chip
substrate
module
wiring combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310685756.3A
Other languages
English (en)
Other versions
CN116417356B (zh
Inventor
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202310685756.3A priority Critical patent/CN116417356B/zh
Publication of CN116417356A publication Critical patent/CN116417356A/zh
Application granted granted Critical
Publication of CN116417356B publication Critical patent/CN116417356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构，涉及芯片封装技术领域，首先利用载具，在载具上形成第一塑封层，并在第一塑封层中形成第一导电柱，第一导电柱的顶端形成有凸台，然后通过微刻蚀工艺，对凸台进行刻蚀，能够在局部刻蚀凸台后，在凸台和第一导电柱之间形成止挡环，然后在贴装凹槽中贴装第一芯片，第一芯片为倒装结构。相较于现有技术，本发明通过微蚀刻形成止挡环，可以利用止挡环作为研磨中的停止层，从而能够通过自身结构确定研磨高度，避免研磨过程中造成过度研磨，保护芯片安全，提升器件可靠性。

Description

芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构。
背景技术
随着半导体行业的快速发展，chiplet技术采用新的设计方式，将不同功能的小芯片封装在一起，现有2.5D封装技术是把芯片封装到转接板上作为多颗小芯片封装方案，主要通过在转接板内进行穿孔以及布线工艺，针对在穿孔中形成电镀金属柱后，再次通过研磨工艺，利用化学药剂与研磨盘颗粒将穿孔中的金属柱表面以及芯片表面焊盘金属柱相对旋转运动来达成平坦化，而采用柱状金属柱进行研磨平坦化，容易造成研磨深度过深，进而造成过度研磨，且无法掌控金属柱研磨工艺参数，进而导致损伤芯片焊盘。
发明内容
本发明的目的包括，例如，提供了一种芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构，其能够通过自身结构确定研磨参数，避免研磨过程中造成过度研磨，保护芯片安全，提升器件可靠性。
本发明的实施例可以这样实现：
第一方面，本发明提供一种芯片封装方法，包括：
提供一载具；
在所述载具上设置第一塑封层和第一芯片，其中，所述第一塑封层位于所述第一芯片周围，所述第一塑封层中设置有第一导电柱，所述第一导电柱的一端贯通至所述载具，另一端设置有相对所述第一塑封层凸起的凸台，所述第一芯片背离所述载具的一侧设置有第二导电柱；
刻蚀所述凸台，在所述第一导电柱和所述凸台之间形成止挡环；
在所述第一塑封层上塑封或覆膜形成保护层，所述保护层包覆在所述凸台和所述第一芯片外；
以所述止挡环为研磨停止层对所述保护层进行研磨，以露出所述止挡环和所述第二导电柱；
在所述保护层远离所述载具的一侧设置第二芯片，所述第二芯片同时与所述第一导电柱和所述第二导电柱电连接；
去除所述载具，并露出所述第一塑封层；
在所述第一塑封层上形成基底布线组合层；
在所述基底布线组合层上植球形成焊球并切割。
在可选的实施方式中，在所述载具上设置第一塑封层和第一芯片的步骤，包括：
在所述载具上贴装第一芯片；
在所述载具上塑封形成第一塑封层，所述第一塑封层包覆在所述第一芯片外；
在所述第一塑封层中形成所述第一导电柱。
在可选的实施方式中，在所述保护层远离所述载具的一侧设置第二芯片的步骤，包括：
在所述保护层远离所述载具的一侧形成转接布线组合层；
在所述转接布线组合层上贴装第二芯片。
在可选的实施方式中，在所述保护层远离所述载具的一侧设置第二芯片的步骤之后，所述封装方法还包括：
在所述第二芯片外形成第二塑封层。
在可选的实施方式中，在所述载具上设置第一塑封层和第一芯片的步骤，包括：
在所述载具上形成第一塑封层；
在所述第一塑封层中形成第一导电柱；
在所述第一塑封层上形成贴装凹槽；
在所述贴装凹槽中贴装第一芯片。
在可选的实施方式中，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽的底壁设置金属导电层；
其中，所述金属导电层用于与所述基底布线组合层的接地点连接。
在可选的实施方式中，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽底壁设置金属散热层；
在所述金属散热层上开槽形成散热凹槽。
在可选的实施方式中，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽的底壁设置金属散热层；
刻蚀所述金属散热层，并在所述金属散热层的至少两端形成散热金属柱。
在可选的实施方式中，以所述止挡环为研磨停止层对所述保护层进行研磨的步骤，包括：
以所述止挡环为研磨停止层对所述保护层的第一分区进行一次研磨；
对所述保护层的第二分区进行二次研磨；
其中，所述凸台位于第一分区，所述第二导电柱位于第二分区，一次研磨的研磨高度与二次研磨的研磨高度相同。
在可选的实施方式中，所述第二导电柱的宽度沿着研磨行进的方向逐渐增大，以使所述第二导电柱呈锥台状。
第二方面，本发明提供一种芯片封装模块，其采用如前述实施方式任一项所述的芯片封装方法制备而成，包括：
基底布线组合层，所述基底布线组合层的一侧设置有焊球；
第一塑封层，所述第一塑封层设置在所述基底布线组合层的另一侧，并开设有贴装凹槽；
第一导电柱，所述第一导电柱设置在所述第一塑封层中，且所述第一导电柱的两端贯通至所述第一塑封层的两侧表面；
第一芯片，所述第一芯片设置在所述第一塑封层内，且所述第一芯片背离所述基底布线组合层的一侧设置有第二导电柱；
保护层，所述保护层包覆在所述第一芯片外，且所述第二导电柱暴露于所述保护层；
第二芯片，所述第二芯片设置在所述保护层远离所述基底布线组合层的一侧，并与所述第二导电柱和所述第一导电柱电连接。
在可选的实施方式中，所述芯片封装模块还包括转接布线组合层，所述转接布线组合层设置在所述保护层远离所述基底布线组合层的一侧，所述第二芯片贴装在所述转接布线组合层上。
在可选的实施方式中，所述芯片封装模块还包括第二塑封层，所述第二塑封层设置在所述保护层远离所述基底布线组合层的一侧，并包覆在所述第二芯片外。
在可选的实施方式中，所述第一塑封层上开设有贴装凹槽，所述第一芯片贴装在所述贴装凹槽中，所述保护层至少设置在所述贴装凹槽中。
在可选的实施方式中，所述贴装凹槽的底壁处还设置有金属导电层，所述第一芯片贴装在所述金属导电层上，所述基底布线组合层的接地点与所述金属导电层连接。
在可选的实施方式中，所述贴装凹槽的底壁处还设置有金属散热层，所述第一芯片贴装在所述金属散热层上，所述金属散热层上还开槽形成有散热凹槽。
在可选的实施方式中，所述贴装凹槽的底壁处还设置有金属散热层，所述第一芯片贴装在所述金属散热层上，所述金属散热层的两端还设置有散热金属柱，所述散热金属柱位于所述第一芯片的两侧。
在可选的实施方式中，所述第一导电柱远离所述基底布线组合层的一侧还设置有止挡环，所述保护层包覆在所述止挡环周围。
在可选的实施方式中，所述第二导电柱的宽度沿着靠近所述基底布线组合层方向逐渐增大，以使所述第二导电柱呈锥台状。
第三方面，本发明提供一种内埋衬底式芯片封装结构，包括衬底和如前述实施方式任一项所述的芯片封装模块，所述衬底中设置有线路层，且所述衬底的一侧设置有模块凹槽，所述芯片封装模块贴装在所述模块凹槽中，并与所述线路层电连接。
在可选的实施方式中，所述模块凹槽的底壁设置有与所述线路层电连接的衬底焊盘和若干个无源器件，所述基底布线组合层和所述第一塑封层容置在所述模块凹槽中，所述焊球与所述衬底焊盘连接，所述无源器件至少部分位于所述基底布线组合层远离所述第一芯片的一侧，且所述基底布线组合层背离所述第一芯片的一侧还设置有转接焊盘，所述转接焊盘与至少一个所述无源器件连接。
在可选的实施方式中，所述转接焊盘设置在所述基底布线组合层的中心，所述模块凹槽中还填充形成有固定胶层，所述固定胶层、所述第一塑封层以及所述模块凹槽周围的所述衬底的表面相平齐，且所述衬底上还设置有连接线弧，所述连接线弧的一端与所述线路层电连接，另一端与所述第一导电柱连接。
在可选的实施方式中，所述衬底的表面还贴装有第三芯片和第四芯片，所述第三芯片贴装在所述模块凹槽周围的所述衬底的表面，并与所述线路层连接，所述第四芯片贴装在所述模块凹槽的边缘，并设置在所述衬底和所述第一塑封层之间，所述第四芯片与所述第一导电柱连接，并与所述线路层电连接。
在可选的实施方式中，所述模块凹槽的底壁设置有与所述线路层电连接的衬底焊盘，所述基底布线组合层容置在所述模块凹槽中，所述第一塑封层凸设于所述衬底，所述焊球与所述衬底焊盘连接，所述模块凹槽周围的所述衬底的表面还设置有第三芯片，所述第一导电柱上设置有连接线弧，所述连接线弧与所述衬底或所述第三芯片连接。
在可选的实施方式中，所述第二芯片容置在所述模块凹槽中，所述基底布线组合层凸设于所述衬底，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述基底布线组合层上设置有连接线弧，所述连接线弧与所述衬底连接，所述模块凹槽中还设置有第四芯片，所述第四芯片位于所述第二芯片两侧。
在可选的实施方式中，所述第二芯片容置在所述模块凹槽中，所述基底布线组合层和所述第一塑封层凸设于所述衬底，所述第一塑封层搭接在所述衬底上，所述模块凹槽周围所述的衬底上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述模块凹槽中填充有固定胶层，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述基底布线组合层上设置有连接线弧，所述连接线弧与所述衬底连接。
在可选的实施方式中，所述第二芯片、所述第二塑封层以及所述基底布线组合层均容置在所述模块凹槽中，所述模块凹槽的底部两侧还设置有限位台阶，所述第一塑封层搭接在所述限位台阶上，所述限位台阶上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述基底布线组合层与所述模块凹槽周围的所述衬底的表面相平齐，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片和第四芯片，所述第四芯片贴装在所述模块凹槽的边缘，并设置在所述衬底和所述第一塑封层之间，所述第四芯片同时与所述线路层和所述基底布线层电连接。
在可选的实施方式中，所述第二芯片、所述第二塑封层以及所述基底布线组合层均容置在所述模块凹槽中，所述模块凹槽的底部两侧还设置有限位台阶，所述第一塑封层搭接在所述限位台阶上，所述限位台阶上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述第三芯片周围还设置有焊球，所述焊球与所述基底布线组合层或所述衬底连接，所述衬底背离所述第三芯片的一侧还贴装有第四芯片。
本发明实施例的有益效果包括，例如：
本发明实施例提供的芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构，首先利用载具，在载具上形成第一塑封层，并在第一塑封层中形成第一导电柱，第一导电柱的顶端形成有凸台，然后通过微刻蚀工艺，对第一塑封层和凸台进行刻蚀，能够在第一塑封层上形成贴装凹槽，并局部刻蚀凸台后，在凸台和第一导电柱之间形成止挡环，然后在贴装凹槽中贴装第一芯片，第一芯片为倒装结构，并在背离载具的一侧设置有第二导电柱，然后在第一塑封层上塑封或者覆膜形成保护层，该保护层能够填充贴装凹槽，并包覆在凸台和第一芯片外。然后进行研磨工艺，以止挡环为研磨停止层，对保护层进行研磨，从而露出止挡环和第二导电柱，最后再在保护层远离载具的一侧设置第二芯片，第二芯片能够同时与第一导电柱和第二导电柱电连接，完成芯片堆叠封装，最后去除载具，并在第一塑封层上形成基底布线组合层，植球后切割形成单颗产品。相较于现有技术，本发明通过微蚀刻形成止挡环，可以利用止挡环作为研磨中的停止层，从而能够通过自身结构确定研磨高度，避免研磨过程中造成过度研磨，保护芯片安全，提升器件可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的芯片封装模块的结构示意图；
图2至图14为本发明第一实施例提供的芯片封装方法的工艺流程说明图；
图15a-图15f为本发明第二实施例提供的芯片封装方法的工艺流程说明图；
图16为本发明第二实施例提供的芯片封装方法的研磨流程说明图；
图17为本发明第二实施例提供的芯片封装模块的结构示意图；
图18为本发明第三实施例提供的芯片封装模块的结构示意图；
图19为本发明第四实施例提供的芯片封装模块的结构示意图；
图20为本发明第五实施例提供的芯片封装模块的结构示意图；
图21为本发明第六实施例提供的芯片封装模块的结构示意图；
图22为本发明第七实施例提供的内埋衬底式芯片封装结构的示意图；
图23为本发明第八实施例提供的内埋衬底式芯片封装结构的示意图；
图24为本发明第九实施例提供的内埋衬底式芯片封装结构的示意图；
图25为本发明第十实施例提供的内埋衬底式芯片封装结构的示意图；
图26为本发明第十一实施例提供的内埋衬底式芯片封装结构的示意图；
图27为本发明第十二实施例提供的内埋衬底式芯片封装结构的示意图；
图28为本发明第十三实施例提供的内埋衬底式芯片封装结构的示意图；
图29为本发明第十四实施例提供的内埋衬底式芯片封装结构的示意图。
图标：100-芯片封装模块；110-基底布线组合层；111-转接焊盘；113-接地点；120-第一塑封层；121-贴装凹槽；123-金属导电层；125-金属散热层；127-散热凹槽；129-散热金属柱；130-第一导电柱；131-凸台；133-止挡环；140-第一芯片；141-第二导电柱；143-胶膜层；150-保护层；160-第二芯片；170-转接布线组合层；180-第二塑封层；200-内埋衬底式芯片封装结构；210-衬底；211-模块凹槽；213-衬底焊盘；215-无源器件；217-限位台阶；230-固定胶层；240-第三塑封层；250-第三芯片；270-第四芯片；290-连接线弧；300-载具。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术采用柱状金属柱，进行研磨平台化，研磨深度过深，无法掌控金属柱研磨工艺参数，导致损伤芯片焊盘。此外，针对芯片上的金属柱，研磨工艺主要利用有化学药剂与研磨盘颗粒将被晶片表面相对旋转运动来达成平坦化，其采用的芯片焊盘柱状金属结构容易受到剪切力，导致其金属柱底部于芯片焊盘产生裂纹，从而导致电性失效等问题。
并且，采用现有结构中塑封体保护芯片时，通常为一次塑封结构，其塑封完成后，塑封体存在翘曲，在研磨时容易受到剪切力，导致塑封体表面产生裂纹，影响其结构强度。
为了解决上述问题，本发明实施例提供了一种新的芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构。需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种芯片封装方法，用于制备芯片封装模块100，其能够通过自身结构确定研磨参数，避免研磨过程中造成过度研磨，保护芯片安全，提升器件可靠性，其中芯片封装模块100的具体结构可以参考后文中的描述，该芯片封装方法包括以下步骤：
S1：提供一载具300。
结合参见图2，具体地，取一衬底210或者载具300，优选为载具300，该载具300可以是玻璃、氧化硅、金属等材料。
S2：在载具300上贴装第一芯片140。
具体地，参见图3，可以利用涂布机以旋涂方式涂布液体粘接胶层（可以是UV胶层），经由热盘进行软烤后定型成膜，然后可以通过表面贴装工艺，将第一芯片140的背面通过胶膜层贴装在载具300上。
S3：在载具300上塑封形成第一塑封层120，第一塑封层120包覆在第一芯片140外。
具体地，参见图4，可以采用液态塑封工艺，利用印刷液态塑封体，烘烤后形成第一塑封层120，第一塑封层120能够包覆在第一芯片140外。
S4：在第一塑封层120中形成第一导电柱130，第一导电柱130的一端贯通至载具300，另一端设置有相对第一塑封层120凸起的凸台131。
具体地，参见图5，可以首先在第一塑封层120上激光开槽或蚀刻形成倒锥形开孔，然后利用清洗工艺来清除有机污染物或杂质，再次进行烘烤去除水湿气，然后利用电镀工艺，在开孔中形成金属柱，该金属柱需要高于第一塑封层120，即金属柱为带有凸台131的第一导电柱130，其中，凸台131的整体高度可以是H1。
S5：刻蚀凸台131，在第一导电柱130和凸台131之间形成止挡环133。
结合参见图6，具体地，利用等离子蚀刻技术或者化学蚀刻技术，针对凸台131进行微蚀刻，利用蚀刻剂微蚀刻凸台131，将凸台131的边缘蚀刻掉，并形成锥形的结构，同时在第一塑封层120的表面形成止挡环133，该止挡环133的高度可以是H2，剩余的凸台131高度可以是H3，H3+H2=H1。
S6：在第一塑封层120上塑封或覆膜形成保护层150，保护层150包覆在凸台131和第一芯片140外。
具体地，结合参见图7，本实施例中可以通过覆膜形成保护层150，该保护层150可以是介质材料，保护层150能够完全包覆在凸台131和第一芯片140外，起到缓冲保护的作用。同时保护层150能够包覆在第二导电柱141外，从而方便后续进行研磨动作。
S7：以止挡环133为研磨停止层对保护层150进行研磨，以露出止挡环133和第二导电柱141。
具体地，结合参见图8，可以采用多次研磨工艺，首先以止挡环133为研磨停止层对保护层150的第一分区进行一次研磨；再对保护层150的第二分区进行二次研磨；其中，凸台131位于第一分区，第二导电柱141位于第二分区，一次研磨的研磨高度与二次研磨的研磨高度相同。
在实际第一次研磨时，可以采用金刚石研磨刀，对凸台131所在的第一分区进行研磨，研磨高度以研磨至止挡环133位置，例如研磨高度可以是H3，从而能够获取研磨参数。然后进行二次研磨，对剩余的保护层150进行研磨，一次研磨和二次研磨参数相同，研磨目数可以是2000-4000#，研磨转速可以是1000r/m-6000r/m，研磨高度均为H3，从而残留高度为H2的保护层150，并露出止挡环133和第二导电柱141。
需要说明的是，本实施例中由于额外设置了止挡环133，因此在研磨过程中可以利用止挡环133作为研磨停止层，具体在研磨过程中，可以通过金属柱截面形状突变来确定是否达到停止层，例如止挡环133处的截面形状突变，即能够确定停止，从而确定研磨参数，避免研磨过程中造成过度研磨的情况。并且，采用了二次研磨工艺，能够减少研磨阻力，从而使得芯片上第二导电柱141底部隐裂现象得以抑制，使得研磨更加精准可靠，并且二次研磨时可以采用一次研磨确定的参数，进一步避免对芯片上第二导电柱141的过度研磨，保证芯片安全，提升器件的可靠性。
S8：在保护层150远离载具300的一侧设置第二芯片160，第二芯片160同时与第一导电柱130和第二导电柱141电连接。
具体地，参见图9和图10，在完成研磨后，可以在保护层150远离载具300的一侧形成转接布线组合层170；然后在转接布线组合层170上贴装第二芯片160。
在实际完成研磨制程后，可以再次利用旋转涂覆工艺，在保护层150的表面一次形成介质层、金属层从而完成布线，从而形成转接布线组合层170。具体有关布线工艺，可以参考现有的布线结构和工艺。
在完成转接布线组合层170后，可以在转接布线组合层170的表面贴装多个第二芯片160，从而完成多个芯片的集成设置。其中，第二芯片160可以是倒装芯片，通过回流焊接实现第二芯片160焊接于转接布线组合层170上。
结合参见图11，在贴装完第二芯片160后，可以再次利用塑封工艺，将倒装的第二芯片160的焊接结构进行保护，在第二芯片160外形成第二塑封层180。
S9：去除载具300，并露出第一塑封层120。
具体地，结合参见图12，可以通过在载具300背面照射UV的方式将粘接层剥离，从而去除载具300，并露出第一塑封层120的表面。
S10：在第一塑封层120上形成基底布线组合层110。
具体地，结合参见图13，可以采用与转接布线组合层170相同的工艺制备基底布线组合层110，基底布线组合层110与第一导电柱130电连接，从而实现上下电气连接。
S11：在基底布线组合层110上植球形成焊球并切割。
具体地，参见图14和图1，在形成基底布线组合层110后，可以在基底布线组合层110的铜柱凸块上进行植球工艺，其焊球材料可以为 SnAg、SnAgCu等，然后再次进行切割工艺，形成单颗产品。
本实施例还提供了一种芯片封装模块100，其可以采用前述的芯片封装方法制备而成，该芯片封装模块100包括基底布线组合层110、第一塑封层120、第一导电柱130、第一芯片140、保护层150、第二芯片160、转接布线组合层170以及第二塑封层180，基底布线组合层110的一侧设置有焊球，第一塑封层120设置在基底布线组合层110的另一侧，并开设有贴装凹槽121；第一导电柱130设置在第一塑封层120中，且第一导电柱130的两端贯通至第一塑封层120的两侧表面；第一芯片140贴装在贴装凹槽121中，且第一芯片140背离基底布线组合层110的一侧设置有第二导电柱141；保护层150至少设置在贴装凹槽121中，并包覆在第一芯片140外，且第二导电柱141暴露于保护层150；第二芯片160设置在保护层150远离基底布线组合层110的一侧，并与第二导电柱141和第一导电柱130电连接。其中，转接布线组合层170设置在保护层150远离基底布线组合层110的一侧，第二芯片160贴装在转接布线组合层170上，第二塑封层180设置在保护层150远离基底布线组合层110的一侧，并包覆在第二芯片160外。
在本实施例中，第一导电柱130远离基底布线组合层110的一侧还设置有止挡环133，保护层150包覆在止挡环133周围。具体地，第一导电柱130的顶端设置有止挡环133，第一导电柱能够通过止挡环133与转接布线组合层170电连接，保护层150能够延伸出贴装凹槽121，并且包覆在止挡环133周围，从而作为第一塑封层120和第二塑封层180之间的分隔层，保证塑封时能够有更好的塑封基准。
在本实施例中，转接布线组合层170与第二芯片160电连接，第一导电柱130的一端和第二导电柱141均与转接布线组合层170电连接，同时基底布线组合层110与第一导电柱130的另一端电连接，从而实现第一芯片140、第二芯片160、转接布线组合层170以及基底布线组合层110之间整体的电气连接。
在本实施例中，第二导电柱141可以是直柱结构，从而保证研磨一致性。
在本实施例中，第一芯片140背面设置有胶膜层143，该胶膜层143与基地布线组合层连接。其中，第一塑封层120和第二塑封层180可以是环氧树脂、二氧化硅、碳酸钙、邻苯二甲酸二丁酯等高分子复合材料，而保护层150起到缓冲保护作用，起到保护贴装凹槽121内第一芯片140以及第一塑封层120翘曲平衡的作用，因此保护层150可以是与第一塑封层120的材料一致，也可以是胶体或覆膜材料等。
综上所述，本发明实施例提供的芯片封装方法和芯片封装模块100，首先利用载具300，在载具300上形成第一塑封层120，并在第一塑封层120中形成第一导电柱130，第一导电柱130的顶端形成有凸台131，然后通过微刻蚀工艺，对第一塑封层120和凸台131进行刻蚀，能够在第一塑封层120上形成贴装凹槽121，并局部刻蚀凸台131后，在凸台131和第一导电柱130之间形成止挡环133，然后在贴装凹槽121中贴装第一芯片140，第一芯片140为倒装结构，并在背离载具300的一侧设置有第二导电柱141，然后在第一塑封层120上塑封或者覆膜形成保护层150，该保护层150能够填充贴装凹槽121，并包覆在凸台131和第一芯片140外。然后进行研磨工艺，以止挡环133为研磨停止层，对保护层150进行研磨，从而露出止挡环133和第二导电柱141，最后再在保护层150远离载具300的一侧设置第二芯片160，第二芯片160能够同时与第一导电柱130和第二导电柱141电连接，完成芯片堆叠封装，最后去除载具300，并在第一塑封层120上形成基底布线组合层110，植球后切割形成单颗产品。相较于现有技术，本实施例通过微蚀刻形成止挡环133，可以利用止挡环133作为研磨中的停止层，从而能够通过自身结构确定研磨高度，避免研磨过程中造成过度研磨，保护芯片安全，提升器件可靠性。
第二实施例
本实施例提供了一种芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
参见图15a-图15f，与第一实施例不同的是，本实施实施例中第二导电柱141采用锥形柱，并且在步骤S6后，会进行三次研磨，从而完全去除保护层150。此外，本实施例中第一芯片140的贴装方式也不同。该芯片封装方法包括以下步骤：
S1：提供一载具300。
具体地，取一衬底210或者载具300，优选为载具300，该载具300可以是玻璃、氧化硅、金属等材料。
S2：在载具300上形成第一塑封层120。
结合参见图15a，具体地，可以利用涂布机以旋涂方式涂布液体粘接胶层（可以是UV胶层），经由热盘进行软烤后定型成膜，然后进行液态塑封工艺，利用印刷液态塑封体，烘烤后形成第一塑封层120。其中粘接胶层可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料，其材质可以通过照射UV光来实现分离。同时第一塑封层120的材料可以是热固型材料，例如环氧树脂、二氧化硅、碳酸钙、邻苯二甲酸二丁酯等高分子复合材料。
S3：在第一塑封层120中形成第一导电柱130，第一导电柱130的一端贯通至载具300，另一端设置有相对第一塑封层120凸起的凸台131。
结合参见图15b，具体地，可以首先在第一塑封层120上激光开槽或蚀刻形成倒锥形开孔，然后利用清洗工艺来清除有机污染物或杂质，再次进行烘烤去除水湿气，然后利用电镀工艺，在开孔中形成金属柱，该金属柱需要高于塑封体，即金属柱为带有凸台131的第一导电柱130，其中，凸台131的整体高度可以是H1。
S4：刻蚀第一塑封层120和凸台131，在第一塑封层120上形成贴装凹槽121，并在第一导电柱130和凸台131之间形成止挡环133。
结合参见图15c和图15d，具体地，利用等离子蚀刻技术或者化学蚀刻技术，分别针对第一塑封层120和凸台131进行蚀刻，利用第一蚀刻剂蚀刻第一塑封层120，从而在第一塑封层120上形成贴装凹槽121，利用第二蚀刻剂微蚀刻凸台131，将凸台131的边缘蚀刻掉，并形成锥形的结构，同时在第一塑封层120的表面形成止挡环133，该止挡环133的高度可以是H2，剩余的凸台131高度可以是H3，H3+H2=H1。
S5：在贴装凹槽121中贴装第一芯片140，第一芯片140背离载具300的一侧设置有第二导电柱141。
结合参见图15e，具体地，通过贴装工艺，将第一芯片140背面朝下贴装在贴装凹槽121中，第二导电柱141朝上延伸。在本实施例中，第二导电柱141可以是直柱结构，从而保证后续研磨工艺的一致性。其中第一芯片140的背面可以设计胶膜层143，通过胶膜层143实现第一芯片140与贴装凹槽121底壁之间的连接，从而提升胶膜层143与载具300粘接层之间的结合力，从而防止后续形成保护层150和第二塑封层180时第一芯片140收到模流冲击导致的偏移现象。
S6：在第一塑封层120上塑封或覆膜形成保护层150，保护层150包覆在凸台131和第一芯片140外。
具体地，参见图15f，本实施例中可以通过覆膜形成保护层150，该保护层150可以是介质材料，保护层150能够完全包覆在凸台131和第一芯片140外，起到缓冲保护的作用。同时保护层150能够包覆在第二导电柱141外，从而方便后续进行研磨动作。
后续步骤S7至步骤S11可以参考第一实施例。
在本实施例中，参见图16，在执行步骤S7时，可以采用三次研磨工艺，在第一次研磨时，可以采用金刚石研磨刀，对凸台131所在的第一分区进行研磨，研磨高度以研磨至止挡环133位置，例如研磨高度可以是H3，从而能够获取研磨参数。然后进行二次研磨，对剩余的保护层150进行研磨，一次研磨和二次研磨参数相同，研磨目数可以是2000-4000#，研磨转速可以是1000r/m-6000r/m，研磨高度均为H3，从而残留高度为H2的保护层150，并露出止挡环133和第二导电柱141。最后进行三次研磨，其同样采用金刚石研磨刀，并且其研磨目数可以是8000-12000#，研磨转速可以是500r/m-4000r/m，从而研磨去除掉止挡环133，将第一导电柱130和第二导电柱141研磨至同一水平面，在三次研磨时，可以以止挡环133底部的第一塑封层120作为停止层，以止挡环133的横截面积突变时实现研磨停止，即止挡环133的截面与第一导电柱130的截面不同，当研磨截面发生突变时，可以认为研磨到位，从而实现以第一塑封层120为停止层，其同样能够避免对第二导电柱141的过度研磨。并且此处采用多次研磨，能够进一步减少研磨阻力，避免金属柱底部隐裂情况的发生。
此外，进行二次研磨时，由于第二导电柱141采用锥形柱，即采用上小下大的结构，在研磨时，横截面积会随着研磨的进行增大，通过横截面积的增大来提升芯片的电性传导性能以及降低芯片金属柱高度从而减小线路层寄生效应。
参见图17，本实施例提供了一种芯片封装模块100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。并且，该芯片封装模块100采用前述的芯片封装方法制备而成。
该芯片封装模块100包括基底布线组合层110、第一塑封层120、第一导电柱130、第一芯片140、保护层150、第二芯片160、转接布线组合层170以及第二塑封层180，基底布线组合层110的一侧设置有焊球，第一塑封层120设置在基底布线组合层110的另一侧，并开设有贴装凹槽121；第一导电柱130设置在第一塑封层120中，且第一导电柱130的两端贯通至第一塑封层120的两侧表面；第一芯片140贴装在贴装凹槽121中，且第一芯片140背离基底布线组合层110的一侧设置有第二导电柱141；保护层150设置在贴装凹槽121中，并包覆在第一芯片140外，且第二导电柱141暴露于保护层150；第二芯片160设置在保护层150远离基底布线组合层110的一侧，并与第二导电柱141和第一导电柱130电连接。其中，转接布线组合层170设置在保护层150远离基底布线组合层110的一侧，第二芯片160贴装在转接布线组合层170上，第二塑封层180设置在保护层150远离基底布线组合层110的一侧，并包覆在第二芯片160外。
在本实施实施例中，保护层150与第一塑封层120相平齐，并设置在贴装凹槽121中，第二塑封层180可以直接与第一塑封层120接触，并且塑封材料一致，从而保证两层塑封的可靠性和结合强度。
在本实施例中，第二导电柱141的宽度沿着靠近基底布线组合层110方向逐渐增大，以使第二导电柱141呈锥台状。具体地，在制备过程中，第二导电柱141始终保持锥形，能够增大来提升芯片的电性传导性能以及降低芯片金属柱高度从而减小线路层寄生效应。
本实施例提供的芯片封装方法和芯片封装模块100，通过采用锥形的第二导电柱141，在研磨时，第二导电柱141横截面积会随着研磨的进行增大，通过横截面积的增大来提升芯片的电性传导性能以及降低芯片金属柱高度从而减小线路层寄生效应。
第三实施例
本实施实施例提供了一种芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
与第一实施例或第二实施例相比，本实施例中省去了制备转接布线组合层170的步骤，而直接在保护层150和第一塑封层120上贴装第二芯片160。具体地，在执行完步骤S7后，可以直接在保护层150的表面贴装第二芯片160，第二芯片160同时与第一导电柱130和第二导电柱141直接连接，从而省去了转接布线组合层170的步骤，缩短相邻第二芯片160之间以及第二芯片160与第一芯片140之间的线路层路径，同时缩短了第二芯片160与第一导电柱130和第二导电柱141之间的传输路径，提升电性能并减少趋肤效应，即电流趋于布线表面流动的现象引起的传输损耗。同时能够减少电流在布线层之间形成电感效应，即避免了存在寄生电感产生漏电现象导致布线层之间短路、过热等现象。
参见图18，本实施例还提供了一种芯片封装模块100，其基本结构和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。并且，该芯片封装模块100采用前述的芯片封装方法制备而成。
该芯片封装模块100包括基底布线组合层110、第一塑封层120、第一导电柱130、第一芯片140、保护层150、第二芯片160以及第二塑封层180，基底布线组合层110的一侧设置有焊球，第一塑封层120设置在基底布线组合层110的另一侧，并开设有贴装凹槽121；第一导电柱130设置在第一塑封层120中，且第一导电柱130的两端贯通至第一塑封层120的两侧表面；第一芯片140贴装在贴装凹槽121中，且第一芯片140背离基底布线组合层110的一侧设置有第二导电柱141；保护层150设置在贴装凹槽121中，并包覆在第一芯片140外，且第二导电柱141暴露于保护层150；第二芯片160设置在保护层150远离基底布线组合层110的一侧，并与第二导电柱141和第一导电柱130连接。第二塑封层180设置在保护层150远离基底布线组合层110的一侧，并包覆在第二芯片160外。
在本实施例中，由于省去了转接布线组合层170，使得第一芯片140与第二芯片160之间没有布线层结构，缩短相邻第二芯片160之间以及第二芯片160与第一芯片140之间的线路层路径，同时缩短了第二芯片160与第一导电柱130和第二导电柱141之间的传输路径，提升电性能并减少趋肤效应，即电流趋于布线表面流动的现象引起的传输损耗。同时能够减少电流在布线层之间形成电感效应，即避免了存在寄生电感产生漏电现象导致布线层之间短路、过热等现象。
第四实施例
参见图19，本实施例还提供了一种芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属导电层123，并且在步骤S5之前，该方法还包括在贴装凹槽121的底部设置金属导电层123的步骤，并且，该金属导电层123用于与后续制备的基底布线组合层110的接地点113连接。
在本实施例中，在执行步骤S3时，可以一并形成金属导电层123，即通过电镀工艺，在贴装凹槽121中电镀形成金属导电层123，并且，在执行步骤S9时，可以将基底布线组合层110的接地点113与金属导电层123连接。具体地，接地点113可以是一金属柱，该金属柱的一端与基底布线组合层110的金属层连接，另一端与金属导电层123连接，并通过金属层连接至接地焊盘。
当然，在本发明其他较佳的实施例中，此处还可以在贴装第一芯片140前，在贴装凹槽121中额外进行金属导电层123的制备，例如通过电镀工艺，在贴装凹槽121的底壁上额外电镀形成金属导电层123。
在执行步骤S5时，可以在金属导电层123上贴装第一芯片140。
本实施例还提供了一种芯片封装模块100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的芯片封装模块100，采用前述的芯片封装方法制备而成，与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属导电层123，第一芯片140的背面通过胶层贴装在金属导电层123上，并且金属导电层123与基地布线组合层的接地点113电连接。并且，金属导电层123还能够起到散热的作用，提升封装结构的散热效果。并且该金属导电层123与接地点113连接，能够实现静电释放，从而释放贴装凹槽121内第一芯片140周围的静电，达到静电消散的作用。最后，该金属导电层123还能够起到电磁屏蔽的效果，提升第一芯片140周围的电磁屏蔽效果。
第五实施例
参见图20，本实施例提供了一种芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属散热层125，并且在步骤S5之前，该方法还包括在贴装凹槽121的底部设置金属散热层125的步骤。
具体地，在执行步骤S5之前，该封装方法还包括以下步骤：在贴装凹槽121底壁设置金属散热层125，并在金属散热层125上开槽形成散热凹槽127。
具体而言，可以采用微刻蚀方式，在金属散热层125的两端以及中部形成散热凹槽127，然后贴装第一芯片140。该散热凹槽127可以提升第一芯片140背面的胶膜层143与金属散热层125之间的结合力，防止第一芯片140出现胶膜层143分层的现象，同时通过散热凹槽127增加散热面积，提升散热性能。
本实施例还提供了一种芯片封装模块100，其基本结构和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
本实施例提供的芯片封装模块100，采用前述的芯片封装方法制备而成，与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属散热层125，第一芯片140的背面通过胶层贴装在金属散热层125上，并且金属散热层125上还设置有散热凹槽127。具体地，贴装凹槽121的底壁处还设置有金属散热层125，第一芯片140贴装在金属散热层125上，金属散热层125上还开槽形成有散热凹槽127。
本实施例提供的芯片封装模块100，通过设置金属散热层125，并且在金属散热层125的两端和中部均开设散热凹槽127，金属散热层125自身能够起到良好的散热效果，同时散热凹槽127可以提升第一芯片140背面的胶膜层143与金属散热层125之间的结合力，防止第一芯片140出现胶膜层143分层的现象，同时通过散热凹槽127增加散热面积，提升散热性能。
第六实施例
参见图21，本实施例提供了一种芯片封装方法，其基本步骤和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属散热层125，并且在金属散热层125的至少两端设置有散热金属柱129，具体地，在步骤S5之前，该方法还包括在贴装凹槽121的底部设置金属散热层125的步骤。
具体地，在执行步骤S5之前，该封装方法还包括以下步骤：在贴装凹槽121的底壁设置金属散热层125；刻蚀金属散热层125，并在金属散热层125的至少两端形成散热金属柱129，优选可以在金属散热层125的周围形成散热金属柱129。
具体而言，可以采用微刻蚀方式，将金属散热层125中间刻蚀掉，并在金属散热层125的两端刻蚀形成散热金属柱129，然后贴装第一芯片140。该散热金属柱129可以设计在第一芯片140周围，从而利用散热金属柱129起到电磁屏蔽、静电消散的作用。并且，该散热金属柱129还能够防止胶膜层143发生移位，避免第一芯片140在贴装过程中胶膜层143未固定状态下发生流动。此外，此处胶膜层143可以采用铟金属胶层，由于使用铟材料进行回流焊需要使用助焊剂而由于助焊剂有挥发性以及铟材料的熔点较低，助焊剂在回流过程中的过程中不断释放出气体，助焊剂挥发的气体会排挤熔化后的散热金属层，导致形成的混合物溢出至下方第一芯片140，对第一芯片140结构造成影响，同时混合物溢出太多，会导致芯片和散热盖中间产生大量空洞，影响其产品散热性性能。
本实施例还提供了一种芯片封装模块100，其基本结构和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
本实施例提供的芯片封装模块100，采用前述的芯片封装方法制备而成，与第一实施例或第二实施例相比，本实施例中在贴装凹槽121中增设了金属散热层125，并且在金属散热层125的周围设置散热金属柱129，第一芯片140的背面通过胶层贴装在金属散热层125上，并且金属散热层125上还设置有散热金属柱129。具体地，贴装凹槽121的底壁处还设置有金属散热层125，第一芯片140贴装在金属散热层125上，金属散热层125上还设置有散热金属柱129。
本实施例提供的芯片封装模块100，通过设置金属散热层125，并且在金属散热层125的周围设置散热金属柱129，金属散热层125自身能够起到良好的散热效果，同时能够利用散热金属柱129起到电磁屏蔽、静电消散的作用，并且能够通过散热金属柱129对胶膜层143起到限位作用，防止其流动性对封装结构造成影响。
第七实施例
参见图22，本实施例提供一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
在本实施例中，芯片封装模块100与第三实施例的不同之处在于，其还省去第二塑封层180，并且在贴装完芯片封装模块100后，在衬底210上形成第三塑封层240来实现对芯片封装模块100以及衬底210上器件的保护作用。
需要说明的是，本实施例中衬底210也可以为基板、引线框、陶瓷基板、PCB 板、环氧玻纤布基板，同时衬底210的材料可以是二氧化硅、氮化硅等。 衬底210的一侧表面设计有模块凹槽211结构，另一侧表面设计有与线路层电连接的焊盘和锡球，通过将芯片封装模块100装入模块凹槽211，能够提升集成度，缩小封装体积。
在本实施例中，模块凹槽211的底壁设置有与线路层电连接的衬底焊盘213和若干个无源器件215，基底布线组合层110和第一塑封层120容置在模块凹槽211中，焊球与衬底焊盘213连接，无源器件215至少部分位于基底布线组合层110远离第一芯片140的一侧，且基底布线组合层110背离第一芯片140的一侧还设置有转接焊盘111，转接焊盘111与至少一个无源器件215连接。具体地，通过在模块凹槽211表面设计衬底焊盘213，通过将无源器件215贴装至模块凹槽211的底壁，从而提升集成度，再次贴装芯片封装模块100，能够将无源器件215覆盖，从而实现高密度无源器件215的集成，进一步缩小封装体积。
具体地，转接焊盘111设置在基底布线组合层110的中心，模块凹槽211中还填充形成有固定胶层230，固定胶层230、第一塑封层120以及模块凹槽211周围的衬底210的表面相平齐，且衬底210上还设置有连接线弧290，连接线弧290的一端与线路层电连接，另一端与第一导电柱130连接。通过打线方式能够实现衬底210与芯片封装模块100之间的电性桥接。同时，通过固定胶层230能够覆盖保护芯片封装结构的底部，起到保护作用。
在本实施例中，通过在基底布线组合层110的背面设计转接焊盘111，其贴装时能够将基底布线层覆盖中心位置无源器件215表面，从而将中心位置的无源器件215焊接在基底布线组合层110上。此处无源器件215可以是元器件、电感等，并且无源器件215的两侧表面覆盖有锡焊料，通过回流焊实现固定。在衬底210上设计的衬底焊盘213还能够与中心位置的无源器件215相连，从而实现了芯片封装模块100和衬底210共用一个无源器件215，从而缩短布线路径，提升传输效果。
在本实施例中，衬底210的表面还贴装有第三芯片250和第四芯片270，第三芯片250贴装在模块凹槽211周围的衬底210的表面，并与线路层连接，第四芯片270贴装在模块凹槽211的边缘，并设置在衬底210和第一塑封层120之间，第四芯片270与第一导电柱130连接，并与线路层电连接。
值得注意的式，本实施例中第三芯片250和第四芯片270可以是有源器件，通过第三芯片250堆叠在衬底210上从而实现高密度集成封装，同时第四芯片270为桥连芯片，能够实现衬底210和芯片封装模块100之间的电连接。
综上所述，本实施例提供了一种内埋衬底式芯片封装结构200，通过在衬底210上挖槽形成模块凹槽211，并将提前制备好的芯片封装模块100装入模块凹槽211，实现埋入式堆叠结构，提升芯片封装的集成度，并缩小封装体积，同时通过打线以及芯片桥连方式实现芯片封装模块100与衬底210之间的电连接，保证了电气连接效率，同时通过在模块凹槽211中额外设置无源器件215，芯片封装模块100覆盖无源器件215，提升了无源器件215的封装集成度。
第八实施例
参见图23，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例的不同之处在于模块凹槽211的高度不同。
在本实施例中，模块凹槽211的底壁设置有与线路层电连接的衬底焊盘213，基底布线组合层110容置在模块凹槽211中，第一塑封层120凸设于衬底210，焊球与衬底焊盘213连接，模块凹槽211周围的衬底210的表面还设置有第三芯片250，第一导电柱130上设置有连接线弧290，连接线弧290与衬底210或第三芯片250连接。
在本实施例中，由于衬底210与第一塑封层120处于并不平齐的状态，因此本实施例中省去了桥连芯片，而仅仅通过打线方式实现桥连。同时，固定胶层230还能够覆盖在打线结构外，从而对打线结构进行保护。并且，可以利用芯片封装模块100的侧壁作为阻挡墙，迫使底部填充胶体进入模块凹槽211的底部，从而提升固定胶层230的胶体的底部填充性，从而避免空洞现象的产生。通过设置固定胶层230，可以有效保护芯片封装模块100的侧壁和底部，从而防止结构出现裂纹。
在本实施例中，第三芯片250为倒装芯片，其同样能够实现电气互连功能，第三芯片250上通过打线与芯片封装模块100电连接，同时通过打线与衬底210电连接，进而使得芯片封装模块100与衬底210实现电气互连，缩短了布线路径，提升了电气性能。此外，能够共用一个电气互连芯片，能够进一步提升集成度，缩小封装尺寸。
第九实施例
参见图24，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例中芯片封装模块100为倒置结构。
在本实施例中，芯片封装模块100采用第二芯片160朝下的方式装入模块凹槽211，其中第二芯片160容置在模块凹槽211中，基底布线组合层110凸设于衬底210，基底布线组合层110背离第二芯片160的一侧还贴装有第三芯片250，基底布线组合层110上设置有连接线弧290，连接线弧290与衬底210连接，模块凹槽211中还设置有第四芯片270，第四芯片270位于第二芯片160两侧。此外，模块凹槽211中填充有固定胶层230，固定胶层230能够同时将两侧的连接线弧290包覆在内。
进一步地，本实施例中连接线弧290可以设置在基底布线组合层110的周缘一圈，而第四芯片270位于连接线弧290内侧，从而使得连接线弧290能够起到电磁屏蔽效果，提升第四芯片270的电磁屏蔽性能。
在本实施例中，芯片封装模块100采用倒装结构，从而能够拓宽芯片封装模块100的背面的基地布线组合层的有效面积，从而能够再次在背面贴装第三芯片250，实现更多芯片的集成，大幅提升芯片封装模块100的结构利用率，从而提升集成度，缩小封装尺寸，提升电性能。
在本实施例中，通过打线实现芯片封装模块100与衬底210之间的桥连，并且想第二芯片160贴装在模块凹槽211中，能够大幅提升模块凹槽211的底部空间，从而能够在模块凹槽211中可以集成更多的有源器件和无源器件215，进一步提升集成度。
在本实施例中，第一塑封层120也凸设于衬底210，且第一塑封层120远离所述基底布线组合层110的一侧表面相对于衬底210表面的高度为H1，从而提升了固定胶层230进入模块凹槽211的流动性，实现更好的底部填充性能。
第十实施例
参见图25，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例中芯片封装模块100为倒置结构。
在本实施例中，第二芯片160容置在模块凹槽211中，基底布线组合层110和第一塑封层120凸设于衬底210，第一塑封层120搭接在衬底210上，模块凹槽211周围的衬底210上还设置有衬底焊盘213，第一导电柱130与衬底焊盘213连接，模块凹槽211中填充有固定胶层230，基底布线组合层110背离第二芯片160的一侧还贴装有第三芯片250，基底布线组合层110上设置有连接线弧290，连接线弧290与衬底210连接。具体地，第一导电柱130与衬底焊盘213连接，能够实现芯片封装模块100与衬底210之间的电气连接。同时固定胶层230仅仅容置在模块凹槽211中，对第二芯片160起到保护作用。
在本实施例中，模块凹槽211的宽度需要小于第一塑封层120的宽度，从而仅仅使得第二芯片160能够装入模块凹槽211，并能够将芯片封装模块100直接贴装在衬底210的表面，其中可以在模块凹槽211周围的衬底210可以设置粘接材料，通过粘接材料实现芯片封装模块100的贴装。
在本实施例中，可以在第一导电柱130背离基底布线组合层110的端部额外设置TSV焊盘，通过该TSV焊盘能与衬底焊盘213实现焊接，从而实现了第一导电柱130柱与衬底210之间的电连接，其焊接材料可以是导电金属颗粒，例如锡膏、导电胶，通过设计衬底焊盘213和TSV焊盘能够实现双向互连结构，从而提升其电性传输性能。
在本实施例中，固定胶层230可以采用在芯片封装模块100周围填充胶体，并利用TSV焊盘与衬底210之间的间隙，并利用胶体的流动性能俩填充底部，此时第二芯片160与模块凹槽211的底壁之间存在间隙高度H，从而更好地提升胶体在模块凹槽211中的流动性。
当然，此处固定胶层230可以选择真空覆膜或热塑胶体，来贴装芯片封装模块100，通过加热方式将第二芯片160嵌入模块凹槽211内，若采用这种方式，则可以无需存留间隙高度H，而将第二芯片160直接贴装至模块凹槽211的底壁上。
第十一实施例
参见图26，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例中芯片封装模块100为倒置结构。
在本实施例中，第二芯片160、第一塑封层120以及基底布线组合层110均容置在模块凹槽211中，模块凹槽211的底部两侧还设置有限位台阶217，第一塑封层120搭接在限位台阶217上，限位台阶217上还设置有衬底焊盘213，第一导电柱130与衬底焊盘213连接，基底布线组合层110与模块凹槽211周围的衬底210的表面相平齐，基底布线组合层110背离第二芯片160的一侧还贴装有第三芯片250和第四芯片270，第三芯片250直接与基地布线组合层连接，第四芯片270贴装在模块凹槽211的边缘，并设置在衬底210和第一塑封层120之间，第四芯片270同时与线路层和基底布线层电连接。
在本实施例中，通过将第二芯片160第一塑封层120以及基底布线组合层110均容置在模块凹槽211中，并且基底布线组合层110与模块凹槽211周围的衬底210的表面相平齐，从而使得第四芯片270作为桥连芯片实现基底布线组合层110与衬底210之间的电连接，从而缩短了布线路径。
第十二实施例
参见图27，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例中芯片封装模块100为倒装结构。
在本实施例中，第二芯片160、第一塑封层120以及基底布线组合层110均容置在模块凹槽211中，模块凹槽211的底部两侧还设置有限位台阶217，第一塑封层120搭接在限位台阶217上，限位台阶217上还设置有衬底焊盘213，第一导电柱130与衬底焊盘213连接，基底布线组合层110背离第二芯片160的一侧还贴装有第三芯片250，第三芯片250周围还设置有焊球，焊球与基底布线组合层110或衬底210连接，衬底210背离第三芯片250的一侧还贴装有第四芯片270。
在本实施例中，在基底布线组合层110和衬底210上设置焊球，从而使得第四芯片270能够直接贴装在衬底210的背面，从而实现更多芯片的堆叠，提升集成度，并缩短芯片封装模块100上板厚电性连接路径，提升电性能。
第十三实施例
参见图28，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第七实施例中相应内容。
与第七实施例相比，本实施例的不同之处在于芯片封装模块100的结构和打线结构。
在本实施例中，第一芯片140和第二芯片160均为两个，两个第二芯片160中的一个与第一导电柱130和第一芯片140电连接，另一个第二芯片160分别与两个第一芯片140电连接，而一侧的连接线弧290的一端与第一导电柱130连接，另一端与衬底210连接，另一侧的连接线弧290的一端与第一芯片140连接，另一端与衬底210连接。
本实施例通过打线方式实现衬底210与芯片封装模块100的互连，从而缩短了布线层传输路径以及避免了过多焊盘的设计，减小封装体积，提升电性能和集成度。
第十四实施例
参见图29，本实施例提供了一种内埋衬底式芯片封装结构200，包括衬底210和芯片封装模块100，衬底210中设置有线路层，且衬底210的一侧设置有模块凹槽211，芯片封装模块100贴装在模块凹槽211中，并与线路层电连接。其中，芯片封装模块100的基本结构和原理及产生的技术效果和第三实施例相同，为简要描述，本实施例部分未提及之处，可参考第三实施例中相应内容。
需要说明的是，本实施例中的内埋衬底式芯片封装结构200，其基本结构和原理及产生的技术效果和第十三实施例相同，为简要描述，本实施例部分未提及之处，可参考第十三实施例中相应内容。
与第十三实施例相比，本实施例的不同之处在于打线结构。
在本实施例中，第一芯片140和第二芯片160均为两个，两个第二芯片160中的一个与第一导电柱130和第一芯片140电连接，另一个第二芯片160分别与两个第一芯片140电连接，而一侧的连接线弧290的一端与第一导电柱130连接，另一端与衬底210连接，另一侧的连接线弧290的一端与第一芯片140连接，另一端与相邻的第一导电柱130连接。
在本实施例中，通过将芯片封装模块100的第一芯片140露出，并利用打线方式实现第一导电柱130与衬底210之间的连接，能够实现电性连接功能，并实现桥接。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (28)

1.一种芯片封装方法，其特征在于，包括：
提供一载具；
在所述载具上设置第一塑封层和第一芯片，其中，所述第一塑封层位于所述第一芯片周围，所述第一塑封层中设置有第一导电柱，所述第一导电柱的一端贯通至所述载具，另一端设置有相对所述第一塑封层凸起的凸台，所述第一芯片背离所述载具的一侧设置有第二导电柱；
刻蚀所述凸台，在所述第一导电柱和所述凸台之间形成止挡环；
在所述第一塑封层上塑封或覆膜形成保护层，所述保护层包覆在所述凸台和所述第一芯片外；
以所述止挡环为研磨停止层对所述保护层进行研磨，以露出所述止挡环和所述第二导电柱；
在所述保护层远离所述载具的一侧设置第二芯片，所述第二芯片同时与所述第一导电柱和所述第二导电柱电连接；
去除所述载具，并露出所述第一塑封层；
在所述第一塑封层上形成基底布线组合层；
在所述基底布线组合层上植球形成焊球并切割。
2.根据权利要求1所述的芯片封装方法，其特征在于，在所述载具上设置第一塑封层和第一芯片的步骤，包括：
在所述载具上贴装第一芯片；
在所述载具上塑封形成第一塑封层，所述第一塑封层包覆在所述第一芯片外；
在所述第一塑封层中形成所述第一导电柱。
3.根据权利要求1所述的芯片封装方法，其特征在于，在所述保护层远离所述载具的一侧设置第二芯片的步骤，包括：
在所述保护层远离所述载具的一侧形成转接布线组合层；
在所述转接布线组合层上贴装第二芯片。
4.根据权利要求1所述的芯片封装方法，其特征在于，在所述保护层远离所述载具的一侧设置第二芯片的步骤之后，所述封装方法还包括：
在所述第二芯片外形成第二塑封层。
5.根据权利要求1所述的芯片封装方法，其特征在于，在所述载具上设置第一塑封层和第一芯片的步骤，包括：
在所述载具上形成第一塑封层；
在所述第一塑封层中形成第一导电柱；
在所述第一塑封层上形成贴装凹槽；
在所述贴装凹槽中贴装第一芯片。
6.根据权利要求5所述的芯片封装方法，其特征在于，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽的底壁设置金属导电层；
其中，所述金属导电层用于与所述基底布线组合层的接地点连接。
7.根据权利要求5所述的芯片封装方法，其特征在于，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽底壁设置金属散热层；
在所述金属散热层上开槽形成散热凹槽。
8.根据权利要求5所述的芯片封装方法，其特征在于，在所述贴装凹槽中贴装第一芯片的步骤之前，所述封装方法还包括：
在所述贴装凹槽的底壁设置金属散热层；
刻蚀所述金属散热层，并在所述金属散热层的至少两端形成散热金属柱。
9.根据权利要求1所述的芯片封装方法，其特征在于，以所述止挡环为研磨停止层对所述保护层进行研磨的步骤，包括：
以所述止挡环为研磨停止层对所述保护层的第一分区进行一次研磨；
对所述保护层的第二分区进行二次研磨；
其中，所述凸台位于第一分区，所述第二导电柱位于第二分区，一次研磨的研磨高度与二次研磨的研磨高度相同。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述第二导电柱的宽度沿着研磨行进的方向逐渐增大，以使所述第二导电柱呈锥台状。
11.一种芯片封装模块，其采用如权利要求1-10任一项所述的芯片封装方法制备而成，其特征在于，包括：
基底布线组合层，所述基底布线组合层的一侧设置有焊球；
第一塑封层，所述第一塑封层设置在所述基底布线组合层的另一侧；
第一导电柱，所述第一导电柱设置在所述第一塑封层中，且所述第一导电柱的两端贯通至所述第一塑封层的两侧表面；
第一芯片，所述第一芯片设置在所述第一塑封层内，且所述第一芯片背离所述基底布线组合层的一侧设置有第二导电柱；
保护层，所述保护层包覆在所述第一芯片外，且所述第二导电柱暴露于所述保护层；
第二芯片，所述第二芯片设置在所述保护层远离所述基底布线组合层的一侧，并与所述第二导电柱和所述第一导电柱电连接。
12.根据权利要求11所述的芯片封装模块，其特征在于，所述芯片封装模块还包括转接布线组合层，所述转接布线组合层设置在所述保护层远离所述基底布线组合层的一侧，所述第二芯片贴装在所述转接布线组合层上。
13.根据权利要求11所述的芯片封装模块，其特征在于，所述芯片封装模块还包括第二塑封层，所述第二塑封层设置在所述保护层远离所述基底布线组合层的一侧，并包覆在所述第二芯片外。
14.根据权利要求11所述的芯片封装模块，其特征在于，所述第一塑封层上开设有贴装凹槽，所述第一芯片贴装在所述贴装凹槽中，所述保护层至少设置在所述贴装凹槽中。
15.根据权利要求14所述的芯片封装模块，其特征在于，所述贴装凹槽的底壁处还设置有金属导电层，所述第一芯片贴装在所述金属导电层上，所述基底布线组合层的接地点与所述金属导电层连接。
16.根据权利要求14所述的芯片封装模块，其特征在于，所述贴装凹槽的底壁处还设置有金属散热层，所述第一芯片贴装在所述金属散热层上，所述金属散热层上还开槽形成有散热凹槽。
17.根据权利要求14所述的芯片封装模块，其特征在于，所述贴装凹槽的底壁处还设置有金属散热层，所述第一芯片贴装在所述金属散热层上，所述金属散热层的两端还设置有散热金属柱，所述散热金属柱位于所述第一芯片的两侧。
18.根据权利要求14所述的芯片封装模块，其特征在于，所述第一导电柱远离所述基底布线组合层的一侧还设置有止挡环，所述保护层包覆在所述止挡环周围。
19.根据权利要求11所述的芯片封装模块，其特征在于，所述第二导电柱的宽度沿着靠近所述基底布线组合层方向逐渐增大，以使所述第二导电柱呈锥台状。
20.一种内埋衬底式芯片封装结构，其特征在于，包括衬底和如权利要求14-19任一项所述的芯片封装模块，所述衬底中设置有线路层，且所述衬底的一侧设置有模块凹槽，所述芯片封装模块贴装在所述模块凹槽中，并与所述线路层电连接。
21.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述模块凹槽的底壁设置有与所述线路层电连接的衬底焊盘和若干个无源器件，所述基底布线组合层和所述第一塑封层容置在所述模块凹槽中，所述焊球与所述衬底焊盘连接，所述无源器件至少部分位于所述基底布线组合层远离所述第一芯片的一侧，且所述基底布线组合层背离所述第一芯片的一侧还设置有转接焊盘，所述转接焊盘与至少一个所述无源器件连接。
22.根据权利要求21所述的内埋衬底式芯片封装结构，其特征在于，所述转接焊盘设置在所述基底布线组合层的中心，所述模块凹槽中还填充形成有固定胶层，所述固定胶层、所述第一塑封层以及所述模块凹槽周围的所述衬底的表面相平齐，且所述衬底上还设置有连接线弧，所述连接线弧的一端与所述线路层电连接，另一端与所述第一导电柱连接。
23.根据权利要求22所述的内埋衬底式芯片封装结构，其特征在于，所述衬底的表面还贴装有第三芯片和第四芯片，所述第三芯片贴装在所述模块凹槽周围的所述衬底的表面，并与所述线路层连接，所述第四芯片贴装在所述模块凹槽的边缘，并设置在所述衬底和所述第一塑封层之间，所述第四芯片与所述第一导电柱连接，并与所述线路层电连接。
24.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述模块凹槽的底壁设置有与所述线路层电连接的衬底焊盘，所述基底布线组合层容置在所述模块凹槽中，所述第一塑封层凸设于所述衬底，所述焊球与所述衬底焊盘连接，所述模块凹槽周围的所述衬底的表面还设置有第三芯片，所述第一导电柱上设置有连接线弧，所述连接线弧与所述衬底或所述第三芯片连接。
25.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述第二芯片容置在所述模块凹槽中，所述基底布线组合层凸设于所述衬底，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述基底布线组合层上设置有连接线弧，所述连接线弧与所述衬底连接，所述模块凹槽中还设置有第四芯片，所述第四芯片位于所述第二芯片两侧。
26.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述第二芯片容置在所述模块凹槽中，所述基底布线组合层和所述第一塑封层凸设于所述衬底，所述第一塑封层搭接在所述衬底上，所述模块凹槽周围所述的衬底上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述模块凹槽中填充有固定胶层，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述基底布线组合层上设置有连接线弧，所述连接线弧与所述衬底连接。
27.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述第二芯片、所述第一塑封层以及所述基底布线组合层均容置在所述模块凹槽中，所述模块凹槽的底部两侧还设置有限位台阶，所述第一塑封层搭接在所述限位台阶上，所述限位台阶上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述基底布线组合层与所述模块凹槽周围的所述衬底的表面相平齐，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片和第四芯片，所述第四芯片贴装在所述模块凹槽的边缘，并设置在所述衬底和所述第一塑封层之间，所述第四芯片同时与所述线路层和所述基底布线层电连接。
28.根据权利要求20所述的内埋衬底式芯片封装结构，其特征在于，所述第二芯片、所述第一塑封层以及所述基底布线组合层均容置在所述模块凹槽中，所述模块凹槽的底部两侧还设置有限位台阶，所述第一塑封层搭接在所述限位台阶上，所述限位台阶上还设置有衬底焊盘，所述第一导电柱与所述衬底焊盘连接，所述基底布线组合层背离所述第二芯片的一侧还贴装有第三芯片，所述第三芯片周围还设置有焊球，所述焊球与所述基底布线组合层或所述衬底连接，所述衬底背离所述第三芯片的一侧还贴装有第四芯片。
CN202310685756.3A 2023-06-12 2023-06-12 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构 Active CN116417356B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685756.3A CN116417356B (zh) 2023-06-12 2023-06-12 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685756.3A CN116417356B (zh) 2023-06-12 2023-06-12 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构

Publications (2)

Publication Number Publication Date
CN116417356A true CN116417356A (zh) 2023-07-11
CN116417356B CN116417356B (zh) 2023-09-05

Family

ID=87056369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685756.3A Active CN116417356B (zh) 2023-06-12 2023-06-12 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构

Country Status (1)

Country Link
CN (1) CN116417356B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153780A (zh) * 2023-10-26 2023-12-01 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110155433A1 (en) * 2008-08-27 2011-06-30 Takuo Funaya Wiring board capable of containing functional element and method for manufacturing same
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure
US20200273804A1 (en) * 2019-02-22 2020-08-27 Samsung Electronics Co., Ltd. Semiconductor devices having conductive pillars and methods of manufacturing the same
CN111834326A (zh) * 2019-04-17 2020-10-27 英特尔公司 用于具有高精度和高密度的基于emib的基板的新型无芯架构和处理策略
CN114038843A (zh) * 2020-10-24 2022-02-11 Pep创新私人有限公司 芯片封装、芯片结构及其制造方法
CN115547961A (zh) * 2022-10-17 2022-12-30 立芯精密智造(昆山)有限公司 高密度集成式三维立体芯片封装结构及其制造方法
CN115881705A (zh) * 2022-12-05 2023-03-31 南通通富科技有限公司 封装结构及封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110155433A1 (en) * 2008-08-27 2011-06-30 Takuo Funaya Wiring board capable of containing functional element and method for manufacturing same
US20150179591A1 (en) * 2013-12-20 2015-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Redistribution Layer (RDL) Structure
US20200273804A1 (en) * 2019-02-22 2020-08-27 Samsung Electronics Co., Ltd. Semiconductor devices having conductive pillars and methods of manufacturing the same
CN111834326A (zh) * 2019-04-17 2020-10-27 英特尔公司 用于具有高精度和高密度的基于emib的基板的新型无芯架构和处理策略
CN114038843A (zh) * 2020-10-24 2022-02-11 Pep创新私人有限公司 芯片封装、芯片结构及其制造方法
CN115547961A (zh) * 2022-10-17 2022-12-30 立芯精密智造(昆山)有限公司 高密度集成式三维立体芯片封装结构及其制造方法
CN115881705A (zh) * 2022-12-05 2023-03-31 南通通富科技有限公司 封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153780A (zh) * 2023-10-26 2023-12-01 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构
CN117153780B (zh) * 2023-10-26 2024-01-30 甬矽电子(宁波)股份有限公司 硅穿孔结构的制备方法和硅穿孔结构

Also Published As

Publication number Publication date
CN116417356B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
TWI721309B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
US7476564B2 (en) Flip-chip packaging process using copper pillar as bump structure
CN110517964B (zh) 半导体装置及其制造方法
TWI590347B (zh) 形成圍繞基板之晶粒附接區域之相鄰的通道及屏障材料之半導體裝置及方法以控制向外流之底部填充材料
CN105374693B (zh) 半导体封装件及其形成方法
EP2614522B1 (en) Semiconductor chip device with polymeric filler trench
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
TWI511207B (zh) 具有底膠之積體電路封裝系統及其製造方法
CN102760713B (zh) 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
TW202038348A (zh) 天線整合式封裝結構及其製造方法
CN101582395B (zh) 布线基板
TW201401466A (zh) 形成嵌入式封裝上矽扇出封裝的半導體裝置及方法
CN110660680A (zh) 半导体结构的形成方法
JP2008251912A (ja) 半導体装置及びその製造方法
CN109390306A (zh) 电子封装件
US20150262975A1 (en) Manufacturing method of semiconductor device and semiconductor device
CN116417356B (zh) 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
US20220328445A1 (en) Semiconductor package including a molding layer
US20220344300A1 (en) Electronic device and manufacturing method thereof
US20120299177A1 (en) Semiconductor component and method of fabricating the same
US20210249373A1 (en) Semiconductor device and semiconductor device manufacturing method
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
CN212676261U (zh) 一种封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant