TWI511207B - 具有底膠之積體電路封裝系統及其製造方法 - Google Patents

具有底膠之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI511207B
TWI511207B TW099119413A TW99119413A TWI511207B TW I511207 B TWI511207 B TW I511207B TW 099119413 A TW099119413 A TW 099119413A TW 99119413 A TW99119413 A TW 99119413A TW I511207 B TWI511207 B TW I511207B
Authority
TW
Taiwan
Prior art keywords
primer
conductor
surface recess
component
integrated circuit
Prior art date
Application number
TW099119413A
Other languages
English (en)
Other versions
TW201110245A (en
Inventor
Kyunghoon Lee
Daewook Yang
Sunmi Kim
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201110245A publication Critical patent/TW201110245A/zh
Application granted granted Critical
Publication of TWI511207B publication Critical patent/TWI511207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

具有底膠之積體電路封裝系統及其製造方法
本發明是大致關於積體電路封裝系統，且尤係關於具有底膠之積體電路封裝系統。
對於高密度與高輸出/輸入積體電路封裝件的需求隨著電子產品朝向輕量、小尺寸、多功能與高速度的趨勢而遽增。因此，封裝件中的元件變得愈來愈薄以有效地縮減整體封裝件的尺寸。例如行動電話基礎產品、全球定位系統(GPS)、衛星、通訊裝備、消費性產品的電子產品及眾多其他相似的產品是在持續增加的全球需求中。
例如行動電話的小產品可包含許多積體電路封裝件，各該積體電路封裝件具有不同的尺寸與形狀。該行動電話內的各該積體電路封裝件可包含很多複雜的電路系統。各該積體電路封裝件內的電路系統使用電路板上的電性連接以與其他積體電路封裝件的其他電路系統與電性部分進行運作與通訊。
產品必須在世界市場中競爭且吸引許多消費者或買主以獲得成功。產品持續在特徵、效能、與可靠度上進步，並同時縮減產品成本與產品尺寸是非常重要的，而且可快速地讓消費者或買主所採買同樣重要。
上市時機、可靠度、積體電路封裝件的數量、與產品內電路板上的電性部分的數量對於改進任何產品的特徵、效能與可靠度是重要的。再者，該電路系統與電性連接的實行方式對於產品的可用性、可靠度與成本具有直接影響。
提供給消費者解決簡化製造製程、上市時機、可靠度、電路板上的電性部分的縮減、電路板與積體電路封裝件的尺寸縮減、並同時增加功能性、倍增效應性(leveragability)、與增加產品特徵等問題之完整解決方案的企圖已經失敗。
因此，仍有對於改善世界市場的積體電路封裝系統的需求。鑑於經濟與技術的挑戰，找到這些問題的答案是愈來愈緊要。
鑑於商業競爭壓力愈趨增加，連同消費者期待成長以及市場中有意義的產品差異的機會減少，找到這些問題的答案是愈來愈緊要。此外，減低成本、增進效率與效能、及達到競爭壓力的需求更大大地增加了對於找到這些問題的答案的關鍵必要的迫切性。
已經思考過這些問題的答案許久，但是先前的發展並未教示或建議任何答案，而因此這些問題的答案已經長期困擾本發明所屬技術領域中具有通常知識者。
本發明提供一種積體電路封裝系統的製造方法，係包含：提供裝置，係具有導體且該導體之端部外露於該裝置的相對側上；在該裝置上形成圍繞該導體的第一表面凹陷；在該導體上方連接第一元件，且該第一元件被該第一表面凹陷所圍繞；以及在該第一元件與該裝置之間敷設第一底膠，該第一底膠實質地填入在該第一表面凹陷的周邊內。
本發明提供一種積體電路封裝系統，包含：裝置，係具有端部在該裝置的相對側上的導體；第一表面凹陷，係形成在圍繞該導體的裝置上；第一元件，係連接於經由該第一表面凹陷所圍繞的導體之上；以及第一底膠，係位在該第一元件與該裝置之間，該第一底膠實質地填入該第一表面凹線的周邊內。
本發明的一些實施例具有除上述提及的那些之外或代替上述提及的那些的其他步驟或元件。該等步驟或元件對於閱讀下列實施方式並參照所附圖式後的本發明所屬技術領域中具有通常知識者將變得顯而易見。
為下列實施例係以充分細節描述，以使本發明所屬技術領域中具有通常知識者能夠製造與使用本發明。應了解，基於本揭露，其他實施例將是顯而易見的，且在不背離本發明的範圍下，可進行系統、製程、或機構的改變。
在下列描述中將提供許多具體細節，以徹底了解本發明。然而，應明白，可不需這些具體細節地來實施本發明。為了避免模糊本發明，將不詳細揭露一些習知的電路、系統組構、與製程步驟。
顯示系統實施例的圖式是部分圖解而非按照比例，特別是一些尺寸為了清楚表示而在圖式中誇大顯示。同樣地，雖然圖式中的圖樣為了描述方便而一般顯示為相似的方向，但是圖式中的表示大部分是沒有限定的。一般來說，本發明可操作在任意方向上。
為了清楚與簡化說明、描述、與其理解，所揭露與描述的複數個實施例具有一些共同的特徵，彼此相同與相似的特徵通常將以相似的元件符號來描述。為了描述方便，實施例已經被標號成第一實施例、第二實施例等等，而並非意欲有任何其他意義或用以限制本發明。
為了說明的目的，在此使用的用語「水平的(horizontal)」是定義成平行於本發明的平面或表面的平面，而不論其方向。用語「垂直的(vertical)」指的是垂直於剛才定義的該水平的方向。例如「之上(above)」、「之下(below)」、「底部(bottom)」、「頂部(top)」、「側邊(side)」(如在「側壁(sidewall)中」)、「較高(higher)」、「較低(lower)」、「上面的(upper)」、「在…上方(over)」、與「在…下方(under)」的用語是相對於圖式中所顯示的該水平面來定義。用語「在…上(on)」意指在元件之間有直接接觸。
用語「主動側(active side)」指的是晶粒、模組、封裝件、或電子結構的一側，該側於其上製造有主動電路系統或有元件連接至該晶粒、模組、封裝件、或電子結構內的主動電路系統。在此使用的用語「加工(processing)」包含形成所述結構所需的材料或光阻的沉積、圖案化、曝光、顯影、蝕刻、清潔、及/或該材料或光阻的移除。
現在參照第1圖，其中顯示沿著第2圖的線1--1所取得的在本發明的第一實施例中之積體電路封裝系統100的剖視圖。該積體電路封裝系統100較佳地可包含裝置102，該裝置102例如為具有矽貫孔(through silicon via，簡稱TSV)的晶粒、TSV倒裝晶片(flip-chip)、堆疊封裝件、具有電路系統的插入物(interposer)、或積體電路組合件。該裝置102可具有少於70微米的厚度。
該裝置102可包含第一表面凹陷(first surface depression)104(例如表面渠(surface ditch)、表面溝槽、表面通道、或相似的表面凹痕(surface indentation))，該第一表面凹陷104鄰接該裝置102的堆疊側108或在該堆疊側108中且沿著該裝置102的非水平側120。該第一表面凹陷104係顯示有半圓形狀。該第一表面凹陷104的剖面可具有任何剖面形狀。
該第一表面凹陷104圍繞該堆疊側108的一區域，該區域具有導體122(例如觸點、墊、TSV、接腳、柱、或支柱)的一端外露於該堆疊側108處。該第一表面凹陷104可使用例如水刀導引雷射蝕刻(water-jet guided laser etching)、雷射開槽(laser grooving)、或雷射標記(laser marking)的製程來形成。
為了說明之目的，本發明係顯示並描述為有一個該第一表面凹陷104鄰接或在該堆疊側108中。本發明可具有任意數量的第一表面凹陷104，各該第一表面凹陷104不重疊且不同位置、深度、尺寸或形狀。舉例來說，該堆疊側108可具有方形表面凹陷，其形成在較小矩形表面凹陷與較大圓形表面凹陷之間。
與外露於該堆疊側108處之導體122的一端相對的該導體122的一端可位在與該堆疊側108相對的該裝置102的主動側處。該導體122可在該裝置102的主動側、該堆疊側108、或該裝置102內的電路系統之間提供連線。
可將該裝置102的主動側安裝在封裝基板126的電路系統側124上方。內部連接部128(例如球、凸塊、接腳、柱、引線、或柱子)可將外露於該裝置102的主動側處或該裝置102的主動側處的該導體122的一端連接鄰接該電路系統側124的導電材料130。
該封裝基板126包含鄰接該電路系統側124的導電材料130、相對該封裝基板126的電路系統側124的一側、且嵌入在該封裝基板126內。該導電材料130可在該封裝基板126的電路系統側124與相對該電路系統側124的該側之間提供連線。
可使用基礎底膠132以圍繞在該裝置102的主動側與該封裝基板126的電路系統側124之間的內部連接部128。該基礎底膠132可覆蓋該裝置102的主動側且實質地填入在該裝置102的主動側與該封裝基板126之間的區域或空間。該基礎底膠132可覆蓋部分或全部的該第一表面凹陷104。在本發明的製造期間，該第一表面凹陷104可防止該基礎底膠132進入由該第一表面凹陷104所形成的周邊內的任何區域。
可使用該內部連接部128將具有電路系統的第一元件134的主動側連接至外露於該裝置102的堆疊側108處的該導體122的一端。可使用第一底膠136以圍繞該第一元件134的主動側及在該第一元件134的主動側與該裝置102的堆疊側108之間的內部連接部128。
該第一底膠136可覆蓋該第一元件134的主動側及由該第一表面凹陷104所形成的周邊內的該堆疊側108的區域。該第一底膠136可實質地填入在該第一元件134的主動側與該周邊內的堆疊側108的區域之間的區域或空間。在本發明的製造期間，可使用該第一表面凹陷104以限制該第一底膠136在由該第一表面凹陷104所形成的周邊內與上方。
已經發現本發明可提供顯著改善的產品良率且對製造成本的衝擊最小。可使用標準雷射系製造設備以形成該第一表面凹陷104並由於減少填充物溢流事件而提供改良的產品良率。因此，本發明提供一種增進良率且不顯著增加投資額(例如新設備、額外人員、新製造製程、或額外員工訓練)的結合。
也已經發現本發明可有效地將組合件的熱應力減至最小。可將該第一表面凹陷104形成為具有任何形狀與在圍繞該第一元件134的主動側的任何配置。可使用該第一表面凹陷104的形狀與配置以限制或擴張該第一底膠136的覆蓋。該第一底膠136的覆蓋的控制可用來改善在該第一元件134與該第一底膠136之間的熱效能特性。
可使用系統連接部138以將鄰接該電路系統側124之相對側的導電材料130連接封裝的下個層次，例如系統基板、系統板、或積體電路封裝組合件。除了該系統連接部138可為不同尺寸或形狀外，該系統連接部138可相似於該內部連接器128。可使用包覆材料(encapsulant)140以覆蓋或保護該封裝基板126的電路系統側124、該裝置102、與該第一元件134。
現在參照第2圖，其中係顯示該積體電路封裝系統100的俯視圖。為了清楚說明之目的，已經移除該包覆材料140之一部分。該第一元件134是顯示為在鄰接或在該堆疊側108中的第一表面凹陷104上方且被該第一底膠136所圍繞。
該堆疊側108是顯示在該封裝基板126的電路系統側124上方且被該基礎底膠132所圍繞。為了說明之目的，該積體電路封裝系統100是顯示為具有方形形狀。該積體電路封裝系統100可具有任何形狀。舉例來說，該積體電路封裝系統100可具有任何矩形形狀。
現在參照第3圖，其顯示沿著第4圖的線3--3所取得的本發明的第二實施例中的積體電路封裝系統300的剖視圖。該積體電路封裝系統300可較佳地包含裝置302，例如矽貫孔(TSV)晶粒、TSV倒裝晶片、堆疊封裝件、具有電路系統的插入物、或積體電路組合件。該裝置302可具有少於70微米的厚度。
該裝置302可包含在第二表面凹陷306旁邊的第一表面凹陷304。該第一表面凹陷304(例如表面渠、表面溝槽、表面通道、或相似的表面凹痕)鄰接該裝置302的堆疊側308且具有遠離一平面的偏移，該平面的形成二等分該堆疊側308的長度並垂直該堆疊側308。
該第二表面凹陷306相似於該第一表面凹陷304地可相對於鄰接或在該堆疊側308中的該第一表面凹陷304。該第二表面凹陷306的周邊可大於該第一表面凹陷304的周邊。
該第一表面凹陷304與該第二表面凹陷306的剖面是顯示成具有半圓形狀。該第一表面凹陷304或該第二表面凹陷306的剖面可具有任何剖面形狀。
該第一表面凹陷304的周邊側可在該第二表面凹陷306的周邊側旁邊。該第一表面凹陷304的其他剩餘周邊側與該第二表面凹陷306的其他剩餘周邊側可沿著該裝置302的非水平側320。
該第一表面凹陷304圍繞具有導體322(例如觸點、墊、TSV、接腳、柱、或支柱)的一端外露於該堆疊側308處的該堆疊側308的區域。該第二表面凹陷306圍繞具有該導體322之該端外露於該堆疊側308處的該堆疊側308的區域。
該第一表面凹陷304或第二表面凹陷306可使用例如水刀導引雷射蝕刻、雷射開槽、或雷射標記的製程來形成。
與外露於該堆疊側308處的該導體322的該端相對的該導體322的一端可鄰接與該堆疊側308相對的該裝置302的主動側。該導體322可在該裝置302的主動側、該堆疊側308、或該裝置302內的電路系統之間提供連線。
可將該裝置302的主動側安裝在封裝基板326的電路系統側324上方。內部連接部328(例如球、凸塊、接腳、柱、引線、或柱子)可將外露於該裝置302的主動側處或該裝置302的主動側處的該導體322的一端與鄰接該電路系統側324的導電材料330連接。
該封裝基板326包含鄰接該電路系統側324的導電材料330、相對該封裝基板326的電路系統側324的一側、且嵌入在該封裝基板326內。該導電材料330可在該封裝基板326的電路系統側324與相對該電路系統側324的該側之間提供連線。
可使用基礎底膠332以圍繞在該裝置302的主動側與該封裝基板326的電路系統側324之間的內部連接部328。該基礎底膠332可覆蓋該裝置302的主動側且實質地填入在該裝置302的主動側下方的區域或空間。該基礎底膠332可覆蓋部分或全部的該第一表面凹陷304或該第二表面凹陷306。
在本發明的製造期間，該第一表面凹陷304或該第二表面凹陷306可防止該基礎底膠332進入由該第一表面凹陷304或該第二表面凹陷306所形成的周邊內的任何區域。
可使用該內部連接部328將具有電路系統的第一元件334的主動側連接至外露於由該裝置302的第一表面凹陷304所形成的周邊內的該堆疊側308處的該導體322的一端。可使用該內部連接部328將具有電路系統的第二元件336的主動側連接至外露於由該裝置302的第二表面凹陷306所形成的周邊內的該堆疊側308處的該導體322的一端。
可使用第一底膠338以圍繞在該第一元件334的主動側與該裝置302的堆疊側308之間的內部連接部328。該第一底膠338可覆蓋該第一元件334的主動側及由該第一表面凹陷304所形成的周邊內的該堆疊側308的區域。該第一底膠338可實質地填入在該第一元件334的主動側與由該第一表面凹陷304所形成的周邊內的堆疊側308的區域之間的區域或空間。
可使用第二底膠340以圍繞在該第二元件336的主動側與該裝置302的堆疊側308之間的內部連接部328。該第二底膠340可覆蓋該第二元件336的主動側及由該第二表面凹陷306所形成的周邊內的該堆疊側308的區域。該第二底膠340可實質地填入在該第二元件336的主動側與由該第二表面凹陷306所形成的周邊內的堆疊側308的區域之間的區域或空間。
在本發明的製造期間，可使用該第一表面凹陷304以限制該第一底膠338在由該第一表面凹陷304所形成的周邊內的區域中。相似地，可使用該第二表面凹陷306以限制該第二底膠340在由該第二表面凹陷306所形成的周邊內的區域中。
可使用系統連接部342以將鄰接該電路系統側324之相對側的導電材料330連接封裝的下個層次，例如系統基板、系統板、或積體電路封裝組合件。除了該系統連接部342可為不同尺寸或形狀外，該系統連接部342可相似於該內部連接器328。
可使用包覆材料344以覆蓋或保護該封裝基板326的電路系統側324、該裝置302、該第一元件334、與該第二元件336。
現在參照第4圖，其顯示該積體電路封裝系統300的俯視圖。為了清楚說明之目的，已經移除該包覆材料344之一部分。該第一元件334是顯示為在鄰接該堆疊側308的第一表面凹陷304上方且被該第一底膠338所圍繞。
鄰接該第一元件334的該第二元件336是顯示為在鄰接該堆疊側308的第二表面凹陷306上方且被該第二底膠340所圍繞。該堆疊側308是顯示在該封裝基板326的電路系統側324上方且在該第一表面凹陷304與該第二表面凹陷306之間。該堆疊側308可被該基礎底膠332所圍繞。
現在參照第5圖，其顯示沿著第6圖的線5--5所取得的本發明的第三實施例中的積體電路封裝系統500的剖視圖。該積體電路封裝系統500可較佳地包含裝置502，例如矽貫孔(TSV)晶粒、TSV倒裝晶片、堆疊封裝件、具有電路系統的插入物、或積體電路組合件。該裝置502可具有少於70微米的厚度。
該裝置502可包含第一表面凹陷504(例如表面渠、表面溝槽、表面通道、或相似的表面凹痕)，該第一表面凹陷504鄰接堆疊側506且在該裝置502的非水平側508上方。該第一表面凹陷504圍繞該堆疊側506的一區域，該區域具有導體510(例如觸點、墊、TSV、接腳、柱、或支柱)的一端外露於該堆疊側506處。
該第一表面凹陷504可包含水平側512與垂直側514。該水平側512可位在該堆疊側506與該裝置502的主動側之間。該水平側512可視需要平行於該堆疊側506。該水平側512可延伸遠離該非水平側508的頂邊緣516並朝向該導體510。
該垂直側514可與該水平側512相交與會合該堆疊側506的堆疊邊緣518。該垂直側514可視需要地垂直於該水平側512。該第一表面凹陷504可使用例如水刀導引雷射蝕刻、雷射開槽、或雷射標記的製程來形成。
可在該第一表面凹陷504內形成通過該水平側512、該裝置502、與該主動側的開孔520，例如通孔、通道、隧道、或相似的貫通開孔。該開孔520可圍繞具有該導體510的區域。
可有任何數量的開孔520，且該開孔520在該第一表面凹陷504內具有任何位置、寬度、或尺寸。與外露於該堆疊側506處的該導體510的該端相對的該導體510的一端可鄰接與該堆疊側506相對的該裝置502的主動側。該導體510可在該裝置502的主動側、該堆疊側506、或該裝置502內的電路系統之間提供連線。
可將該裝置502的主動側安裝在封裝基板524的電路系統側522上方。內部連接部526(例如球、凸塊、接腳、柱、引線、或柱子)可將外露於該裝置502的主動側處或該裝置502的主動側處的該導體510的一端連接鄰接該電路系統側522的導電材料528。
該封裝基板524包含鄰接該電路系統側522的導電材料528、相對該封裝基板524的電路系統側522的一側、且嵌入在該封裝基板524內。該導電材料528可在該封裝基板524的電路系統側522與相對該電路系統側522的該側之間提供連線。
可使用基礎底膠530以圍繞在該裝置502的主動側與該封裝基板524的電路系統側522之間的內部連接部526。該基礎底膠530可覆蓋該裝置502的主動側與在該裝置502的主動側下方的空間。該基礎底膠530可敷設或覆蓋部分或全部的該水平側512並填入該第一表面凹陷504的開孔520。
在本發明的製造期間，該第一表面凹陷504可防止該基礎底膠530接觸該裝置502的堆疊側506。可使用該內部連接部526將具有電路系統的第一元件532的主動側連接至外露於該裝置502的堆疊側506處的該導體510的該端。可使用第一底膠534以圍繞在該第一元件532的主動側與該裝置502的堆疊側506之間的內部連接部526。
該第一底膠534可覆蓋該第一元件532的主動側及由該第一表面凹陷504所形成的周邊內的該堆疊側506的區域。該第一底膠534可填入在由該第一表面凹陷504所形成的周邊內的該堆疊側506的區域與該第一元件532的主動側之間的空間。
在本發明的製造期間，可使用相交該第一表面凹陷504的垂直側514的堆疊邊緣518以限制該第一底膠534在由該第一表面凹陷504所形成的周邊內的區域中。
可使用系統連接部536以將鄰接該電路系統側522之相對側的導電材料528連接封裝的下個層次，例如系統基板、系統板、或積體電路封裝組合件。除了該系統連接部536可為不同尺寸或形狀外，該系統連接部536可相似於該內部連接器526。
可使用包覆材料538以覆蓋或保護該封裝基板524的電路系統側522、該裝置502、與該第一元件532。
現在參照第6圖，其顯示該積體電路封裝系統500的俯視圖。為了清楚說明之目的，已經移除該包覆材料538之一部分。該第一元件532是顯示為在該基礎底膠530上方且被該第一底膠534所圍繞。該頂邊緣516是顯示為圍繞該第一表面凹陷504且具有一部分的該基礎底膠530在該開孔520上方。
該基礎底膠530是顯示為在該封裝基板524的電路系統側522上方。該積體電路封裝系統500是顯示具有方形形狀。該積體電路封裝系統500可具有任何形狀。
現在參照第7圖，其顯示在該積體電路封裝系統100的平坦化階段中的晶圓702的剖視圖。該晶圓702可包含具有電路系統的裝置點(device site)704。各該裝置點包含具有相似於第1圖的導體122的垂直導體706的區域，只是具有較大長度。可在該晶圓702的主動側上方附接該內部連接部128以提供該垂直導體706的該端或各該裝置點704內的電路系統連線。
可使用平坦化製程(例如研磨、砂磨(sanding)、切割、鋸切(sawing)、磨光、或其組合)以平坦化與該晶圓702的主動側相對的該晶圓702的一側。可使用該平坦化製程以自該垂直導體706形成該導體122。
現在參照第8圖，其中顯示在該第一表面凹陷104的形成階段中的第7圖的結構。與該晶圓702的主動側相對的該晶圓702的該側可藉由使用移除製程(例如水刀導引雷射蝕刻、雷射開槽、或雷射標記)以形成有該第一表面凹陷104。
可使用其他移除製程(例如鋸切、研磨、切割、或化學移除)以視需要地形成該第一表面凹陷104。該第一表面凹陷104可圍繞其中一個該裝置點704內的導體122。
現在參照第9圖，其中顯示在該晶圓702的切單(singulation)階段中的第8圖的結構。可使用切單製程(例如切割、鋸切、研磨、或任何其他切單方法)以從該晶圓702分離出第8圖的任何裝置點704。從該晶圓702分離的任何該裝置點704可形成該裝置102或其拷貝。
現在參照第10圖，其中顯示在基礎填充階段中的第9圖的結構的部分。顯示的是基板1002，其相似於該封裝基板126，只是形成以包含由末端結合在一起的封裝基板126的許多拷貝。用來形成該基板1002的封裝基板126的各個拷貝可被定向成匹配側彼此共平面。
可使用該內部連接部128將該裝置102附接在具有該封裝基板126的拷貝的基板1002的一部分上方。可使用填入製程(例如具有接觸加熱、對流加熱、或紅外線加熱的分配設備(未圖示)的組合)以在該裝置102下方的區域填入該基礎底膠132。
該基礎底膠132可圍繞該內部連接部128並覆蓋該裝置的主動側。該第一表面凹陷104可防止該基礎底膠132的任何溢出進入至由該第一表面凹陷104所形成的周邊內的任何區域中。
現在參照第11圖，其中顯示在元件填入階段中的第10圖的結構。具有該基板1002的元件組合件1102是顯示該第一元件134使用該內部連接部128附接在該裝置102上方。由該第一表面凹陷104所形成的周邊之內與上方的區域可使用填入製程填入該第一底膠136。
該第一底膠136可覆蓋該第一元件134的主動側並圍繞在該第一元件134與該裝置102之間的內部連接部128。平行於該裝置102的非水平側120的該第一表面凹陷104的邊緣可產生分子力，例如在填入製程期間在該第一底膠136內的表面張力與內聚力(cohesion)。
結合有溫度監視與控制(例如冷卻速率、加熱速率、或梯度速率)的分子力可限制該第一底膠136遠離該內部連接部128的移動。再者，可防止任何底膠(例如該第一底膠136或該基礎底膠132)的移動進一步在該第一表面凹陷104內的區域移動。
現在參照第12圖，其中顯示在切單階段中的第11圖的結構。可用該包覆材料140來包覆具有電路系統的該基板1002的一側。該包覆材料140可覆蓋在該元件組合件1102的基板1002上方包含有該第一元件134與該裝置102的電路系統。
可將該系統連接部138附接至該基板1002之一側，該側與該包覆材料140所覆蓋之側相對。可使用切單製程(例如切割或鋸切製程)以形成第1圖的積體電路封裝系統100。從該元件組合件1102分離出該裝置102、該第一元件134、該系統連接部138、與部分該包覆材料140、與連接至該系統連接部138的部分該基板1002。
該分離可沿著垂直於該基板1002且於該包覆材料140相交的平面。該分離導致第1圖的積體電路封裝系統100的形成。
現在參照第13圖，其中顯示在該積體電路封裝系統100的第一表面凹陷104的形成階段中的裝置102。可使用該內部連接部128以在該基板1002上方安裝該裝置102的主動側。可使用雷射標記製程以形成鄰接或在該堆疊側108中且沿著該裝置102的非水平側120的該第一表面凹陷104。
現在參照第14圖，其中顯示在基礎填入階段中的第13圖的結構。可使用該填入製程以在該裝置102下方的區域填入該基礎底膠132。該基礎底膠132可圍繞該內部連接部128且覆蓋該裝置102的主動側與該裝置102的主動側的下方空間。該第一表面凹陷104可防止該基礎底膠132進入由該第一表面凹陷104所形成的周邊內的任何區域。
現在參照第15圖，其中顯示在元件填入階段中的第14圖的結構。元件組合件1502是顯示使用該內部連接部128將該第一元件134附接在該裝置102上方。可使用該填入製程以在由該第一表面凹陷104所形成的周邊內或上方的區域填入該第一底膠136。
該第一底膠136可覆蓋該第一元件134的主動側並圍繞在該第一元件134與該裝置102之間的內部連接部128。平行於該裝置102的非水平側120的該第一表面凹陷104的邊緣可產生分子力，例如在填入製程期間在該第一底膠136內的表面張力與內聚力。
結合有溫度監視與控制(例如冷卻速率、加熱速率、或梯度速率)的分子力可限制該第一底膠136遠離該內部連接部128的移動。再者，可防止任何底膠(例如該第一底膠136或該基礎底膠132)的移動進一步在該第一表面凹陷104內的區域移動。
現在參照第16圖，其中顯示在切單階段中的第15圖的結構。可用該包覆材料140來包覆具有裝置102的該基板1002的該側。該包覆材料140可覆蓋在該元件組合件1502的基板1002上方包含有該第一元件134與該裝置102。
可將該系統連接部138附接至該基板1002之一側，該側與該包覆材料140所覆蓋之側相對。可使用切單製程(例如切割或鋸切製程)以形成第1圖的積體電路封裝系統100。從該元件組合件1502分離出該裝置102、該第一元件134、該系統連接部138、與部分該包覆材料140、與連接至該系統連接部138的部分該基板1002。
該分離可沿著垂直於該基板1002且於該包覆材料140相交的平面。
現在參照第17圖，其中顯示在積體電路封裝系統500的晶圓鑽孔階段中的第7圖的結構。可使用鑽孔製程以形成該開孔520。該開孔520可位在圍繞該晶圓702的各裝置點704內具有該導體510的區域。
現在參照第18圖，其中顯示在第一晶圓切割階段中的第17圖的結構。可使用切割製程(例如鋸切或研磨製程)以形成寬淺切口1802，例如表面渠、表面溝槽、表面通道、或相似的表面凹痕。貫穿超過該晶圓702的厚度的一半的該寬淺切口1802可位在分離該裝置點704的線上方並位在鄰接沿著該線的成對開孔520的上方。該寬淺切口1802的寬度可較沿著該線的鄰接成對開孔520的總寬度1804還寬。
現在參照第19圖，其中顯示在第二晶圓切割階段中的第18圖的結構。可使用第二晶圓切割製程(例如鋸切製程)以切割出分離第18圖的裝置點704的線。該切口沿著來自該開孔520的該線的側與沿著相對該線的側分離該開孔520。
可分離各該裝置點704以形成該裝置502、第一基礎裝置1902、與該第二基礎裝置1904。該第一基礎裝置1902或該第二基礎裝置1904可完全相同於該裝置502。
現在參照第20圖，其中顯示在基礎填入階段中的第19圖的一部分結構。可使用該內部連接部526以經由該基板1002的一側連接該裝置502與鄰接該裝置502的該第一基礎裝置1902。在該裝置502的主動側與該基板1002之間的內部連接部526可使用填入製程以圍繞有該基礎底膠530。
該基礎底膠530可覆蓋該裝置502的主動側及在該裝置502的主動側與該基板1002之間的空間。該基礎底膠530可覆蓋該水平側512並填入該第一表面凹陷504的開孔520。該第一表面凹陷504可防止該基礎底膠530在該填入製程期間接觸該裝置502的堆疊側506。
現在參照第21圖，其中顯示在元件填入階段中的第20圖的結構。可使用該內部連接部526以將該第一元件532的主動側連接至外露於該裝置502的堆疊側506處的導體510的該端。由該第一表面凹陷504所形成的周邊內與上方的區域可使用該填入製程填入該第一底膠534。
該第一底膠534可覆蓋該第一元件532的主動側並圍繞在該第一元件532與該裝置502之間的內部連接部128。在該填入製程期間，與該第一表面凹陷504的垂直側514相交的該堆疊邊緣518可將該第一底膠534限制在由該第一表面凹陷504所形成的周邊內的區域中。
現在參照第22圖，其中顯示在切單階段中的第21圖的結構。具有該裝置502的基板1002的該側可包覆有該包覆材料538。該包覆材料538可覆蓋該基板1002上方的第一元件532與該裝置502。可將該系統連接部536附接至該基板1002之一側，該側與覆蓋有該包覆材料538之側相對。可使用切單製程(例如切割或鋸切製程)以形成第5圖的積體電路封裝系統500。分離該裝置502、第一元件532、該系統連接部536、部分該包覆材料538、與連接至該系統連接部536的部分基板1002。
該分離可沿著垂直於該基板1002且與該包覆材料538相交的平面。
現在參照第23圖，其顯示在本發明的進一步實施例中的積體電路封裝系統100的製造方法2300的流程圖。該方法2300包含：在方塊2302中，提供裝置，係具有導體，該導體之端部外露於該裝置的相對側上；在方塊2304中，在該裝置上形成圍繞該導體的第一表面凹陷；在方塊2306中，在該導體上方連接第一元件，且該第一元件被該第一表面凹陷所圍繞；以及在方塊2308中，在該第一元件與該裝置之間敷設第一底膠，該第一底膠實質地填入在該第一表面凹陷的周邊內。
所產生的方法、製程、設備、裝置、產品、及/或系統是直接了當的、有成本效益的、不複雜的、高度多元的、且有效的，並可藉由改造已知技術來出人意外地和不明顯地實作，且因此是立即地適合高效率地與經濟地製造完全相容於習知製造方法或製程與技術的封裝內封裝(package in package)系統。
本發明的另一重要態樣是它大大地支持並幫助降低成本、簡化系統、及增進效能的歷史趨勢。
本發明的這些與其他重要態樣因此促進該技術的狀態至至少下一層次。
雖然本發明已經配合具體最佳模式來敘述，但是應了解，許多替代、修改、與變化形式對於已按照先前的描述的本發明所屬技術領域中具有通常知識者將是顯而易知的。據此，本發明是要涵蓋落入所附申請專利範圍的範疇內的所有此種替代、修改、與變化形式。在此提出或在所附圖式中顯示的所有內容應解讀成說明且非限制的意思。
100、300、500．．．積體電路封裝系統
102、302、502．．．裝置
104、304、504．．．第一表面凹陷
108、308、506．．．堆疊側
120、320、508．．．非水平側
122、322、510．．．導體
124、324、522．．．電路系統側
126、326、524．．．封裝基板
128、328、526．．．內部連接部
130、330、528．．．導電材料
132、332、530．．．基礎底膠
134、334、532．．．第一元件
136、338、534．．．第一底膠
138、342、536．．．系統連接部
140、344、538．．．包覆材料
306．．．第二表面凹陷
336．．．第二元件
340．．．第二底膠
512．．．水平側
514．．．垂直側
516．．．頂邊緣
518．．．堆疊邊緣
520．．．開孔
702．．．晶圓
704．．．裝置點
706．．．垂直導體
1002．．．基板
1102、1502．．．元件組合件
1802．．．寬淺切口
1804．．．總寬度
1902．．．第一基礎裝置
1904．．．第二基礎裝置
1--1、3--3、5--5．．．線
2300．．．方法
2302、2304、2306、2308．．．方塊
第1圖係沿著第2圖的線1--1所取得的在本發明的第一實施例中之積體電路封裝系統的剖視圖；
第2圖係該積體電路封裝系統的俯視圖；
第3圖係沿著第4圖的線3--3所取得的本發明的第二實施例中的積體電路封裝系統的剖視圖；
第4圖係該積體電路封裝系統的俯視圖；
第5圖係沿著第6圖的線5--5所取得的本發明的第三實施例中的積體電路封裝系統的剖視圖；
第6圖係該積體電路封裝系統的俯視圖；
第7圖係在該積體電路封裝系統的平坦化階段中的晶圓的剖視圖；
第8圖係在該第一表面凹陷的形成階段中的第7圖的結構；
第9圖係在該晶圓的切單階段中的第8圖的結構；
第10圖係在基礎填充階段中的第9圖的結構的部分；
第11圖係在元件填入階段中的第10圖的結構；
第12圖係在切單階段中的第11圖的結構；
第13圖係在該積體電路封裝系統的第一表面凹陷的形成階段中的裝置；
第14圖係在基礎填入階段中的第13圖的結構；
第15圖係在元件填入階段中的第14圖的結構；
第16圖係在切單階段中的第15圖的結構；
第17圖係在積體電路封裝系統的晶圓鑽孔階段中的第7圖的結構；
第18圖係在第一晶圓切割階段中的第17圖的結構；
第19圖係在第二晶圓切割階段中的第18圖的結構；
第20圖係在基礎填入階段中的第19圖的結構之一部分；
第21圖係在元件填入階段中的第20圖的結構；
第22圖係在切單階段中的第21圖的結構；以及
第23圖係在本發明的進一步實施例中的積體電路封裝系統的製造方法的流程圖。
100．．．積體電路封裝系統
102．．．裝置
104．．．第一表面凹陷
108．．．堆疊側
120．．．非水平側
122．．．導體
124．．．電路系統側
126．．．封裝基板
128．．．內部連接部
130．．．導電材料
132．．．基礎底膠
134．．．第一元件
136．．．第一底膠
138．．．系統連接部
140．．．包覆材料

Claims (10)

  1. 一種積體電路封裝系統的製造方法，係包括：提供裝置，係具有導體，且該導體之端部外露於該裝置的相對側上；在該裝置上形成圍繞該導體的第一表面凹陷；在該導體上方連接第一元件，且該第一元件被該第一表面凹陷所圍繞；以及在該第一元件的主動側與該裝置之間敷設第一底膠，該第一底膠覆蓋該第一元件的該主動側，且該第一底膠限制在該第一表面凹陷的周邊內與上方。
  2. 如申請專利範圍第1項所述之方法，復包括：提供第二導體；形成圍繞該第二導體的第二表面凹陷；在該第二導體上方連接第二元件，且該第二元件被該第二表面凹陷所圍繞；以及在該第二元件與該裝置之間敷設第二底膠，且該第二底膠實質地填入在該第二表面凹陷的周邊。
  3. 如申請專利範圍第1項所述之方法，其中，形成該第一表面凹陷包含形成具有水平側與垂直側的第一表面凹陷。
  4. 如申請專利範圍第1項所述之方法，復包括覆蓋部分該第一表面凹陷的基礎底膠。
  5. 如申請專利範圍第1項所述之方法，其中：形成該第一表面凹陷包含在該第一表面凹陷內的開孔；以及 復包括：在該開孔之一部分內敷設基礎底膠。
  6. 一種積體電路封裝系統，係包括：裝置，係具有端部在該裝置的相對側上的導體；第一表面凹陷，係形成在圍繞該導體的該裝置上；第一元件，係連接於經由該第一表面凹陷所圍繞的該導體之上；以及第一底膠，係位在該第一元件的主動側與該裝置之間，該第一底膠覆蓋該第一元件的該主動側，且該第一底膠限制在該第一表面凹陷的周邊內與上方。
  7. 如申請專利範圍第6項所述之系統，復包括：第二導體；第二表面凹陷，係圍繞於該第二導體而形成；第二元件，係連接在該第二導體上方，且該第二元件被該第二表面凹陷所圍繞；以及第二底膠，係位在該第二元件與該裝置之間，且該第二表面凹陷的周邊實質地填入有該第二底膠。
  8. 如申請專利範圍第6項所述之系統，其中，該第一表面凹陷形成有水平側與垂直側。
  9. 如申請專利範圍第6項所述之系統，復包括基礎底膠，該基礎底膠覆蓋部分該第一表面凹陷。
  10. 如申請專利範圍第6項所述之系統，其中：該第一表面凹陷係形成有在該第一表面凹陷內的開孔；以及 復包括：基礎底膠，係敷設在該開孔之一部分內。
TW099119413A 2009-06-22 2010-06-15 具有底膠之積體電路封裝系統及其製造方法 TWI511207B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/489,122 US8421201B2 (en) 2009-06-22 2009-06-22 Integrated circuit packaging system with underfill and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201110245A TW201110245A (en) 2011-03-16
TWI511207B true TWI511207B (zh) 2015-12-01

Family

ID=43353541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119413A TWI511207B (zh) 2009-06-22 2010-06-15 具有底膠之積體電路封裝系統及其製造方法

Country Status (3)

Country Link
US (2) US8421201B2 (zh)
SG (1) SG186620A1 (zh)
TW (1) TWI511207B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US8815650B2 (en) * 2011-09-23 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with formed under-fill and method of manufacture thereof
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
US9355924B2 (en) 2012-10-30 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit underfill scheme
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
KR101401708B1 (ko) * 2012-11-15 2014-05-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US11901274B2 (en) 2015-09-25 2024-02-13 Intel Corporation Packaged integrated circuit device with recess structure
US10229865B2 (en) * 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN109716509A (zh) * 2016-09-30 2019-05-03 英特尔公司 内插器封装上的嵌入式管芯
US10597486B2 (en) 2016-11-02 2020-03-24 Seagate Technology Llc Encapsulant composition for use with electrical components in hard disk drives, and related electrical components and hard disk drives
US10074633B2 (en) 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
DE102017205244A1 (de) * 2017-03-28 2018-10-04 Robert Bosch Gmbh Mikromechanischer Drucksensor sowie Verfahren zur Herstellung des mikromechanischen Drucksensors
KR102541564B1 (ko) 2018-10-04 2023-06-08 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214643B1 (en) * 1998-06-09 2001-04-10 Stmicroelectronics, Inc. Stress reduction for flip chip package
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
CN1753174A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 无外引脚封装结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5942798A (en) 1997-11-24 1999-08-24 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6391683B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package structure and process for fabricating the same
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP2004266016A (ja) 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体基板
JP4175197B2 (ja) * 2003-06-27 2008-11-05 株式会社デンソー フリップチップ実装構造
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
JP2006041239A (ja) * 2004-07-28 2006-02-09 Toshiba Corp 配線基板及び磁気ディスク装置
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
TWI269392B (en) 2005-03-03 2006-12-21 Advanced Semiconductor Eng Die structure of package and method of manufacturing the same
US20060220195A1 (en) 2005-03-31 2006-10-05 Intel Corporation Structure and method to control underfill
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
US7339278B2 (en) * 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
JP2007189005A (ja) * 2006-01-12 2007-07-26 Sharp Corp 半導体装置の実装構造
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
US20090014856A1 (en) * 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
US7863109B2 (en) * 2008-12-05 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with a protrusion on an inner stacking module and method of manufacture thereof
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214643B1 (en) * 1998-06-09 2001-04-10 Stmicroelectronics, Inc. Stress reduction for flip chip package
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
CN1753174A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 无外引脚封装结构

Also Published As

Publication number Publication date
US8421201B2 (en) 2013-04-16
US9053953B1 (en) 2015-06-09
US20100320587A1 (en) 2010-12-23
TW201110245A (en) 2011-03-16
SG186620A1 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
TWI511207B (zh) 具有底膠之積體電路封裝系統及其製造方法
TWI621228B (zh) 半導體封裝及用於形成該半導體封裝的方法
JP6640780B2 (ja) 半導体装置の製造方法および半導体装置
TWI751530B (zh) 半導體裝置之製造方法
US8884396B2 (en) Semiconductor device and manufacturing method thereof
TW202018896A (zh) 光收發器及其製造方法
TW202220114A (zh) 半導體晶粒堆疊以及相關之系統及方法
TW201618197A (zh) 半導體裝置及製造其之方法
US20190296003A1 (en) Proximity coupling interconnect packaging systems and methods
KR20120035719A (ko) 반도체 패키지 및 그 제조 방법
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
JP2008235401A (ja) 半導体装置及びその製造方法
US11728324B2 (en) Semiconductor structure having photonic die and electronic die
KR20120057289A (ko) 반도체 장치 및 그 제조방법
US20120133046A1 (en) Semiconductor structure and process thereof
TW202137475A (zh) 半導體裝置及其製作方法
CN106206509A (zh) 电子封装件及其制法与基板结构
US20070267738A1 (en) Stack-type semiconductor device having cooling path on its bottom surface
JP2006210402A (ja) 半導体装置
US20130043586A1 (en) Method for encapsulating electronic components on a wafer
TWI777633B (zh) 封裝結構及其製造方法
CN116417356B (zh) 芯片封装方法、芯片封装模块和内埋衬底式芯片封装结构
TWI552304B (zh) 堆疊式封裝件及其製法
KR101579666B1 (ko) 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법
TWI778632B (zh) 半導體封裝以及其製造方法