JP4175197B2 - フリップチップ実装構造 - Google Patents

フリップチップ実装構造 Download PDF

Info

Publication number
JP4175197B2
JP4175197B2 JP2003185860A JP2003185860A JP4175197B2 JP 4175197 B2 JP4175197 B2 JP 4175197B2 JP 2003185860 A JP2003185860 A JP 2003185860A JP 2003185860 A JP2003185860 A JP 2003185860A JP 4175197 B2 JP4175197 B2 JP 4175197B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
bump
bonding
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003185860A
Other languages
English (en)
Other versions
JP2005019895A (ja
Inventor
篤志 柏崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003185860A priority Critical patent/JP4175197B2/ja
Priority to US10/874,289 priority patent/US7129586B2/en
Publication of JP2005019895A publication Critical patent/JP2005019895A/ja
Application granted granted Critical
Publication of JP4175197B2 publication Critical patent/JP4175197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フリップチップ実装構造に関するものである。
【０００２】
【従来の技術】
図１９に示すように、半導体チップ１１０と基板１００の接続構造として以下のフリップチップ実装技術がある。半導体チップ１１０の能動面にはパッド１１１が形成されるとともにパッド１１１には基板１００との接続をするためにバンプ１１２が形成されている。また、基板１００には半導体チップ１１０との接続をするためにパッド１０１が設けられている。チップ側のバンプ１１２と基板側のパッド１０１とが熱圧着や超音波溶着により接続されている。
【０００３】
近年、半導体チップ１１０は集積化が進み、半導体チップ１１０に設けられたパッド１１１のサイズＷ１、隣接するパッド１１１とのピッチＰ１は、益々小さくなっている。それに伴ない、形成されるバンプ１１２のサイズも小さくなっている。バンプ１１２を介して基板１００にフリップチップ接合する場合、半導体チップ１１０側のパッド１１１のピッチＰ１に合わせて基板１００側に設けられるパッド１０１を形成する必要があり、半導体チップ１１０側のパッド１１１の狭ピッチ化に伴い、基板１００に形成されるパッド１０１もサイズが小さくなる。
【０００４】
半導体チップ１１０と基板１００を接続する際には次のようにする。半導体チップ１１０の能動面に設けられたパッド１１１にメッキや放電法により形成したボールを熱や超音波で押圧溶着してバンプ（突起電極）１１２を形成する。そして、基板１００に対して半導体チップ１１０をフェースダウンで搭載すると共に、熱と圧力によって、バンプ１１２と基板１００側に設けられたパッド１０１とを機械的かつ電気的に接続する。さらに、接合信頼性を高めるために半導体チップ１１０と基板１００の間にアンダーフィル材（熱硬化性のエポキシ樹脂）１２０を満たす。
【０００５】
バンプ１１２のサイズφ２０が小さくなると、接合後の半導体チップ１１０と基板１００とのギャップＧが小さくなることによって、基板１００と半導体チップ１１０の膨張係数差で生ずる熱応力に対するアンダーフィル材１２０の応力緩和能力が低下する。また、バンプ１１２と基板側のパッド１０１との接合面積が小さくなり前記熱応力に対する信頼性が低下する。
【０００６】
このようなことから、例えばエンジンルームに搭載される電子制御装置等の温度環境が厳しいものへのこの接続技術の適応が困難になっている。
【０００７】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、半導体チップ・基板間における接合信頼性を向上させることができるフリップチップ実装構造を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、基板側のボンディングパッドの上にバンプを形成するとともに、半導体チップ側のボンディングパッドを覆うパッシベーション膜を二箇所以上開口してその各開口部にそれぞれバンプを形成し、この半導体チップ側のバンプの間の隙間に基板側のバンプを入り込ませて接合したことを特徴としている。
【０００９】
これによって、基板側バンプが半導体チップ側のバンプの間の隙間に入り込むことにより、接合面積を大きくし、また基板と半導体チップの膨張係数差で生ずる熱応力のせん断方向と平行でない接合面を形成することができ、半導体チップ・基板間における接合信頼性を向上させることができる。
【００１０】
また、請求項１に記載の発明では、半導体チップに形成されるバンプがメッキによるバンプであるのでバンプの形状を精度よく形成することができ、従って、隙間の形状も精度よく形成できる。
【００１１】
さらに、請求項１に記載の発明では、基板に形成されるバンプは、放電法で形成される金ボールを、基板側のボンディングパッドに固着したスタッドバンプである。そのため、メッキバンプに比べて背が高く柔らかいため、半導体チップ側のバンプの間の隙間に塑性変形によって入り込み易くなる。
【００１２】
請求項２に記載のように、半導体チップをフェースダウンで搭載し、熱と圧力を加えることにより基板側のバンプを塑性変形させ半導体チップ側のバンプの間の隙間に入り込ませるようにすると、加熱と加圧により基板側バンプの塑性変形を起こし、確実に半導体チップ側のバンプの間の隙間に入り込ませることができる。
【００１３】
請求項３に記載のように、半導体チップをフェースダウンで搭載し、熱と圧力と超音波振動を加えることにより基板側のバンプを塑性変形させ半導体チップ側のバンプの間の隙間に入り込ませるようにすると、加熱温度を下げることができるとともに、短い接合時間でバンプとバンプの界面で強固な金属結合を安定的に形成することができる。
【００１４】
請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の発明において半導体チップと基板との間にアンダーフィル材を満たしたことを特徴としている。請求項１〜３のいずれか１項に記載の発明においては実装後の半導体チップと基板とのギャップは大きくすることができ、アンダーフィル材を十分な量だけ満たすことができる。これによって、半導体チップと基板の膨張係数の違いからくる相対変位によるバンプ接続部への応力集中を拡散させることにより（応力緩和能力を十分に引き出すことができ）、接合信頼性が向上する。
【００１５】
請求項５に記載のように、基板は回路基板であっても、請求項６に記載のように、基板は、半導体パッケージのインターポーザ基板であってもよい。
【００２８】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００２９】
図１は、本実施形態における半導体装置の縦断面図であり、回路基板１に半導体チップ１０がフリップチップ実装されている。つまり、半導体チップ１０側のバンプ（１５）と回路基板１側のボンディングパッド２とが位置合わせされた状態でバンプ（１５）を用いて半導体チップ側ボンディングパッド１２と基板側ボンディングパッド２の相互間が電気的・機械的に接続されている。図２には、フリップチップ実装部の縦断面図を示す。図３には、実装する前の状態（回路基板１と半導体チップ１０とが分離した状態）を示す。実装する前の回路基板１を、図４に示す。また、半導体チップ１０の単体を図５に示す。本半導体装置は、車載用電子制御装置として使用されるものであり、エンジンルームに搭載され、温度環境が厳しい場合を想定している。
【００３０】
図５において、半導体チップ１０の上面には絶縁膜１１が形成されている。絶縁膜１１の上にはボンディングパッド１２が形成され、ボンディングパッド１２は四角形状をなしている。このパッド１２を覆うように絶縁膜１１の上にはパッシベーション膜１３が形成されている。つまり、半導体チップ１０の表面にはパッシベーション膜１３が形成されている。半導体チップ１０側のボンディングパッド１２を覆うパッシベーション膜１３において二箇所が開口し、その各開口部１３ａ，１３ｂにはバリアメタル１４ａ，１４ｂが形成されている。バリアメタル１４ａ，１４ｂの上にはバンプ１５ａ，１５ｂが形成されている。即ち、半導体チップ１０の表面に形成したボンディングパッド１２の上にバリアメタル１４ａ，１４ｂを介してバンプ１５ａ，１５ｂが形成されている。各開口部１３ａ，１３ｂは長方形状をなし、両開口部１３ａ，１３ｂは平行に形成されている。よって、各バンプ１５ａ，１５ｂは直方体をなし、両バンプ１５ａ，１５ｂは平行に配置され、バンプ１５ａ，１５ｂの間には隙間Ｓ１が形成されている。隙間Ｓ１の中心は、半導体チップ１０側のパッド１２の中心となっている。
【００３１】
パッシベーション膜１３はシリコン酸化膜（ＳｉＯ2）からなり、バリアメタル１４ａ，１４ｂはニッケル（Ｎｉ）、バンプ１５ａ，１５ｂは金（Ａｕ）を用いている。
【００３２】
一方、図４に示すように、回路基板１の上にはボンディングパッド２が形成されている。基板側のボンディングパッド２の上にはバンプ３が形成されている。バンプ３は、放電法で形成された金ボールを、ボンディングパッド２に押圧溶着（固着）したスタッドバンプである。
【００３３】
図１，２に示すように、半導体チップ１０と回路基板１との間にはアンダーフィル材２０が充填されている（満たされている）。アンダーフィル材２０として、エポキシ等の熱硬化性樹脂を用いるとよい。
【００３４】
そして、実装する際には、図３に示すように、基板１側のバンプ３と半導体チップ側のバンプ１５ａ，１５ｂとを位置合わせする。この状態で、図６に示すように、加熱と加圧により基板側バンプ３を塑性変形させて半導体チップ側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に基板１側のバンプ３を入り込ませる。つまり、半導体チップ１０側のバンプ１５ａ，１５ｂと基板１側のバンプ３とを接続すべく、基板１に対して半導体チップ１０をフェースダウンで搭載し、熱と圧力を加えることにより、基板１側のバンプ３を塑性変形させ半導体チップ１０側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に入り込ませて接合する。このとき、加熱と加圧によりバンプ３を塑性変形させることにより確実に隙間Ｓ１にバンプ３を入り込ませることができる。
【００３５】
その後、図１，２に示すように、半導体チップ１０と回路基板１との間に、アンダーフィル材２０を充填する。
図２において、このようにして得られた３次元的な接合面は、接合面積を増大させることができる上に、回路基板１と半導体チップ１０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行でない接合面も有する。さらに、図１９を用いて説明したように、チップ１０側にのみバンプ１５ａ，１５ｂを形成した場合に比べて、半導体チップ１０と基板１の間のギャップ（距離）Ｇを大きくすることができ、アンダーフィル材２０の応力緩和能力を増大させることができる。これらのことによって、接続信頼性を飛躍的に向上させることができる。
【００３６】
つまり、半導体チップ１０を基板１にフェースダウンでフリップチップ接続する構造において、基板１での、半導体チップ１０との接続をするために設けられたパッド２にバンプ３を形成する。また、半導体チップ１０の能動面上に基板１との接続をするために設けられた１つのパッド１２にバンプ（１５ａ，１５ｂ）を２つ以上形成する。これによって、接続後の半導体チップ１０と基板１のギャップＧを大きくし、また接合面積を大きくし、また基板１と半導体チップ１０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行でない接合面を形成することができ、接合信頼性を飛躍的に向上させることができる。
【００３７】
図５において、半導体チップ１０側のバンプ１５ａ，１５ｂはメッキにより形成することによって、バンプの形状を精度よく形成することができる。従って、隙間Ｓ１の形状も精度よく形成できる。隙間Ｓ１のサイズ（バンプの間隔）Ｌ２としては、半導体チップ１０上のパッド１２の一つの辺の長さＬ１の２０％〜４０％、または、１５μｍ〜３０μｍとするとよい。これは、バンプ１５ａ，１５ｂの上面の接合面積をできるだけ大きくするのと、基板側バンプ３の入り込みを確実に行わせることの兼ね合いを考慮したことによるものである。
【００３８】
一方、図４において、基板１側のバンプ３は、放電法で形成される金ボールを、基板上のパッド２に熱や超音波によって押圧溶着（固着）したスタッドバンプであるので、半導体チップ１０側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に塑性変形によって入り込み易い。これは、スタッドバンプがメッキバンプに比べて背が高く柔らかいためである。
【００３９】
以上のように、本実施形態においては、基板側のボンディングパッド２の上にバンプ３を形成するとともに、半導体チップ１０側のボンディングパッド１２を覆うパッシベーション膜１３を二箇所以上開口してその各開口部１３ａ，１３ｂにそれぞれバンプ１５ａ，１５ｂを形成した。そして、この半導体チップ側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に基板１側のバンプ３を入り込ませて接合した。
【００４０】
このようにして、基板側のバンプ３が半導体チップ側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に入り込む。これによって、三次元的な接続面が得られ、接合面積を大きくし、また基板１と半導体チップ１０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行でない接合面を形成することができ、半導体チップ・基板間における接合信頼性を飛躍的に向上させることができる。
【００４１】
また、図２，６のごとく、実装後の半導体チップ１０と基板１のギャップＧを大きくすることができ、回路基板１と半導体チップ１０との間にアンダーフィル材２０を十分な量だけ充填することができる（満たすことができる）。これによって、半導体チップ１０と基板１の膨張係数の違いからくる相対変位によるバンプ接続部への応力集中を拡散させることにより（応力緩和能力を十分に引き出すことができ）、接合信頼性が向上する。
【００４２】
図６において、半導体チップ１０側のバンプ１５ａ，１５ｂと基板１側のバンプ３を接続する方法として、熱と圧力を加えることによって基板１側のバンプ３を塑性変形させて半導体チップ１０側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に入り込ませた。これに代わる方法として、半導体チップ１０をフェースダウンで搭載し、熱と圧力、さらに半導体チップ１０に超音波振動を加えることにより（熱と圧力と超音波振動を加えることにより）、基板側バンプ３を塑性変形させ、半導体チップ側のバンプ１５ａ，１５ｂの間の隙間Ｓ１に入り込ませてもよい。これにより、加熱温度を下げることができるとともに、短い接合時間でバンプ１５ａ，１５ｂとバンプ３の界面で強固な金属結合を安定的に形成することができる。
【００４３】
熱圧着の場合の温度は、２００℃〜３００℃であり、超音波接合の場合の温度は、１００℃〜２００℃となる。一般に接合プロセス時の加熱は低い方が半導体チップ１０に与えるダメージが小さくなる。例えば、図５の半導体チップ１０上のパッド１２が、縦横寸法（Ｌ１寸法）が１００μｍ程度で、図４の基板１上のパッド２に形成されたバンプ（スタッドバンプ）３が、直径φ１が９０μｍ程度の場合、次のようになる。超音波接合における加圧力は、基板側のバンプ１個あたり４０ｇｆ〜８０ｇｆであり、超音波の周波数は４０ｋＨｚ〜６０ｋＨｚであり、超音波振幅は、１μｍ〜５μｍであり、超音波発振時間は、４００ｍｓ〜１０００ｍｓ程度である。
【００４４】
図５においては、開口部１３ａ，１３ｂおよびバンプ１５ａ，１５ｂは長方形状をなし、かつ、二つ形成したが、図７（ａ）〜（ｄ）に示すようにしてもよい。図７（ａ）においては四角形状をなすバンプ（１５ａ〜１５ｄ）を四つ形成している。図７（ｂ）においては四角形状をなすバンプ（１５ａ〜１５ｑ）を縦横に更に多数形成している。図７（ｃ）においてはバンプ１５ａ，１５ｂは、円環を二つに分割した形状をなしている。図７（ｄ）においてはバンプ１５ａ〜１５ｄは、円環を四つに分割した形状をなしている。
【００４５】
図１においては回路基板１を用いた。つまり、半導体チップ１０はパッケージングすることなく、直接、回路基板１に搭載した。これに代わる構成として、図８に示すように、半導体パッケージのインターポーザ基板３０を用いてもよい。図８において、インターポーザ基板３０の半導体チップ１０を搭載する面と反対の面（下面）には、回路基板４０と接続するためのランド３１が形成されており、回路基板４０にも同様に半導体パッケージと接続するためのランド４１が形成されている。インターポーザ基板３０のランド３１と回路基板４０のランド４１とは半田等の導電ペースト３５によって機械的かつ電気的に接続される。なお、インターポーザ基板３０における各ランド３１に、予め半田ボールを搭載してもよい。
（第２の実施の形態）
次に、第２の実施の形態を説明する。
【００４６】
図９は、本実施形態における半導体装置の縦断面図であり、インターポーザ基板５０に半導体チップ６０がフリップチップ実装されている。つまり、半導体チップ６０側のバンプ６３と基板５０側のボンディングパッド５１とが位置合わせされた状態でバンプ６３を介してボンディングパッド相互間が電気的・機械的に接続されている。図１０には、フリップチップ実装部の縦断面図を示す。図１１には、基板５０の単体の図を示す。本半導体装置も、車載用電子制御装置として使用されるものであり、エンジンルームに搭載され、温度環境が厳しい場合を想定している。
【００４７】
図９において、基板５０は半導体パッケージのインターポーザ基板であり、下面（一方の面）に外部接続用のランド６５がグリッドアレイ状に多数配置されている。このインターポーザ基板５０の回路基板接続面に配置したランド（ランドグリッドアレイ）６５には、半田等の導電性のボール６６が形成され、ボールグリッドアレイを構成している。導電性ボール６６は相手側の回路基板のランドと接合するためのものである。また、インターポーザ基板５０の上面は半導体チップ搭載面であり、ボンディングパッド（基板側電極）５１が形成されている。半導体チップ６０はフェースダウンで搭載されている。図１０において、半導体チップ６０の表面（下面）にはチップ側ボンディングパッド（チップ側電極）６１が形成されている。このパッド６１を覆うようにパッシベーション膜６２が形成されている。パッド６１を覆うパッシベーション膜６２での開口部においてパッド６１上にはバンプ６３が形成されている。
【００４８】
さらに、図１１に示すように、基板側のボンディングパッド５１には透孔５１ａが形成されている。図１１においては、透孔５１ａの形状は長穴形状をなしている。長穴形状の他にも円形や楕円形でもよい。この透孔５１ａの形成は次のようにして行う。まず、図１２（ａ）に示すように、基板５０の上に金属膜５２を成膜するとともに金属膜５２の上にパターニングしたレジスト（マスク）５３を配置する。このとき、レジスト５３には透孔形成用開口部５３ａを形成しておく。そして、図１２（ｂ）に示すように、レジスト５３をマスクとして金属膜５２をエッチングしてパッド５１（詳しくは配線パターン）を形成する。このとき、レジスト５３に形成した透孔形成用開口部５３ａによりボンディングパッド５１に透孔５１ａが形成され、かつ、透孔５１ａの側壁は斜状（テーパ）となる。最後に、図１２（ｃ）に示すように、レジスト（マスク）５３を除去する。このようにして、基板側のボンディングパッド５１に透孔５１ａが形成される。
【００４９】
実装する際には、図１３に示すように、基板側のボンディングパッド５１と半導体チップ側のバンプ６３とを位置合わせする。この状態で、図１０に示すように、バンプ６３を変形させ基板側のボンディングパッド５１の透孔５１ａにバンプ６３を入り込ませて接合する。フリップチップ接合工法としては、熱と圧力（加圧力）によりボンディングパッド５１とバンプ６３とを熱圧着させる工法を用いる。
【００５０】
図１３において、インターポーザ基板５０に形成したボンディングパッド５１と、能動面にバンプ６３を形成した半導体チップ６０とをフリップチップ実装するとき、ボンディングパッド５１には、バンプ６３との接合点が中心になり、バンプ６３の最大径φ１０よりも小さい径φ１１の透孔５１ａが形成されている。これにより、ボンディングパッド５１とバンプ６３の接合面は、透孔５１ａでの側壁の斜状面にも形成され、ボンディングパッド５１とバンプ６３との接合面積を大きくすることができる。さらに、図１０において、インターポーザ基板５０と半導体チップ６０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行でない接合面を形成することができ、接合信頼性を飛躍的に向上させることができる。
【００５１】
図１２（ａ）〜（ｃ）に示すように、透孔５１ａを配線パターンの形成と同様にエッチングによって形成すれば、一般的なインターポーザ基板の製作工程を全く変更させることなく、位置精度よく、簡単に透孔５１ａを得ることができる。このエッチング時において前述したように透孔５１ａの位置はバンプ６３との接合点が中心になるように形成され、そのサイズは、図１３のようにバンプ６３の最大径φ１０よりも小さい径φ１１を持ち、フリップチップ接合時にバンプ６３の塑性変形によって透孔５１ａの内部がバンプ６３で埋められるように設計する。
【００５２】
さらに、基板側のボンディングパッド５１と半導体チップ側のバンプ６３とは、熱と圧力によって熱圧着されるので、熱と圧力によりバンプ６３を塑性変形させ、透孔５１ａの中にバンプ６３を埋めて金属結合面を増大させることができる。
【００５３】
次に、本実施形態を、図１９〜図２２と比較しつつ説明する。
半導体チップのフリップチップ接合を、図１９を用いて説明するならば、半導体チップ１１０の能動面に形成されたバンプ１１２を、インターポーザ基板１００上のボンディングパッド１０１に、熱圧着や超音波溶着により接合する。あるいは、図２０に示すように、異方性導電材料１３０中の導電粒子１３１を介して接合する。あるいは、図２１に示すように、導電材料１４０を介して接合する。
【００５４】
また、インターポーザ基板１００の配線パターン（ボンディングパッド）の形成方法として、図２２（ａ）に示すように、配線となる膜１５０を形成するとともにその上にマスク１５１を形成し、さらに、図２２（ｂ）に示すように、配線となる膜１５０をエッチングによってパターニングしてパッド１０１を形成する。その後に、図２２（ｃ）に示すように、マスク１５１を除去する。
【００５５】
図１９において、近年、半導体チップ１１０は集積化が進み、アルミ等で形成されるボンディングパッド１１１のサイズ（電極サイズ）Ｗ１、隣接するボンディングパッド１１１とのピッチ（電極ピッチ）Ｐ１は、益々小さくなっている。バンプ１１２を介してインターポーザ基板１００にフリップチップ接合する場合、パッドのピッチ（電極ピッチ）Ｐ１に合わせてボンディングパッド１０１を形成する必要がある。ボンディングパッド１１１の狭ピッチ化（電極の狭ピッチ化）に伴いインターポーザ基板１００に形成される配線パターン（ボンディングパッド１０１は、配線パターンの一部として形成される）のライン幅Ｌと、ラインとラインの間のスペースＳも比例して微細に形成しなければならなくなる。
【００５６】
例えば、半導体チップ１１０のパッドサイズ（電極サイズ）Ｗ１が１２０μｍ、ピッチＰ１が２００μｍの場合を考える。この場合には、バンプサイズφ２０は、バンプ形状が円形の場合の径（または角形の場合の縦横寸法）が１００μｍ程度であり、インターポーザ基板１００の配線パターンをＬ／Ｓ＝１２０μｍ／８０μｍで形成すればよく、ボンディングパッド１０１の幅Ｌは、１２０μｍとできる。一方、図２２（ａ）〜（ｃ）に示すように、配線パターンの安価な形成方法としてエッチングによる方法がある。これによると配線パターンの断面形状は台形となり、配線パターンの幅はボトム（底面）とトップ（上面）で異なる。配線パターンの元となるＣｕ等の金属層（１５０）の厚さが例えば１５μｍ程度の場合において、ボトムを１２０μｍで形成する場合、トップは１００μｍ程度となる。従って、１００μｍのバンプが、上面１００μｍ幅のボンディングパッドに接合されれば、十分な接合面積を確保できる。
【００５７】
これに対して、パッド１１１のサイズ（電極サイズ）Ｗ１が９０μｍ、ピッチＰ１が１１０μｍとなると、次のようになる。バンプサイズφ２０は、バンプ形状が円形の場合の径（または角形の場合の縦横寸法）が７０μｍ程度となり、配線パターンをＬ／Ｓ＝６０／５０で形成した場合、ボンディングパッド１０１の上面は、４５μｍ程度となってしまい十分な接合面積を確保できなくなる。
【００５８】
配線パターンのボトムに対するトップの細りを解決する方法として、メッキによる配線パターンの形成方法があるが、エッチングによる方法に比べ、コストがかかってしまう。さらに、メッキによって配線パターンを形成したとしても、前述のＬ／Ｓ＝６０／５０の場合、トップは６０μｍとなり、例えば、車載用に使用される場合の信頼性を満足するには、十分な接合面積が確保されるとは言えない。
【００５９】
さらに、ボンディングパッド１０１とバンプ１１２の接合面は、インターポーザ基板１００と半導体チップ１１０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行となっており、熱応力により接合が破壊されやすい。
【００６０】
これに対し、本実施形態においては、図１４に示すように、基板側のボンディングパッド５１に透孔５１ａを形成し、この透孔５１ａにおける内面をバンプ６３側との接合箇所とした。詳しくは、図１３に示すように、インターポーザ基板５０のボンディングパッド５１における、バンプ６３との接合点を中心として、バンプ６３の最大径φ１０よりも小さい幅（φ１１）を持つ透孔５１ａを形成した。これにより、図１０に示すようにボンディングパッド５１でのバンプ６３との接合面積を増大させるとともに、インターポーザ基板５０と半導体チップ６０の膨張係数差で生ずる熱応力のせん断方向Ｘと平行でない接合面を形成することによって半導体チップ・基板間における接合信頼性を向上させることができる。
【００６１】
バンプ６３は、放電法で形成される金ボールを、半導体チップ６０の能動面上に形成されたアルミ等からなるボンディングパッド（あるいは、アルミ等からなるボンディングパッドの上に形成されたＡｕメッキ層）６１の上に、熱や超音波によって固着したスタッドバンプを用いるとよい。スタッドバンプは、メッキバンプに比べて背が高く柔らかいため、潰れしろが大きい。これによって、フリップチップ接合時にバンプ６３が塑性変形してボンディングパッド５１の透孔５１ａでの接合を容易に行うことが可能となる。
【００６２】
また、図１０における透孔５１ａをエッチングによって形成するのではなく、メッキによるパターン形成にて行ってもよい。つまり、メッキによって透孔５１ａを有するボンディングパッド５１を形成してもよい。この場合、ボンディングパッド５１における、バンプ６３との接合中心に穴部を形成することは、一般的なインターポーザ基板の製作工程で行うことができる。この際、ボンディングパッド５１の上面の平坦部の面積を安定させることができ、安定した接合面積を得ることができる。
【００６３】
また、透孔５１ａの形成手法として、ドリルによる切削または金型等による押圧によって物理的な手法にて透孔を形成してもよく、あるいは、レーザーの照射によるトリミングにて透孔を形成してもよい。これらの手法によれば、透孔５１ａの形状を精度よくコントロールできる。
【００６４】
ここで、透孔５１ａは、エッチングや金型等による押圧、レーザーの照射によるトリミングによって透孔を形成した後、表面に、例えば、ニッケル（Ｎｉ）メッキを下地として形成し、その上に、金（Ａｕ）メッキ等の処理を施すようにするとよい。
【００６５】
また、図１１において透孔５１ａの代わりに凹部としてもよい。つまり、底面にインターポーザ基板５０の絶縁層が露出していなくてもよい。さらに、ボンディングパッド５１の上面に平坦部があってもなくてもどちらでもよい。
【００６６】
図１１に代わり図１４に示すようにしてもよい。つまり、図１１においては透孔５１ａはパッド５１の外周面に開口しない形状であったが、図１４に示すように透孔５５ａ（又は凹部）は基板側のボンディングパッド５５の端面に開口する切り欠き形状をなしている。切り欠き状の透孔５５ａ（又は凹部）を用いると、接合後に透孔５５ａ（又は凹部）の底面に空間ができた場合、それが密閉されず、温度変化による空間の膨張・収縮による接合信頼性の低下を防ぐことができる。さらに、図１４のように、切り欠き状をなす透孔５５ａ（又は凹部）で、かつ、Ｙ方向に延びている場合には、フリップチップの搭載精度によりバンプ６３と透孔５５ａ（又は凹部）がＹ方向に位置ズレした場合でも安定した接合面積を得ることができる。
【００６７】
図１１に代わり図１５に示すようにしてもよい。つまり、透孔５６ａ（又は凹部）は、１つのパッド５６に対し複数形成してもよい。この場合には、接合面積を更に大きくすることができる。
【００６８】
また、図１６に示すように、インターポーザ基板を介さずに半導体チップ６０を回路基板８０に実装する場合に適用してもよい。つまり、基板は回路基板８０であってもよい。図１６において、半導体チップ６０を、回路基板８０に設けたボンディングパッド（基板側電極）８１と、半導体チップ６０に設けたチップ側ボンディングパッド（チップ側電極）６１とをバンプ６３を介して電気的・機械的に接続する。この場合に、回路基板８０のボンディングパッド８１に透孔８１ａ（又は凹部）を設けることで、同様の効果が得られる。
【００６９】
図１３での基板側のボンディングパッド５１と半導体チップ側のバンプ６３とは、熱と圧力（加圧力）によって熱圧着したが他にも、フリップチップ接合工法としては、熱と圧力（加圧力）と超音波振動によって、低温、短時間で金属結合をなす工法を用いてもよい。超音波併用により、接合時間を短くすることができる。また、加熱温度を抑えた低温接合が可能となる。
【００７０】
また、図１７に示すように、異方性導電材料７１を介した接合工法を用いてもよい。この場合、透孔８１ａとバンプ６３の界面面積の増大により、異方性導電材料７１に含まれる導電粒子７２を透孔８１ａとバンプ６３との界面にとらえ易く、良好で安定した接続抵抗が得られる。また、図１８に示すように、半田ペーストや銀（Ａｇ）ペースト等の導電材料９０を介した接合工法を用いてもよい。この場合においても、ボンディングパッド８１での接合面積は導電材料９０が透孔８１ａに入り込むことによって増大させることができ、接合信頼性を向上させることができる。
【００７１】
熱圧着、超音波溶着、導電材料９０を介した接合、いずれの場合も接合部の補強のため、半導体チップと基板との間には、アンダーフィル材（エポキシ等の熱硬化性樹脂）７０により封止されているとよい。
【図面の簡単な説明】
【図１】第１の実施形態における半導体装置の縦断面図。
【図２】フリップチップ実装部の縦断面図。
【図３】接合する前でのフリップチップ実装部の縦断面図。
【図４】基板を示す図。
【図５】半導体チップを示す図。
【図６】接合直後のフリップチップ実装部の縦断面図。
【図７】（ａ）〜（ｄ）はチップ側バンプの平面図。
【図８】半導体装置の縦断面図。
【図９】第２の実施形態における半導体装置の縦断面図。
【図１０】フリップチップ実装部の縦断面図。
【図１１】基板を示す図。
【図１２】（ａ）〜（ｃ）は基板側ボンディングパッドの形成工程を示す図。
【図１３】接合する前でのフリップチップ実装部の縦断面図。
【図１４】基板を示す図。
【図１５】基板を示す図。
【図１６】フリップチップ実装部の縦断面図。
【図１７】フリップチップ実装部の縦断面図。
【図１８】フリップチップ実装部の縦断面図。
【図１９】従来技術を説明するためのフリップチップ実装部の縦断面図。
【図２０】フリップチップ実装部の縦断面図。
【図２１】フリップチップ実装部の縦断面図。
【図２２】（ａ）〜（ｃ）は基板側ボンディングパッドの形成工程を示す図。
【符号の説明】
１…基板、２…ボンディングパッド、３…バンプ、１０…半導体チップ、１２…ボンディングパッド、１３…パッシベーション膜、１３ａ，１３ｂ…開口部、１５ａ，１５ｂ…バンプ、２０…アンダーフィル材、３０…インターポーザ基板、５０…インターポーザ基板、５１…ボンディングパッド、５１ａ…透孔、５５…ボンディングパッド、５５ａ…透孔、５６…パッド、５６ａ…透孔、６０…半導体チップ、６１…ボンディングパッド、６３…バンプ、６５…ランド、６６…導電性ボール、８０…回路基板、８１ａ…透孔、Ｓ１…隙間。

Claims (6)

  1. 半導体チップ（１０）の表面に形成したボンディングパッド（１２）の上にバンプを形成し、この半導体チップ側のバンプと基板側のボンディングパッド（２）とを位置合わせした状態でバンプを用いてボンディングパッド相互間を電気的・機械的に接続したフリップチップ実装構造であって、
    前記基板側のボンディングパッド（２）の上には、放電法で形成される金ボールを基板（１）側のボンディングパッド（２）に固着することでバンプ（３）が形成されており、
    前記半導体チップ（１０）側のボンディングパッド（１２）を覆うパッシベーション膜（１３）を二箇所以上開口してその各開口部（１３ａ，１３ｂ）にそれぞれメッキによりバンプ（１５ａ，１５ｂ）が形成されており、
    前記半導体チップ側のバンプ（１５ａ，１５ｂ）の間の隙間（Ｓ１）に基板（１）側のバンプ（３）を入り込ませて該基板（１）側のバンプ（３）を塑性変形させつつ接合したことを特徴とするフリップチップ実装構造。
  2. 半導体チップ（１０）をフェースダウンで搭載し、熱と圧力を加えることにより基板（１）側のバンプ（３）を塑性変形させ半導体チップ（１０）側のバンプ（１５ａ，１５ｂ）の間の隙間（Ｓ１）に入り込ませることを特徴とする請求項１に記載のフリップチップ実装構造。
  3. 半導体チップ（１０）をフェースダウンで搭載し、熱と圧力と超音波振動を加えることにより基板（１）側のバンプ（３）を塑性変形させ半導体チップ（１０）側のバンプ（１５ａ，１５ｂ）の間の隙間（Ｓ１）に入り込ませることを特徴とする請求項１または２に記載のフリップチップ実装構造。
  4. 半導体チップ（１０）と基板（１）との間にアンダーフィル材（２０）を満たしたことを特徴とする請求項１〜３のいずれか１項に記載のフリップチップ実装構造。
  5. 基板は回路基板（１）であることを特徴とする請求項１〜４のいずれか１項に記載のフリップチップ実装構造。
  6. 基板は、半導体パッケージのインターポーザ基板（３０）であることを特徴とする請求項１〜５のいずれか１項に記載のフリップチップ実装構造。
JP2003185860A 2003-06-27 2003-06-27 フリップチップ実装構造 Expired - Fee Related JP4175197B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003185860A JP4175197B2 (ja) 2003-06-27 2003-06-27 フリップチップ実装構造
US10/874,289 US7129586B2 (en) 2003-06-27 2004-06-24 Flip chip packaging structure and related packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003185860A JP4175197B2 (ja) 2003-06-27 2003-06-27 フリップチップ実装構造

Publications (2)

Publication Number Publication Date
JP2005019895A JP2005019895A (ja) 2005-01-20
JP4175197B2 true JP4175197B2 (ja) 2008-11-05

Family

ID=33535425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003185860A Expired - Fee Related JP4175197B2 (ja) 2003-06-27 2003-06-27 フリップチップ実装構造

Country Status (2)

Country Link
US (1) US7129586B2 (ja)
JP (1) JP4175197B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050208749A1 (en) * 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
JP2006318974A (ja) * 2005-05-10 2006-11-24 Toshiba Components Co Ltd バンプ構造を用いた半導体素子及びその製造方法
JP4817892B2 (ja) * 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TW200723495A (en) * 2005-12-07 2007-06-16 Chipmos Technologies Inc Chip package structure
TWI307132B (en) * 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
JP4768546B2 (ja) * 2006-08-16 2011-09-07 富士通株式会社 半導体装置の製造方法
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP5018155B2 (ja) * 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
US20080284009A1 (en) * 2007-05-16 2008-11-20 Heikyung Min Dimple free gold bump for drive IC
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法
US7687920B2 (en) * 2008-04-11 2010-03-30 Stats Chippac Ltd. Integrated circuit package-on-package system with central bond wires
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP2010258302A (ja) * 2009-04-27 2010-11-11 Texas Instr Japan Ltd 超音波フリップチップ実装方法およびそれに用いられる基板
US8421201B2 (en) * 2009-06-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with underfill and methods of manufacture thereof
US9748154B1 (en) * 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US9148957B2 (en) * 2011-03-04 2015-09-29 Sharp Kabushiki Kaisha Electronic circuit substrate, display device, and wiring substrate
JP5626460B2 (ja) * 2011-04-27 2014-11-19 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US20130020698A1 (en) 2011-07-22 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Design for Conductive Bump
KR20140059489A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9773724B2 (en) 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
KR101627244B1 (ko) * 2013-12-24 2016-06-03 삼성전기주식회사 반도체 패키지
JP6295835B2 (ja) * 2014-05-30 2018-03-20 株式会社大真空 圧電振動片および当該圧電振動片を用いた圧電デバイス
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP6044745B2 (ja) * 2014-09-03 2016-12-14 株式会社村田製作所 モジュール部品
JP2016134481A (ja) * 2015-01-19 2016-07-25 富士通株式会社 積層チップ及び積層チップの製造方法
JP2018195673A (ja) * 2017-05-16 2018-12-06 富士通株式会社 バンプ及びその形成方法、並びに基板
CN110164782A (zh) * 2018-02-13 2019-08-23 财团法人工业技术研究院 封装结构及组件连接的方法
TWI709213B (zh) * 2018-02-13 2020-11-01 財團法人工業技術研究院 封裝結構及組件連接的方法
JP2020149991A (ja) * 2019-03-11 2020-09-17 浜松ホトニクス株式会社 半導体装置、バンプ付き基板、及び半導体装置の製造方法
CN112201640A (zh) * 2019-07-08 2021-01-08 群创光电股份有限公司 电子装置
CN112635335B (zh) * 2020-12-11 2021-11-02 广东佛智芯微电子技术研究有限公司 芯片封装方法及芯片封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5362471A (en) 1976-11-16 1978-06-03 Matsushita Electric Ind Co Ltd Semiconductor device
JPS6481264A (en) 1987-09-22 1989-03-27 Fujitsu Ltd Semiconductor device
JPH05235099A (ja) 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11204913A (ja) 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
JP4387548B2 (ja) * 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法

Also Published As

Publication number Publication date
US7129586B2 (en) 2006-10-31
JP2005019895A (ja) 2005-01-20
US20040262753A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
JP4175197B2 (ja) フリップチップ実装構造
JP6408986B2 (ja) Ｂｖａインタポーザ
JP3481444B2 (ja) 半導体装置及びその製造方法
JP4137659B2 (ja) 電子部品実装構造及びその製造方法
US6316838B1 (en) Semiconductor device
JP3865055B2 (ja) 半導体装置の製造方法
US8237273B2 (en) Metal post chip connecting device and method free to use soldering material
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP2008166439A (ja) 半導体装置およびその製造方法
JP4170137B2 (ja) 配線基板及び電子部品実装構造
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP4492233B2 (ja) 半導体チップの実装構造および半導体チップの実装方法
WO2007023747A1 (ja) 半導体チップおよびその製造方法ならびに半導体装置
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2005123388A (ja) ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法
JP4544784B2 (ja) 半導体スタックドパッケージ及びその製造方法
JP2000243899A (ja) チップ・オン・チップ構造の半導体装置
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP4090906B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees