JP4544784B2 - 半導体スタックドパッケージ及びその製造方法 - Google Patents

半導体スタックドパッケージ及びその製造方法 Download PDF

Info

Publication number
JP4544784B2
JP4544784B2 JP2001175523A JP2001175523A JP4544784B2 JP 4544784 B2 JP4544784 B2 JP 4544784B2 JP 2001175523 A JP2001175523 A JP 2001175523A JP 2001175523 A JP2001175523 A JP 2001175523A JP 4544784 B2 JP4544784 B2 JP 4544784B2
Authority
JP
Japan
Prior art keywords
chip
substrate
main surface
rewiring
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001175523A
Other languages
English (en)
Other versions
JP2002368189A (ja
Inventor
紀夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2001175523A priority Critical patent/JP4544784B2/ja
Publication of JP2002368189A publication Critical patent/JP2002368189A/ja
Application granted granted Critical
Publication of JP4544784B2 publication Critical patent/JP4544784B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体スタックドパッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体パッケージは、図４〜６に示したように、ＩＣチップを複数段重ねた構造をしている。
【０００３】
図４は基板２０にＩＣチップ２１，２２を２段重ねて両方のＩＣチップ２１，２２共にＡｕワイヤ２３によりワイヤボンド接続し、それらをモールド樹脂２４で封止し、基板２０に半田ボール２５を設けたものである。
【０００４】
図５は基板２０に２段重ねした一方のＩＣチップ２１をワイヤボンド接続し、もう一方のＩＣチップ２２をＡｕスタッドバンプ２６を使用してフリップチップ接続したものである。
【０００５】
図６は、図４及び図５の基板２０の代りにリードフレーム２７を使用し、両方のＩＣチップ２１，２２共にリードフレーム２７にワイヤボンド接続したものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した構造では、ワイヤボンドを使用するので、電気的特性が十分でなく、また製造に工数がかかるという問題があった。
【０００７】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、再配線とポストを形成した第１のＩＣチップの主面と、バンプ（又は再配線とポスト）を形成した第２のＩＣチップの主面及び基板の基板配線とを対向させて異方導電性フィルムにより一括して密着接続し、異方導電性フィルムを介して、第１のＩＣチップの再配線と第２のＩＣチップのバンプ（又はポスト）とを電気的に接続し、第１のＩＣチップのポストと基板配線とを電気的に接続したものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す断面図である。
【０００９】
図は第１のＩＣチップ１と第２のＩＣチップ２を基板３に搭載した構造を示している。
【００１０】
第１のＩＣチップ１の主面には、例えばポリイミド膜の絶縁膜４を形成した後、例えばＣｕによる再配線５が行われる。
【００１１】
フリップチップである第２のＩＣチップ２に形成した、例えばＡｕスタッドバンプのバンプ６に対応する再配線５の所には、図示してないパッドが設けられている。なお、バンプ６はＡｕスタッドバンプやメッキ法などにより形成したＡｕバンプなどが使用される。
【００１２】
基板３には開口部７が形成され、またその表面には基板配線８が形成されている。基板配線８の所定位置には第１のＩＣチップ１との接続に使用される図示してないパッドが設けられている。
【００１３】
基板３側のパッドに対応する位置の再配線５の所には、ポスト９例えばＣｕポストが設けられている。当然ながら、第１のＩＣチップ１は、ポスト９の部分と、第２のＩＣチップ２のバンプ６が接続するパッドの部分とを除いて、全て絶縁樹脂でコーティングされている。
【００１４】
基板３に形成された開口部７は第２のＩＣチップ２を収容する所で、図では貫通した孔を示しているが、貫通してない孔であっても良い。
【００１５】
第２のＩＣチップ２は基板３の開口部７に配置され、第１のＩＣチップの主面と、第２のＩＣチップ２の主面及び基板３の基板配線８とは対向され、異方導電性フィルム（以下、ＡＣＦという）１０により熱圧着接続されている。
【００１６】
ＡＣＦ１０はエポキシ樹脂を主材料に構成され、厚さ方向に電気伝導度が大きいので、第１のＩＣチップ１と第２のＩＣチップ２と基板３が熱圧着されると共に、第１のＩＣチップ１の再配線４と第２のＩＣチップ２のバンプ６とが電気的に接続され、第１のＩＣチップ１のポスト９と基板３の基板配線８とが電気的に接続される。
【００１７】
このとき、第１のＩＣチップ１の再配線５は、第１のＩＣチップ１と第２のＩＣチップ２との電気的接続のためだけでなく、第２のＩＣチップ２から直接に基板３の基板配線８に接続するために使っても良い。
【００１８】
なお、基板３の裏面には外部接続用の半田ボール１１が設けられ、ＢＧＡ（Ball Grid Array）のパッケージを示しているが、半田ボールのないＬＧＡ（Land Grid Array）であっても良い。
【００１９】
また、第２のＩＣチップ２はＡＣＦ１０により第１のＩＣチップ１に熱圧着されて十分に固定されるが、更に樹脂封止すれば一層信頼性が増すことになる。
【００２０】
パッケージの製造方法について説明すると、ウエハレベルのチップサイズパッケージの製造技術を応用して、第１のＩＣチップ１の主面に絶縁膜４を形成し、再配線５を行い、ポスト９を形成する。
【００２１】
第１のＩＣチップ１は、ポスト９の部分と、バンプ６が接続するパッドの部分とを除いた全ての部分を絶縁樹脂でコーティングする。ここまでの処理はウエハ状態で行われる。
【００２２】
一方、第２のＩＣチップ２の主面には通常の工程でバンプ６が作製される。
【００２３】
ウエハ状態からダイシングされて個片化された第１のＩＣチップ１と第２のＩＣチップ２が準備される。
【００２４】
基板３には通常の工程で開口部７が形成され、表面に基板配線８が施される。
【００２５】
第１のＩＣチップ１はＡＣＦ１０と位置合わせされ、第２のＩＣチップ２は基板３の開口部７に配置され、第１のＩＣチップ１の主面と、第２のＩＣチップ２の主面及び基板３の基板配線８とを対向させ、ＡＣＦ１０により一括して熱圧着接続を行う。
【００２６】
そして必要により半田ボール１１を付け、樹脂封止を行う。
【００２７】
図２はＡＣＦを示す斜視図で、位置合わせのためのスリットを示している。
【００２８】
スリット１２は四角形の領域を囲むようにＡＣＦ１０に形成されているが、このような形状に限定されるものではない。
【００２９】
なお、スリット１２に対応する第１のＩＣチップ１の部分には、位置決めに使用されるマーク例えば十字マークが設けられていることは勿論である。
【００３０】
以上のように、第１の実施形態によれば、ワイヤボンドを使用しないので電気的特性が良く、ＡＣＦ１０を使うことによりポスト９の高さに多少のばらつきがあっても接続が可能であり、また第１のＩＣチップ１と第２のＩＣチップ２と基板３とを一括して接続できるので、作業工数が少なくて済むという効果がある。
【００３１】
図３は本発明の第２の実施形態を示す断面図である。
【００３２】
第２の実施形態は第２のＩＣチップが異なるだけで、他は第１の実施形態と同じである。
【００３３】
第２のＩＣチップ１３には、第１のＩＣチップ１と同様に、主面に絶縁膜１４を形成し、再配線１５を施し、ポスト１６を形成している。
【００３４】
パッケージの製造方法においても、第２のＩＣチップ１３を第１のＩＣチップ１と同様の工程で作製することが第１の実施形態と異なるだけで、他は同じである。
【００３５】
以上のように、第２の実施形態によれば、第１の実施形態の効果に加えて、第２のＩＣチップ１３に再配線１５を施すことによって、より自由度の高い接続用の配線ができ、電気的特性の更に良いパッケージを製造することができると共に、第１のＩＣチップ１と第２のＩＣチップ１３の処理が同じなので作業が効率的になるという利点がある。
【００３６】
上記した第１及び第２の実施形態においては、第１のＩＣチップに対応する第２のＩＣチップを１個の例で説明したが、複数個であっても良い。
【００３７】
その際には、基板に複数個の開口部を設けて第２のＩＣチップを収容すれば、ＡＣＦにより一括して熱圧着接続することができる。
【００３８】
【発明の効果】
上記したように、本発明によれば、ワイヤボンドを使用しないので電気的特性が良く、ＡＣＦを使うことにより複数のＩＣチップと基板とを一括して接続することができ、作業工数が少なくて済むという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図。
【図２】ＡＣＦを示す斜視図。
【図３】本発明の第２の実施形態を示す断面図。
【図４】従来のパッケージ断面図。
【図５】従来のパッケージの断面図。
【図６】従来のパッケージの断面図。
【符号の説明】
１ 第１のＩＣチップ
２，１３ 第２のＩＣチップ
３ 基板
４，１４ 絶縁膜
５，１５ 再配線
６ バンプ
７ 開口部
８ 基板配線
９，１６ ポスト
１０ ＡＣＦ
１２ スリット

Claims (5)

  1. 主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第１のＩＣチップと、
    主面上にバンプを形成した第２のＩＣチップと、
    基板配線と開口部を有する基板とを備え、
    前記第２のＩＣチップを前記基板の開口部に配置し、前記第１のＩＣチップの主面と、前記第２のＩＣチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続し、前記異方導電性フィルムを介して、前記第１のＩＣチップの再配線と前記第２のＩＣチップのバンプとを電気的に接続し、前記第１のＩＣチップのポストと前記基板配線とを電気的に接続したことを特徴とする半導体スタックドパッケージ。
  2. 主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第１のＩＣチップと、
    主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第２のＩＣチップと、
    基板配線と開口部を有する基板とを備え、
    前記第２のＩＣチップを前記基板の開口部に配置し、前記第１のＩＣチップの主面と、前記第２のＩＣチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続し、前記異方導電性フィルムを介して、前記第１のＩＣチップの再配線と前記第２のＩＣチップのポストとを電気的に接続し、前記第１のＩＣチップのポストと前記基板配線とを電気的に接続したことを特徴とする半導体スタックドパッケージ。
  3. 前記異方導電性フィルムに位置合わせのためのスリットを形成し、前記第１のＩＣチップの前記スリットに対応する部分に位置決め用のマークを設けたことを特徴とする請求項１又は２記載の半導体スタックドパッケージ。
  4. 主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第１のＩＣチップを準備する工程と、
    主面上にバンプを形成した第２のＩＣチップを準備する工程と、
    基板配線を施し、開口部を形成した基板を準備する工程と、
    前記第２のＩＣチップを前記基板の開口部に配置し、前記第１のＩＣチップの主面と、前記第２のＩＣチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続を行い、前記異方導電性フィルムを介して、前記第１のＩＣチップの再配線と前記第２のＩＣチップのバンプとを電気的に接続し、前記第１のＩＣチップのポストと前記基板配線とを電気的に接続する工程と
    を備えたことを特徴とする半導体スタックドパッケージの製造方法。
  5. 主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第１のＩＣチップを準備する工程と、
    主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第２のＩＣチップを準備する工程と、
    基板配線を施し、開口部を形成した基板を準備する工程と、
    前記第２のＩＣチップを前記基板の開口部に配置し、前記第１のＩＣチップの主面と、前記第２のＩＣチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続を行い、前記異方導電性フィルムを介して、前記第１のＩＣチップの再配線と前記第２のＩＣチップのポストとを電気的に接続し、前記第１のＩＣチップのポストと前記基板配線とを電気的に接続する工程と
    を備えたことを特徴とする半導体スタックドパッケージの製造方法。
JP2001175523A 2001-06-11 2001-06-11 半導体スタックドパッケージ及びその製造方法 Expired - Fee Related JP4544784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001175523A JP4544784B2 (ja) 2001-06-11 2001-06-11 半導体スタックドパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001175523A JP4544784B2 (ja) 2001-06-11 2001-06-11 半導体スタックドパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002368189A JP2002368189A (ja) 2002-12-20
JP4544784B2 true JP4544784B2 (ja) 2010-09-15

Family

ID=19016639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001175523A Expired - Fee Related JP4544784B2 (ja) 2001-06-11 2001-06-11 半導体スタックドパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4544784B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494371B1 (ko) 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277356A (ja) 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
WO2006028155A1 (ja) * 2004-09-08 2006-03-16 Nec Corporation モジュール型電子部品及び電子機器
TWI287805B (en) 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
JP4705070B2 (ja) * 2007-05-01 2011-06-22 セイコーインスツル株式会社 半導体装置、その製造方法、及び、表示装置の製造方法、
TWI394259B (zh) * 2008-07-17 2013-04-21 Powertech Technology Inc 多基板堆疊之球格陣列封裝構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494371B1 (ko) 2013-10-22 2015-02-23 앰코 테크놀로지 코리아 주식회사 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법

Also Published As

Publication number Publication date
JP2002368189A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
US6706557B2 (en) Method of fabricating stacked die configurations utilizing redistribution bond pads
US5917242A (en) Combination of semiconductor interconnect
US8441113B2 (en) Elimination of RDL using tape base flip chip on flex for die stacking
JP6408986B2 (ja) Ｂｖａインタポーザ
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6274930B1 (en) Multi-chip module with stacked dice
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
US6316838B1 (en) Semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US8927332B2 (en) Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice
US20050242426A1 (en) Semiconductor package having a first conductive bump and a second conductive bump and methods for manufacturing the same
KR101496996B1 (ko) 반도체 패키지
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
US20090127705A1 (en) Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP4544784B2 (ja) 半導体スタックドパッケージ及びその製造方法
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP3715861B2 (ja) 半導体装置の組立方法
JP4565931B2 (ja) 半導体装置の製造方法
JP3625714B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
JP2002261192A (ja) ウエハレベルｃｓｐ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4544784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees