JP3715861B2 - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法 Download PDFInfo
- Publication number
- JP3715861B2 JP3715861B2 JP2000078656A JP2000078656A JP3715861B2 JP 3715861 B2 JP3715861 B2 JP 3715861B2 JP 2000078656 A JP2000078656 A JP 2000078656A JP 2000078656 A JP2000078656 A JP 2000078656A JP 3715861 B2 JP3715861 B2 JP 3715861B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- coating film
- elasticity coating
- elasticity
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、固体装置（半導体チップや配線基板など）の表面に半導体チップを接合して半導体装置を組み立てるための方法に関する。
【０００２】
【従来の技術】
半導体装置の実質的な集積度を向上するために、複数個の半導体チップを重ね合わせる、いわゆるチップ・オン・チップ構造が提案されている。
図３は、チップ・オン・チップ構造の半導体装置の具体的な構成例を説明するための図解的な断面図である。外部接続用のパッド５３を有する親チップ５０の活性面には、パッシベーション膜５１が形成されていて、チップ間接続部としてのバンプ５２がこのパッシベーション膜５１から複数個隆起して設けられている。この親チップ５０の活性面に対抗して、子チップ６０がその活性面を対向させて接合されている。すなわち、子チップ６０の活性面は、パッシベーション膜６１で覆われており、このパッシベーション膜６１からチップ間接続部としてのバンプ６２が複数個隆起して設けられている。親チップ５０および子チップ６０のバンプ５２，６２は、互いに対応する位置に設けられていて、親チップ５０と子チップ６０と押し付け合うことによって、バンプ５２，６２が接合する。これにより、親チップ５０および子チップ６０の各内部回路間の電気接続が行われるとともに、親チップ５０と子チップ６０とが機械的に結合されることになる。
【０００３】
親チップ５０の活性面に設けられたパッド５３は、ボンディングワイヤ５４を介して、リードフレーム５５に接続されている。この状態で、親チップ５０および子チップ６０などは、モールド樹脂５７によって樹脂封止される。親チップ５０と子チップ６０との間には、バンプ５２，６２の高さに相当する空間が形成されることになる。この空間には、モールド樹脂５７とは別の樹脂５８が配置されるのが一般的である。この樹脂５８の配置は、液状樹脂を親チップ５０と子チップ６０との間の空間に、いわゆる毛細管現象を利用して浸透させ、その後に、この樹脂を硬化させるようにして行われる。
【０００４】
一方、半導体装置の実装面積を低減するために、半導体チップ自身とほぼ同等の大きさを有するＩＣパッケージであるチップサイズパッケージが実用化されている。このチップサイズパッケージ型半導体装置の構成例は、図４に示されている。
この半導体装置は、セラミック基板などの配線基板８０の表面に、半導体チップ７０をいわゆるフェースダウンで接合して構成されている。半導体チップ７０は、配線基板８０に対向している活性面がパッシベーション膜７１で覆われていて、このパッシベーション膜７１から隆起するように、複数のバンプ７２が形成されている。
【０００５】
一方、配線基板８０の表面には、レジスト膜８１が形成されていて、バンプ７２に対応する箇所において、導体パターン（図示せず）がレジスト膜８１から露出している。この導体パターン上に、金めっき部８２が設けられている。この金めっき部８２とバンプ７２とが接合されることにより、配線基板８０と半導体チップ７０との電気的および機械的接続が達成されている。
配線基板８０の裏面、すなわち半導体チップ７０とは反対側の表面には、複数の導体パターン（図示せず）が、たとえば格子状に二次元配置されている。この複数個の導体パターンの表面には、外部接続端子としての半田ボール８４がそれぞれ配置されていて、いわゆるボールグリッドアレイが構成されている。配線基板８０の表面および裏面の導体パターンは、配線基板８０の内部に形成された多層配線によって、それぞれ接続されている。
【０００６】
配線基板８０と半導体チップ７０との間には、金めっき部８２およびバンプ７２の高さに対応した空間が形成される。この空間には、樹脂７５が配置され、主として半導体チップ７０の活性面を保護している。この樹脂７５の配置は、液状樹脂を配線基板８０および半導体チップ７０の間の空間にいわゆる毛細管現象を利用して浸透させ、その後にこの液状樹脂を硬化させるようにして行われる。
【０００７】
【発明が解決しようとする課題】
図３および図４に示された構成における問題点の一つは、樹脂５８，７５の配置が必要であり、それには比較的長い時間を要することである。すなわち、親チップ５０および子チップ６０の間、または配線基板８０および半導体チップ７０の間に液状樹脂を浸透させるためには、約３分程度の時間がかかる。そのうえ、この液状樹脂を硬化させるための時間も必要である。
【０００８】
さらに、上述の図３および図４の構成では、バンプ５２，６２，７２および金めっき部８２を比較的高く厚膜状に形成する必要がある。そのために、バンプ５２，６２，７２および金めっき部８２の形成には、電解めっき法が適用されるのが一般的である。しかし、電解めっきのための設備は、いわゆるウエハプロセスの設備とは別の設備であるため、製造工程が複雑になるうえ、生産設備に要するコストも高くつくという問題がある。
【０００９】
そこで、この発明の目的は、上述の技術的課題を解決し、工程を簡単にすることができ、かつ、生産コストの低減にも寄与することができる半導体装置の組立方法を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１接続部を有する固体装置の表面に第２接続部を有する半導体チップを接合して半導体装置を組み立てる方法であって、上記固体装置の表面において上記半導体チップが接合される接合領域を、上記半導体チップよりも低弾性の絶縁材料からなる第１低弾性被覆膜で被覆する工程と、上記半導体チップにおいて上記固体装置に接合される接合面を、上記第１低弾性被覆膜と同じ材料からなる第２低弾性被覆膜で被覆する工程と、上記第１接続部および第２接続部を接合するとともに、上記第１低弾性被覆膜および上記第２低弾性被覆膜を重ね合わせて一体化することにより、上記固体装置と半導体チップとを接合する接合工程とを含み、上記第１低弾性被覆膜で上記接合領域を被覆する工程は、上記第１低弾性被覆膜の感光性が付与された液状材料を上記接合領域に塗布する工程と、この塗布された液状材料を上記第１接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第１接続部に対応した開口を有する半硬化状態の上記第１低弾性被覆膜を形成し、当該開口から上記第１接続部を露出させる工程とを含み、上記第２低弾性被覆膜で上記接合面を被覆する工程は、上記第２低弾性被覆膜の液状材料を上記接合面に塗布する工程と、この塗布された液状材料を上記第２接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第２接続部に対応した開口を有する半硬化状態の上記第２低弾性被覆膜を形成し、当該開口から上記第２接続部を露出させる工程とを含むことを特徴とする半導体装置の組立方法である。
【００１１】
この発明によれば、固体装置の接合領域および半導体チップの接合面をそれぞれ第１および第２低弾性被覆膜であらかじめ被覆しておき、これらの第１および第２低弾性被覆膜を接合工程において一体化するようにしている。これにより、固体装置と半導体チップとを接合した後に、これらの間に液状樹脂を浸透させたりする必要がなく、固体装置と半導体チップとの間の空間は、一体化された第１および第２低弾性被覆膜によって封止されることになる。これにより、事後的な樹脂配置工程を省くことができ、かつ固体装置および半導体チップの表面を保護することができる。
【００１２】
第１および第２低弾性被覆膜は、半導体チップよりも低弾性の絶縁材料から構成されていて、これにより、第１および第２接続部付近における応力の集中を抑制することができる。
このような低弾性被覆膜の材料としては、たとえばポリイミド樹脂およびエポキシ樹脂を例示することができる。ただし、ポリイミド樹脂およびエポキシ樹脂のほかにも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂など、第１および第２接続部を露出するように選択的な形成が可能な絶縁材料であれば、第１および第２低弾性被覆膜の材料として使用することができる。第１および第２低弾性被覆膜は、同じ材料からなっていることが重要であり、これにより、接合工程においてこれら２つの低弾性被覆膜を一体化することができる。
【００１３】
選択的な形成が可能な絶縁材料とは、この場合、感光性を付与することができる材料である。すなわち、感光性が付与された絶縁材料で固体装置の接合領域および半導体チップの接合面を被覆し、これらの被覆膜を第１および第２接続部の配置に対応したパターンで露光する。これにより、第１および第２接続部を露出させた状態で固体装置の接合領域および半導体チップの接合面を被覆する低弾性被覆膜を形成することができる。
【００１４】
上記固体装置は、別の半導体チップであってよいし、配線基板であってもよい。固体装置が半導体チップであれば、結果として、いわゆるチップ・オン・チップ構造の半導体装置が構成されることになる（請求項９）。また、半導体チップと同程度の大きさを有する、たとえばフィルム状の配線基板を上記固体装置として用いれば、いわゆるチップサイズパッケージ型の半導体装置を構成することができる。
半導体チップは、ウエハから切り出す前の状態のものであってもよい。すなわち、一枚のウエハ上に形成された切り出し前の複数個の半導体チップを一括して複数個の固体装置の表面にそれぞれ接合してもよい。この場合に、上記固体装置が別の半導体チップである場合には、一対のウエハを重ね合わせることになる。この場合に、重ね合わされた一対のウエハを同時に切り出すことにより、チップ・オン・チップ構造の半導体装置が得られる。
【００１５】
この発明においては、第１接続部および第２接続部は、第１低弾性被覆膜および第２低弾性被覆膜と面一であるか、またはこれらからわずかに突出していれば、それらの相互接続を良好に行うことができる。これは、第１低弾性被覆膜および第２低弾性被覆膜が一体化されることによって、第１および第２接続部の確実な接合を達成できるからである。これから派生する効果として、第１接続部および第２接続部が、バンプと呼ばれる高く積み上げられた厚膜構造でなくてもよいので、電解めっきによる厚膜形成工程を要しないことが挙げられる。これにより、第１および第２接続部は、スパッタリングまたは無電解めっきなどのいわゆるウエハプロセスにおいて形成することができ（請求項７および８）、電解めっき用の別設備が必要ではない。これにより、製造工程を簡単にすることができるうえ、生産コストを低減することができる。
【００１６】
請求項２記載の発明は、上記接合工程は、半硬化状態の第１低弾性被覆膜および第２低弾性被覆膜を重ね合わせて硬化させることにより、これらの第１および第２の低弾性被覆膜を一体化する工程を含むことを特徴とする請求項１記載の半導体装置の組立方法である。
【００１７】
この発明によれば、第１および第２低弾性被覆膜は液状材料の状態で固体装置と接合領域および半導体チップの接合面にそれぞれ塗布される。この塗布された液状材料が半硬化させられ、この半硬化状態の第１および第２低弾性被覆膜が、接合工程において重ね合わされて硬化される。これにより、同じ材料からなる第１および第２低弾性被覆膜は、その硬化過程において一体化することになる。
このような製造工程が適用可能な材料の一例は、ポリイミド樹脂である。この他にも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂を用いることができる。ポリイミド樹脂を用いる場合には、上記硬化工程は、イミド化工程であってもよい。
【００１８】
なお、請求項３に記載のように、固体装置の第１接続部は、その露出部が、第１低弾性被覆膜の表面と面一かまたはこの第１低弾性被覆膜から突出するように形成されることが好ましい。また、請求項４に記載のように、半導体チップ側の第２接続部は、その露出部が、第２低弾性被覆膜の表面と面一かまたはこの第２低弾性被覆膜から突出するように形成されることが好ましい。
このような構成としておけば、第１接続部および第２接続部の相互接続が容易になる。特に、請求項２に記載された工程を採用する場合には、液状材料を半硬化させる工程において、第１および第２低弾性被覆膜が収縮する。したがって、液状材料を塗布した直後において、第１および第２接続部が第１および第２低弾性被覆膜の表面から凹んだ状態であったとしても、半硬化工程において、請求項３または請求項４記載の構造とすることができる。また、第１および第２低弾性被覆膜を重ね合わせて硬化するときに、第１および第２低弾性被覆膜はさらに収縮するので、この収縮力によって、第１および第２接続部の相互接続力が強化される。
【００１９】
請求項５記載の発明は、上記第１低弾性被覆膜および第２低弾性被覆膜のうちの一方は、上記第１接続部および第２接続部のうちの対応する一方の露出部が当該一方の低弾性被覆膜の表面から突出するように形成され、上記第１低弾性被覆膜および第２低弾性被覆膜のうちの他方は、上記第１接続部および第２接続部のうちの対応する他方の露出部が当該他方の低弾性被覆膜の表面から凹んだ状態に形成されることを特徴とする請求項１または２記載の半導体装置の組立方法である。
請求項６記載の発明は、上記接合工程に先だって、上記第１および第２接続部の露出面を活性化させる表面改質工程をさらに含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の組立方法である。
この発明によれば、接合工程に先だって第１および第２接続の露出面が活性化されるから、第１および第２接続部を押し付け合うことによって、これらの良好な相互接合を達成することができる。
【００２０】
第１および第２接続部の露出面を活性化させるための表面改質工程は、たとえば、プラズマエッチングなどの物理的エッチング処理であってもよく、ウエットエッチングのような化学的エッチング処理であってもよい。
第１および第２接続部は、たとえば金に代表される耐酸化性の金属からなっていることが好ましいが、アルミニウムや銅などの他の良導体が適用されてもよい。金などの耐酸化性金属を用いる場合には、上記の表面改質工程は必ずしも必要ではないが、アルミニウムや銅などは容易に酸化するので、表面の酸化物または有機物を除去するために上述の表面改質工程を行うことが好ましい。
【００２１】
ただし、接合工程前において、第１および第２接続部がそれぞれ形成された固体装置および半導体チップが真空中に置かれる場合であれば、露出面上における酸化物の形成や有機物の形成を考慮する必要がないから、表面改質工程を省略しても差し支えない。
【００２２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の組立方法を工程順に示す断面図である。この図１には、チップ・オン・チップ構造の半導体装置の組立方法が示されている。たとえばシリコンチップからなる親チップ１０（固体装置）は、その活性面１０ａ側の表層領域に、トランジスタなどの機能素子が形成されている。この活性面１０ａは、窒化シリコンなどからなるパッシベーション膜１１で覆われている。このパッシベーション膜１１には、内部配線Ｗ１などを部分的に露出させる開口が形成されていて、この開口内には、たとえばアルミニウムやアルミニウム合金からなる、外部接続用パッドＰＥやチップ間接続用のパッドＰ１が形成されている。チップ間接続用のパッドＰ１の表面には、薄膜状バンプＢ１（第１接続部）が形成されている。この薄膜状バンプＢ１は、たとえばスパッタリングまたは無電解めっきなどの、いわゆるウエハプロセスによって形成することができる。
【００２３】
親チップ１０に重ね合わされる子チップ２０（半導体チップ）も同様な構成となっている。すなわち、その活性面２０ａ（接合面）は、パッシベーション膜２１で覆われている。このパッシベーション膜２１には、内部配線Ｗ２を部分的に露出させるための開口が形成されていて、この開口内に親チップ１０とのチップ間接続のためのパッドＰ２が配置されている。内部配線Ｗ２およびパッドＰ２は、たとえばアルミニウムやアルミニウム合金などからなっている。パッドＰ２上には、薄膜状のバンプＢ２（第２接続部）が、たとえばスパッタリング法や無電解めっきによって形成されている。
【００２４】
これらの親チップ１０および子チップ２０の状態が、図１(ａ)に示されている。図１(ａ)の状態から、親チップ１０および子チップ２０の表面に予め感光性が付与されたポリイミド樹脂の液状材料が塗布され、親チップ１０の表面に第１低弾性被覆膜１５が形成され、子チップ２０の表面に第２低弾性被覆膜２５が形成される。第１および第２の低弾性被覆膜１５，２５は、それぞれ、パッドＰ１，ＰＥ；Ｐ２に対応した位置に開口が形成されるように、所定のマスクパターンを用いて露光される。その後、第１および第２の低弾性被覆膜１５，２０が半硬化させられて、パッドＰ１，ＰＥ；Ｐ２に対応した開口を有することになる。これらの開口から、バンプＢ１、外部接続のパッドＰＥおよびバンプＢ２がそれぞれ露出する。バンプＢ１，Ｂ２は、ポリイミド樹脂の液状材料を塗布した図１(ｂ)の状態では、第１および第２低弾性被覆膜１５，２１の表面から、露出面がわずかに凹んだ状態となっている。
【００２５】
第１および第２低弾性被覆膜１５，２５を半硬化させた図１(ｃ)の状態では、バンプＢ１，Ｂ２の露出面は、第１および第２の低弾性被覆膜１５，２５と面一かまたはこれらの表面からわずかに突出した状態となっている。
この状態から、バンプＢ１およびＢ２の露出面を活性化させるための表面改質処理が行われる。この表面改質処理は、たとえば、親チップ１０および子チップ２０の活性面１０ａ，２２ａ側をプラズマによりエッチングする処理であってもよいし、エッチング液を用いた化学的なエッチング処理であってもよい。これにより、バンプＢ１，Ｂ２の露出面の酸化物および有機物などの汚染物質が取り除かれ、バンプＢ１，Ｂ２の露出面が活性化される。
【００２６】
バンプＢ１，Ｂ２は、たとえば金に代表される耐酸化性金属で構成されることが好ましい。このような耐酸化性金属を用いる場合には、バンプＢ１，Ｂ２の露出面の活性化は必ずしも必要ではない。バンプＢ１，Ｂ２には、耐酸化性金属のほかにも、アルミニウムや銅などの良導体を用いることができる。これらの良導体を用いる場合には、バンプＢ１，Ｂ２の露出面に容易に酸化物が形成されるので、表面改質処理が不可欠となる。
【００２７】
ただし、図１(ａ)〜(ｃ)の各工程を真空中で行う場合であれば、バンプＢ１，Ｂ２が耐酸化性金属で構成されていない場合であっても、表面改質処理を要することなく、バンプＢ１，Ｂ２の露出面を活性な状態に保持することができる。
次に、図１(ｄ)（ｅ）に示すように、親チップ１０および子チップ２０を、活性面１０ａ，２０ａを対向させて、互いに押し付けて合う。これにより、チップ間接続用のバンプＢ１，Ｂ２同士が接合するとともに、第１および第２低弾性被覆膜１５，２５の表面同士が重ね合わせられる。このとき、バンプＢ１，Ｂ２の露出面は、上述の表面改質処理によってそれぞれ活性化されているため、良好な接合状態を得ることができ、親チップ１０および子チップ２０の各内部回路間を電気接続できる。
【００２８】
これ引き続き、ポリイミド樹脂からなる第１および第２低弾性被覆膜１５，２５のイミド化が行われる。このイミド化処理によって、半硬化状態の第１および第２低弾性被覆膜１５，２０が硬化され、この硬化の過程で第１および第２低弾性被覆膜１５，２０が一体化する。こうして、親チップ１０および子チップ２０が物理的に強固に結合される。第１および第２低弾性被覆膜１５，２５は、その硬化過程において、若干収縮する。これにより、バンプＢ１，Ｂ２には、より強い接合力が与えられて、それらの電気接続が確実になる。
【００２９】
こうして親チップ１０および子チップ２０が接合されてチップ・オン・チップ構造が形成された後には、たとえば、外部接続用のパッドＰＥとリードフレームとがボンディングワイヤにより接続される。そして、親チップ１０および子チップ２０などがモールド樹脂によって封止されることになる。
このように、この実施形態によれば、親チップ１０および子チップ２０の表面には、それぞれ第１および第２低弾性被覆膜１５，２５が形成される。そして、これらが重ね合わされた状態で２つの低弾性被覆膜１５，２５が硬化されて一体化される。これにより、親チップ１０と子チップ２０とを接合した後に、これらの間に液状樹脂を注入したり、この液状樹脂を硬化させたりする工程を省くことができる。
【００３０】
また、親チップ１０および子チップ２０の表面に液状のポリイミド樹脂を塗布する工程は、短時間に行うことができるから、製造工程に要する時間を短縮することができる。しかも、親チップ１０および子チップ２０が単体の状態のときに液状のポリイミド樹脂をそれらの表面に塗布すればよいから、これらの工程は、親チップ１０および子チップ２０を重ね合わせた後に液状樹脂を注入する工程に比較して格段に容易である。よって、製造工程自体を簡単にすることができる。
【００３１】
さらに、薄膜状のバンプＢ１，Ｂ２は、第１および第２低弾性被覆膜１５，２０と面一か、またはこれらからわずかに突出していれば相互接続に支障はないから、従来の厚膜状のバンプに比較して著しく薄く形成すれば足りる。そのため、バンプＢ１，Ｂ２の形成のために電解めっき設備を用いる必要がなく、ウエハプロセスにおいて通常用いられているスパッタリングまたは無電解めっきの設備を用いて形成することができる。これにより、製造工程を簡単にすることができるとともに、生産コストを格段に低減することができる。
【００３２】
図２は、この発明の第２の実施形態に係る半導体装置の組立方法を説明するための断面図である。この実施形態では、配線基板４０（固体装置）の表面に半導体チップ３０を接合することにより、いわゆるチップサイズパッケージ型の半導体装置が組み立てられる。配線基板４０は、たとえばセラミック基板からなっており、その表面４０ａに導体パターン４１が形成されている。この導体パターン４１は、表面４０ａに形成されたレジスト膜４２から露出していて、その表面には、たとえば金めっき部４３（第１接続部）が配置されている。配線基板４０の裏面４０ｂには、複数の導体パターン４４が格子状に二次元配列されて設けられている。これらの導体パターン４４は、裏面４０ｂを被覆するレジスト膜４５から露出させられている。配線基板４０の表面の導体パターン４１と裏面の導体パターン４４とは、配線基板４０の内部に形成された多層配線膜（図示せず）によってそれぞれ接続されている。
【００３３】
一方、半導体チップ３０は、その活性面３０ａ（接合面）がパッシベーション膜３１で覆われていて、このパッシベーション膜３１には、内部配線Ｗ１１を部分的に露出させるための開口が形成されている。この開口内には、アルミニウムまたはアルニミウム合金からなるパッドＰ１１が配置されている。このパッドＰ１１上には、薄膜状のバンプＢ１１（第２接続部）が配置されている。
半導体チップ３０の表面、すなわちパッシベーション膜３１の表面には、第１低弾性被覆膜３７の材料であるポリイミド樹脂の液状材料が塗布される。また、配線基板４０の表面、すなわちレジスト膜４２の表面には、第２低弾性被覆膜４７を構成するポリイミド樹脂の液状材料が塗布される。そして、これらの塗布された液状材料に対して、バンプＢ１１および金めっき部４３を露出させるための開口が形成される。この開口の形成は、たとえば、ポリイミド樹脂の液状材料に予め感光性を付与しておき、バンプＢ１１および金めっき部４３に対応したマスクパターンで、塗布されたポリイミド樹脂の液状材料を感光し、これらを半硬化させることによって行える。
【００３４】
こうして半硬化された第１および第２低弾性被覆膜３７，４７は、図２（ａ）(ｂ)に示すように、バンプＢ１１と金めっき部４３とを接合するときに重ね合わせられる。そして、半硬化状態の第１および第２低弾性被覆膜３７，４７を硬化させると、これらが一体化して若干収縮し、バンプＢ１１および金めっき部４３に対して強い接合力を与えることになる。配線基板４０と半導体チップ３０とを接合した後には、必要に応じて、導体パターン４４上に半田ボール４８が設けられて、ボールグリッドアレイ型のパッケージとされる。むろん、半田ボール４８を設けずに、ランドグリッドアレイ型のパッケージとしてもよい。
【００３５】
なお、配線基板４０および半導体チップ３０の接合に先だって、上述の第１の実施形態の場合と同じように、バンプＢ１１および金めっき部４３の露出面の表面改質処理が行われることが好ましい。
このようにこの実施形態によれば、配線基板４０に半導体チップ３０を接合して構成されるいわゆるチップサイズパッケージ型半導体装置に対しても、上述の第１の実施形態と同様の製造工程を適用することができる。これにより、チップサイズパッケージ型半導体装置の組立工程を簡単にすることができ、その製造に要する時間を短縮することができる。また、金めっき部４３やバンプＢ１１は、従来のチップサイズパッケージ型半導体装置の場合に比較して、格段に薄型に形成することができるので、特に半導体チップ３０上にバンプＢ１１を形成するプロセスにおいて、電解めっきのための別の設備を必要とすることがない。これによって、生産コストを格段に低減することができる。
【００３６】
以上、この発明の２つの実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、上述の実施形態では、親チップ１０および配線基板４０において、子チップ２０および半導体チップ３０がそれぞれ接合される接合面の全体が低弾性被覆膜１５，４７で覆われている。しかし、低弾性被覆膜１５，４７は、親チップ１０および子チップ２０の間、または配線基板４０および半導体チップ３０の間の封止を主な目的としているので、子チップ２０および半導体チップ３０がそれぞれ接合される接合領域のみを低弾性被覆膜で覆うようにしてもよい。
【００３７】
また、上述の第１の実施形態では、バンプＢ１，Ｂ２が、いずれも低弾性被覆膜１５，２５の表面と面一かまたはこれらから突出していることとしたけれども、たとえば、バンプＢ１を第１低弾性被覆膜１５の表面から若干突出させることとし、子チップ２０のバンプＢ２を第２低弾性被覆膜２５の表面から若干凹んだ状態としても、バンプＢ１，Ｂ２の相互接続は、良好に達成できる。むろん、逆に、バンプＢ１を第１低弾性被覆膜１５の表面から若干凹んだ状態とし、子チップ２０のバンプＢ２を第２低弾性被覆膜２５の表面から若干突出させることとしても、バンプＢ１，Ｂ２の相互接続を、良好に達成できる。図２に示された第２の実施形態についても同様である。
【００３８】
その他、特許請求の範囲に記載された技術的事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の組立方法を工程順に示す断面図である。
【図２】この発明の他の実施形態に係る半導体装置の組立方法を工程順に示す断面図である。
【図３】従来のチップ・オン・チップ構造の半導体装置の組立方法を説明するための図解的な断面図である。
【図４】従来のチップサイズパッケージ型半導体装置の組立方法を説明するための図解的な断面図である。
【符号の説明】
１０ 親チップ
１０ａ 活性面
１５ 第１低弾性被覆膜
２０ 子チップ
２０ａ 活性面
２５ 第２低弾性被覆膜
Ｂ１ 薄膜状のバンプ
Ｂ２ 薄膜状のバンプ
３０ 半導体チップ
３０ａ 活性面
３７ 第２低弾性被覆膜
４０ 配線基板
４０ａ 表面
４３ 金めっき部
４７ 第１低弾性被覆膜
Ｂ１１ 薄膜状のバンプ
【発明の属する技術分野】
この発明は、固体装置（半導体チップや配線基板など）の表面に半導体チップを接合して半導体装置を組み立てるための方法に関する。
【０００２】
【従来の技術】
半導体装置の実質的な集積度を向上するために、複数個の半導体チップを重ね合わせる、いわゆるチップ・オン・チップ構造が提案されている。
図３は、チップ・オン・チップ構造の半導体装置の具体的な構成例を説明するための図解的な断面図である。外部接続用のパッド５３を有する親チップ５０の活性面には、パッシベーション膜５１が形成されていて、チップ間接続部としてのバンプ５２がこのパッシベーション膜５１から複数個隆起して設けられている。この親チップ５０の活性面に対抗して、子チップ６０がその活性面を対向させて接合されている。すなわち、子チップ６０の活性面は、パッシベーション膜６１で覆われており、このパッシベーション膜６１からチップ間接続部としてのバンプ６２が複数個隆起して設けられている。親チップ５０および子チップ６０のバンプ５２，６２は、互いに対応する位置に設けられていて、親チップ５０と子チップ６０と押し付け合うことによって、バンプ５２，６２が接合する。これにより、親チップ５０および子チップ６０の各内部回路間の電気接続が行われるとともに、親チップ５０と子チップ６０とが機械的に結合されることになる。
【０００３】
親チップ５０の活性面に設けられたパッド５３は、ボンディングワイヤ５４を介して、リードフレーム５５に接続されている。この状態で、親チップ５０および子チップ６０などは、モールド樹脂５７によって樹脂封止される。親チップ５０と子チップ６０との間には、バンプ５２，６２の高さに相当する空間が形成されることになる。この空間には、モールド樹脂５７とは別の樹脂５８が配置されるのが一般的である。この樹脂５８の配置は、液状樹脂を親チップ５０と子チップ６０との間の空間に、いわゆる毛細管現象を利用して浸透させ、その後に、この樹脂を硬化させるようにして行われる。
【０００４】
一方、半導体装置の実装面積を低減するために、半導体チップ自身とほぼ同等の大きさを有するＩＣパッケージであるチップサイズパッケージが実用化されている。このチップサイズパッケージ型半導体装置の構成例は、図４に示されている。
この半導体装置は、セラミック基板などの配線基板８０の表面に、半導体チップ７０をいわゆるフェースダウンで接合して構成されている。半導体チップ７０は、配線基板８０に対向している活性面がパッシベーション膜７１で覆われていて、このパッシベーション膜７１から隆起するように、複数のバンプ７２が形成されている。
【０００５】
一方、配線基板８０の表面には、レジスト膜８１が形成されていて、バンプ７２に対応する箇所において、導体パターン（図示せず）がレジスト膜８１から露出している。この導体パターン上に、金めっき部８２が設けられている。この金めっき部８２とバンプ７２とが接合されることにより、配線基板８０と半導体チップ７０との電気的および機械的接続が達成されている。
配線基板８０の裏面、すなわち半導体チップ７０とは反対側の表面には、複数の導体パターン（図示せず）が、たとえば格子状に二次元配置されている。この複数個の導体パターンの表面には、外部接続端子としての半田ボール８４がそれぞれ配置されていて、いわゆるボールグリッドアレイが構成されている。配線基板８０の表面および裏面の導体パターンは、配線基板８０の内部に形成された多層配線によって、それぞれ接続されている。
【０００６】
配線基板８０と半導体チップ７０との間には、金めっき部８２およびバンプ７２の高さに対応した空間が形成される。この空間には、樹脂７５が配置され、主として半導体チップ７０の活性面を保護している。この樹脂７５の配置は、液状樹脂を配線基板８０および半導体チップ７０の間の空間にいわゆる毛細管現象を利用して浸透させ、その後にこの液状樹脂を硬化させるようにして行われる。
【０００７】
【発明が解決しようとする課題】
図３および図４に示された構成における問題点の一つは、樹脂５８，７５の配置が必要であり、それには比較的長い時間を要することである。すなわち、親チップ５０および子チップ６０の間、または配線基板８０および半導体チップ７０の間に液状樹脂を浸透させるためには、約３分程度の時間がかかる。そのうえ、この液状樹脂を硬化させるための時間も必要である。
【０００８】
さらに、上述の図３および図４の構成では、バンプ５２，６２，７２および金めっき部８２を比較的高く厚膜状に形成する必要がある。そのために、バンプ５２，６２，７２および金めっき部８２の形成には、電解めっき法が適用されるのが一般的である。しかし、電解めっきのための設備は、いわゆるウエハプロセスの設備とは別の設備であるため、製造工程が複雑になるうえ、生産設備に要するコストも高くつくという問題がある。
【０００９】
そこで、この発明の目的は、上述の技術的課題を解決し、工程を簡単にすることができ、かつ、生産コストの低減にも寄与することができる半導体装置の組立方法を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１接続部を有する固体装置の表面に第２接続部を有する半導体チップを接合して半導体装置を組み立てる方法であって、上記固体装置の表面において上記半導体チップが接合される接合領域を、上記半導体チップよりも低弾性の絶縁材料からなる第１低弾性被覆膜で被覆する工程と、上記半導体チップにおいて上記固体装置に接合される接合面を、上記第１低弾性被覆膜と同じ材料からなる第２低弾性被覆膜で被覆する工程と、上記第１接続部および第２接続部を接合するとともに、上記第１低弾性被覆膜および上記第２低弾性被覆膜を重ね合わせて一体化することにより、上記固体装置と半導体チップとを接合する接合工程とを含み、上記第１低弾性被覆膜で上記接合領域を被覆する工程は、上記第１低弾性被覆膜の感光性が付与された液状材料を上記接合領域に塗布する工程と、この塗布された液状材料を上記第１接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第１接続部に対応した開口を有する半硬化状態の上記第１低弾性被覆膜を形成し、当該開口から上記第１接続部を露出させる工程とを含み、上記第２低弾性被覆膜で上記接合面を被覆する工程は、上記第２低弾性被覆膜の液状材料を上記接合面に塗布する工程と、この塗布された液状材料を上記第２接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第２接続部に対応した開口を有する半硬化状態の上記第２低弾性被覆膜を形成し、当該開口から上記第２接続部を露出させる工程とを含むことを特徴とする半導体装置の組立方法である。
【００１１】
この発明によれば、固体装置の接合領域および半導体チップの接合面をそれぞれ第１および第２低弾性被覆膜であらかじめ被覆しておき、これらの第１および第２低弾性被覆膜を接合工程において一体化するようにしている。これにより、固体装置と半導体チップとを接合した後に、これらの間に液状樹脂を浸透させたりする必要がなく、固体装置と半導体チップとの間の空間は、一体化された第１および第２低弾性被覆膜によって封止されることになる。これにより、事後的な樹脂配置工程を省くことができ、かつ固体装置および半導体チップの表面を保護することができる。
【００１２】
第１および第２低弾性被覆膜は、半導体チップよりも低弾性の絶縁材料から構成されていて、これにより、第１および第２接続部付近における応力の集中を抑制することができる。
このような低弾性被覆膜の材料としては、たとえばポリイミド樹脂およびエポキシ樹脂を例示することができる。ただし、ポリイミド樹脂およびエポキシ樹脂のほかにも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂など、第１および第２接続部を露出するように選択的な形成が可能な絶縁材料であれば、第１および第２低弾性被覆膜の材料として使用することができる。第１および第２低弾性被覆膜は、同じ材料からなっていることが重要であり、これにより、接合工程においてこれら２つの低弾性被覆膜を一体化することができる。
【００１３】
選択的な形成が可能な絶縁材料とは、この場合、感光性を付与することができる材料である。すなわち、感光性が付与された絶縁材料で固体装置の接合領域および半導体チップの接合面を被覆し、これらの被覆膜を第１および第２接続部の配置に対応したパターンで露光する。これにより、第１および第２接続部を露出させた状態で固体装置の接合領域および半導体チップの接合面を被覆する低弾性被覆膜を形成することができる。
【００１４】
上記固体装置は、別の半導体チップであってよいし、配線基板であってもよい。固体装置が半導体チップであれば、結果として、いわゆるチップ・オン・チップ構造の半導体装置が構成されることになる（請求項９）。また、半導体チップと同程度の大きさを有する、たとえばフィルム状の配線基板を上記固体装置として用いれば、いわゆるチップサイズパッケージ型の半導体装置を構成することができる。
半導体チップは、ウエハから切り出す前の状態のものであってもよい。すなわち、一枚のウエハ上に形成された切り出し前の複数個の半導体チップを一括して複数個の固体装置の表面にそれぞれ接合してもよい。この場合に、上記固体装置が別の半導体チップである場合には、一対のウエハを重ね合わせることになる。この場合に、重ね合わされた一対のウエハを同時に切り出すことにより、チップ・オン・チップ構造の半導体装置が得られる。
【００１５】
この発明においては、第１接続部および第２接続部は、第１低弾性被覆膜および第２低弾性被覆膜と面一であるか、またはこれらからわずかに突出していれば、それらの相互接続を良好に行うことができる。これは、第１低弾性被覆膜および第２低弾性被覆膜が一体化されることによって、第１および第２接続部の確実な接合を達成できるからである。これから派生する効果として、第１接続部および第２接続部が、バンプと呼ばれる高く積み上げられた厚膜構造でなくてもよいので、電解めっきによる厚膜形成工程を要しないことが挙げられる。これにより、第１および第２接続部は、スパッタリングまたは無電解めっきなどのいわゆるウエハプロセスにおいて形成することができ（請求項７および８）、電解めっき用の別設備が必要ではない。これにより、製造工程を簡単にすることができるうえ、生産コストを低減することができる。
【００１６】
請求項２記載の発明は、上記接合工程は、半硬化状態の第１低弾性被覆膜および第２低弾性被覆膜を重ね合わせて硬化させることにより、これらの第１および第２の低弾性被覆膜を一体化する工程を含むことを特徴とする請求項１記載の半導体装置の組立方法である。
【００１７】
この発明によれば、第１および第２低弾性被覆膜は液状材料の状態で固体装置と接合領域および半導体チップの接合面にそれぞれ塗布される。この塗布された液状材料が半硬化させられ、この半硬化状態の第１および第２低弾性被覆膜が、接合工程において重ね合わされて硬化される。これにより、同じ材料からなる第１および第２低弾性被覆膜は、その硬化過程において一体化することになる。
このような製造工程が適用可能な材料の一例は、ポリイミド樹脂である。この他にも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂を用いることができる。ポリイミド樹脂を用いる場合には、上記硬化工程は、イミド化工程であってもよい。
【００１８】
なお、請求項３に記載のように、固体装置の第１接続部は、その露出部が、第１低弾性被覆膜の表面と面一かまたはこの第１低弾性被覆膜から突出するように形成されることが好ましい。また、請求項４に記載のように、半導体チップ側の第２接続部は、その露出部が、第２低弾性被覆膜の表面と面一かまたはこの第２低弾性被覆膜から突出するように形成されることが好ましい。
このような構成としておけば、第１接続部および第２接続部の相互接続が容易になる。特に、請求項２に記載された工程を採用する場合には、液状材料を半硬化させる工程において、第１および第２低弾性被覆膜が収縮する。したがって、液状材料を塗布した直後において、第１および第２接続部が第１および第２低弾性被覆膜の表面から凹んだ状態であったとしても、半硬化工程において、請求項３または請求項４記載の構造とすることができる。また、第１および第２低弾性被覆膜を重ね合わせて硬化するときに、第１および第２低弾性被覆膜はさらに収縮するので、この収縮力によって、第１および第２接続部の相互接続力が強化される。
【００１９】
請求項５記載の発明は、上記第１低弾性被覆膜および第２低弾性被覆膜のうちの一方は、上記第１接続部および第２接続部のうちの対応する一方の露出部が当該一方の低弾性被覆膜の表面から突出するように形成され、上記第１低弾性被覆膜および第２低弾性被覆膜のうちの他方は、上記第１接続部および第２接続部のうちの対応する他方の露出部が当該他方の低弾性被覆膜の表面から凹んだ状態に形成されることを特徴とする請求項１または２記載の半導体装置の組立方法である。
請求項６記載の発明は、上記接合工程に先だって、上記第１および第２接続部の露出面を活性化させる表面改質工程をさらに含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の組立方法である。
この発明によれば、接合工程に先だって第１および第２接続の露出面が活性化されるから、第１および第２接続部を押し付け合うことによって、これらの良好な相互接合を達成することができる。
【００２０】
第１および第２接続部の露出面を活性化させるための表面改質工程は、たとえば、プラズマエッチングなどの物理的エッチング処理であってもよく、ウエットエッチングのような化学的エッチング処理であってもよい。
第１および第２接続部は、たとえば金に代表される耐酸化性の金属からなっていることが好ましいが、アルミニウムや銅などの他の良導体が適用されてもよい。金などの耐酸化性金属を用いる場合には、上記の表面改質工程は必ずしも必要ではないが、アルミニウムや銅などは容易に酸化するので、表面の酸化物または有機物を除去するために上述の表面改質工程を行うことが好ましい。
【００２１】
ただし、接合工程前において、第１および第２接続部がそれぞれ形成された固体装置および半導体チップが真空中に置かれる場合であれば、露出面上における酸化物の形成や有機物の形成を考慮する必要がないから、表面改質工程を省略しても差し支えない。
【００２２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の組立方法を工程順に示す断面図である。この図１には、チップ・オン・チップ構造の半導体装置の組立方法が示されている。たとえばシリコンチップからなる親チップ１０（固体装置）は、その活性面１０ａ側の表層領域に、トランジスタなどの機能素子が形成されている。この活性面１０ａは、窒化シリコンなどからなるパッシベーション膜１１で覆われている。このパッシベーション膜１１には、内部配線Ｗ１などを部分的に露出させる開口が形成されていて、この開口内には、たとえばアルミニウムやアルミニウム合金からなる、外部接続用パッドＰＥやチップ間接続用のパッドＰ１が形成されている。チップ間接続用のパッドＰ１の表面には、薄膜状バンプＢ１（第１接続部）が形成されている。この薄膜状バンプＢ１は、たとえばスパッタリングまたは無電解めっきなどの、いわゆるウエハプロセスによって形成することができる。
【００２３】
親チップ１０に重ね合わされる子チップ２０（半導体チップ）も同様な構成となっている。すなわち、その活性面２０ａ（接合面）は、パッシベーション膜２１で覆われている。このパッシベーション膜２１には、内部配線Ｗ２を部分的に露出させるための開口が形成されていて、この開口内に親チップ１０とのチップ間接続のためのパッドＰ２が配置されている。内部配線Ｗ２およびパッドＰ２は、たとえばアルミニウムやアルミニウム合金などからなっている。パッドＰ２上には、薄膜状のバンプＢ２（第２接続部）が、たとえばスパッタリング法や無電解めっきによって形成されている。
【００２４】
これらの親チップ１０および子チップ２０の状態が、図１(ａ)に示されている。図１(ａ)の状態から、親チップ１０および子チップ２０の表面に予め感光性が付与されたポリイミド樹脂の液状材料が塗布され、親チップ１０の表面に第１低弾性被覆膜１５が形成され、子チップ２０の表面に第２低弾性被覆膜２５が形成される。第１および第２の低弾性被覆膜１５，２５は、それぞれ、パッドＰ１，ＰＥ；Ｐ２に対応した位置に開口が形成されるように、所定のマスクパターンを用いて露光される。その後、第１および第２の低弾性被覆膜１５，２０が半硬化させられて、パッドＰ１，ＰＥ；Ｐ２に対応した開口を有することになる。これらの開口から、バンプＢ１、外部接続のパッドＰＥおよびバンプＢ２がそれぞれ露出する。バンプＢ１，Ｂ２は、ポリイミド樹脂の液状材料を塗布した図１(ｂ)の状態では、第１および第２低弾性被覆膜１５，２１の表面から、露出面がわずかに凹んだ状態となっている。
【００２５】
第１および第２低弾性被覆膜１５，２５を半硬化させた図１(ｃ)の状態では、バンプＢ１，Ｂ２の露出面は、第１および第２の低弾性被覆膜１５，２５と面一かまたはこれらの表面からわずかに突出した状態となっている。
この状態から、バンプＢ１およびＢ２の露出面を活性化させるための表面改質処理が行われる。この表面改質処理は、たとえば、親チップ１０および子チップ２０の活性面１０ａ，２２ａ側をプラズマによりエッチングする処理であってもよいし、エッチング液を用いた化学的なエッチング処理であってもよい。これにより、バンプＢ１，Ｂ２の露出面の酸化物および有機物などの汚染物質が取り除かれ、バンプＢ１，Ｂ２の露出面が活性化される。
【００２６】
バンプＢ１，Ｂ２は、たとえば金に代表される耐酸化性金属で構成されることが好ましい。このような耐酸化性金属を用いる場合には、バンプＢ１，Ｂ２の露出面の活性化は必ずしも必要ではない。バンプＢ１，Ｂ２には、耐酸化性金属のほかにも、アルミニウムや銅などの良導体を用いることができる。これらの良導体を用いる場合には、バンプＢ１，Ｂ２の露出面に容易に酸化物が形成されるので、表面改質処理が不可欠となる。
【００２７】
ただし、図１(ａ)〜(ｃ)の各工程を真空中で行う場合であれば、バンプＢ１，Ｂ２が耐酸化性金属で構成されていない場合であっても、表面改質処理を要することなく、バンプＢ１，Ｂ２の露出面を活性な状態に保持することができる。
次に、図１(ｄ)（ｅ）に示すように、親チップ１０および子チップ２０を、活性面１０ａ，２０ａを対向させて、互いに押し付けて合う。これにより、チップ間接続用のバンプＢ１，Ｂ２同士が接合するとともに、第１および第２低弾性被覆膜１５，２５の表面同士が重ね合わせられる。このとき、バンプＢ１，Ｂ２の露出面は、上述の表面改質処理によってそれぞれ活性化されているため、良好な接合状態を得ることができ、親チップ１０および子チップ２０の各内部回路間を電気接続できる。
【００２８】
これ引き続き、ポリイミド樹脂からなる第１および第２低弾性被覆膜１５，２５のイミド化が行われる。このイミド化処理によって、半硬化状態の第１および第２低弾性被覆膜１５，２０が硬化され、この硬化の過程で第１および第２低弾性被覆膜１５，２０が一体化する。こうして、親チップ１０および子チップ２０が物理的に強固に結合される。第１および第２低弾性被覆膜１５，２５は、その硬化過程において、若干収縮する。これにより、バンプＢ１，Ｂ２には、より強い接合力が与えられて、それらの電気接続が確実になる。
【００２９】
こうして親チップ１０および子チップ２０が接合されてチップ・オン・チップ構造が形成された後には、たとえば、外部接続用のパッドＰＥとリードフレームとがボンディングワイヤにより接続される。そして、親チップ１０および子チップ２０などがモールド樹脂によって封止されることになる。
このように、この実施形態によれば、親チップ１０および子チップ２０の表面には、それぞれ第１および第２低弾性被覆膜１５，２５が形成される。そして、これらが重ね合わされた状態で２つの低弾性被覆膜１５，２５が硬化されて一体化される。これにより、親チップ１０と子チップ２０とを接合した後に、これらの間に液状樹脂を注入したり、この液状樹脂を硬化させたりする工程を省くことができる。
【００３０】
また、親チップ１０および子チップ２０の表面に液状のポリイミド樹脂を塗布する工程は、短時間に行うことができるから、製造工程に要する時間を短縮することができる。しかも、親チップ１０および子チップ２０が単体の状態のときに液状のポリイミド樹脂をそれらの表面に塗布すればよいから、これらの工程は、親チップ１０および子チップ２０を重ね合わせた後に液状樹脂を注入する工程に比較して格段に容易である。よって、製造工程自体を簡単にすることができる。
【００３１】
さらに、薄膜状のバンプＢ１，Ｂ２は、第１および第２低弾性被覆膜１５，２０と面一か、またはこれらからわずかに突出していれば相互接続に支障はないから、従来の厚膜状のバンプに比較して著しく薄く形成すれば足りる。そのため、バンプＢ１，Ｂ２の形成のために電解めっき設備を用いる必要がなく、ウエハプロセスにおいて通常用いられているスパッタリングまたは無電解めっきの設備を用いて形成することができる。これにより、製造工程を簡単にすることができるとともに、生産コストを格段に低減することができる。
【００３２】
図２は、この発明の第２の実施形態に係る半導体装置の組立方法を説明するための断面図である。この実施形態では、配線基板４０（固体装置）の表面に半導体チップ３０を接合することにより、いわゆるチップサイズパッケージ型の半導体装置が組み立てられる。配線基板４０は、たとえばセラミック基板からなっており、その表面４０ａに導体パターン４１が形成されている。この導体パターン４１は、表面４０ａに形成されたレジスト膜４２から露出していて、その表面には、たとえば金めっき部４３（第１接続部）が配置されている。配線基板４０の裏面４０ｂには、複数の導体パターン４４が格子状に二次元配列されて設けられている。これらの導体パターン４４は、裏面４０ｂを被覆するレジスト膜４５から露出させられている。配線基板４０の表面の導体パターン４１と裏面の導体パターン４４とは、配線基板４０の内部に形成された多層配線膜（図示せず）によってそれぞれ接続されている。
【００３３】
一方、半導体チップ３０は、その活性面３０ａ（接合面）がパッシベーション膜３１で覆われていて、このパッシベーション膜３１には、内部配線Ｗ１１を部分的に露出させるための開口が形成されている。この開口内には、アルミニウムまたはアルニミウム合金からなるパッドＰ１１が配置されている。このパッドＰ１１上には、薄膜状のバンプＢ１１（第２接続部）が配置されている。
半導体チップ３０の表面、すなわちパッシベーション膜３１の表面には、第１低弾性被覆膜３７の材料であるポリイミド樹脂の液状材料が塗布される。また、配線基板４０の表面、すなわちレジスト膜４２の表面には、第２低弾性被覆膜４７を構成するポリイミド樹脂の液状材料が塗布される。そして、これらの塗布された液状材料に対して、バンプＢ１１および金めっき部４３を露出させるための開口が形成される。この開口の形成は、たとえば、ポリイミド樹脂の液状材料に予め感光性を付与しておき、バンプＢ１１および金めっき部４３に対応したマスクパターンで、塗布されたポリイミド樹脂の液状材料を感光し、これらを半硬化させることによって行える。
【００３４】
こうして半硬化された第１および第２低弾性被覆膜３７，４７は、図２（ａ）(ｂ)に示すように、バンプＢ１１と金めっき部４３とを接合するときに重ね合わせられる。そして、半硬化状態の第１および第２低弾性被覆膜３７，４７を硬化させると、これらが一体化して若干収縮し、バンプＢ１１および金めっき部４３に対して強い接合力を与えることになる。配線基板４０と半導体チップ３０とを接合した後には、必要に応じて、導体パターン４４上に半田ボール４８が設けられて、ボールグリッドアレイ型のパッケージとされる。むろん、半田ボール４８を設けずに、ランドグリッドアレイ型のパッケージとしてもよい。
【００３５】
なお、配線基板４０および半導体チップ３０の接合に先だって、上述の第１の実施形態の場合と同じように、バンプＢ１１および金めっき部４３の露出面の表面改質処理が行われることが好ましい。
このようにこの実施形態によれば、配線基板４０に半導体チップ３０を接合して構成されるいわゆるチップサイズパッケージ型半導体装置に対しても、上述の第１の実施形態と同様の製造工程を適用することができる。これにより、チップサイズパッケージ型半導体装置の組立工程を簡単にすることができ、その製造に要する時間を短縮することができる。また、金めっき部４３やバンプＢ１１は、従来のチップサイズパッケージ型半導体装置の場合に比較して、格段に薄型に形成することができるので、特に半導体チップ３０上にバンプＢ１１を形成するプロセスにおいて、電解めっきのための別の設備を必要とすることがない。これによって、生産コストを格段に低減することができる。
【００３６】
以上、この発明の２つの実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、上述の実施形態では、親チップ１０および配線基板４０において、子チップ２０および半導体チップ３０がそれぞれ接合される接合面の全体が低弾性被覆膜１５，４７で覆われている。しかし、低弾性被覆膜１５，４７は、親チップ１０および子チップ２０の間、または配線基板４０および半導体チップ３０の間の封止を主な目的としているので、子チップ２０および半導体チップ３０がそれぞれ接合される接合領域のみを低弾性被覆膜で覆うようにしてもよい。
【００３７】
また、上述の第１の実施形態では、バンプＢ１，Ｂ２が、いずれも低弾性被覆膜１５，２５の表面と面一かまたはこれらから突出していることとしたけれども、たとえば、バンプＢ１を第１低弾性被覆膜１５の表面から若干突出させることとし、子チップ２０のバンプＢ２を第２低弾性被覆膜２５の表面から若干凹んだ状態としても、バンプＢ１，Ｂ２の相互接続は、良好に達成できる。むろん、逆に、バンプＢ１を第１低弾性被覆膜１５の表面から若干凹んだ状態とし、子チップ２０のバンプＢ２を第２低弾性被覆膜２５の表面から若干突出させることとしても、バンプＢ１，Ｂ２の相互接続を、良好に達成できる。図２に示された第２の実施形態についても同様である。
【００３８】
その他、特許請求の範囲に記載された技術的事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の組立方法を工程順に示す断面図である。
【図２】この発明の他の実施形態に係る半導体装置の組立方法を工程順に示す断面図である。
【図３】従来のチップ・オン・チップ構造の半導体装置の組立方法を説明するための図解的な断面図である。
【図４】従来のチップサイズパッケージ型半導体装置の組立方法を説明するための図解的な断面図である。
【符号の説明】
１０ 親チップ
１０ａ 活性面
１５ 第１低弾性被覆膜
２０ 子チップ
２０ａ 活性面
２５ 第２低弾性被覆膜
Ｂ１ 薄膜状のバンプ
Ｂ２ 薄膜状のバンプ
３０ 半導体チップ
３０ａ 活性面
３７ 第２低弾性被覆膜
４０ 配線基板
４０ａ 表面
４３ 金めっき部
４７ 第１低弾性被覆膜
Ｂ１１ 薄膜状のバンプ
Claims (9)
- 第１接続部を有する固体装置の表面に第２接続部を有する半導体チップを接合して半導体装置を組み立てる方法であって、
上記固体装置の表面において上記半導体チップが接合される接合領域を、上記半導体チップよりも低弾性の絶縁材料からなる第１低弾性被覆膜で被覆する工程と、
上記半導体チップにおいて上記固体装置に接合される接合面を、上記第１低弾性被覆膜と同じ材料からなる第２低弾性被覆膜で被覆する工程と、
上記第１接続部および第２接続部を接合するとともに、上記第１低弾性被覆膜および上記第２低弾性被覆膜を重ね合わせて一体化することにより、上記固体装置と半導体チップとを接合する接合工程とを含み、
上記第１低弾性被覆膜で上記接合領域を被覆する工程は、上記第１低弾性被覆膜の感光性が付与された液状材料を上記接合領域に塗布する工程と、この塗布された液状材料を上記第１接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第１接続部に対応した開口を有する半硬化状態の上記第１低弾性被覆膜を形成し、当該開口から上記第１接続部を露出させる工程とを含み、
上記第２低弾性被覆膜で上記接合面を被覆する工程は、上記第２低弾性被覆膜の液状材料を上記接合面に塗布する工程と、この塗布された液状材料を上記第２接続部の配置に対応したパターンで露光する工程と、この露光された上記液状材料を半硬化させて上記第２接続部に対応した開口を有する半硬化状態の上記第２低弾性被覆膜を形成し、当該開口から上記第２接続部を露出させる工程とを含む
ことを特徴とする半導体装置の組立方法。 - 上記接合工程は、半硬化状態の第１低弾性被覆膜および第２低弾性被覆膜を重ね合わせて硬化させることにより、これらの第１および第２の低弾性被覆膜を一体化する工程を含むことを特徴とする請求項１記載の半導体装置の組立方法。
- 上記第１低弾性被覆膜は、上記第１接続部の露出部が上記第１低弾性被覆膜の表面と面一かまたはこの第１低弾性被覆膜から突出するように形成されることを特徴とする請求項１または２記載の半導体装置の組立方法。
- 上記第２低弾性被覆膜は、上記第２接続部の露出部が上記第２低弾性被覆膜の表面と面一かまたはこの第２低弾性被覆膜から突出するように形成されることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の組立方法。
- 上記第１低弾性被覆膜および第２低弾性被覆膜のうちの一方は、上記第１接続部および第２接続部のうちの対応する一方の露出部が当該一方の低弾性被覆膜の表面から突出するように形成され、
上記第１低弾性被覆膜および第２低弾性被覆膜のうちの他方は、上記第１接続部および第２接続部のうちの対応する他方の露出部が当該他方の低弾性被覆膜の表面から凹んだ状態に形成されることを特徴とする請求項１または２記載の半導体装置の組立方法。 - 上記接合工程に先だって、上記第１および第２接続部の露出面を活性化させる表面改質工程をさらに含むことを特徴とする請求項１ないし５のいずれかに記載の半導体装置の組立方法。
- 上記固体装置の表面にスパッタリングまたは無電解めっきによって上記第１接続部を形成する工程をさらに含むことを特徴とする請求項１ないし６のいずれかに記載の半導体装置の組立方法。
- 上記半導体チップの表面にスパッタリングまたは無電解めっきによって上記第２接続部を形成する工程をさらに含むことを特徴とする請求項１ないし７のいずれかに記載の半導体装置の組立方法。
- 上記固体装置は、別の半導体チップであり、
上記半導体装置が、チップ・オン・チップ構造の半導体装置であることを特徴とする請求項１ないし８のいずれかに記載の半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078656A JP3715861B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078656A JP3715861B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体装置の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267358A JP2001267358A (ja) | 2001-09-28 |
| JP3715861B2 true JP3715861B2 (ja) | 2005-11-16 |
Family
ID=18596041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078656A Expired - Fee Related JP3715861B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3715861B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249620A (ja) * | 2002-02-22 | 2003-09-05 | Toray Eng Co Ltd | 半導体の接合方法およびその方法により作成された積層半導体 |
| JP4744246B2 (ja) * | 2005-09-05 | 2011-08-10 | パナソニック株式会社 | 半導体実装方法 |
| JP4973837B2 (ja) * | 2006-03-13 | 2012-07-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TWI399873B (zh) * | 2009-03-03 | 2013-06-21 | Everlight Electronics Co Ltd | 發光二極體封裝結構及其製作方法 |
| JP6157206B2 (ja) * | 2012-11-28 | 2017-07-05 | 学校法人早稲田大学 | 積層構造体の製造方法 |
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
2000
- 2000-03-21 JP JP2000078656A patent/JP3715861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267358A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289346B2 (en) | Method for fabricating electronic package | |
| TWI408795B (zh) | Semiconductor device and manufacturing method thereof | |
| JP3548082B2 (ja) | 半導体装置及びその製造方法 | |
| TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| JP2001144218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009506572A (ja) | 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法 | |
| JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| JP2004165311A (ja) | 半導体装置とその製造方法 | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| US20220181296A1 (en) | Method for Forming Chip Packages and a Chip Package | |
| JP3413120B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JP3715861B2 (ja) | 半導体装置の組立方法 | |
| US20100219522A1 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| JP3486872B2 (ja) | 半導体装置及びその製造方法 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP4009380B2 (ja) | 半導体チップの製造方法 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JP4544784B2 (ja) | 半導体スタックドパッケージ及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3476186B2 (ja) | 半導体装置の製造方法 | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| JP2002231856A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |