JP2003249620A - 半導体の接合方法およびその方法により作成された積層半導体 - Google Patents

半導体の接合方法およびその方法により作成された積層半導体

Info

Publication number
JP2003249620A
JP2003249620A JP2002046087A JP2002046087A JP2003249620A JP 2003249620 A JP2003249620 A JP 2003249620A JP 2002046087 A JP2002046087 A JP 2002046087A JP 2002046087 A JP2002046087 A JP 2002046087A JP 2003249620 A JP2003249620 A JP 2003249620A
Authority
JP
Japan
Prior art keywords
semiconductors
semiconductor
bonding
joining
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002046087A
Other languages
English (en)
Inventor
Akira Yamauchi
朗 山内
Tadatomo Suga
唯知 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2002046087A priority Critical patent/JP2003249620A/ja
Priority to PCT/JP2003/001848 priority patent/WO2003071604A1/ja
Priority to TW092103636A priority patent/TW200305233A/zh
Publication of JP2003249620A publication Critical patent/JP2003249620A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 半導体同士、とくにウエハー同士を接合する
に際し、表面被覆樹脂の望ましくない挙動の発生を防止
し、金属電極同士を確実に接合できるようにした、望ま
しくは低温にてボイドの発生なく所定の接合面全面にわ
たって確実に接合できるようにした、半導体の接合方法
およびその方法により作成された積層半導体を提供す
る。 【解決手段】 表面に電極が露出された半導体同士を接
合するに際し、少なくとも一方の半導体表面における電
極間に樹脂を充填して樹脂層を形成し、少なくとも一方
の半導体の電極を表面から突出させ、両半導体の電極同
士を接触させて加圧し、接触部で電極を押し拡げた後、
前記樹脂層の表面を他方の半導体の表面に接触させるこ
とを特徴とする半導体の接合方法、およびその方法によ
り作成された積層半導体。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体同士の接合
とその方法により作成された積層半導体に関し、とく
に、ウエハー同士の接合や、３枚以上のウエハーを順次
接合、積層していくのに好適な半導体の接合方法および
その方法により作成された積層半導体に関する。
【０００２】
【従来の技術】半導体同士の接合、たとえばウエハー同
士を接合する方法として、図１３に示すような方法が知
られている。図１３に示す方法においては、シリコン基
板１０１の表面部に電極１０２を形成し、電極間に回路
１０３を形成するとともに、基板表面の電極１０２間部
および周囲部にポリイミド等からなる樹脂層１０４を設
け、表面に露出された対応電極１０２同士および樹脂層
１０４同士を対向させてウエハー１０５同士を接合す
る。この露出電極部とそれらの間の隙間を埋めている樹
脂層１０４は、再配線層とも呼ばれている。
【０００３】このようなウエハー１０５においては、露
出電極部の先端面と、それらの間の隙間を埋めている樹
脂層１０４の表面とが、実質的に面一に形成されてい
た。このようなウエハー１０５同士の接合においては、
対応電極１０２同士を金属接合させつつ、両ウエハー１
０５間の隙間を全面にわたって封止することが望まれる
が、電極同士と樹脂層同士が同時に、あるいは、電極同
士よりも先に樹脂層同士が接触すると、電極の先端面に
樹脂が回り込む可能性がある。樹脂が回り込むと、所望
の電極同士の接合が達成されないか、接続不良を発生さ
せるおそれがある。とくに、隣接電極間が数十μｍ程度
に微細ピッチ化され、電極面積が小さい場合には、この
ような問題を生じやすい。
【０００４】また、とくに電極数が数万にも及ぶような
ＬＳＩにあっては、加圧により電極が押しつぶされてそ
の接合部が膨らむことによる体積増加も無視できず、電
極の押し込み分、樹脂の行き場が無くなり、所定の加圧
力では押し込めず、樹脂が接合できなくなったり、余分
の樹脂が外側へ押し出され接合部に歪みが生じたりする
という不都合が生じるおそれがある。
【０００５】さらに、上記のように樹脂が回り込んだ
り、樹脂の行き場が無くなったり、あるいは、接合面の
平滑性が不十分であったりする場合には、接合部に樹脂
により形成される空洞が生じやすく、この空洞が望まし
くないボイドとなって残るおそれもある。
【０００６】一方、電極接合にハンダを使用する場合に
は、約１８３℃に加熱する必要があり、加熱によりウエ
ハー自身の伸びによりその接合面の平坦性が損なわれ、
接合に影響を及ぼすおそれがあった。これに対し、たと
えば特許第２７９１４２９号公報には、エネルギー波も
しくはエネルギー粒子、とくに室温の真空中で不活性ガ
スイオンビームまたは不活性ガス高速原子ビームを照射
することによって金属接合部の表面を洗浄し活性化し、
表面活性化により低温で接合できるようにした方法が開
示されている。
【０００７】しかし、この特許第２７９１４２９号公報
に開示された方法では接合のために加圧は行っていな
い。そのため、薄膜のウエハーを積層したり、高温加熱
処理を行ったウエハーを接合する場合には、接合面の平
滑性を確保することが困難になるが、このような場合に
ウエハー同士を所定の接合面全面にわたって封止された
状態に接合することは困難となる。
【０００８】
【発明が解決しようとする課題】本発明の課題は、上記
のような従来技術における各問題点に着目し、半導体同
士、とくにウエハー同士を接合するに際し、表面被覆樹
脂の望ましくない挙動の発生を防止し、金属電極同士を
確実に接合できるようにした、望ましくは低温にてボイ
ドの発生なく所定の接合面全面にわたって確実に接合で
きるようにした、半導体の接合方法およびその方法によ
り作成された積層半導体を提供することにある。
【０００９】また、本発明の課題は、将来的に大きな需
要が見込まれる、３枚以上の複数の半導体を積層接合し
た３次元的な回路構成を有する積層半導体、とくに積層
ウエハーを、問題を生じさせることなく効率よく容易に
作成できる、半導体の接合方法およびその方法により作
成された積層半導体を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体の接合方法は、表面に電極が露
出された半導体同士を接合するに際し、少なくとも一方
の半導体表面における電極間に樹脂を充填して樹脂層を
形成し、少なくとも一方の半導体の電極を表面から突出
させ、両半導体の電極同士を接触させて加圧し、接触部
で電極を押し拡げた後、前記樹脂層の表面を他方の半導
体の表面に接触させることを特徴とする方法からなる。
すなわち、樹脂層表面よりも先に対応電極同士を接触さ
せ、電極同士の接触部で電極を押し拡げるまで十分に接
合できるようにした接合方法である。
【００１１】上記電極を突出させる方法は特に限定され
ないが、たとえば、別途メッキにより突出部をつける方
法や、上記樹脂の伸縮、膨張の性質を利用して樹脂充填
後に自然に突出させる方法、樹脂をスクリーン印刷する
ことによりスキージの圧力で電極周辺部にある樹脂を掻
き取る方法や、樹脂をドライまたはウェットエッチング
する方法などを適用できる。
【００１２】この半導体の接合方法においては、真空中
で半導体同士を接合することが好ましい。真空度として
は、１３０×１０-3Ｐａ以下にすることが好ましい。真
空中で接合することにより、両半導体間に接合時に微小
隙間が存在し、その微小隙間が加圧により押しつぶされ
る際にも、ボイドにはならないので、望ましくないボイ
ドが接合部に残ることが防止される。
【００１３】上記電極の突出については、少なくとも一
方の半導体の電極をその表面から突出させればよいが、
上記樹脂層を形成する半導体側の電極を該樹脂層の表面
よりも突出させることが好ましい。両半導体についてそ
れらの表面から電極を突出させておいてもよい。
【００１４】樹脂層を形成する半導体の電極を該樹脂層
の表面よりも突出させる場合、樹脂層の表面よりも突出
させた電極の周囲に、樹脂層の表面よりも凹んだ空隙部
を形成し、樹脂層の表面よりも突出させた電極部分の体
積と前記空隙部の容積をほぼ同じ大きさに形成すること
が好ましい。ほぼ同じ大きさとは、±５％以内程度のこ
とを言い、電極側体積が大きい方が好ましい。このよう
に形成すれば、加圧により押しつぶされ、体積が増加し
た電極同士の接合部が上記空隙部を埋めることになり、
余分の樹脂が外に押し出される状態を回避することがで
きる。また、電極同士の接合部も容易に押し拡げられ、
確実に良好な接合状態が得られる。さらに、樹脂層の半
導体における外周部を高く形成し、半導体同士を接合す
るに際し、内部を真空状態に封入した状態に仮接合した
後、高加圧力で本接合を行うようにすることもできる。
この高加圧力での本接合は、別の加圧装置により行うこ
ともできる。
【００１５】上記樹脂の充填は、印刷により、たとえば
スクリーン印刷により行うことができる。また、印刷を
真空中で行えば、真空中のボイドの巻き込み等も容易に
防ぐことが可能になる。
【００１６】本発明に係る半導体の接合方法において
は、上記半導体同士を接合するに際し、両半導体の接合
面にエネルギー波もしくはエネルギー粒子を照射して表
面を洗浄し、洗浄された接合面同士を接合するようにす
ることもできる。この場合、接合面が洗浄された半導体
同士をアライメントした後、接合することができる。ま
た、エネルギー波もしくはエネルギー粒子の照射によ
り、表面を活性化できるので、低温での接合が可能とな
るが、より確実な接合を達成するために、接合時に接合
面でたとえば１８０℃以下（従来のハンダ接合における
温度以下）の加熱を行うようにしてもよい。さらに、接
合時に両半導体の接合面間に加圧力を加えるようにし、
とくに熱処理を経て反ったウエハー等の半導体の接合面
同士を強制的に圧着させることにより、一層確実に接合
面全面にわたって接合できるようにすることもできる。
【００１７】表面洗浄に使用するエネルギー波もしくは
エネルギー粒子としては、プラズマ（大気圧プラズマを
含む。）、イオンビーム、原子ビーム、ラジカルビー
ム、レーザのいずれかを用いることができるが、中でも
取り扱い易さ、広角に広がることから、プラズマ（大気
圧プラズマを含む。）およびイオンビームを用いること
が好ましい。
【００１８】本発明に係る接合方法は、３枚以上の半導
体を順次積層し、３次元的な回路構成を備えた積層半導
体の作成に用いて好適なものである。たとえば、少なく
とも一方の半導体に貫通電極を設け、半導体を３層以上
順次接合していくことが可能である。
【００１９】より具体的な積層方法として、たとえば、
第１の半導体の電極露出面に対し、前記樹脂層を形成し
かつ貫通電極を設けた第２の半導体の電極露出面を接合
して両半導体を積層し、第２の半導体の反接合面を研磨
して前記貫通電極を露出させ、該第２の半導体の貫通電
極露出面に対し、前記樹脂層を形成しかつ貫通電極を設
けた第３の半導体の電極露出面を接合して第３の半導体
を積層し、前記第２の半導体の反接合面の研磨および第
３の半導体の電極露出面の接合を必要回数繰り返すこと
により、所定の複数枚積層していく方法とすることがで
きる。ここで、「反接合面」とは、接合したのと反対側
の面のことである。また、積層後の最下段のウエハー等
の半導体に対しても研磨により貫通電極を露出させれ
ば、ワイヤーボンディングが可能な半導体として扱うこ
とができ、さらに、その上にバンプを生成すれば、フリ
ップチップ用の半導体として扱うこともできる。
【００２０】この方法においては、第１の半導体と第２
の半導体、および第２の半導体と第３の半導体を接合す
るに際し、それぞれ、両半導体の接合面に前記同様のエ
ネルギー波もしくはエネルギー粒子を照射して表面を洗
浄し、洗浄された接合面同士を接合することができる。
たとえば、接合面が洗浄された半導体同士をアライメン
トした後、接合することができる。また、積層半導体を
作成する際にも、前記同様に、接合時に１８０℃以下の
加熱を行うことができ、接合される両半導体の接合面間
に加圧力を加えることもできる。
【００２１】また、本発明に係る半導体の接合方法にお
いては、半導体同士を接合するに際し、両半導体の接合
面にエネルギー波もしくはエネルギー粒子を照射して表
面を活性化し、表面活性化により電極を接合し、加熱し
て樹脂を硬化させるようにすることもできる。たとえば
樹脂として、加熱により一旦粘度が低下してから硬化す
る樹脂を使用し、加熱により樹脂を一旦粘度低下させた
状態で加圧して押し拡げ、続けて加熱することにより硬
化させるようにすることができる。電極の接合は、室温
〜１００℃の範囲内の温度（常温）で行うことが可能と
なる。
【００２２】すなわち、このような方法においては、電
極を露出させた半導体と半導体の再配線層とを真空中で
エネルギー波もしくはエネルギー粒子により洗浄ご常温
にて貼り合わせる。このとき、電極は熱膨張の影響を受
けずに高精度に接合される。そして、再配線層の樹脂に
加熱により一旦粘度低下してから硬化する樹脂を使用
し、貼り合わせご加熱、加圧することにより、電極が押
しつぶされると同時に樹脂の粘度が下がるので容易に樹
脂を押し拡げることが可能となり、ボイドなく樹脂層を
半導体に密着させることができる。電極は既に高精度で
接合できているので、樹脂の硬化にはたとえば２２０℃
程度で加熱してもよく、電極同士の高精度接合と樹脂層
での完全な封止双方が達成できる。この方法は、最初か
ら樹脂層に半硬化状態で粘度の低い樹脂を使用すれば、
加熱により硬化させるだけでもよい。
【００２３】上記のような本発明に係る半導体の接合方
法は、特に、半導体がウエハーである場合に好適なもの
である。ただし本発明は、ウエハーに限らず、たとえ
ば、ＩＣチップ、半導体チップ、光素子、各種半導体実
装部品、樹脂基板、ガラス基板、フィルム基板など、種
類や大きさに関係なく、半導体と呼ばれる範疇に含まれ
るすべてのものに対して適用可能である。
【００２４】本発明に係る積層半導体は、上記のような
半導体の接合方法により作成されたものからなる。とく
に、半導体がウエハーである積層半導体からなる。中で
も、半導体が３枚以上積層される、３次元的な回路構成
を有する積層半導体の製作に好適である。
【００２５】
【発明の実施の形態】以下に、本発明の望ましい実施の
形態を、図面を参照して説明する。図１は、本発明の一
実施態様に係る半導体の接合方法を示しており、とく
に、ウエハー同士を接合し、最終的に３枚以上のウエハ
ーが積層された積層ウエハーを作成する場合の接合方法
を示している。図１においては、まず、貫通電極作成工
程において、シリコンを基材とするウエハー用基板１
に、後の工程で貫通形態とされる金属電極２が設けられ
る。この電極２の作成においては、たとえば、シリコン
基板１上にマスクアライナー等によりウエハー全面が一
括露光されレジスト３が形成されて電極形成部以外がマ
スキングされ、非マスキング部４がエッチングされる
（エッチング部５）。このエッチング部５に、貫通電極
６が穴埋めされ、上記レジスト３が除去されることによ
り上記電極２が作成される。貫通電極６の穴埋めには、
たとえば、ボイドレスで穴埋めが可能な真空中での印刷
方式を用いることができる。
【００２６】次に、回路形成工程において、各電極２
間に、所定の回路７が配設される。この回路形成工程
には、従来の周知の方法を用いることができる。
【００２７】次に、再配線層形成工程において、上記
銅配線等により所定の回路７が配設されたシリコン基板
１上で、各電極２がさらに上方に延設され、また、回路
７面からの電極を引き回す配線層を形成した後、該シリ
コン基板１上で、ポリイミド等からなる樹脂が電極２間
および電極２の周囲に充填されて樹脂層８が設けられ
る。樹脂層８は、たとえばスクリーン印刷により設けら
れ、ボイド等を発生させないために真空中で印刷するこ
とが好ましい。この樹脂層８形成時には、図２にも示す
ように、互いに接合されるウエハーの少なくとも一方に
おいて、各電極２の表面が樹脂層８の表面から突出する
ように形成され（図２の例では、両ウエハーにおいて突
出されている）、本発明における再配線層９が作成され
る。
【００２８】上記再配線層形成工程により、ウエハー
同士を接合する場合の、２枚の互いに接合すべきウエハ
ー１０ａ、１０ｂが作成される。このウエハー１０ａ、
１０ｂが、接合によるウエハー積層工程に供される。
電極２を樹脂層８の表面よりも突出させるには、たとえ
ば樹脂層８のスクリーン印刷におけるスキージの圧力に
て電極２周囲の樹脂を掻き取る方法や、樹脂自身の性質
を利用して樹脂充填後に樹脂を収縮させて相対的に電極
２を突出させる方法を採用できる。また、別途メッキに
より電極２を突出させる方法も適用可能である。さら
に、ドライまたはウェットエッチングにより樹脂層をへ
こませることも可能である。
【００２９】ウエハー積層工程においては、上記ウエ
ハー１０ａ、１０ｂの接合面同士、つまり、電極２が露
出されている面同士が対向配置される。接合方法は各種
の方法が採り得るが、本実施態様においては、まず両接
合面にエネルギー波もしくはエネルギー粒子が照射され
て表面が洗浄され、両ウエハー１０ａ、１０ｂが所定の
位置関係にアライメントされた後、洗浄された両ウエハ
ー１０ａ、１０ｂの接合面同士が接合される。
【００３０】上記洗浄により、接合面を表面活性化する
ことが可能である。洗浄に使用する照射エネルギー波も
しくはエネルギー粒子には、前述の如き各種のものを使
用可能であるが、本実施態様では、照射手段１１からイ
オンビーム１２を照射することにより洗浄している。ま
た、互いに対向させた接合面を側方からイオンビーム１
２を照射することにより洗浄しているので、両接合面を
実質的に同時洗浄することが可能となっている。接合面
が洗浄されたウエハー１０ａ、１０ｂが、所定の距離に
近接されてアライメントされた後、両ウエハー１０ａ、
１０ｂが加圧接合される。
【００３１】この加圧接合時には、たとえば図２に示す
ように、各ウエハー１０ａ、１０ｂの表面（本実施態様
では前記樹脂層８の表面）から電極２が突出されている
ので、両接合面が互いに接触される際には先ず電極２同
士が確実に接触されることになる。そして、電極２の先
端面同士が接触された後、続けて加圧されることによ
り、互いに接触された電極２が、接触面（接触部）で押
し拡げられ、図３に示すように周囲に環状に膨らんだ状
態に接合される。それと同時に、樹脂層８の表面同士も
接触され、続いて加圧接合される。先に電極２同士が接
触され、加圧接合が開始されるので、電極２同士の接合
面間に樹脂が回り込むことはなく、電極２同士が確実に
所望の電気的導通状態に接合される。
【００３２】また、たとえば図４や図５に示すように、
樹脂層８の表面よりも突出させた電極２の周囲に、樹脂
層８の表面よりも凹んだ空隙部１３、１４を形成し、樹
脂層８の表面よりも突出させた電極部分２ａの体積と空
隙部１３、１４の容積をほぼ同じ大きさに形成すれば、
加圧により押しつぶされ、体積が増加した電極２同士の
接合部が上記空隙部１３を埋めることになり、余分の樹
脂が外に押し出される状態を回避することができる。ま
た、電極２同士の接合部も容易に押し拡げられ、より確
実に所望の良好な接合状態が得られる。なお、図５の空
隙部１４は樹脂層側にエッチングで形成されたものを示
している。
【００３３】たとえば薄膜のウエハー自身の平坦性を維
持しにくいウエハー同士を接合する場合や、事前の加熱
処理等により表面の平滑性が損なわれているウエハー同
士を接合する場合には、たとえば図６に示すように接合
面１５が波打ったり、微小隙間が形成されやすくなった
りするが、このような場合においても、上記接合が加圧
動作を伴って行われることにより、両ウエハー１０ａ、
１０ｂの接合面は確実に密着されて接合されるようにな
る。
【００３４】また、このような加圧接合を真空中で行え
ば、両ウエハー１０ａ、１０ｂが接触された際たとえ両
者間に微小隙間が点在するような状態になったとして
も、それら微小隙間は加圧によって押しつぶされ、その
際に押しつぶされた隙間がボイドへと発展することが防
止され、ボイドの無い接合状態が得られる。
【００３５】前述のようにエネルギー波もしくはエネル
ギー粒子が照射されて表面が洗浄されたウエハー１０
ａ、１０ｂは、表面活性化されているので、低温でも良
好に接合できる。より確実に接合したい場合には、加熱
を併用してもよい。ただし、従来のハンダ接合の場合の
ような高温加熱は不要であり、１８０℃以下の低温加熱
で十分である。また、接合面間に加える加圧力も、上述
の電極接触部を押し拡げることができる力を加えれば十
分である。
【００３６】また、エネルギー波もしくはエネルギー粒
子の照射によりウエハー１０ａ、１０ｂの表面を活性化
できるので、この表面活性化により電極を接合し、加熱
して樹脂を硬化させるようにすることもできる。この場
合、樹脂として、加熱により一旦粘度が低下してから硬
化する樹脂を使用すれば、加熱により樹脂を一旦粘度低
下させた状態で加圧して押し拡げ、続けて加熱すること
により硬化させることができる。電極の接合は、室温〜
１００℃の範囲内の温度（常温）で行うことが可能とな
る。
【００３７】また、樹脂のうねりが大きく、樹脂層が固
い場合においても、たとえば図７に示すように、ウエハ
ー１６ａ、１６ｂにおいて、樹脂層１７ａ、１７ｂのウ
エハー外周部１８ａ、１８ｂを高く形成しておき、ウエ
ハー１６ａ、１６ｂを電極１９ａ、１９ｂを当接させて
接合するに際し、内部を真空状態に保って仮接合してお
けば、後工程としての本接合工程で高加圧力で本接合を
行うことができる。高加圧力による本接合は、同じ装置
で引き続いて行ってもよいし、別途別の装置により行っ
てもよい。別途高加圧力で本接合を行う方法としては、
たとえば図８に示すように、高圧チャンバ２０ａによる
方法（図８（Ａ））、油圧プレス等のプレス手段２０ｂ
による方法（図８（Ｂ）），一対の加圧ロール２０ｃを
用いて加圧する方法（図８（Ｃ））などを適用できる。
【００３８】ウエハー積層工程で接合された２枚の積
層ウエハー１０ａ、１０ｂに対し、研磨工程で、一方
のウエハー１０ｂの反接合面側の表面（シリコン基板１
側の表面）が研磨され、貫通電極２が露出される。この
電極露出面に対し、さらに上記同様次のウエハーの再配
線層側の表面を接合して次のウエハーを積層していくこ
とができ、３枚以上のウエハーを積層する場合には、ウ
エハー積層工程に戻って、必要回数分（必要枚数
分）、前述したのと同様の積層、接合動作を繰り返せば
よい。本方式においては、半導体回路面は樹脂で覆われ
ているため、接合における洗浄のイオンによるチャージ
アップ、エッチングによる不純物の再付着などがなく、
回路面に影響を与えない。そのため、従来表面活性化接
合ができなかった微妙な取扱いを要求されるような半導
体においても、接合が可能となる。なお、積層枚数は、
３枚以上に限定されず、２枚でもよい。
【００３９】最終的に所定枚数のウエハーを積層した後
には、バンピング工程において、最下層のウエハーの
研磨面における露出電極に対し、バンプ４０等を設けて
取り出し接続端子あるいは他部品との接合端子を形成す
ることができる。図示例では、第１のウエハー１０ａ、
第２のウエハー１０ｂ、第３のウエハー１０ｃ、第４の
ウエハー１０ｄと順次接合された積層ウエハーが作成さ
れている。このように３枚以上のウエハーを積層するこ
とにより、各貫通電極を介して、全体として３次元的な
回路構成を有する積層ウエハーが完成する。
【００４０】なお、上述したように複数のウエハーを積
層していく場合には、実際には、図９に示すように、貫
通電極２ｂと貫通しない電極２ｃの両方が設けられてい
る場合が多い。また、１層目のウエハー１０ａは、図示
の如く貫通電極はなくてもよい。２層目以降には、貫通
しない電極２ｃとともに貫通電極２ｂが設けられ、貫通
電極２ｂにより、その下層側のウエハーの電極と電気的
に接合できるようにしておけばよい。３層目以降は貫通
電極のみとする場合もある。ただし、コモン電極や放熱
ポストをウエハーに直接接合する場合もある。また、積
層後に最上部の貫通電極を露出させ、その上にウエハー
よりも小さいチップレベルで複数の異種チップをＭＣＭ
（マルチチップモジュール）構造で接続することもでき
る。アプリケーション例としては、メモリーチッフ゜ ４
枚積層した上にＲＦチップ、演算処理チップ、高周波チ
ップ、通信チップ、光素子などを実装することにより、
システムＬＳＩとして１パッケージ化した半導体とな
る。最下部にバンプを形成すればフリップチップ用ＳＩ
Ｐ（システムインパッケージ）チップとなる。
【００４１】なお、上記ウエハー積層工程における、
洗浄、アライメント、加圧接合は、たとえば図１０〜図
１２に示すように、一つのチャンバ内、たとえば真空チ
ャンバ内で行うことも可能である。
【００４２】図１０は洗浄工程を示しており、図１０に
示す例においては、上ウエハー１０ａは保持手段２１に
保持され、下ウエハー１０ｂは保持手段２２に保持され
ている。本実施態様では、これら両ウエハー１０ａ、１
０ｂの接合面が前述の如く対向されて、チャンバ２３内
に配置、保持されている。チャンバ２３は、たとえば、
チャンバ２３内の真空度を１３０×１０-3Ｐａ以下にす
ることが可能な真空チャンバに構成されている。
【００４３】このチャンバ２３には、対向する両ウエハ
ー１０ａ、１０ｂ間に形成される間隙２４内に、側方か
らエネルギー波もしくはエネルギー粒子を照射して両ウ
エハー１０ａ、１０ｂの接合面を実質的に同時洗浄する
一つの照射手段２５が設けられており、本実施態様で
は、照射手段２５は、イオンビーム２６を照射する手段
からなっている。イオンビーム２６は、上記の如く、チ
ャンバ２３内の真空度を１３０×１０-3Ｐａ以下にした
状態で照射される。あるいは、さらに、アルゴンガスな
どの不活性ガス雰囲気とされた状態で照射される。
【００４４】下ウエハー１０ｂの保持手段２２は、本実
施態様では円板形状に形成されており、その周囲部に配
置された位置調整手段２７により、平面方向および回転
方向に、望ましくは上下方向についても、位置調整でき
るようになっている。また、保持手段２２は、昇降手段
２８により上下方向に移動できるようになっている。
【００４５】チャンバ２３においては、上記照射手段２
５の照射口２５ａの対向面２９が、照射エネルギー波も
しくはエネルギー粒子としてのイオンビーム２６の前記
間隙２４方向への反射を防ぐ方向に傾斜されている。本
実施態様では、この傾斜対向面２９部分に、さらに、真
空ポンプ等からなる吸引手段３０が接続されており、上
記反射やイオンビーム２６の照射によるエッチングによ
り壁面から生じた不純物の間隙２４方向への反射や飛翔
をより確実に防止でき、これら不純物の接合面への付着
を防止できるようになっている。この吸引手段３０は、
チャンバ２３内の真空度を１３０×１０-3Ｐａ以下にす
る真空吸引手段を兼ねることも可能である。
【００４６】洗浄されたウエハー１０ａ、１０ｂは、た
とえば図１１に示すように、両者の相対位置を所定の位
置精度以内に合わせるアライメント工程に供される。ア
ライメント工程においては、本実施態様ではまず、昇降
手段２８により下ウエハー１０ｂがその保持手段２２と
ともに上昇され、上ウエハー１０ａに微小な隙間をもっ
て近接される。この状態にて、両ウエハー１０ａ、１０
ｂの相対位置が、所定の精度範囲内に合わされる。アラ
イメントのために、両ウエハー１０ａ、１０ｂまたは／
およびそれらの保持手段２１、２２に付されたアライメ
ント用の認識マークが読み取られ、そのときの両者の相
対位置関係が検出される。本実施態様では、下方に位置
される赤外線光源を備えた赤外線カメラ３１により、下
側の保持手段２２を透過させて、両ウエハー１０ａ、１
０ｂから反射してくる赤外線により各認識マークが検出
されるようになっている。反射が困難な場合には、図１
１に２点鎖線で示すように、上方に赤外線光源３２を配
置し、上方から照射された赤外線を各保持手段２１、２
２、両ウエハー１０ａ、１０ｂを透過させ、透過赤外線
を介して赤外線カメラ３３により各認識マークを検出す
るようにしてもよい。積層ウエハーの場合は、新たなウ
エハーを下とした場合、赤外線反射で読み取れば、積層
ウエハーを透過することなくアライメントができ好適で
ある。
【００４７】アライメント用認識マークの読み取りに
は、赤外線に限らず、他の手段によってもよい。たとえ
ば、Ｘ線や可視光などの使用も可能である。
【００４８】図１１における３４は、環状または筒状の
ベローズを示しており、次の加圧接合工程のために、本
実施態様において上側の保持手段２１側に設けられたも
のであり、図１１に示すアライメント工程では、ベロー
ズ３４の下端と下側の保持手段２２との間は隙間をもっ
て開放されている。
【００４９】上記アライメント工程により両ウエハー１
０ａ、１０ｂの相対位置が所定の精度範囲内に合わされ
た後、たとえば図１２に示すように、加圧による接合工
程に入る。昇降手段２８により下ウエハー１０ｂがその
保持手段２２とともに上昇され、上ウエハー１０ａと下
ウエハー１０ｂの接合面同士が当接される。その後、ベ
ローズ３４も下降され、ベローズ３４の下端またはそこ
に設けられた圧着部材が保持手段２２の上面に圧着され
ることにより、上下の保持手段２１、２２間の空間３５
がシールされた状態で閉じられる。このとき、保持手段
２１、２２間の空間３５と、それ以外のチャンバ２３内
空間３６とは、ともに所定の真空状態（たとえば、前述
の真空度１３０×１０-3Ｐａ以下の状態）にある。
【００５０】この状態にて、チャンバ２３に設けられた
加圧ポート３７から空気あるいは所定のガスが供給さ
れ、空間３６内の圧力が高められる。空間３５、３６内
の圧力差により、当接されている両ウエハー１０ａ、１
０ｂの接合面間に所定の加圧力が加えられることにな
り、両者が加圧接合される。
【００５１】この接合においては、両接合面は前述のエ
ネルギー波もしくはエネルギー粒子照射による同時洗浄
により、表面が洗浄され、活性化された状態に保たれて
いるから、実質的に加熱なしでも強固な接合状態を得る
ことが可能になる。また、両接合面は洗浄により清浄な
状態に保たれており、かつ、チャンバ２３の照射口２５
ａの対向面２９の傾斜によりエッチングにより生じた不
純物の接合部への反射も防止されているから、接合部に
不純物が混入することも防止され、不純物のない優れた
接合状態が得られる。また、接合は空間３５内の真空状
態中で行われるので、接合部にボイドなどが生じたり残
存したりするおそれも実質的に除去される。
【００５２】さらに、接合に際して加圧動作が加えら
れ、また、保持手段２２との位置調整手段２７は離合可
能で、ウエハー接合面にならって加圧が加えられるの
で、接合面に平滑でない部分があったとしても、適当な
圧力が加えられることにより、接合面同士が所定の面積
全面にわたって確実に密着されることになり、所望の良
好な接合状態が得られることになる。とくに薄膜状のウ
エハーの場合には、薄膜を積層していったり、高温加熱
処理を行ったりすると、ウエハー表面が平滑でなくなる
状態が生じることもあるが、このような場合にあって
も、加圧により所望の良好な接合状態が得られることに
なる。また、加熱を行う場合は、ウエハー保持手段にヒ
ータを埋め込むことにより加熱を併用することができ
る。
【００５３】接合完了後には、チャンバ２３内の空間３
５、３６における内圧を大気圧に戻し、チャンバ２３内
から接合物を取り出せばよい。また、３枚以上のウエハ
ーを順次積層していく場合には、先に接合したウエハー
の積層体に、次のウエハーを順次積層、接合しておけば
よい。
【００５４】これら一連の実装工程、とくに洗浄、アラ
イメント、加圧接合工程は、一つのチャンバ内で行うこ
とが可能であり、これによって、実装装置全体を小型
に、かつ、安価に構成することが可能になる。
【００５５】
【発明の効果】以上説明したように、本発明に係る半導
体の接合方法によれば、接合に際して先に電極同士を確
実に当接させることができ、電極同士の確実な接合を達
成することができる。また、樹脂を電極間にボイドを発
生させることなく確実に充填することも可能になる。そ
の結果、とくにウエハー同士の所望の接合状態が確実に
得られる。
【００５６】また、この方法により接合された積層ウエ
ハー、とくに３枚以上のウエハーを積層した積層ウエハ
ーにあっては、３次元的な回路構成を有する積層半導体
とすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係る半導体の接合方法を
含むウエハー積層工程の概略フロー図である。
【図２】図１の工程における電極突出状態の一例を示す
対向ウエハーの部分断面図である。
【図３】図２のウエハー同士が接合された状態の電極周
りの断面図である。
【図４】電極突出状態形成の別の例を示すウエハーの電
極周りの断面図である。
【図５】電極突出状態形成のさらに別の例を示すウエハ
ーの電極周りの断面図である。
【図６】接合面が平滑でないウエハー同士が接合された
状態の一例を示す概略構成図である。
【図７】樹脂層外周部を高く形成した場合の仮接合例を
示す概略構成図である。
【図８】仮接合後の本接合の例を示す概略構成図であ
る。
【図９】ウエハー積層の様子を示す拡大概略断面図であ
る。
【図１０】一つのチャンバ内でウエハーの接合面を洗浄
する例を示す概略構成図である。
【図１１】図１０のチャンバ内で続いてウエハー同士を
アライメントする例を示す概略構成図である。
【図１２】図１１ののチャンバ内で続いてウエハー同士
を接合する例を示す概略構成図である。
【図１３】ウエハー同士を接合する従来例を示す概略構
成図である。
【符号の説明】
１ ウエハー用基板 ２ 電極 ２ａ 樹脂層の表面よりも突出させた電極部分 ２ｂ 貫通電極 ２ｃ 貫通しない電極 ３ レジスト ４ 非マスキング部 ５ エッチング部 ６ 貫通電極 ７ 回路（銅配線） ８ 樹脂層 ９ 再配線層 １０ａ、１０ｂ ウエハー １１ 照射手段 １２ イオンビーム １３、１４ 空隙部 １５ 接合面 １６ａ、１６ｂ ウエハー １７ａ、１７ｂ 樹脂層 １８ａ、１８ｂ 樹脂層のウエハー外周部 １９ａ、１９ｂ 電極 ２０ａ 高圧チャンバ ２０ｂ プレス手段 ２０ｃ 加圧ロール ２１、２２ 保持手段 ２３ チャンバ ２４ 間隙 ２５ 照射手段 ２５ａ 照射口 ２６ イオンビーム ２７ 位置調整手段 ２８ 昇降手段 ２９ 照射口の対向面 ３０ 吸引手段 ３１、３３ 赤外線カメラ ３２ 赤外線光源 ３４ ベローズ ３５、３６ 空間 ３７ 加圧ポート ４０ バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須賀 唯知 東京都目黒区駒場２−２−２−207

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 表面に電極が露出された半導体同士を接
    合するに際し、少なくとも一方の半導体表面における電
    極間に樹脂を充填して樹脂層を形成し、少なくとも一方
    の半導体の電極を表面から突出させ、両半導体の電極同
    士を接触させて加圧し、接触部で電極を押し拡げた後、
    前記樹脂層の表面を他方の半導体の表面に接触させるこ
    とを特徴とする、半導体の接合方法。
  2. 【請求項２】 真空中で半導体同士を接合する、請求項
    １の半導体の接合方法。
  3. 【請求項３】 樹脂層を形成する半導体の電極を該樹脂
    層の表面よりも突出させる、請求項１または２の半導体
    の接合方法。
  4. 【請求項４】 樹脂層の表面よりも突出させた電極の周
    囲に、樹脂層の表面よりも凹んだ空隙部を形成し、樹脂
    層の表面よりも突出させた電極部分の体積と前記空隙部
    の容積をほぼ同じ大きさに形成する、請求項３の半導体
    の接合方法。
  5. 【請求項５】 樹脂層の半導体における外周部を高く形
    成し、半導体同士を接合するに際し、内部を真空状態に
    封入した状態に仮接合した後、高加圧力で本接合を行
    う、請求項１ないし４のいずれかに記載の半導体の接合
    方法。
  6. 【請求項６】 前記高加圧力での本接合を、別の加圧装
    置により行う、請求項５の半導体の接合方法。
  7. 【請求項７】 前記樹脂の充填を印刷により行う、請求
    項１ないし６のいずれかに記載の半導体の接合方法。
  8. 【請求項８】 前記印刷を真空中で行う、請求項７の半
    導体の接合方法。
  9. 【請求項９】 前記半導体同士を接合するに際し、両半
    導体の接合面にエネルギー波もしくはエネルギー粒子を
    照射して表面を洗浄し、洗浄された接合面同士を接合す
    る、請求項１ないし８のいずれかに記載の半導体の接合
    方法。
  10. 【請求項１０】 接合面が洗浄された半導体同士をアラ
    イメントした後、接合する、請求項９の半導体の接合方
    法。
  11. 【請求項１１】 接合時に接合面で１８０℃以下の加熱
    を行う、請求項９または１０の半導体の接合方法。
  12. 【請求項１２】 接合時に両半導体の接合面間に加圧力
    を加える、請求項９ないし１１のいずれかに記載の半導
    体の接合方法。
  13. 【請求項１３】 少なくとも一方の半導体に貫通電極を
    設け、半導体を３層以上順次接合する、請求項１ないし
    １２のいずれかに記載の半導体の接合方法。
  14. 【請求項１４】 第１の半導体の電極露出面に対し、前
    記樹脂層を形成しかつ貫通電極を設けた第２の半導体の
    電極露出面を接合して両半導体を積層し、第２の半導体
    の反接合面を研磨して前記貫通電極を露出させ、該第２
    の半導体の貫通電極露出面に対し、前記樹脂層を形成し
    かつ貫通電極を設けた第３の半導体の電極露出面を接合
    して第３の半導体を積層し、前記第２の半導体の反接合
    面の研磨および第３の半導体の電極露出面の接合を必要
    回数繰り返す、請求項１ないし１３のいずれかに記載の
    半導体の接合方法。
  15. 【請求項１５】 第１の半導体と第２の半導体、および
    第２の半導体と第３の半導体を接合するに際し、それぞ
    れ、両半導体の接合面にエネルギー波もしくはエネルギ
    ー粒子を照射して表面を洗浄し、洗浄された接合面同士
    を接合する、請求項１４の半導体の接合方法。
  16. 【請求項１６】 接合面が洗浄された半導体同士をアラ
    イメントした後、接合する、請求項１５の半導体の接合
    方法。
  17. 【請求項１７】 接合時に接合面で１８０℃以下の加熱
    を行う、請求項１５または１６の半導体の接合方法。
  18. 【請求項１８】 接合時に両半導体の接合面間に加圧力
    を加える、請求項１５ないし１７のいずれかに記載の半
    導体の接合方法。
  19. 【請求項１９】 前記半導体同士を接合するに際し、両
    半導体の接合面にエネルギー波もしくはエネルギー粒子
    を照射して表面を活性化し、表面活性化により電極を接
    合し、加熱して樹脂を硬化させる、請求項１ないし１８
    のいずれかに記載の半導体の接合方法。
  20. 【請求項２０】 樹脂として、加熱により一旦粘度が低
    下してから硬化する樹脂を使用し、加熱により樹脂を一
    旦粘度低下させた状態で加圧して押し拡げ、続けて加熱
    することにより硬化させる、請求項１９の半導体の接合
    方法。
  21. 【請求項２１】 電極の接合を、室温〜１００℃の範囲
    内の温度で行う、請求項１９または２０の半導体の接合
    方法。
  22. 【請求項２２】 半導体がウエハーである、請求項１な
    いし２１のいずれかに記載の半導体の接合方法。
  23. 【請求項２３】 請求項１ないし２２のいずれかに記載
    の半導体の接合方法により作成された積層半導体。
  24. 【請求項２４】 半導体がウエハーである、請求項２３
    の積層半導体。
  25. 【請求項２５】 半導体が３枚以上積層されている、請
    求項２３または２４の積層半導体。
JP2002046087A 2002-02-22 2002-02-22 半導体の接合方法およびその方法により作成された積層半導体 Pending JP2003249620A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002046087A JP2003249620A (ja) 2002-02-22 2002-02-22 半導体の接合方法およびその方法により作成された積層半導体
PCT/JP2003/001848 WO2003071604A1 (fr) 2002-02-22 2003-02-20 Procede de liaison de semi-conducteurs et semi-conducteur multicouches ainsi fabrique
TW092103636A TW200305233A (en) 2002-02-22 2003-02-21 Semiconductor bonding method and multilayer semiconductor produced by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002046087A JP2003249620A (ja) 2002-02-22 2002-02-22 半導体の接合方法およびその方法により作成された積層半導体

Publications (1)

Publication Number Publication Date
JP2003249620A true JP2003249620A (ja) 2003-09-05

Family

ID=27750616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046087A Pending JP2003249620A (ja) 2002-02-22 2002-02-22 半導体の接合方法およびその方法により作成された積層半導体

Country Status (3)

Country Link
JP (1) JP2003249620A (ja)
TW (1) TW200305233A (ja)
WO (1) WO2003071604A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008506270A (ja) * 2004-07-15 2008-02-28 パック テック−パッケージング テクノロジーズ ゲーエムベーハー ２つのウエハの相互接触のための方法および装置
JP2008078419A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 接合用基板と基板の接合方法と半導体装置
JP2009010312A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スタックパッケージ及びその製造方法
JP2009049051A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
KR100986175B1 (ko) * 2008-05-29 2010-10-07 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조 방법
JP2011243905A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
CN102299065A (zh) * 2010-05-21 2011-12-28 株式会社迪思科 晶片的加工方法
JP2012038951A (ja) * 2010-08-09 2012-02-23 Mitsubishi Electric Corp 半導体装置、半導体回路基板および半導体回路基板の製造方法
US8389386B2 (en) 2010-04-20 2013-03-05 Disco Corporation Stacked wafer manufacturing method
KR20130126500A (ko) 2012-05-11 2013-11-20 가부시기가이샤 디스코 세정 장치
TWI557790B (zh) * 2011-08-01 2016-11-11 Disco Corp Wafer processing method
US11127711B2 (en) 2019-09-10 2021-09-21 Kioxia Corporation Semiconductor device
DE102011078726B4 (de) 2010-07-14 2022-06-23 Disco Corporation Bearbeitungsverfahren für einen Wafer
KR20230046209A (ko) 2021-09-29 2023-04-05 가부시기가이샤 디스코 적층 디바이스 칩의 제조 방법
KR20230115897A (ko) 2022-01-27 2023-08-03 가부시기가이샤 디스코 웨이퍼의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355034C (zh) * 2004-11-08 2007-12-12 北京邮电大学 晶片键合表面处理剂及晶片键合方法
US11715723B2 (en) 2021-02-26 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer on wafer bonding structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198620A (ja) * 1992-01-20 1993-08-06 Mitsubishi Electric Corp 半導体ボンディング装置
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP2000349230A (ja) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法
JP3715861B2 (ja) * 2000-03-21 2005-11-16 ローム株式会社 半導体装置の組立方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
KR101211218B1 (ko) * 2004-07-15 2012-12-18 파크 테크-파카징 테크놀로지이스 게엠베하 2 개의 웨이퍼의 상호 콘택을 위한 방법 및 디바이스
US7882997B2 (en) 2004-07-15 2011-02-08 Pac Tech-Packaging Technologies Gmbh Method and device for mutual contacting of two wafers
JP2008506270A (ja) * 2004-07-15 2008-02-28 パック テック−パッケージング テクノロジーズ ゲーエムベーハー ２つのウエハの相互接触のための方法および装置
JP2008078419A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 接合用基板と基板の接合方法と半導体装置
JP2009010312A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スタックパッケージ及びその製造方法
US7618847B2 (en) 2007-08-14 2009-11-17 Elpida Memory, Inc. Bonding method of semiconductor and laminated structure fabricated thereby
JP2009049051A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
US8278143B2 (en) 2007-11-28 2012-10-02 Renesas Electronics Corporation Manufacturing method for electronic devices
KR100986175B1 (ko) * 2008-05-29 2010-10-07 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조 방법
US8389386B2 (en) 2010-04-20 2013-03-05 Disco Corporation Stacked wafer manufacturing method
JP2011243905A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
CN102299065A (zh) * 2010-05-21 2011-12-28 株式会社迪思科 晶片的加工方法
US8329558B2 (en) 2010-05-21 2012-12-11 Disco Corporation Wafer processing method
DE102011078726B4 (de) 2010-07-14 2022-06-23 Disco Corporation Bearbeitungsverfahren für einen Wafer
JP2012038951A (ja) * 2010-08-09 2012-02-23 Mitsubishi Electric Corp 半導体装置、半導体回路基板および半導体回路基板の製造方法
CN102376664A (zh) * 2010-08-09 2012-03-14 三菱电机株式会社 半导体装置、半导体电路基板以及半导体电路基板的制造方法
TWI557790B (zh) * 2011-08-01 2016-11-11 Disco Corp Wafer processing method
KR20130126500A (ko) 2012-05-11 2013-11-20 가부시기가이샤 디스코 세정 장치
US11127711B2 (en) 2019-09-10 2021-09-21 Kioxia Corporation Semiconductor device
KR20230046209A (ko) 2021-09-29 2023-04-05 가부시기가이샤 디스코 적층 디바이스 칩의 제조 방법
KR20230115897A (ko) 2022-01-27 2023-08-03 가부시기가이샤 디스코 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
WO2003071604A1 (fr) 2003-08-28
TW200305233A (en) 2003-10-16

Similar Documents

Publication Publication Date Title
JP2003249620A (ja) 半導体の接合方法およびその方法により作成された積層半導体
JP6383449B2 (ja) 電子部品実装方法および電子部品実装システム
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
TWI575621B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
JP2004247706A (ja) 電子部品実装構造及びその製造方法
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
AU2003253425A1 (en) Semiconductor device and method of manufacturing the same
JP2000208698A (ja) 半導体装置
WO2007063954A1 (ja) 回路装置および回路装置の製造方法
JP3967263B2 (ja) 半導体装置及び表示装置
JP2001168265A (ja) 電子デバイス集合体と電子デバイスの接続方法
JP2008130704A (ja) 半導体装置の製造方法
WO2004064142A1 (ja) 半導体装置及びその製造方法
KR20020044093A (ko) 반도체칩의 적층실장방법
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JPH1022334A (ja) 半導体装置
JP2002359350A (ja) 積層回路モジュールの製造方法
CN114171402A (zh) 扇出式堆叠芯片的封装方法及封装结构
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP3651362B2 (ja) 半導体装置の製造方法
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
JP2002222901A (ja) 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置
JP2021197431A (ja) 半導体装置の製造方法