CN111128749A - 使用可光刻键合材料的晶圆级封装方法 - Google Patents

使用可光刻键合材料的晶圆级封装方法 Download PDF

Info

Publication number
CN111128749A
CN111128749A CN201811283751.3A CN201811283751A CN111128749A CN 111128749 A CN111128749 A CN 111128749A CN 201811283751 A CN201811283751 A CN 201811283751A CN 111128749 A CN111128749 A CN 111128749A
Authority
CN
China
Prior art keywords
substrate
chip
bonding
chips
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811283751.3A
Other languages
English (en)
Inventor
石虎
刘孟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201811283751.3A priority Critical patent/CN111128749A/zh
Priority to PCT/CN2018/116848 priority patent/WO2020087594A1/zh
Priority to US16/236,564 priority patent/US10755979B2/en
Publication of CN111128749A publication Critical patent/CN111128749A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种使用可光刻键合材料的晶圆级封装方法，包括：提供基板和多个第一芯片；在基板或第一芯片上形成可光刻键合层；利用光刻工艺图形化键合层，在键合层内形成第一通孔；通过键合层，预键合第一芯片至基板，第一芯片与第一通孔与相对应；提供封装材料，采用热压合工艺使基板和多个第一芯片通过键合层实现键合，并使封装材料填充于多个第一芯片之间且覆盖多个第一芯片和基板；在热压合工艺后，刻蚀基板背向第一芯片的面，在基板内形成贯穿基板且与第一通孔相贯通的第二通孔，第二通孔和第一通孔用于构成第一导电通孔；在第一导电通孔内形成与第一芯片电连接的第一导电柱。本发明在提高封装效率的同时，提高封装结构的良率和可靠性。

Description

使用可光刻键合材料的晶圆级封装方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种使用可光刻键合材料的晶圆级封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路封装技术的要求相应也不断提高。其中，系统级封装(System in Package，SIP)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成。相比于系统级芯片(System on Chip，SOC)，系统级封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统，是一种较为普遍的封装技术。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level System in Package，WLPSIP)和面板级系统封装(Panel Level System in Package，PLSIP)，与传统的系统级封装相比，晶圆级系统封装和面板级系统封装是在晶圆(Wafer)或面板上完成封装制程，具有大幅度减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可显著降低工作量与设备的需求。
发明内容
本发明实施例解决的问题是提供一种使用可光刻键合材料的晶圆级封装方法，在提高封装效率的同时，提高封装结构的良率和可靠性。
为解决上述问题，本发明实施例提供一种使用可光刻键合材料的晶圆级封装方法，包括：提供基板和多个第一芯片；在所述基板或所述第一芯片上形成可光刻键合层；利用光刻工艺，图形化所述可光刻键合层，在所述可光刻键合层内形成第一通孔；通过所述可光刻键合层，预键合所述第一芯片至所述基板，所述第一芯片与所述第一通孔与相对应；提供封装材料，采用热压合工艺，使所述基板和所述多个第一芯片通过所述键合层实现键合，并使所述封装材料填充于所述多个第一芯片之间且覆盖所述多个第一芯片和基板；在所述热压合工艺后，刻蚀所述基板背向所述第一芯片的表面，在所述基板内形成贯穿所述基板且与所述第一通孔相贯通的第二通孔，所述第二通孔和所述第一通孔用于构成第一导电通孔；在所述第一导电通孔内形成与所述第一芯片电连接的第一导电柱。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例通过光刻工艺在键合层内形成第一通孔，再刻蚀基板以形成第二通孔的方案，避免所述键合层出现横向刻蚀严重的问题，从而避免出现所述第一通孔开口尺寸大于所述第二通孔开口尺寸的问题，且通过光刻的方式提高所述通孔的开口尺寸精度；相应的，后续在第一导电通孔内形成与第一芯片电连接的第一导电柱时，有利于降低所述第一导电柱在所述第一通孔内的形成难度，且能提高所述第一导电柱在所述第一通孔内的形成质量，从而改善所述第一导电柱的电性连接性能，进而优化封装结构的良率和可靠性；而且，所述基板和所述第一芯片通过设置于二者之间的键合层实现预键合后，采用热压合工艺同步实现了所述基板和第一芯片的键合以及封装材料层对第一芯片和基板的封装，在保障所述基板和第一芯片之间具有较高键合强度的同时，相应缩短了封装工艺的加工周期，从而提高了封装效率和生产产能。
附图说明
图1至图2是一种封装方法中各步骤对应的结构示意图；
图3至图14是本发明使用可光刻键合材料的晶圆级封装方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前封装方法所形成封装结构的良率和可靠性仍有待提高。现结合一种封装方法分析封装结构的良率和可靠性有待提高的原因。
参考图1和图2，示出了一种封装方法中各步骤对应的结构示意图。
参考图1，提供器件晶圆10，包括集成有多个第一芯片11的晶圆正面12以及与晶圆正面12相背的晶圆背面13，所述晶圆正面12上形成有键合层20；提供第二芯片31，所述第二芯片31中形成有焊盘32，露出所述焊盘32的第二芯片31表面为芯片正面33，与所述芯片正面33相背的为芯片背面34。
继续参考图1，通过键合层20实现所述器件晶圆10和第二芯片31的键合；在键合步骤后，在所述第二芯片31露出的键合层20上形成封装层40，所述封装层40覆盖所述第二芯片31。
参考图2，形成封装层40后，采用硅通孔(Through-Silicon Via，TSV)工艺，依次刻蚀所述晶圆背面13和键合层20，在所述器件晶圆10内形成第一通孔15，在所述键合层20内形成与所述第一通孔15相贯通且露出所述焊盘32的第二通孔25，所述第二通孔25和第一通孔15构成导电通孔(未标示)。
晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺，所述键合层20通常为有机材料，用于实现所述第二芯片31和所述器件晶圆10之间的物理连接，并通过硅通孔工艺和电镀技术实现器件之间的电性连接。
硅通孔工艺通常为反应离子干法刻蚀(Reactive Ion Etching，RIE)工艺，所述第二通孔25的开口尺寸L2(如图2所示)和形貌主要根据第一通孔15的形貌和刻蚀制程而定。在反应离子干法刻蚀过程中会生成不和刻蚀气体反应的聚合物(Polymer)副产物，所述副产物容易附着于开口侧壁以阻止横向刻蚀，但是，由于所述键合层20为有机材料，所述刻蚀气体主要为O2，且刻蚀过程中所生成的副产物大部分为气体，因此在刻蚀所述键合层20的过程中，所述第二通孔25的侧壁难以得到保护，横向刻蚀相应较为严重；所以，形成所述第二通孔25后，容易出现所述第一通孔15的开口尺寸L1(如图2所示)小于所述第二通孔25的开口尺寸L2的问题。而且当所述键合层20的厚度较大时，所述第二通孔25出现开口尺寸L2变大的问题更为严重。
为了实现电性连接，后续还需通过电镀技术在导电通孔内形成导电柱，由于第一通孔15的开口尺寸L1小于第二通孔25的开口尺寸L2，因此器件晶圆10、第二通孔25侧壁和封装层40容易围成凹槽(如图2中虚线圈所示)，所述导电柱的材料难以较好地填充于所述凹槽中，甚至无法填充于所述凹槽中，从而降低所述导电柱的电性连接性能，进而导致封装结构的良率和可靠性下降。
此外，目前封装工艺是将第二芯片31一颗一颗地键合至器件晶圆10或其他基板上，由于第二芯片31的数量庞大，为了缩短封装工艺的加工周期，要求键合时间较短，而较短的键合时间相应又会降低第二芯片31与器件晶圆10的键合强度，从而导致封装结构的良率和可靠性下降。
为了解决所述技术问题，本发明实施例通过光刻工艺在键合层内形成第一通孔，再刻蚀基板以形成第二通孔，以免出现所述第一通孔开口尺寸大于所述第二通孔开口尺寸的问题，且通过光刻的方式提高所述通孔的开口尺寸精度；相应的，后续在第一导电通孔内形成与第一芯片电连接的第一导电柱时，有利于降低所述第一导电柱在第一通孔内的形成难度、提高所述第一导电柱在所述第一通孔内的形成质量，从而改善所述第一导电柱的电性连接性能，进而优化封装结构的良率和可靠性；而且，所述基板和第一芯片通过设置于二者之间的键合层实现预键合后，采用热压合工艺同步实现了所述基板和第一芯片的键合以及封装材料层对第一芯片和基板的封装，在保障所述基板和第一芯片之间具有较高键合强度的同时，缩短了封装工艺的加工周期，从而提高封装效率和生产产能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图14是本发明使用可光刻键合材料的晶圆级封装方法一实施例中各步骤对应的结构示意图。
结合参考图3至图4，提供基板300(如图3所示)和多个第一芯片110(如图4所示)。
所述封装方法用于实现晶圆级系统封装或面板级系统封装。
当所述封装方法用于实现晶圆级系统封装时，所述基板300为器件晶圆(CMOSWafer)或载体晶圆(Carrier Wafer)，所述载体晶圆可以为玻璃或硅质基体。具体地，所述载体晶圆可以为半导体衬底(例如硅衬底)晶圆、有机玻璃晶圆、无机玻璃晶圆、氧化物晶体晶圆、陶瓷晶圆、金属晶圆或无机氧化物晶圆。
当所述封装方法用于实现面板级系统封装时，所述基板300为面板(Panel)。所述面板的形状为正方形、长方形或其它任意所需形状，所述面板的尺寸通常较大，在一块面板上能够实现更多芯片的封装，有利于降低封装成本，具有规模经济效益。具体地，所述面板可以为印刷线路板(Printed Wire Board，PWB)、印刷电路板(Printed Circuit Board，PCB)、双层印制板、多层印制板、柔性电路板或其他类型。
本实施例中，所述封装方法用于实现晶圆级系统封装，且根据实际工艺需求，所述基板300为器件晶圆。具体地，定义所述基板300为第二器件晶圆。
所述第二器件晶圆为完成器件制作的晶圆，采用集成电路制作技术所制成。因此，所述第二器件晶圆中集成有多个第二芯片310，所述第二芯片310中形成有第一焊盘315，所述第一焊盘315用于实现所述第二芯片310与其他电路之间的电性连接。具体地，所述第一焊盘315为引线焊盘(Bond Pad)。
本实施例中，露出所述第一焊盘315的第二器件晶圆表面为晶圆正面301，与所述晶圆正面301相背的第二器件晶圆表面为晶圆背面302；其中，所述晶圆背面302指的是第二器件晶圆中远离第一焊盘315一侧的衬底底面。。
所述基板300具有第一待键合面(未标示)，用于与第一芯片110实现键合。
本实施例中，根据工艺需求，所述第一待键合面为所述晶圆正面301。在另一些实施例中，所述第一待键合面还可以为晶圆背面。在其他实施例中，当所述基板为其他类型的基体时，所述第一待键合面还可以为所述基板的任意一面，例如：所述第一待键合面可以为玻璃或其他硅质基体的正面或背面。
所述多个第一芯片110的功能类型至少为一种。具体地，所述第一芯片110可以为存储芯片、通讯芯片、处理芯片、闪存芯片或逻辑芯片。在其他实施例中，所述第一芯片还可以是其他功能芯片。
本实施例中，所述晶圆级系统封装用于将多个不同功能的第一芯片110组合到一个封装结构中，因此所述多个第一芯片110的功能类型为多种，所述第一芯片110通过对不同功能类型的多个器件晶圆进行切割所获得。在其他实施例中，根据实际工艺需求，所述多个第一芯片的功能类型还可以相同。
所述第一芯片110也采用集成电路制作技术所制成，因此，所述第一芯片110中形成有第二焊盘115，用于实现所述第一芯片110与其他电路之间的电性连接。具体地，所述第二焊盘115为引线焊盘，。
本实施例中，露出所述第二焊盘115的第一芯片110表面为芯片正面101，与所述芯片正面101相背的第一芯片110表面为芯片背面102。其中，所述芯片背面102指的是所述第一芯片110中远离所述第二焊盘115一侧的衬底底面。
本实施例中，所述第一芯片110具有第二待键合面(未标示)，用于与基板300实现键合。
本实施例中，根据工艺需求，后续所述第一芯片110以芯片正面朝下(face down)的方式键合于所述基板300，因此所述芯片正面101为所述第二待键合面。通过使所述芯片正面101作为所述第二待键合面，能够避免后续采用硅通孔工艺刻蚀所述第一芯片110，从而有利于降低工艺成本和制程复杂度。在其他实施例中，当所述第一芯片以芯片正面朝上(face up)的方式键合于所述基板时，则所述芯片背面为所述第一芯片的第二待键合面。
需要说明的是，为了便于图示，图4中仅示意出了两个第一芯片110。
本实施例中，提供所述多个第一芯片110的步骤中，所述多个第一芯片110集成在第一器件晶圆100中。如图4所示，以获得多个相同功能类型的第一芯片110为例，提供所述多个第一芯片110的步骤包括：提供第一器件晶圆100，所述第一器件晶圆100包括器件区100a以及环绕所述器件区100a的切割道区100b，所述器件区100a的第一器件晶圆100中集成有所述多个第一芯片110。
相应的，当所述晶圆级系统封装用于将多个不同功能的第一芯片110组合到一个封装结构中时，提供多个第一芯片110的步骤中，需提供不同功能类型的多个第一器件晶圆100。
在其他实施例中，提供所述多个第一芯片的步骤中，所述多个第一芯片也可以彼此分立。
所述封装方法还包括：在所述基板300或所述第一芯片上110形成可光刻键合层200(如图4所示)。
所述键合层200用于实现所述第一芯片110和基板300之间的物理连接。
与粘结层相比，键合层200具有更高的粘结强度，具有良好的耐化学性、耐酸碱性和耐高温性等特性，而且采用所述键合层200后，键合工艺对剪切力的要求降低，有利于在较短的工艺时间内实现所述第一芯片110和基板300的键合。此外，所述键合层200具有可光刻性，可利用光刻工艺实现图形化，以免采用额外的刻蚀工艺，这不仅有利于简化图形化的工艺步骤、提高封装效率和生产产能，且还能够减小对所述键合层200粘结强度的影响，有利于提高所述键合层200的物理连接性能。
本实施例中，所述键合层200的材料为可光刻的干膜(Dry film)。其中，干膜是一种用于半导体芯片封装或印刷电路板制造时所采用的具有粘结力的光致抗蚀膜，干膜的制造是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在所述干膜内形成图形。在其他实施例中，所述键合层的材料还可以为可光刻的聚酰亚胺(Polyimide)、可光刻的聚苯并恶唑(PBO)或可光刻的苯并环丁烯(BCB)。
如图4所示，本实施例中，在所述第一芯片110的第二待键合面(未标示)上形成所述键合层200。后续所述第一芯片110和述基板300通过所述键合层200实现完全键合后，所述键合层200仅位于所述第一芯片110和基板300之间，相应的，后续在所述基板300的第一待键合面上形成覆盖所述多个第一芯片110的封装层时，所述封装层能够完全包覆所述键合层200，由于与键合层200相比，封装层的吸水率和化学稳定性较好，因此有利于提高封装结构的良率和可靠性；而且，所述键合层200的材料与所述第一芯片110、基板300以及后续所形成封装层的材料的热膨胀系数差别较大，键合层键合层200的材料过多容易引起因热膨胀系数不匹配而产生的不良问题(例如：翘曲度问题)，因此通过在所述第二待键合面上形成所述键合层200，相应减少了键合层200的材料，从而有利于改善热膨胀系数不匹配的问题。
具体地，由于所述第一芯片110的芯片正面101为所述第二待键合面，因此所述键合层200形成于所述芯片正面101上。
本实施例中，所述第一芯片110集成于所述第一器件晶圆100中，因此，在所述第二待键合面对应的第一器件晶圆100表面形成所述键合层200。通过在所述第一器件晶圆100上形成所述键合层200的方式，有利于降低形成所述键合层200的工艺难度、简化形成所述键合层200的工艺步骤，还有利于提高封装效率和生产产能，此外，还有利于提高后续图形化所述键合层200的工艺可操作性。
本实施例中，采用贴附工艺(即lamination工艺)，在所述第一器件晶圆100表面形成所述键合层200。通过采用贴附工艺，使得所述键合层200能够无气泡地贴附在所述第一器件晶圆100表面，从而提高所述键合层200和所述第一芯片110之间的键合强度。
需要说明的是，在其他实施例中，也可以在所述基板的第一待键合面上形成所述键合层。
参考图5，利用光刻工艺，图形化所述可光刻键合层200，在所述可光刻键合层200内形成第一通孔215。
为了实现所述第一芯片110和其他电路之间的电性连接，后续还需在所述键合层200内形成与第一芯片110电连接的导电柱，所述第一通孔215用于为导电柱的形成提供空间位置。本实施例中，所述第一通孔215露出第二焊盘115。
为了实现后续封装结构的正常使用功能，所述第一通孔215与第一芯片110相对应。
本实施例中，所述第一通孔215与第二焊盘115相对应。其中，所述第一通孔215与第二焊盘115相对应指的是：一个第一通孔215仅露出一个第二焊盘115，且所述第一通孔215与第二焊盘115具有预设相对位置关系。
本实施例中，利用光刻工艺图形化所述键合层200。通过光刻工艺，有利于提高所述开口尺寸L3的精度；而且图形化后的键合层200仍具有粘结力，使得所述键合层200仍能够实现所述第一芯片110和所述基板300之间的键合。
具体地，利用光刻工艺图形化所述键合层200的步骤包括：对所述键合层200进行曝光处理；在曝光处理后，对所述键合层200进行曝光后烘烤(post exposure bake，PEB)处理；在曝光后烘烤处理后，对所述键合层200进行显影处理，去除部分区域的键合层200，在所述键合层200内形成第一通孔215。
通过曝光处理，将光罩上的图形转移至所述键合层200中。其中，当光线经过光罩到达所述键合层200后，受曝光处理影响的键合层200中的光敏物质发生反应分解，从而达到图形转移的目的。
本实施例中，所述键合层200为负光敏材料。其中，负光敏材料指的是：曝光区域的键合层200在显影处理中被保留，未曝光区域的键合层200在显影处理中被去除。
在所述曝光处理的步骤中，曝光能量不宜过小，也不宜过大。如果曝光能量过小，则容易出现曝光不足的问题，在后续显影处理的过程中，不仅所述第一通孔215对应位置的键合层200被去除，其他区域的键合层200受损耗的概率较高，相应会影响所述第一通孔215的形成；如果曝光能量过大，则容易出现曝光过度的问题，从而容易降低所述第一通孔215的开口尺寸L3(如图5所示)精度和形貌质量(例如：侧壁光滑度)。为此，本实施例中，所述曝光处理的曝光能量为80毫焦/平方厘米至150毫焦/平方厘米。
通过所述曝光后烘烤处理，以改善或消除驻波效应，从而改善所述第一通孔215的侧壁光滑度。尤其是，所述第一通孔215用于露出所述第二焊盘115，所述第一通孔215的开口尺寸L3通常较小，对所述第一通孔215的开口尺寸L3精度和形貌质量要求相应提高，因此改善驻波效应显得尤为重要。
其中，曝光后烘烤的工艺温度不宜过低，也不宜过高。如果工艺温度过低，则改善驻波效应的效果相应较差；如果工艺温度过高，则容易造成所述键合层200材料的流动，反应会降低所述键合层200的自身质量，相应影响所述第一通孔215的形成。为此，本实施例中，曝光后烘烤的工艺温度为40摄氏度至100摄氏度。
曝光后烘烤的工艺时间不宜过短，也不宜过长。如果工艺时间过短，改善驻波效应的效果也较差；如果工艺时间过长，则会造成工艺时间和成本的浪费，导致制造效率下降。为此，本实施例中，曝光后烘烤的工艺时间为3分钟至10分钟。
通过显影处理，以去除未曝光区域的键合层200。
本实施例中，所述键合层200的材料为可光刻的干膜，因此采用有机溶剂作为显影液，例如：三氯乙烷。
具体地，通过静态显影(puddle)的方式，对所述键合层200进行显影处理。通过选用静态显影(puddle)方式，有利于降低工艺成本。
其中，所述显影处理的显影时间不宜过短，也不宜过长。如果显影时间过短，则容易引起显影不足的问题，在曝光区域容易形成键合层200的残留物，这不仅会影响所述第一通孔215的开口尺寸L3精度和形貌质量，且还会增加所述第一通孔215无法露出所述第二焊盘115的可能性，从而影响所述第二焊盘115与其他电路之间的电性连接；如果显影时间过长，则容易引起过度显影的问题，相应会增加所述第一通孔215内形成底切(undercut)缺陷的概率，而且，所述第二焊盘115暴露在显影液中，工艺风险较大。为此，本实施例中，显影时间为4分钟至7分钟。
本实施例中，通过合理设定所述光刻工艺的各个参数，使得所述第一通孔215的开口尺寸L3和形貌质量能够满足工艺需求。
本实施例中，所述第一通孔215的横截面形状为圆形，因此所述第一通孔215的开口尺寸L3即为所述第一通孔215的直径。
本实施例中，在图形化的步骤中，还在所述键合层200内形成开口225(如图5所示)，所述开口225露出所述切割道区100b的第一器件晶圆100。
为了封装工艺的正常进行，后续需沿所述切割道区100b对所述第一器件晶圆100进行切割处理，以获得多个分立的所述第一芯片110。通过所述开口225，有利于防止在后续切割处理过程中出现粘刀的问题，从而提高切割处理的效率和良率，且还有利于以提高切割处理后所获得第一芯片110的侧壁平整度。
因此，参考图6，形成所述键合层200后，沿所述切割道区100b(如图5所示)对所述第一器件晶圆100进行切割处理，获得多个分立的所述第一芯片110，且所述第一芯片110的第二待键合面(未标示)上形成有所述键合层200。
本实施例中，获得多个分立的所述第一芯片110后，所述第一芯片110的芯片正面101上形成有所述键合层200。
本实施例中，采用机械切割或者激光切割(laser saw)的方式进行所述切割处理。其中，机械切割方式即为刀片切割(blade saw)方式。
参考图7，通过所述可光刻键合层200，预键合(pre-bonding)所述第一芯片110至所述基板300，所述第一芯片110与所述第一通孔215相对应。
通过所述预键合步骤，使所述基板300和第一芯片110之间具有一定的键合强度，在后续工艺中，所述第一芯片110发生漂移的概率相应降低，有利于再提高封装工艺良率和可靠性的同时，提高封装效率。
具体地，使所述第一待键合面(未标示)和第二待键合面(未标示)相对设置，对所述基板300和第一芯片110进行预键合处理，使所述基板300和第一芯片110通过所述键合层200实现预键合。
本实施例中，所述第一待键合面为所述基板300的晶圆正面301，所述第二待键合面为所述第一芯片110的芯片正面101，因此使所述芯片正面101和晶圆正面301相对设置，并使所述键合层200和晶圆正面301相接触，从而预键合所述第一芯片110至所述晶圆正面301。在其他实施例中，所述第一待键合面为基板的晶圆背面时，相应的，预键合所述第一芯片至所述晶圆背面。
本实施例中，所述键合层200的材料为可光刻键合材料，因此所述键合处理的工艺为热压键合工艺。其中，所述热压键合工艺包括加压处理和加热处理，所述热压键合工艺适用于在加热条件下才能表现出一定粘结力的键合材料。
以下结合附图，对所述预键合处理的步骤做详细说明。
参考图7，将所述多个第一芯片110放置于所述基板300上。
具体地，提供键合设备(图未示)，所述键合设备包括第一加热板410和热压头420，所述第一加热板410和热压头420设置于所述键合设备的腔室中；将所述基板300置于所述第一加热板410上；采用所述热压头420吸附所述芯片背面102，并将所述第一芯片110放置于所述基板300上的预设位置处。
继续参考图7，对所述第一芯片110和基板300进行预热处理；在所述预热处理后，对所述第一芯片110和基板300中的至少一个进行第一加压处理，且在进行所述第一加压处理的同时，对所述第一芯片110和基板300进行第一加热处理。
通过所述预热处理，使得所述第一芯片110和基板300的温度达到后续第一加热处理所需的工艺温度，并使所述键合层200具有一定粘结力，从而为后续的第一加压处理和第一加热处理做好工艺准备；在所述第一加热处理的过程中，所述键合层200会发生软化，且使所述键合层200具有粘结力，从而在所述第一加压处理的作用下，使所述第一芯片110和键合层200实现初步键合。
本实施例中，将所述基板300置于所述第一加热板410上后，采用所述第一加热板410对所述基板300进行所述预热处理；采用热压头420吸附所述芯片背面102后，采用所述热压头420对所述第一芯片110进行所述预热处理。
所述预热处理的工艺温度不宜过低，也不宜过高。工艺温度过低，则难以达到所述键合层200的软化点温度，容易降低所述第一芯片110和基板300的初步键合效果，或者为了保障初步键合效果，需延长后续第一加压处理和第一加热处理的工艺时间，从而导致封装效率的下降；工艺温度过高，则键合层200容易发生融化、分解，反而会造成封装结构良率和可靠性的下降。为此，本实施例中，所述预热处理的工艺温度为150摄氏度至250摄氏度。
所述预热处理的工艺时间不宜过短，也不宜过长。工艺时间过短，则难以达到所述键合层200的软化点温度，容易降低所述第一芯片110和基板300的初步键合效果，或者，为了保障初步键合效果，需延长后续第一加压处理和第一加热处理的工艺时间，从而导致封装效率的下降；工艺时间过长，反而会造成工艺时间的浪费，从而导致封装效率的下降。为此，本实施例中，所述预热处理的工艺时间为1分钟至5分钟。
本实施例中，为了降低键合处理的工艺难度，并提高加压区域的位置精准度，对所述所第一芯片110背向所述基板300的面(即所述芯片背面102)进行所述第一加压处理(如图7中的箭头所示)，且在进行所述第一加压处理的同时，对所述第一芯片110背向所述基板300的面(即所述芯片背面102)和所述基板300背向所述第一芯片110的面(即所述晶圆背面302)进行所述第一加热处理。
具体地，采用所述热压头420对所述芯片背面102进行所述第一加压处理，采用所述热压头420对所述芯片背面102进行所述第一加热处理，采用所述第一加热板410对所述晶圆背面302进行所述第一加热处理。其中，所述第一加热处理的工艺温度即为所述热压头420和第一加热板410的温度。
由于所述热压头420将所述多个第一芯片110逐一放置于所述基板300上，因此采用所述热压头420将一颗第一芯片110放置于所述基板300上的预设位置处后，即可对所述第一芯片110进行所述预键合处理，工艺较为简便，有利于提高封装效率和生产产能。
本实施例中，所述第一加热处理的工艺温度即为所述预热处理的工艺温度，所述第一加热处理的工艺温度为150摄氏度至250摄氏度。
在所述第一加压处理的步骤中，所述第一加压处理的压力不宜过小，也不宜过大。如果压力过小，也会导致所述第一芯片110和基板300的初步键合效果变差；如果压力过大，则容易导致所述第一芯片110发生破裂，相应也会造成封装结构的良率和可靠性的下降，而且还容易缩短所述键合设备的使用寿命。为此，所述第一加压处理的压力为100牛顿至800牛顿。
为了提高封装效率，在所述第一加压处理的步骤中，对所述芯片背面102进行快速加压，使所述第一芯片110和基板300实现较好的初步键合效果的同时，尽可能地缩短所述第一加压处理和第一加热处理的工艺时间，因此，所述第一加压处理和第一加热处理的工艺时间不宜过长，否则会导致封装效率的下降；但是，如果工艺时间过短，所述第一芯片110和基板300实现初步键合的效果相应较差。为此，本实施例中，所述第一加压处理和第一加热处理的工艺时间为1秒至60秒。
在实际封装过程中，所述预热处理的工艺温度、所述预热处理的工艺时间、所述第一加压处理的压力大小、以及所述第一加压处理和第一加热处理的工艺时间应当合理搭配，从而在保障初步键合效果的同时，提高封装效率。
结参考图8至图10，提供封装材料455(如图8所示)，采用热压合工艺使所述基板300和所述多个第一芯片110通过所述键合层200实现键合，并使所述封装材料455(如图8所示)填充于所述多个第一芯片110之间且覆盖所述多个第一芯片110和基板300，所述热压合工艺后的封装材料455作为封装层450。
所述封装材料455用于为后续形成封装层提供工艺基础。
本实施例中，所述封装材料455为薄膜型封装材料。
通过选用薄膜型封装材料，能够减小所述第一芯片110在所述热压合工艺过程中受到的横向冲击力，从而有效降低所述第一芯片110在所述热压合工艺过程中发生漂移的概率，有利于进一步提高所形成封装结构的良率和可靠性。
在其他实施例中，所述封装材料还可以为液态封装材料或粉末状封装材料。
本实施例中，所述封装材料455的主剂材料为环氧树脂。主剂材料为环氧树脂的封装材料455是在达到软化点温度后能够软化的材料层，从而避免所述封装材料455在所述热压合工艺的压力条件下发生断裂；而且，环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点，因此广泛用作电子器件和集成电路的封装材料。
通过热压合工艺，使所述封装材料455发生软化，并在一定压力条件下，使软化后的封装材料455嵌入相邻第一芯片110之间，从而紧贴所述多个第一芯片110、键合层200以及所述第一芯片110露出的晶圆正面301。而且，由于所述键合层200具有粘结力，因此，在形成所述封装层450的过程中，同步实现所述第一芯片110和基板300的完全键合。其中，所述热压合工艺是在预设温度下进行加压的工艺。
目前，晶圆级系统封装或面板级系统封装是将芯片一颗一颗地键合至晶圆或其他基板上，由于芯片的数量庞大，因此芯片和基板的键合时间较长，通常为300秒至600秒。本实施例中，通过合理控制所述预键合处理的工艺时间，并在形成所述封装层450的过程中，同步实现所述第一芯片110和基板300的完全键合，能够在保障所述基板300和第一芯片110之间具有较高键合强度的同时，缩短封装工艺的加工周期，从而提高了封装效率和生产产能。
因此，通过所述热压合工艺，能够较好地平衡对封装结构的良率和可靠性的要求以及对封装效率的要求。此外，通过所述热压合工艺，有利于降低所形成封装层450的厚度，从而使得封装结构的尺寸更小，在保障封装结构的良率和可靠性的同时，有利于满足封装结构小型化、微型化的需求。
所述封装层450能够起到绝缘、密封以及防潮的作用，可以减小所述第一芯片110受损、被污染或被氧化的概率，进而有利于提高所形成封装结构的良率和可靠性。本实施例中，所述封装层450的主剂材料为环氧树脂。
本实施例中，所述热压合工艺为热压成型工艺(即compression molding工艺)或热压贴附工艺(即lamination工艺)。
具体地，所述热压合工艺的步骤包括：如图8所示，将所述封装材料455置于所述多个第一芯片110上，使所述第一芯片110和所述封装材料455相接触；将所述封装材料455置于所述多个第一芯片110上后，进行抽真空处理和第二加热处理，使所述热压合工艺的工艺压强达到预设压强，使所述热压合工艺的工艺温度达到预设温度；如图9所示，在所述预设压强和预设温度下，对所述基板300和封装材料455进行第二加压处理至预设时间，使所述封装材料455填充于所述多个第一芯片110之间且覆盖所述多个第一芯片100、键合层200和基板300，并使所述基板300和所述多个第一芯片110实现键合；如图10所示，在所述预设压强和预设温度下进行所述第二加压处理后，在所述预设温度下，对所述封装材料455(如图9所示)进行热固化处理，形成所述封装层450。
本实施例中，以所述热压合工艺为热压成型工艺为例进行说明。具体地，如图8所示，提供热压设备(图未示)，所述热压设备的腔室(图未示)中设置有下板430和上板440；将所述基板300置于所述下板430上；将所述基板300置于所述下板430上后，将所述封装材料455置于所述多个第一芯片110上；将所述封装材料455置于所述多个第一芯片110上后，将所述上板440置于所述封装材料455上；将所述上板440置于所述封装材料455上后，对所述热压设备的腔室进行抽真空，使所述热压设备的腔室压强达到预设压强，并加热所述下板430和上板440至预设温度；如图9所示，在所述预设压强和预设温度下，通过所述下板430和上板440对所述基板300和封装材料455进行第二加压处理(如图9中箭头所示)至预设时间，使所述封装材料455填充于所述多个第一芯片110之间且覆盖所述多个第一芯片110、键合层200和基板300，并使所述基板300和所述多个第一芯片110实现完全键合；如图10所示，在所述预设压强和预设温度下进行第二加压处理后，在所述预设温度下，对所述封装材料455(如图9所示)进行热固化处理，形成所述封装层450。
在另一些实施例中，在所述封装材料为薄膜型封装材料的情况下，也可以将所述封装材料置于所述下板上，通过吸附的方式将所述基板300吸附在所述上板上，随后使所述第一芯片和所述封装材料相接触。
在又一些实施例中，在所述封装材料为液态封装材料或粉末状封装材料的情况下，所述封装材料相应需置于所述下板上，所述基板则被吸附在所述上板上。具体地，所述下板承载所述封装材料，并通过所述下板对所述封装材料进行预热，使其软化或液化。
在其他实施例中，当所述热压合工艺为热压贴附工艺时，则采用热压贴附设备进行所述热压合工艺，所述热压贴附设备相应包括可加热加压的辊轴以及可加热加压的平台，所述封装材料缠绕于所述辊轴上。其中，通过所述辊轴，不仅能够将所述封装材料置于所述第一芯片上，而且同步实现了加热及加压的作用，也就是说，所述辊轴将所述封装材料置于所述第一芯片上后，即可实现所述基板和所述第一芯片的键合、以及封装层的形成，工艺较为简单。
本实施例中，将所述上板440置于所述封装材料455上后，开始对所述热压设备的腔室进行抽真空，并开始对所述下板430和上板440进行加热，使所述热压设备的腔室压强达到预设压强，使所述下板430和上板440至预设温度，从而为后续的第二加压处理提供工艺基础。
在所述热压合工艺的步骤中，所述预设温度不宜过小，也不宜过大。如果预设温度过小，则难以达到封装材料455的软化点温度，即所述封装材料455难以达到半固化状态，在后续热固化处理的过程中，所述封装材料455难以紧贴所述多个第一芯片110、键合层200以及所述第一芯片110露出的晶圆正面301；如果预设温度过高，不仅会降低所述封装材料455的质量和性能，还容易对所述第一芯片110的性能产生不良影响，而且，当后续冷却时，所述封装层450容易出现收缩的问题，反而容易降低所形成封装结构的良率和可靠性。为此，本实施例中，所述预设温度为120摄氏度至180摄氏度。
在所述热压合工艺的步骤中，所述预设压强不宜过小，也不宜过大。预设压强越小，热压设备的腔室真空度越高，增加真空度有利于排出所述封装材料455和第一芯片200的接触面的残余空气、所述封装材料455和键合层200的接触面的残余空气、以及所述封装材料255和基板300的接触面的残余空气，从而减少所接触面处的气泡，进而降低所述第一芯片110发生氧化的概率；但是，如果预设压强过小，即真空度过高，则会造成工艺成本和工艺时间的增加。为此，本实施例中，所述预设压强为5千帕至15千帕。
在所述热压合工艺的步骤中，所述第二加压处理的压力不宜过小，也不宜过大。所述热压设备通过所述下板430和上板440对所述基板300和封装材料455进行所述第二加压处理，因此所述第二加压处理的压力越大，所述封装材料455和基板300受到的压力则越大，所述封装材料455填充于所述多个第一芯片110之间且覆盖所述第一芯片200、键合层200和基板300的效果就越好，且所述基板300和多个第一芯片110的键合效果也越好；但是，如果所述第二加压处理的压力过大，则容易导致所述第一芯片110发生破裂，相应也会造成封装结构良率和可靠性的下降，而且还容易缩短热压合工艺所采用设备的使用寿命。为此，本实施例中，所述第二加压处理的压力为0.1兆帕至10兆帕。
具体地，根据热压合工艺所采用设备的实际性能，当所述热压合工艺为热压成型工艺时，所述第二加压处理的压力为3兆帕至10兆帕，当所述热压合工艺为热压贴附工艺时，所述第二加压处理的压力为0.1兆帕至3兆帕。
在所述热压合工艺的步骤中，所述预设时间不宜过短，也不宜过长。如果预设时间过短，则容易降低所述封装材料455填充于所述多个第一芯片110之间且覆盖所述第一芯片110、键合层200和基板300的效果，还容易降低所述基板300和所述第一芯片110的键合效果；如果预设时间过长，则导致封装效率的下降。为此，本实施例中，所述预设时间为30秒至60秒。
在所述热压合工艺的步骤中，所述预设温度、预设压强、第二加压处理的压力、以及在所述预设温度和预设压强下进行第二加压处理的时间应当合理搭配，从而在保障所形成封装结构的良率和可靠性的同时，提高封装效率。而且，根据所述热压合工艺所选用的工艺类型，合理调整所述预设温度、预设压强、以及在所述预设温度和预设压强下进行第二加压处理的时间，从而保证所述热压成型工艺和热压贴附工艺具有相近或相同的工艺效果。
在所述第二加压处理后，对所述封装材料455进行热固化处理，所述热固化处理用于提供所述封装材料455材料实现固化交联的所需能量和时间。具体地，在所述热固化处理的过程中，使所述封装材料455在所述预设温度环境下进行保温，封装材料455中的聚合物树脂转变为凝胶状并逐渐变硬，固化状态下的聚合物链因互相交联、互相束缚而无法移动，从而实现了热固化的效果，进而形成具有较高硬度和高性能的封装层450。
相应的，在所述热压合工艺的步骤中，所述热固化处理的工艺时间不宜过短，也不宜过长。如果所述热固化处理的工艺时间过短，则热固化处理的效果相应变差，从而导致所述封装层450的质量和性能下降；如果所述热固化处理的工艺时间过长，则容易造成工艺时间的浪费，从而导致封装效率的下降。为此，本实施例中，在所述热压合工艺的步骤中，所述热固化处理的工艺时间为300秒至600秒。
本实施例中，在所述热固化处理后，在常压下进行自然冷却，从而逐渐降低所述封装层450的内应力(internal stress)，降低出现板弯、板翘等问题的概率。
结合参考图11，在所述热压合工艺后后，还包括：将所述封装层450背向基板300的面临时键合于承载基板460上。
所述承载基板460用于为后续步骤提供工艺平台，从而提高工艺可操作性；所述承载基板460还能在后续工艺过程中，对所述封装层450背向所述基板300的面起到保护作用；而且通过临时键合(temporary bonding，TB)的方式，还便于后续将所述封装层450和承载基板460进行分离。
本实施例中，所述承载基板460为载体晶圆(carrier wafer)。在其他实施例中，所述承载基板还可以为其他类型的基板。
具体地，通过胶粘层(图未示)将封装层450背向基板300的面临时键合于承载基板460上。所述胶粘层作为剥离层，便于后续将所述封装层450和载体晶圆460进行分离。其中，所述胶粘层可以为芯片键合胶膜(Die Attach Film，DAF)或发泡膜。
在其他实施例中，所述封装层还可以通过静电键合的方式临时键合于所述承载基板上。
本实施例中，在所述临时键合步骤之后，还包括：对所述晶圆背面302进行减薄处理。
通过所述减薄处理，以减小基板300的厚度，从而改善所述基板300的散热效果，且有利于进行后续封装工艺、减小封装后所获得封装结构的整体厚度。
本实施例中，减薄处理所采用的工艺可以为背部研磨工艺、化学机械抛光(Chemical Mechanical Polishing，CMP)工艺和湿法刻蚀工艺中的一种或多种。
需要说明的是，在所述减薄处理的过程中，所述承载基板460能够起到固定和支撑作用，从而进一步降低所述第一芯片110和基板300之间发生脱落的概率，且通过所述承载基板460，还能降低所述封装层450受到损伤的概率。
参考图12，刻蚀所述基板300背向所述第一芯片110的表面，在所述基板300内形成贯穿所述基板300且与所述第一通孔215相贯通的第二通孔305，所述第二通孔305和所述第一通孔215用于构成第一导电通孔250。
所述第一导电通孔250用于为后续形成与所述第一芯片110电连接的第一导电柱提供空间位置。
具体地，采用硅通孔刻蚀工艺形成所述第二通孔305，硅通孔刻蚀工艺可以为干法刻蚀和湿法刻蚀中的一种或两种。本实施例中，刻蚀所述基板300的步骤包括：采用干法刻蚀工艺，刻蚀部分厚度的基板300；在所述干法刻蚀工艺后，采用湿法刻蚀工艺刻蚀剩余厚度的基板300，以形成贯穿所述基板300的第二通孔305。通过先采用干法刻蚀工艺再采用湿法刻蚀工艺的方案，能够在提高刻蚀效率的同时，避免对所述键合层200和第一芯片110造成刻蚀损耗，且还有利于减小对所述第一通孔215的开口尺寸L3(如图5所示)造成的影响。
需要说明的是，本实施例中，在刻蚀所述基板300之前，所述键合层200内已形成有所述第一通孔215，所述第一通孔215的开口尺寸L3(如图5所示)通过前述键合材料层205(如图4所示)的图形化工艺进行设定，从而使所述第一通孔215的开口尺寸L3满足工艺需求；因此，与依次刻蚀所述基板和键合材料层，先后在所述基板内形成第二通孔、在所述键合材料层内形成与所述第二通孔相贯通的第一通孔的方案相比，本实施例能够避免出现键合材料层的横向刻蚀严重的问题，从而避免出现所述第一通孔215的开口尺寸L3大于所述第二通孔305的开口尺寸(未标示)的问题，进而避免在靠近所述第一通孔215侧壁的位置处(如图12中虚线圈所示)，所述基板300、第一芯片110和键合层200围成凹槽的问题。
本实施例中，所述第二通孔305的横截面形状为圆形，所述第二通孔305的开口尺寸即为所述第二通孔305的直径。
本实施例中，所述封装方法还包括：刻蚀所述基板300背向所述第一芯片110的表面，在所述基板300内形成第二导电通孔260。所述第二导电通孔260用于为后续形成与所述第二芯片310电连接的第二导电柱提供空间位置。
本实施例中，通过不同的刻蚀步骤分别在所述基板300内形成所述第二导电通孔260和所述第二通孔305。
本实施例以先形成所述第二导电通孔260后形成所述第二通孔305为例进行说明。具体地，刻蚀所述晶圆背面302，在所述基板300内形成第二导电通孔260；在所述第二导电通孔260内形成填充层(图未示)，所述填充层还覆盖所述晶圆背面302；在所述填充层上形成图形层(图未示)，所述图形层内具有露出所述第一通孔215上方填充层的图形开口(图未示)；以所述图形层为掩膜，沿所述图形开口依次刻蚀所述填充层和基板300，在所述基板300内形成贯穿所述基板300且与所述第一通孔215相贯通的第二通孔305；形成所述第二通孔305后，去除所述图形层和填充层。
所述第二导电通孔260的深度较小，通过先形成所述第二导电通孔260后形成所述第二通孔305的方式，能够降低去除所述填充层的工艺难度。在其他实施例中，也可以在形成所述第二通孔后，形成所述第二导电通孔。
结合参考图13和图14，在所述第一导电通孔250(如图13所示)内形成与所述第一芯片110电连接的第一导电柱520(如图14所示)。
所述第一导电柱520用于实现所述第一芯片110与其他电路之间的电性连接。
本实施例中，形成所述第一导电柱520的步骤中，还在所述第二导电通孔260(如图13所示)内形成与第二芯片310电连接的第二导电柱530(如图14所示)。所述第二导电柱530用于实现所述第二芯片310与其他电路之间的电性连接；而且，通过所述第一导电柱520和第二导电柱530，还能实现所述第一芯片110和第二芯片310之间的电性连接。
本实施例中，所述第一导电柱520和第二导电柱520的材料均为铜。在其他实施例中，根据实际工艺需求，所述第一导电柱和第二导电柱的材料还可以为铝、钨或钛等导电材料。
具体地，采用物理气相沉积(Physical Vapor Deposition，PVD)工艺，在所述第一导电通孔250的底部和侧壁、以及所述第二导电通孔260的底部和侧壁形成籽晶层(SeedLayer)510(如图13所示)，所述籽晶层510还覆盖所述晶圆背面302；形成所述籽晶层510后，采用电化学镀(Electro Chemical Plating，ECP)工艺向所述第一导电通孔250和第二导电通孔260内填充导电材料层，所述导电材料层还覆盖所述晶圆背面302的籽晶层510；对所述导电材料和籽晶层510进行平坦化处理，去除高于所述晶圆背面302的导电材料和籽晶层510，保留所述第一导电通孔250内的导电材料作为所述第一导电柱520，保留所述第二导电通孔260内的导电材料作为所述第二导电柱530。
本实施例中，所述第一导电柱520和第二导电柱530的材料均为铜，所述籽晶层510的材料相应为Cu。
由于在形成所述第一通孔215之后形成所述第二通孔305，因此在靠近所述第一通孔215侧壁的位置处(如图12中虚线圈所示)，所述基板300、第一芯片110和键合层200围成凹槽的概率较低，所述籽晶层510在所述第一通孔215内的形成质量则较好，相应提高了所述导电材料在所述第一通孔215内的填充效果，从而改善所述第一导电柱520的电性连接性能，进而优化了封装结构的良率和可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种使用可光刻键合材料的晶圆级封装方法，其特征在于，包括：
提供基板和多个第一芯片；
在所述基板或所述第一芯片上形成可光刻键合层；
利用光刻工艺，图形化所述可光刻键合层，在所述可光刻键合层内形成第一通孔；
通过所述可光刻键合层，预键合所述第一芯片至所述基板，所述第一芯片与所述第一通孔与相对应；
提供封装材料，采用热压合工艺使所述基板和所述多个第一芯片通过所述键合层实现键合，并使所述封装材料填充于所述多个第一芯片之间且覆盖所述多个第一芯片和基板；
在所述热压合工艺后，刻蚀所述基板背向所述第一芯片的表面，在所述基板内形成贯穿所述基板且与所述第一通孔相贯通的第二通孔，所述第二通孔和所述第一通孔用于构成第一导电通孔；
在所述第一导电通孔内形成与所述第一芯片电连接的第一导电柱。
2.如权利要求1所述的封装方法，其特征在于，所述多个第一芯片集成在第一器件晶圆中或者彼此分立。
3.如权利要求1所述的封装方法，其特征在于，所述多个第一芯片集成在第一器件晶圆中；
所述可光刻键合层形成在所述第一器件晶圆上；
形成所述第一通孔后，进行所述预键合处理之前，还包括：对所述第一器件晶圆进行切割处理，获得多个分立的所述第一芯片。
4.如权利要求3所述的封装方法，其特征在于，所述第一器件晶圆包括器件区以及环绕所述器件区的切割道区；
图形化所述可光刻键合层的步骤中，还在所述键合层内形成开口，所述开口露出所述切割道区的第一器件晶圆。
5.如权利要求1所述的封装方法，其特征在于，所述热压合工艺的步骤包括：
进行抽真空处理和第二加热处理，使所述热压合工艺的工艺压强达到预设压强，使所述热压合工艺的工艺温度达到预设温度；
使所述第一芯片和所述封装材料相接触；
在所述预设压强和预设温度下，对所述基板和封装材料进行第二加压处理至预设时间，使所述封装材料填充于所述多个第一芯片之间且覆盖所述第一芯片和基板，并使所述基板和所述多个第一芯片实现键合；
在所述第二加压处理后，在所述预设温度下，对所述封装材料进行热固化处理。
6.如权利要求1所述的封装方法，其特征在于，所述预键合的步骤包括：对所述第一芯片和基板进行预热处理；
在所述预热处理后，对所述第一芯片和基板中的至少一个进行第一加压处理，且在进行所述第一加压处理的同时，对所述第一芯片和所述基板进行第一加热处理。
7.如权利要求6所述的封装方法，其特征在于，在所述第一加压处理的步骤中，对所述第一芯片背向所述基板的面进行所述第一加压处理；
在所述第一加热处理的步骤中，对所述第一芯片背向所述基板的面、以及所述基板背向所述第一芯片的面进行所述第一加热处理。
8.如权利要求1所述的封装方法，其特征在于，所述基板为第二器件晶圆，所述第二器件晶圆中集成有多个第二芯片，所述第二芯片中形成有第一焊盘，露出所述第一焊盘的第二器件晶圆表面为晶圆正面，与所述晶圆正面相背的第二器件晶圆表面为晶圆背面；
在所述热压合工艺后，刻蚀所述基板背向所述第一芯片的表面之前，还包括：对所述晶圆背面进行减薄处理。
9.如权利要求1所述的封装方法，其特征在于，形成所述键合层的工艺为贴附工艺。
10.如权利要求1所述的封装方法，其特征在于，所述可光刻键合层的材料为可光刻的干膜、可光刻的聚酰亚胺、可光刻的聚苯并恶唑或可光刻的苯并环丁烯。
11.如权利要求1所述的封装方法，其特征在于，所述封装材料为薄膜型封装材料、液态封装材料或粉末状封装材料。
12.如权利要求1所述的封装方法，其特征在于，采用干法刻蚀工艺和湿法刻蚀工艺中的一种或两种，刻蚀所述基板背向所述第一芯片的表面。
13.如权利要求1所述的封装方法，其特征在于，所述热压合工艺为热压成型工艺或热压贴附工艺。
14.如权利要求6所述的封装方法，其特征在于，在所述预键合处理的步骤中，所述预热处理的工艺温度为150摄氏度至250摄氏度，所述预热处理的工艺时间为1分钟至5分钟，所述第一加压处理的压力为100牛顿至800牛顿，所述第一加热处理的工艺温度为150摄氏度至250摄氏度，所述第一加压处理和第一加热处理的工艺时间为1秒至60秒。
15.如权利要求5所述的封装方法，其特征在于，在所述热压合工艺的步骤中，所述预设压强为5千帕至15千帕，所述预设温度为120摄氏度至180摄氏度，所述第二加压处理的压力为0.1兆帕至10兆帕，所述预设时间为30秒至60秒，所述热固化处理的工艺时间为300秒至600秒。
16.如权利要求1所述的封装方法，其特征在于，所述光刻工艺的参数包括：曝光能量为80毫焦/平方厘米至150毫焦/平方厘米，曝光后烘烤的工艺温度为40摄氏度至100摄氏度，曝光后烘烤的工艺时间为3分钟至10分钟，显影时间为4分钟至7分钟。
17.如权利要求1所述的封装方法，其特征在于，所述第一芯片中形成有第二焊盘；
所述第一通孔露出所述第二焊盘。
18.如权利要求8所述的封装方法，其特征在于，在所述热压合工艺后，还包括：刻蚀所述基板背向所述第一芯片的表面，在所述基板内形成第二导电通孔；
形成所述第一导电柱的步骤中，在所述第二导电通孔内形成与所述第二芯片电连接的第二导电柱。
19.如权利要求1所述的封装方法，其特征在于，所述基板为第二器件晶圆、载体晶圆或面板。
20.如权利要求1所述的封装方法，其特征在于，所述基板为第二器件晶圆，所述第二器件晶圆中集成有多个第二芯片，所述第二芯片中形成有第一焊盘，露出所述第一焊盘的第二器件晶圆表面为晶圆正面，与所述晶圆正面相背的第二器件晶圆表面为晶圆背面；
预键合所述第一芯片至所述基板的晶圆正面或晶圆背面。
CN201811283751.3A 2018-10-31 2018-10-31 使用可光刻键合材料的晶圆级封装方法 Pending CN111128749A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811283751.3A CN111128749A (zh) 2018-10-31 2018-10-31 使用可光刻键合材料的晶圆级封装方法
PCT/CN2018/116848 WO2020087594A1 (zh) 2018-10-31 2018-11-22 使用可光刻键合材料的晶圆级封装方法
US16/236,564 US10755979B2 (en) 2018-10-31 2018-12-30 Wafer-level packaging methods using a photolithographic bonding material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811283751.3A CN111128749A (zh) 2018-10-31 2018-10-31 使用可光刻键合材料的晶圆级封装方法

Publications (1)

Publication Number Publication Date
CN111128749A true CN111128749A (zh) 2020-05-08

Family

ID=70463553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811283751.3A Pending CN111128749A (zh) 2018-10-31 2018-10-31 使用可光刻键合材料的晶圆级封装方法

Country Status (2)

Country Link
CN (1) CN111128749A (zh)
WO (1) WO2020087594A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192937A (zh) * 2021-04-30 2021-07-30 杭州光智元科技有限公司 半导体装置及其制造方法
CN114533054A (zh) * 2022-02-22 2022-05-27 杭州电子科技大学 一种柔性fNIRS检测器件及其制备方法
CN115050653A (zh) * 2022-08-16 2022-09-13 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169548A1 (en) * 2007-01-16 2008-07-17 Samsung Electronics Co., Ltd Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same
CN107633997A (zh) * 2017-08-10 2018-01-26 长江存储科技有限责任公司 一种晶圆键合方法
CN108666264A (zh) * 2017-09-30 2018-10-16 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593023B (zh) * 2012-02-22 2016-04-13 苏州晶方半导体科技股份有限公司 凸块封装结构及凸块封装方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN106952837B (zh) * 2016-01-06 2019-12-31 中芯国际集成电路制造(上海)有限公司 获得绝缘层厚度的方法以及晶圆级键合封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169548A1 (en) * 2007-01-16 2008-07-17 Samsung Electronics Co., Ltd Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same
CN107633997A (zh) * 2017-08-10 2018-01-26 长江存储科技有限责任公司 一种晶圆键合方法
CN108666264A (zh) * 2017-09-30 2018-10-16 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
（美）菲利普·加罗 等: "《3D集成手册——3D集成电路技术与应用》", 31 May 2017, 中国宇航出版社, pages: 200 - 201 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192937A (zh) * 2021-04-30 2021-07-30 杭州光智元科技有限公司 半导体装置及其制造方法
CN114533054A (zh) * 2022-02-22 2022-05-27 杭州电子科技大学 一种柔性fNIRS检测器件及其制备方法
CN115050653A (zh) * 2022-08-16 2022-09-13 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Also Published As

Publication number Publication date
WO2020087594A1 (zh) 2020-05-07

Similar Documents

Publication Publication Date Title
US11393783B2 (en) Dummy structure of stacked and bonded semiconductor device
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
TWI593082B (zh) 半導體元件及製造方法
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US7112469B2 (en) Method of fabricating a semiconductor package utilizing a thermosetting resin base member
US20070045836A1 (en) Stacked chip package using warp preventing insulative material and manufacturing method thereof
TWI630695B (zh) 半導體元件及其製造方法
CN109003907B (zh) 封装方法
CN108666264A (zh) 晶圆级系统封装方法及封装结构
TW201724460A (zh) 半導體元件以及製造方法
US11955460B2 (en) Advanced info POP and method of forming thereof
US10797008B2 (en) Semiconductor package and manufacturing method thereof
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
US9576889B2 (en) Three-dimensional electronic packages utilizing unpatterned adhesive layer
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
US11842902B2 (en) Semiconductor package with alignment mark and manufacturing method thereof
CN109786274B (zh) 半导体器件及其制造方法
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP6116476B2 (ja) チップスタックを製造するための方法及びその方法を実施するためのキャリア
KR20100065603A (ko) 반도체 패키지의 제조 방법
US20170178993A1 (en) Electronic component and methods of manufacturing the same
US10755979B2 (en) Wafer-level packaging methods using a photolithographic bonding material
CN112542449A (zh) 半导体器件及其制造方法
JP2009026945A (ja) 半導体装置及びその製造方法
TWI821476B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508