JP6116476B2 - チップスタックを製造するための方法及びその方法を実施するためのキャリア - Google Patents

チップスタックを製造するための方法及びその方法を実施するためのキャリア Download PDF

Info

Publication number
JP6116476B2
JP6116476B2 JP2013510503A JP2013510503A JP6116476B2 JP 6116476 B2 JP6116476 B2 JP 6116476B2 JP 2013510503 A JP2013510503 A JP 2013510503A JP 2013510503 A JP2013510503 A JP 2013510503A JP 6116476 B2 JP6116476 B2 JP 6116476B2
Authority
JP
Japan
Prior art keywords
carrier
base layer
chip stack
chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013510503A
Other languages
English (en)
Other versions
JP2013535093A (ja
Inventor
マルクス・ヴィンプリンガー
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2013535093A publication Critical patent/JP2013535093A/ja
Application granted granted Critical
Publication of JP6116476B2 publication Critical patent/JP6116476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0106Neodymium [Nd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24752Laterally noncoextensive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、請求項1乃至13に係るチップスタックを製造するための方法及び請求項14に係るキャリアに関する。
半導体チップ上に存在している構造の継続的な小型化、及び、半導体チップの大量生産におけるコスト圧力に起因して、回路基板上の対応する構造に対して又は隣接するチップに益々小さくなっている構造を備えた半導体チップを相互接続するための新規方法及び設計が必要とされている。ここで、回路基板上の従来の構造と比較して、チップ上の配線及び構造のサイズの差が主な技術的問題となる。回路基板の構造は、チップ製造の発展に遅れないためにも小型化及び精緻化されている。しかしながら、コスト圧力に起因して、チップ構造と比較してあまり微細ではない構造を有する結合構造を備えたより好ましい回路基板の使用が求められている。これは、異なるタイプのチップ(特に、小型化の程度が異なるチップ)を回路基板に適用しなければならないからであり、結合構造の更なる小型化の結果として、回路基板の製造における経済的な生産が可能でなくなる。高い接続密度を有するチップは、回路基板の物質及び回路基板の製造プロセスの選択肢を決める。
他の技術的問題は、従来設計の回路基板が、シリコンやゲルマニウム等の半導体の熱膨張と大きく異なる熱膨張を有することである。回路基板と半導体の熱膨張の差が疲労破壊に繋がることを防止するため、多くの場合、チップと回路基板との間の接続構造(一般的に共晶金属合金から成る所謂バンプで実施されることが多い)の特定の最小寸法も維持しなければならない。更に、チップスタック内の又は回路基板上のチップの安定化のために、充填材をギャップ内に導入しなければならないことが多いが、これは、接続構造の更なる小型化における問題に繋がる。
特に、上述の技術的問題に起因して、チップは、所謂ファンアウト(fan‐out)結合構造によって形成される。この場合、半導体チップ又はチップスタックは、チップのベース領域を拡大して接続用のより大きな空間を有するために用いられる充填材内に埋め込まれる。半導体チップ上に非常に密にパッケージングされた末端部は、半導体チップ及び充填材(ファンアウト)から成るより大きな領域上に拡張される。そして、その拡張領域を、バンプによって回路基板に接続することができる。
ファンアウト結合構造でチップを製造するための既存の方法は、その上にチップが配置される接着剤をキャリアに適用することに基づいている。接着剤は、例えば、キャリア上に積層される接着フィルムである。チップは、ピックアンドプレースツールで接着フィルムに適用されて、層物質(成形化合物)で埋め込まれる。結果物のハイブリッドウェーハをチップ及び層物質(成形化合物)から取り外した後に、ファンアウト結合構造が前面に形成される。
キャリアからのハイブリッドウェーハの取り外しは、特に上述の可溶性接着接続に起因して、既存の方法において技術的問題を課す。主に一時的な接続が用いられていて、接着接続部は、埋め込み用の物質と反応することが多い。従って、既存の方法では、接着剤がチップの埋め込み用の物質と化学的及び物理的の両方において相性が良く、また主に使用されるプロセス温度に対して相性が良いかということに特別な注意を払わなければならない。
金属、セラミック又は半導体から成る群から従来選択されて用いられているキャリア物質に起因して、UV可溶性接着剤、又は光源(例えばレーザ等)による照射によって分解される接着剤は除外される。何故ならば、これらのキャリアは、接着剤を分解するのに必要な波長に対して一般的に透明ではないからである。
しかしながら、熱可溶性接着剤(例えば両面テープや、熱可塑性を有する熱可溶性接着剤等)も、技術的問題を課す。それらの接着剤は一般的に、従来の接着剤では一般的に最大150℃又は200℃まで必要な温度安定性を有さない。更に、温度が上昇すると、それらの接着剤は機械的変形にあまり耐性がなく、その結果として、埋め込み中のチップがずれ得て、最悪の場合、対応する結合末端部と接触しなくなる。埋め込みは一般的に、150℃から200℃の間の温度で行われる。
他の問題は、埋め込み用の多くの物質は、利用可能な一時的接着剤と相互作用してしまうので、その接着剤と条件付きでしか相性が良くないことである。従って、現在のところ、既に用いられている接着剤と共に使用するつもりの各埋め込む物質の相互作用を定量化する必要がある。このように、実際のところ、使用可能な物質の数が非常に制限されていて、チップ製造の要求に対する対応があまり柔軟でなくなる。
他の問題は、互いに導電的に接続されるチップの複数層内に積層されたチップスタック(チップ積層体)の製造におけるものである。チップスタック(3次元パッケージとも称される)は、チップの直接積層及び電気接続を可能にする貫通シリコンビア(TSV,through silicon via)を有する。実際には一般的に金属はんだ接続部又は拡散結合接続部である電気接続部の形成は一般的に、200℃以上の温度、部分的には300℃以上の温度を要する。こうした温度では、既知の全ての接着剤が役に立たない。
他の技術的問題は、大抵の既知の接着剤の可視光に対する透明性の欠如である。何故ならば、特にチップがピックアンドプレースツールによって配置される場合、正確な位置合わせは相応に透明な接着剤に対してのみ可能だからである。従って、位置合わせの精度は、大抵の接着剤において問題となり、特別な場合では、所謂グローバル位置合わせが用いられて、チップが、外部参照システム(ウェーハに属さない)を用いて所定のグリッドに配置される。一般的に、この参照システムは、ステージ(保持手段)と、ステージに属するピックアンドプレースシステムのセンサとによって形成される。これには、システム全体の考えられる熱膨張が位置合わせ精度に直接影響するという欠点が伴い、こうした影響及び位置合わせ精度のドリフトの傾向を排除するために、ピックアンドプレースシステムの構造に相応の耐久性及び安定性がなければならない。これは、位置合わせのコストを大幅に上昇させる。
ここで、ハイブリッドウェーハをキャリアから取り外す場合には、熱的又は熱機械的プロセスが用いられるが、成形化合物の物質用の温度が致命的で許容可能ではないという問題がある。その材料は、加熱されると機械的安定性を失い、加熱状態のキャリアからの分離を少なくとも難しいものとする。この場合、グリッド内の個々のチップの位置合わせ精度(ハイブリッドウェーハの更に良い処理のための前提条件)も悪影響を受け得る。例えば、末端部において、非常に密にパッケージングされた個々のチップ上の接続パッドが、薄膜技術のリソグラフィによって定められるコンタクトに結合される。この場合、最も微細な構造サイズを要するコンタクトは非常に重要なものであり、チップ上に直に設けられたコンタクトが、他の層と比較して最も微細な分解能及び最大の密度を有する一方、チップは横方向(X‐Y平面)の位置合わせ精度に対して最大の変化を有する。個々の構造の横方向の位置決め精度に対する一番の高分解能と比較すると、他の接続層は、チップよりもはるかに小さい(2から5分の1)横方向の位置決め精度を要する。
まとめると、問題は以下の点である:
‐ 使用される接着剤の化学的安定性
‐ 使用される接着剤の熱的安定性
‐ 使用される接着剤の熱機械的安定性
‐ 使用される接着剤の透明性の欠如(位置合わせ精度)
‐ チップの位置合わせ精度(フローティング)
‐ 取り外しプロセスにおける温度
従って、本発明の課題は、ハイブリッドウェーハを構築するために用いられる物質に対するキャリアの熱的安定性、熱機械的安定性、及び/又は、化学的適合性及び後続のプロセスに対する上述の制限が存在しなくなるようなファンアウト結合構造を用いたチップスタックの製造方法を発明することである。他の課題は、製造コストを下げながら可能な限り配置中及びチップ構築中の位置合わせ精度を上昇させることである。
この課題は請求項1の特徴によって達成される。本発明の有利な発展は従属項に与えられている。明細書、特許請求の範囲、及び/又は、図面に与えられた特徴のうち少なくとも二つのあらゆる組み合わせも、本発明の概念の内に含まれる。所定の値の範囲において、示された限度内の値は、境界値としても開示され、あらゆる組み合わせにおいて特許請求されるものである。
本発明は、少なくとも一つのチップ層から成るチップスタックをキャリアの上に直接結合させるのではなく、まずキャリアに、特に誘電性又は絶縁性及び/又は光構造化可能なベース層を適用し、そのベース層の上にチップスタックが構築させるというアイディアに基づいている。有利には、本発明に従って、ベース層が、少なくとも部分的に、チップスタック又は製造されるハイブリッドウェーハの構成要素となることが想定される。特に、高価な一時的接着剤を少なくとも大幅に省くことができる。
本発明によると、ベース層は、キャリアに、少なくとも大部分は(少なくとも主に)接着力の低い支持領域に適用されるが、その支持領域は、製造されるハイブリッドウェーハの領域の大半、又はキャリアの領域の大部分を有する。ここで、本発明によると、製造されるハイブリッドウェーハ又は製造されるチップスタックの最外縁に対してのみ、キャリアの上に高接着力の接着領域が存在する。言い換えると、キャリアは、ベース層の周囲の上において多かれ少なかれ包括的に、ベース層と、チップの少なくとも一つの層から成るチップスタックを保持し、そのチップスタックはベース層の上に構築され、接触表面はベース層とキャリアとの間で平坦である。
本発明によると、ベース層に対する接着領域の単位面積当たりの接着力は、支持領域の接着力の特に少なくとも三倍、好ましくは少なくとも五倍、より好ましくは少なくとも十倍、理想的には少なくとも二十倍大きい。
本発明の目的に対して、キャリアは、ハイブリッドウェーハ又は個々のチップスタックを製造するのに適した物質であり得て、特に好ましい物質は、金属、セラミック、半導体、石英、ガラス等から成る群から選択されたものである。また、これらの物質の組み合わせから成るキャリアを製造することも想定される。キャリアはあらゆる形状を有し得るが、有利には、正方形、矩形、又は特に円形である。標準的なシリコンウェーハと同様又は同一の寸法を有する円形基板状のキャリアの一実施形態が特に有利である。何故ならば、この場合、確立された製造機器及びインフラを使用することができるからである。
従って、本発明の核心は、チップスタックの埋め込みに用いられる物質と比較して、化学的及び熱的観点、並びに熱機械的観点において優れた特性を有するキャリアに対してベース層を適用することであり、特に、ベース層からのキャリアの取り外しが、ベース層の縁の上での固定によって大幅に単純化される。層物質(成形化合物)によって埋め込まれないベース層の結果として、フレキシビリティ及び達成可能な位置合わせ精度が大幅に改善される。更に、高価な物質の組み合わせ(特に一時的接着剤に関する)を省くことによって、製造コストが改善される。最後に大事な点として、本発明によってのみ、チップ/チップスタックを電気的に接続する導電経路(特にファンアウト結合構造)でチップスタック内の複数のチップ層を処理することができる。
本発明に係る他の独立的な構成では、ベース層は、例えばホットスタンピングやUVスタンピング法(紫外線を用いた照射によって架橋可能である物質に基づく)等のスタンピングプロセスによって構造化可能であり、特に、少なくとも一つのプラスチックチップから形成されたチップスタックを製造するためにプラスチック製である。この場合、本発明に従って、シリコンを完全に省くことができる。本実施形態は、マイクロ流体の応用従ってマイクロ流体チップの製造に特に適していて、本発明に係る方法の多様性を象徴する。そして、チップスタックを構築するための方法ステップは、このバージョンの最も一般的な実施においては単に、ベース層が特にスタンピング法(例えばホットスタンピングやUVスタンピング法等)によって構造化されるというものであり、任意で、構造の金属コーティング及び/又は封止が、後続の結合法によって行われる。
スタンピング法は、成形化合物を貫通する電気接続部(所謂、貫通モールドビア(TMV,through mold via))の特に経済的な形成にも用いることができる。ここで、チップの埋め込みは、例えば成形化合物内に貫通モールドビアを形成するために埋め込みツールが所望の構造を有するように行われる。埋め込みプロセス中において、埋め込みツールが液体成形化合物の塊の中にプレスされて、ツール内に機械加工されたネガティブ構造が、所定のサイトにおいて成形化合物を変位させる。成形化合物の物質の硬化後に、所望のポジティブ構造が硬化した成形化合物の物質中に残る。このようにして、例えば貫通モールドビアを形成することができて、そのビアは、当該産業の従来の方法(特に、例えば金属の電気化学的堆積)を用いて、製造プロセスフローの後続の所定の時点において、充填可能である。これは、例えばこのようにして製造された二つのチップスタックを積層させて互いに電気的に接続する応用において特に有用となり得る。上述の方法で形成されたTMVコンタクトは、二つのチップスタックの単純で空間の節約された導電性接続を可能にする。
本発明の有利な一実施形態によると、接着領域内のキャリア面の上に、特にキャリア面に対して後退させたオフセットの上に、好ましくはキャリア面と同一平面で充填する選択的可溶性充填材が存在する。この手段は、他の物質に対して非選択的である対応溶媒又は少なくとも大部分仕切られ得る対応溶媒によって選択的に分解される充填材によって特に注意深くハイブリッドウェーハ又はチップスタックからキャリアを取り外すことを可能にする。
上述のキャリアを、本方法を実施するための独立的な発明とみなすことができる。
ベース層を、表面全体にわたって、支持領域と接着領域の少なくとも一部とに適用することによって、キャリア上の利用可能な領域を、チップスタックを製造するためにほぼ完全に使用することができる。キャリア直径300mmの場合、接着領域の縁から支持領域の縁までの距離(特にリング幅)は、0.5mmから10mmの間、特に1mmから5mmの間、好ましくは2mmから4mmの間である。
本発明の他の有利な実施形態によると、キャリアの取り外しの前に、チップスタックが、特に切断によって、分離されて、チップスタックがキャリアのみに接続されるようになる。この場合は、同時に、ベース層が、チップスタックに割り当てられるベース部分に切断される。
特に有利な一実施形態では、ベース層を形成する物質がフレキシブルであり、特に層物質(成形化合物)で充填する代わりの手段に関して、ベース層を形成する物質が埋め込み用に用いられる。これは、非常に高い機械的耐久性を有しながら機械的にフレキシブル(柔軟)である特に薄くて小型のパッケージを製造することを可能にする。これは、柔軟性が重要である特別な応用、特にスマートカードや、湾曲した表面にパッケージを後で取り付ける際に特に有利である。
本発明の特に有利な一実施形態では、特にチップスタックを構築する前に、ファンアウト結合構造がベース層内に設けられる。このようにして、ベース層が他の目的で用いられて、チップスタック又はハイブリッドウェーハの他の機能部品を形成する。この場合、チップの配置の前にファンアウト結合構造を品質テストにかけることが特に有利であり、その構造内に存在し得る欠陥が、チップ又はチップスタックが機能しないファンアウト結合構造に適用されてしまうことに繋がる可能性を防止する。
ファンアウト結合構造は、チップのチップ接触表面に対する利用可能なファンアウト接触表面を、特に少なくとも1.5倍、好ましくは2倍、より好ましくは3倍、理想的には4倍広げる。
チップスタックの構築前に、キャリア面の反対側のチップ面の上に、チップスタックをファンアウト結合構造と電気的に結合するための接触パッドを適用することが特に有利である。
更に、チップスタックの構築の前又は間において、特に結合構造の導入と同時に、特にチップスタックの一つの縁と同一平面において、ベース層の上にコンタクトパッド及び/又はチップスタックを位置決めするための位置合わせマークをベース層の中/上に提供することが有利である。代わりに、位置合わせマークは、個々のチップの上に配置された位置合わせマークに対応し得る。このようにして、ベース層が、他の追加的な機能を果たし、所定の手段によって、チップ/チップスタックの位置合わせ精度が更に改善される。ベース層が光構造化可能物質、特に光構造化可能誘電体であることが特に有利である。
代替的な一独立実施形態によると、チップスタックは、結合(接着)によってベース層の上に直接結合される。これは、追加の接着剤を用いて、又はベース層の物質の接着性を用いて行われる。従って、本発明によると、チップが、所謂ダイ取り付け接着剤を用いて固定されることが想定される。代わりに、本発明によると、ベース層の物質が、非露光状態において主に熱可塑性の振る舞いを有する誘電体であることが想定される。従って、チップを、熱可塑性接着剤プロセスを用いて固定することができる。
チップスタックを構築した後であって且つキャリアを取り外す前に、特にベース層に対応する層物質でチップスタックを埋め込むことが特に有利である。何故ならば、このようにして、特にフレキシブルであると同時に安定なチップスタック又はハイブリッドウェーハを形成することができるからである。
本発明の他の代替実施形態によると、特に接着層の接着力を低下させることによって、好ましくは充填材の選択的分解によって、キャリアの一側縁からキャリアを取り外すことが行われる。ベース層及びベース層に適用されたチップスタックからのキャリアの取り外しは、特に埋め込み材料に対して、本発明に係るこの手段によって注意深く実施される。
本発明に従って、キャリアが、接続解放手段(特に接着領域と、ベース層とキャリアとの間の接着領域に作用する接着手段とに対して作用する)によって、ベース層から取り外される。
接続解放手段は、流動剤、特に、接続を選択的に分解する溶媒であり得る。化学的分解は、特に気を遣うものであり、特に、キャリア又はベース層の縁領域のみに接着層が提供されて、溶媒が側部から素早く作用することができる場合には、対応する物質の選択によって、分解が素早く進み得る。
本発明の一代替実施形態では、接続解放手段は、接着剤を分解するために、機械的分離手段、特に接着領域におけるキャリアからのベース層の機械的分離のためのブレードを備える。機械的分離手段及び流動剤の組み合わせも想定可能である。
本発明の他の代替実施形態では、接続解放手段は、ベース層とキャリアとの間の接着剤を分解するためにUV光源を備える。本実施形態は、機械的分離手段の実施形態及び/又は流動剤の実施形態と組み合わせ可能である。
ここで、接続解放手段は、特にキャリアの側縁からのみ作用するようにされて、頂部及び/又は底部からのキャリア及び/又はハイブリッドウェーハ/チップスタック(特に、キャリアの側縁内部又は支持領域内のキャリアの領域)に対する作用が省かれ得ることが多い。
キャリアの全周囲にわたる接続解放手段の配置を省くことができて、キャリアを回転させるための回転手段が存在することによって、キャリアの周囲における部分的作用で十分となる。
有利には、接着層を流動剤に晒すために、流動剤保持用の溶媒タンクが存在し、そのタックは、キャリア又はキャリアレシーバに特に密閉して接触する。溶媒タンクによって、キャリアの側縁又は周囲を少なくとも部分的に取り囲むこと、特に接続層に対する有効な作用が可能となる。更に、取り囲み手段は、流動剤が溶媒タンクから流出することや、UV光強度が失われることを防止することができる。機械的分離手段を用いる場合、存在し得る不純物が、溶媒タンクから出て行き、ハイブリッドウェーハ又はチップスタックを汚染することが防止される。有利な構成における溶媒タンクは断面がL字又はU字型とされ得る。
本発明によると、接着層(特に選択的可溶性充填材)の分解は、モジュレータによって加速可能であり、そのモジュレータは、超音波又はメガソニック発生キャビテーションによるキャリアの取り外しを大幅に加速させて、取り外しがより注意深く且つ素早く行われるようにする。モジュレータは用いられる溶媒と接触して、最適な音波伝達を保証する。有利には、モジュレータは、L字型又はU字型溶媒タンク内に機械的に組み込まれる。代わりに、溶媒が接着層を分離するために所定の方法で供給される際に、モジュレータを溶媒内に浸漬させることもできる。
更に、本発明は、キャリア面上に接着性の接着領域と低接着性の支持領域とが設けられたキャリアに関し、ベース層(20)が少なくとも大部分は支持領域に対して表面全体にわたって適用可能であり、接着領域内のキャリア面上に、特にキャリア面に対して後退させたオフセットの上に、好ましくはキャリア面と同一平面で、選択的可溶性充填材が存在する。このように設けられたキャリアを用いて、本発明に係る方法を特に有利な方法で実施することができる。何故ならば、キャリアからのハイブリッドウェーハ又はチップスタックの取り外しが、チップスタック及び成形化合物に悪影響を与えずに少なくとも大部分行われるからである。このようにして、高価なチップスタックの特に注意深い取り外しが保証される。更に、本発明によると、チップスタックが構築される際及び/又はファンアウト結合構造がチップスタック構造内に形成される際に、複数の隣接するチップスタックを相互接続することが想定可能である(実施形態Fを参照)。
更に、キャリアの取り外しは、キャリアの周囲からキャリアの中心に向けて同心状に行われることが有利である。
本発明の他の利点、特徴及び詳細は、図面を用いた以下の好ましい例示的な実施形態の説明を読むことによって明らかになるものである。
実施形態Aに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Bに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Cに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Dに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Eに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Aに係る本発明におけるベース層内へファンアウト結合構造及び位置合わせマークを導入するステップの概略図を示す。 実施形態Bに係る本発明におけるベース層内へファンアウト結合構造及び位置合わせマークを導入するステップの概略図を示す。 実施形態Cに係る本発明におけるベース層内へファンアウト結合構造及び位置合わせマークを導入するステップの概略図を示す。 実施形態Dに係る本発明におけるベース層内へファンアウト結合構造及び位置合わせマークを導入するステップの概略図を示す。 実施形態Eに係る本発明におけるベース層内へファンアウト結合構造及び位置合わせマークを導入するステップの概略図を示す。 実施形態Aに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Bに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Cに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Dに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Eに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Aに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Bに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Cに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Dに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Eに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Aに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Bに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Cに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Dに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Eに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Aに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Bに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Cに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Dに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Eに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Aに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Bに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Cに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Dに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Eに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Aに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Bに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Cに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Dに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Eに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Fに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Fに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Fに係る本発明におけるベース層に対応する物質での埋め込みのステップの概略図を示す。 実施形態Fに係る本発明におけるファンアウト結合構造を導入するステップの概略図を示す。 実施形態Fに係る本発明における他のチップ層及びはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Fに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Fに係るキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Gに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Gに係る本発明におけるリソグラフィステップの概略図を示す。 実施形態Gに係る本発明におけるリソグラフィステップの概略図を示す。 実施形態Gに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Gに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Gに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Gに係る本発明におけるハイブリッドウェーハを180°回転させるステップの概略図を示す。 実施形態Gに係る本発明におけるエッチングステップの概略図を示す。 実施形態Gに係る本発明におけるファンアウト結合構造を導入するステップの概略図を示す。 実施形態Gに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Gに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。 実施形態Hに係る本発明におけるキャリアへのベース層の適用ステップの概略図を示す。 実施形態Hに係る本発明におけるベース層内へのファンアウト結合構造及び位置合わせマークの導入ステップの概略図を示す。 実施形態Hに係る本発明におけるベース層上に接触パッドを配置するステップの概略図を示す。 実施形態Hに係る本発明における少なくとも一箇所においてベース層上にチップを積層させるステップの概略図を示す。 実施形態Hに係る本発明における成形化合物でチップスタックを埋め込むステップの概略図を示す。 実施形態Hに係る本発明における充填材を分解するステップの概略図を示す。 実施形態Hに係るキャリアからチップスタックを有するベース層を取り外すステップの概略図を示す。 実施形態Hに係る本発明におけるはんだ付け接続部(バンプ)を適用するステップの概略図を示す。 実施形態Hに係る本発明におけるキャリア上のチップスタック又はハイブリッドウェーハを分離するステップの概略図を示す。
図面は、実施形態AからHの個々の又は複数のステップを示し、図面のラベル付けは参照記号AからHで識別される。実施形態AからEの個々のステップはまとめて示されていて、実施形態F、G、Hのステップは順番で示されている。
キャリアを取り扱うための及び/又は各ステップを実施するための既知のデバイスについては説明しない。
参照符号は、対応する部分に対して一律に用いられるが、異なる手段/物質が異なる実施形態に対して選択され得る。
本発明の要点は、チップ30又はチップスタック31を固定するための一時的な接着剤を全体的に又は少なくとも大抵の部分において利用しないことである。代わりに、ハイブリッドウェーハ34とキャリア10との間の接触表面18上に低接着力の支持領域11を有するキャリア10を用いる。この低接着力の支持領域11は、少なくとも一層のチップ層33を有する複数のチップスタック31から成って製造されるハイブリッドウェーハ34の領域の大半と一度に結合する。このシステムは、特に環状のコンポーネント表面18(製造されるハイブリッドウェーハ34の外縁35上に位置する)のみが、高い保持力/接着力で接着領域14上のキャリア10上の接着表面18の上に存在するようにされる。
本発明の目的にとって、キャリア10は、ハイブリッドウェーハ34を製造するのに適したあらゆる物質であり得る。しかしながら、典型的には、その物質は、金属、セラミック、半導体、石英、ガラス等の群のうちの一つから選択されたものである。適切な実施形態のキャリア10は、円形であり、直径300mmの標準的なウェーハとされる。
キャリア10の支持領域11は、キャリア面15に対して同一平面でキャリア内に配置された充填層19(図1Aを参照)によって形成される。充填層19の厚さは、少なくとも3μmから100μmであり、好ましくは10μmから50μmである。
充填層19の適用/導入は、例えばスピンコーティングによって行われる。充填層19は、特に5から50質量%、特に15から30質量%が固体の物質から成り、その固体は、モノマー、オリゴマー、及び/又は、ポリマーから成る群から選択されて、好ましくは、環状オレフィンポリマー、及び/又は、コポリマー、及び/又は、高フッ素原子濃度(特に30質量%以上、好ましくは45質量%以上)のアモルファスフッ素重合体から選択される。
言い換えると、充填層19は、以下の特性のうち一つ以上を有する:
‐ 特に、低い自由表面エネルギーを有するアモルファスポリマー物質から成ること、
‐ 低濃度又は超低濃度の水酸基又はカルボン酸基を有する少なくとも表面上のシリコン、ガラス、及び/又は、金属表面に対する接着性が低い又は接着性がないものであること、
‐ 溶液から形成可能であること。
特に複数層におけるチップ30の積層は、当業者に知られている。本発明の構成において、積層は、特にチップ縁37の上において、ベース層20の位置合わせマーク25に対するチップ30の位置合わせ用に用いられるチップ位置合わせマーク38を有する各チップ30によって改善される(図4Bを参照)。代わりに、支持領域11は、以下のステップによっても生成可能であり、又は表面上に処理可能である:
‐ 自由表面エネルギーを低下させるための例えばフッ素/アルキルホスホン酸塩又は(フルオロ)アルキルシラン等の疎水性オルガノシランを有するシリコン製の表面の化学処理、又は、
‐ 支持領域内への又は支持領域としての永続的な接着防止コーティングを形成するためのキャリア上への低自由表面エネルギーを有するコーティングの化学気相堆積(CVD,chemical vapor deposition)法。
このコーティングの厚さは、特に1nmから20nmであり、好ましくは2nmから10nmである。
キャリア10の表面の少なくとも一部の化学的修飾によって形成されたこのような支持領域11の形成は、好ましい一実施形態に従って以下のように進められる。
エポキシベースのフォトレジストを、直径300mmの環状領域(接着領域14)を有するシリコンウェーハ(キャリア10)の表面に対して、そのシリコンウェーハの外縁上において適用する。リング幅は1から10mmである。フッ化シランを、適切な溶媒で1パーセントの溶液に希釈する。スピンコーティングで、溶液をシリコンウェーハの表面に適用する。そして、ウェーハを、100℃の加熱プレート上で1分間硬化させる。その後、ウェーハをスピンコーターにかけて、100℃で1分間再び硬化させる。そして、エポキシベースのフォトレジストをスピンコーター内においてアセトンで除去して、その結果として、環状の接着領域が、フッ化シラン溶液によって処理されていない接着領域として残る。支持領域11を有するキャリア10が完成する。
そして、ベース層20をほぼ全表面にわたってこのキャリア10に適用する。特に、ベース層20は後にハイブリッドウェーハの少なくとも一部となる。しかしながら、場合によっては、このベース層20が、少なくとも一部において、チップスタック構築中に一時的にのみ使用されることも考えられる。この場合、全製造プロセスフロー中の後の段階において、この層は、適切な箇所において大部分完全に除去される。この点に関して、理想的には、元々存在していた層の少なくとも99.5%、より理想的には99.9%、更に理想的には99.99%の除去が完全とされ得る。この点に関して、一時的にのみ使用されるベース層が特に有利な実施形態として実施可能であり、このベース層を用いて、層を除去することによって後に露出可能でありアクセス可能とされ得る導電性金属接続部を形成する。これらのプロセスは半導体業界においては“犠牲層”との用語で知られている。これらの構造を実現するため、構造の構成に応じて、ベース層が光構造化可能物質から成ることが有利となり得る。これは、ほぼ表面全体にわたって接着剤の厚さの減少した支持領域11の少なくとも90%であると理解可能である。しかしながら、最適な実施形態では、この表面は、少なくとも98%であり、より理想的には支持領域11よりも大きい。直径300mmの円形キャリア10において、高接着力の接着領域14は典型的に、>0.5mm、理想的には>1mm、更に理想的には>2mm又は>4mmのリング幅を有する。
ベース層が支持領域11よりも大きな領域を覆う場合、実施形態Fに従って、キャリア10が高接着領域内にオフセット12を有することが好ましい。このオフセットは、ベース層20を適用する前に、充填材13が支持領域11と同一平面の平坦なキャリア面15を形成するまで、充填材13で充填される。充填材13は理想的には、外部からの制御された作用によって後に選択的に分解又は除去可能な物質である。その作用のメカニズムは、機械的方法、光学的方法、化学的方法、又はこれらの方法の組み合わせであり得る。例えば、特定の溶媒を用いて分解可能な物質(特にプラスチック)を用いることができる。一代替実施形態によると、特別なエッチング剤によって分解可能な無機物質も考えられる。更に、紫外線(UV,ultraviolet)放射又は紫外線(IR,infrared)放射の作用の下で分解可能な物質も想定可能である。オフセット12は、低い保持力を有する支持領域11がオフセット12の段17まで大まかに(有利には正確に)延伸するようにされる。段17は、直角の縁又は傾斜した縁の形状となり得る。湿式エッチングプロセスによってこのような傾斜した縁を形成することが有利に可能であり、これは、シリコンの結晶構造が自動的にこうした傾斜した縁を形成することを可能にする。
ベース層20は、スピン若しくはスプレーコーティング又はラミネート加工によって適用可能である。場合によっては、めっき、鋳造、押し出しコーティング等の他の方法も考えられる。
本発明の好ましい一実施形態では、ベース層20の物質は、光構造化可能物質、特に光構造化可能誘電体である。例えば、ベンゾシクロブテン、WPR5100(JSR(登録商標)製)、信越化学(登録商標)製のSiNR(登録商標)や、日立化成や住友ベークライト製の同様の製品、ポリイミドが使用可能である。当業者は、これらの物質を知っていて、最終的な応用及び製造プロセスフローによって決められる要求に応じてそれらを選択することができる。好ましい実施形態(A、B、C、D、H)では、チップ30の所定の配線レベル用の導電経路21を、ベース層20の上に構築して形成することができる。これは一般的に、リソグラフィ及びアディティブプロセスによって行われる。例えば、個々の導体間の絶縁を、上述の感光性誘電体で形成することができる一方、金属接続部を、障壁シードの堆積(スパッタリング)及び電気化学的堆積(電気めっき)によって形成することができる。これらのプロセスは当該産業において従来のものであり、当業者に知られている。次に、チップを保持及び結合するために後に用いられる接続パッド22を形成する。これらの接続パッド22と共に、理想的には、ベース層20に対するチップ30の正確な位置合わせを可能にする位置合わせマーク25も存在する。従って、外部位置合わせ手段を省くことができて、これは、チップ30のはるかに正確な位置合わせに繋がる。
一代替実施形態Gでは、ベース層20を単純に露光させて、その露光後に、熱プロセス(“ポスト露光焼成”)に晒す。このシーケンスによって、ネガティブレジストの場合には露光されたサイトが化学的に連結されて、現像液に対して不溶性となる一方、露光されていない領域は可溶性のままになる。ポジティブレジストに対しては、その振る舞いは真逆であり、露光されたサイトがあまり可溶性でないままである。ここで、完全性のため、大抵の誘電体はネガティブレジストの振る舞いを有することに留意されたい。そして、相互接続層を、プロセスA、B、C、D、Hと同様に既に露出されているベース層20の上に直接構築することができ、又はチップ30がベース層20の上に直接配置される。この場合、露光された誘電体を加熱する前にチップ30を適用することが有利になり得て、その後に、架橋プロセスを用いて、チップ30とベース層20の誘電体との間の永続的な接着接続(結合接続)を得ることが有利となり得る(実施形態G)。
他の代替実施形態(図9F1から図9F7に係るプロセスフローF)では、チップ30がベース層20の上においてのみ固定される。これは、追加の接着剤を用いて、又はベース層20の対応して選択された物質の接着性を用いて実施され得る。本発明においては、チップ30を所謂ダイ取り付け接着剤を用いて固定することも考えられる。代わりに、ベース層20の物質は、誘電体であり得て、特に、露光されていない状態において主に熱可塑性を有し得る上述の物質のうち一つであり得る。チップ30は、上述の熱機械的接着方法を用いて固定可能である。
実施形態A、B、C、D、Hに対して、接続パッド22の形成後に、チップ30、又は少なくとも一つのチップ30から形成されたチップスタック31を一度に配置する。これは、現状のチップツーウェーハ結合法によって行うことができて、典型的には、チップ30を、一時的接着剤によって前もって固定して、後で永続的な結合をリフロープロセスで形成する。この点に関して、実施形態A及びBは、バンプ36を用いた一バージョンを示し、チップがフラックス又はノーフローアンダーフィルによって固定される。全てのチップ30がベース層20上に配置された後に、前もって固定された複数のチップ30を有するキャリア10が熱的プロセス(“リフロープロセス”)を受けて、バンプ36及びコンタクトパッド22が互いにはんだ付けされる。ここで、フラックスは、接触表面の酸化が加熱中に生じないことを保証する。代わりに、所謂ノーフローアンダーフィルは、同じ機能のものであり得て、チップ30間の結合界面の永続的な部分を後に残し、改善された機械的安定性を提供する。従って、ノーフローアンダーフィルは、チップ30間のギャップの後のアンダーフィリングを節約する(プロセスA及びBに見られる)。ノーフローアンダーフィル材を用いる場合、熱プロセス中にチップに圧力を印加する必要があることも多く、これは、キャリア上に配置された全てのチップに対して同時に圧力を印加することができる圧力プレートを用いて有利に行われる。
実施形態C、D及びHでは、バンプ36を省いて代わりに平坦な表面を用いる接続部が示されている。これは、更なるシーケンスにおいて、より密な接続部を可能にする。何故ならば、従来のバンプ36が省かれるからである。この特別な形状の接続部は一般的に、所謂“一過性液相(TLP,transient liquid phase)”結合プロセスを用いて形成される。ここで、共晶金属接続部が形成されて、第一の金属が液相から第二の金属内に拡散して、第一の金属の融点以上の融点を有する安定な金属間接続部を形成する。従って、結合接続部を低温で実現することができて、その後においては、元々の結合温度以上の融点を有する。これは、これらの接続部を、チップ30の複数のチップ層33の積層に特に適したものとする。何故ならば、これによって、既に結合された面の接続部は悪影響を受けないからである。この結合接続に対する一つの典型的な例は、銅及び錫の接続である。しかしながら、他の可能性としては、銅及びインジウム、金及び錫、ニッケル及び錫、金及びインジウムが挙げられる。従って、例えばこの銅‐錫結合界面に対する結合温度は、例えば270から280℃である一方、完了後の界面は少なくとも415℃の温度安定性を有する。プロセスフローC、D及びHに示されるチップ30及びチップスタック31は、永続的な金属結合を形成するための熱プロセスにおいて後で蒸発する一時的接着剤を用いて、熱プロセスの前に固定される。例えば、ビベンジルの使用が推奨される。ここで、チップスタック31、チップ層33を、チップ配置及び永続的結合界面を形成するための熱プロセスから成る複数ステップ、又は単一の配置ステップ及び単一の熱プロセスのシーケンスによって形成することができる。プロセスシーケンスA及びBについても同様である。
更なるシーケンスにおいて、チップスタック31は任意でアンダーフィリングされて、アンダーフィル材による改善された機械的安定性が得られる。代わりに、上述の一時的接着剤の代わりに、金属接続部を形成するための熱プロセスの完了後に、チップスタックの永続的部分のままである物質を用いることも考えられる。特に、その物質は、所謂ノーフローアンダーフィル材又は、上述の誘電体の群からの他の適切な物質でもあり得る。非金属電気絶縁領域によって取り囲まれた金属接触表面から成るハイブリッド結合界面も想定可能である。これに対する一例は、酸化シリコンによって取り囲まれた金属接触表面である。ここで、酸化シリコンは、ファンデルワールス結合によって相応に良い質で室温でチップを固定するのにも用いることができ、後に、熱プロセスによって永続的な結合接続に変換される。
プロセスE及びFにおいて、チップ30は、適切な方法を用いて互いに接続される。例えば、実施形態Fに示されるようなリソグラフィ法であり得る。ここでも、上述のような物質及び方法が使用可能である。特に、スプレーコーティングを用いた誘電体の適用が、チップを埋め込んで、チップ30によって形成される顕著なトポグラフィを平坦化するのに適している。
実施形態Eは、接続部の少なくとも一部がワイヤボンディングを用いても形成されるバージョンを示す。
二つのバージョンE及びFは、方法の柔軟性を示し、本発明が、複数の接続技術を同時に取り込むことを可能にする非常に多用途な方法であることを明確にする。
接続及びアンダーフィルプロセスを完了させた後に、残りの自由空間を埋め込み化合物(成形化合物)で充填する。これを用いて、チップ/チップスタックを安定化及び特に拡大させる。
例外は実施形態Fであり、成形化合物が省かされて、その結果として、特に薄くて小型のパッケージを得ることができる。この場合、チップの厚さは、相応に薄くなるように選択されて、誘電体が相応の機械的耐久性を有して、これは、ベース層20の物質に対応する層物質40内に埋め込まれたチップスタック31の機械的に非常にフレキシブルな(柔軟な)パッケージとなり得て、チップスタックが、このフレキシビリティが有利となる特別な応用に特に適したものになる。例えば、これは、スマートカード応用や、パッケージが湾曲した表面上に取り付けられる応用であり得る。
埋め込みステップに続いて、ハイブリッドウェーハ34がキャリア10から取り外される。これは、キャリア10が実施形態Hで説明されるように作製される際に有利に可能となる。この場合、まず、適切な接着剤として設けられた充填材13が分解される。続いて、ハイブリッドウェーハ34をキャリア10から持ち上げる。この持ち上げは、キャリア10及び/又はハイブリッドウェーハ34のフレキシビリティを用いて有利に行われて、持ち上げプロセスが所定のサイトから開始して、分離波が開始点から表面全体にわたって伝わり、最終的にハイブリッドウェーハ34をキャリア10から分離するようにする。しかしながら、少なくとも、分離波は、キャリア10の縁から中心に伝わらなければならない。この分離波の発生を促進及び/又は開始させるため、機械的分離素子をキャリア10とハイブリッドウェーハ34との間の界面に導入することが有用及び必要となり得る。これは例えば、楔、錐体、ブレードであり得る。適切な断面を有する張力のかかったワイヤも想定可能である。代わりに、分離プロセスは、ウォータジェット又はガスジェットを用いて開始及び/又は支持可能である。
実施形態Fの方法のシーケンスは図9F1から図9F7に従う:
図9F1に示されるプロセスステップでは、ベース層20をキャリア10に適用して、その充填層19が支持領域11を形成する。ベース層20は完全に支持領域11を覆い、その上に僅かに突出する。支持領域11の上に突出しているベース層20の環状部分は、接着領域14(単位面積当たりの接着領域よりも少なくとも3倍強い接着力を有する)の上のベース層20の全周囲の上に存在する。従って、ベース層20は本質的には接着領域14内のみにおいて保持される。
そして、図9F2に示されるように、キャリア10の反対側のベース層20の面上のチップ30が、ピックアンドプレースツールを用いてベース層20に適用される。複数の層に適用可能なチップ30の面(ベース層20の反対側の面)の上に、コンタクトパッド22が適用されて、ファンアウト結合構造として回路経路21(図9F4を参照)によって後の結合用に用いられる。
図9F3に示されるステップにおいて、ベース層20の物質に対応する層物質40が、ブランケット状でベース層20に適用され、その層物質40は適用中に、チップスタック31間に形成された自由空間内に気泡を発生させずに浸入するようにされる。
図9F4に示されるプロセスステップにおいて、回路経路20が特に層内に構築されて、接続パッド22及び/又は隣接するチップ30の結合用に形成される。回路経路は、リソグラフィステップ又はスタンピング法によって形成可能である。
図9F4に示されるプロセスステップにおいて、回路基板の結合用に設けられたファンアウト結合構造21が、層物質40の外に通されて、ファンアウト結合構造21の末端部には、末端バンプ50が設けられて、対応する回路基板に対する図9F7に係るハイブリッドウェーハ34の接続用に使用される。
図9F6に示されるステップにおいて、キャリア10が、本質的には上述の方法で接着領域14に対する作用によって、ベース層20から除去される。
図9F7は、分離された(バラされた)チップスタック31を示し、ベース層20の分離されたベース部分26がキャリアとして用いられる。
図10G1から図10G11は、実施形態Gに係る製造方法を示す。図10G1に係る第一の方法ステップは、図1A、図1B、図1C、図1D及び図1Eに示される方法ステップと同じ方法で、図9F1に係る方法ステップに対応する。
図10G2に示される方法ステップにおいて、リソグラフィ処理用のフォトマスク90がベース層20の上に整列して配置されて、図10G3に係る方法ステップにおいて、ベース層20が、フォトマスク90を通して露光される。
図10G4に係るベース層20の露出された露光サイト27の領域において、チップ30が、コントタクトパッド22を介してチップ層31内に構築されて、チップ縁37の上のチップ位置合わせマーク38が、チップ同士又はベース層20に対するチップ30の位置合わせ用に用いられる。
図10G5に係る方法ステップにおいて、チップ30が、ベース層20上の表面全体にわたって層物質40で埋め込まれる。
図10G6に係るプロセスステップにおいて、キャリア10が、図9F6と同様に除去されて、図10G7に係る方法ステップにおいて、ハイブリッドウェーハ34が頭を上にして反転される。
図10G8に係る方法ステップにおいて、ベース層20の露光サイト27が特にエッチングによって露出されて、図10G9に係る方法ステップにおいて、回路経路21が、露わにされた露光サイト27内に形成される。
図10G10に係る方法ステップにおいて、回路基板に対するチップスタック31の接続のために、末端バンプ50が回路経路21に結合される。
図10G11に係る方法ステップにおいて、ハイブリッドウェーハ34のチップスタック31が分離される(バラされる)。
図11H1から図11H9に係る特に好ましい実施形態Hでは、図11H1に係るベース層20が、図9F1に係る方法と同様に適用されるが、接着領域14内、つまり支持領域11に続くキャリア10が、キャリア面15に対して後退したオフセット12を有して、多かれ少なかれ肩部を形成する。ベース層20をキャリア10に適用する前に、オフセット12は、接着性充填材13で充填されて、充填材13が支持領域11と同一平面になるようにされる。ベース層20は、充填材13の頂部の環状部分内において充填材13の上に少なくとも部分的に存在する。従って、充填材13は、少なくとも部分的に接着領域14を形成する。
図11H2に係る方法ステップは、図2D(実施形態D)に係る方法ステップに対応し、導電経路21及び位置合わせマーク25がベース層20内に形成される。
図11H3に係る方法ステップは、図3Dに係る方法ステップに対応し、コンタクトパッド22が、導電経路21に対する接触サイトにおいてベース層20に適用されて、ファンアウト結合構造が同時に形成される。
図11H4に係る方法ステップは、図4Dに係る方法ステップに対応し、チップスタック31が、四つのチップ層33内のチップ30の積層によって形成される。チップ層33のチップ30はTSVと、個々のTSVを接続するコンタクトによって相互接続される。
図11H5に係る方法ステップ(図5Dに係る方法ステップに対応)において、チップ31が層物質40によって埋め込まれる。
図11H6に係る方法ステップにおいて、充填材31が、その充填材31に対して選択的に作用する対応溶媒によって除去されて、続く図11H7に係る方法ステップにおいて、キャリア10を、ハイブリッドウェーハ34から簡単に取り外すことができる。
図11H8に係る方法ステップにおいて、末端バンプ50を、ファンアウト接触構造の対応する接触サイトを有するベース層20の上に結合させる。
図11H9に係る方法ステップにおいて、チップスタック31が分離される(バラされる)。
10 キャリア
11 支持領域
12 オフセット
13 充填材
14 接着領域
15 キャリア面
16 側縁
17 ステージ
18 接触表面
19 充填層
20 ベース層
21 導電経路
22 接触パッド
24 チップ面
25 位置合わせマーク
26 ベース部分
27 露光サイト
30 チップ
31 チップスタック
32 チップスタック縁
33 チップ層
34 ハイブリッドウェーハ
35 ハイブリッドウェーハ縁
36 バンプ
37 チップ縁
38 チップ位置合わせマーク
40 層物質
50 末端バンプ
90 フォトマスク

Claims (12)

  1. チップスタック(31)を製造するための方法であって、
    キャリア(10)のキャリア面(15)にベース層(20)をスピン若しくはスプレーコーティング又はラミネート加工によって適用するステップと、
    前記ベース層(20)の上にチップスタック(31)を構築するステップと、
    前記ベース層(20)から前記キャリア(10)を取り外すステップとを備え、
    前記キャリア面(15)の上に、接着性の接着領域(14)と低接着性の支持領域(11)とが設けられて、前記ベース層(20)が、少なくとも主に前記支持領域(11)の表面全体にわたって適用され、
    前記接着領域(14)内の前記キャリア面(15)の上であって、前記キャリア面(15)に対して後退させたオフセット(12)の上に、前記キャリア面(15)と同一平面で、選択的可溶性の充填材(13)が存在し、
    前記ベース層(20)が少なくとも部分的に前記チップスタック(31)の一部分となる、方法。
  2. 前記ベース層(20)が、前記支持領域(11)の表面全体にわたって適用され、前記接着領域(14)に対して少なくとも部分的に適用される、請求項1に記載の方法。
  3. 前記チップスタック(31)が、特に切断によって、前記チップスタック(31)が前記キャリア(10)に接続したままであるように、前記キャリア(10)の取り外しの前に分離される、請求項1に記載の方法。
  4. 前記ベース層(20)を形成する物質がフレキシブルである、請求項1に記載の方法。
  5. 特に前記チップスタック(31)を構築する前に、ファンアウト結合構造(21)が前記ベース層(20)内に形成される、請求項1に記載の方法。
  6. 前記チップスタック(31)を構築する前に、前記キャリア面(15)の反対側のチップ面(24)の上に、前記チップスタック(31)を前記ファンアウト結合構造(21)に電気的に結合するための接触パッド(22)を適用する、請求項5に記載の方法。
  7. 前記チップスタック(31)の構築の前又は間に、特に請求項5に記載のファンアウト結合構造(21)の導入と同時に、前記ベース層(20)の上の前記コンタクトパッド(22)及び/又は前記チップスタック(31)の位置決め/配置のための位置合わせマーク(25)が、特に前記チップスタック(31)の縁(32)と同一平面で、前記ベース層(20)の中/上に存在している、請求項5に記載の方法。
  8. 前記チップスタック(31)が、結合によって前記ベース層(20)の上に直接固定される、請求項1に記載の方法。
  9. 前記チップスタック(31)を構築した後であって且つ前記キャリア(10)を取り外す前に、前記チップスタックを、前記ベース層(20)の物質に特に対応する層物質(40)で埋め込む、請求項1から8のいずれか一項に記載の方法。
  10. 前記キャリア(10)を、特に前記接着層(14)の接着力を低下させることによって、好ましくは前記充填材(13)の選択的分解によって、前記キャリア(10)の側縁から取り外す、請求項1に記載の方法。
  11. 前記ベース層(20)のベース部分(26)が、各チップスタック(31)の一部を形成する、請求項1から10のいずれか一項に記載の方法。
  12. 接着性の接着領域(14)及び低接着性の支持領域(11)がキャリア面(15)の上に設けられているキャリア(10)であって、ベース層(20)が少なくとも主に前記支持領域(11)の表面全体にわたって適用され、前記接着領域(14)内の前記キャリア面(15)の上において、前記キャリア面(15)に対して後退させたオフセット(12)の上に、選択的可溶性充填材(13)が存在している、キャリア(10)。
JP2013510503A 2010-05-20 2010-05-20 チップスタックを製造するための方法及びその方法を実施するためのキャリア Active JP6116476B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2010/003119 WO2011144226A1 (de) 2010-05-20 2010-05-20 Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens

Publications (2)

Publication Number Publication Date
JP2013535093A JP2013535093A (ja) 2013-09-09
JP6116476B2 true JP6116476B2 (ja) 2017-04-19

Family

ID=42732409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510503A Active JP6116476B2 (ja) 2010-05-20 2010-05-20 チップスタックを製造するための方法及びその方法を実施するためのキャリア

Country Status (8)

Country Link
US (1) US8932910B2 (ja)
EP (1) EP2572380B1 (ja)
JP (1) JP6116476B2 (ja)
KR (2) KR101665302B1 (ja)
CN (1) CN103155146B (ja)
SG (1) SG185491A1 (ja)
TW (1) TWI563595B (ja)
WO (1) WO2011144226A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033191A (ja) * 2012-08-06 2014-02-20 Samsung Electro-Mechanics Co Ltd ビルドアップ基板用絶縁体及びこれを用いた基板の製造方法
SG2014013569A (en) * 2012-08-20 2014-10-30 Ev Group E Thallner Gmbh Packaging for microelectronic components
JP2015005637A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US9599670B2 (en) * 2013-09-18 2017-03-21 Taiwan Semiconductor Manufacturing Company Ltd Circuit and method for monolithic stacked integrated circuit testing
US9572257B2 (en) 2014-07-31 2017-02-14 Keysight Technologies, Inc. Multi-layered printed circuit board having core layers including indicia
US10529637B1 (en) * 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544902B2 (ja) * 1999-09-16 2004-07-21 株式会社東芝 半導体装置およびその製造方法
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
FR2842647B1 (fr) 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
JP4379102B2 (ja) * 2003-12-12 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
US7078320B2 (en) * 2004-08-10 2006-07-18 International Business Machines Corporation Partial wafer bonding and dicing
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
JP4063277B2 (ja) * 2004-12-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
CN101567357B (zh) 2005-04-05 2011-05-11 日本电气株式会社 具有配线基板的电子设备及用于这种电子设备的配线基板
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
CN101127343B (zh) 2006-08-18 2010-12-15 巨擘科技股份有限公司 结合ic整合基板与载板的结构及其制造方法与电子装置的制造方法
KR100887475B1 (ko) 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
JP2008258303A (ja) 2007-04-03 2008-10-23 Seiko Epson Corp 半導体装置の製造方法
US8119500B2 (en) * 2007-04-25 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
US7666780B2 (en) * 2007-12-12 2010-02-23 International Business Machines Corporation Alignment verification for C4NP solder transfer
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
JP2009152372A (ja) * 2007-12-20 2009-07-09 Sharp Corp プリント基板、半導体装置、及びこれらの製造方法
US9111981B2 (en) * 2008-01-24 2015-08-18 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP5166903B2 (ja) 2008-02-08 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置
EP2104138A1 (de) 2008-03-18 2009-09-23 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
US7842542B2 (en) * 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
US7833829B2 (en) * 2008-10-28 2010-11-16 Honeywell International Inc. MEMS devices and methods of assembling micro electromechanical systems (MEMS)
TWI419302B (zh) * 2010-02-11 2013-12-11 Advanced Semiconductor Eng 封裝製程
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes

Also Published As

Publication number Publication date
EP2572380B1 (de) 2021-06-16
KR20160077231A (ko) 2016-07-01
KR20130090321A (ko) 2013-08-13
JP2013535093A (ja) 2013-09-09
CN103155146A (zh) 2013-06-12
US8932910B2 (en) 2015-01-13
SG185491A1 (en) 2012-12-28
KR101665302B1 (ko) 2016-10-24
US20130065360A1 (en) 2013-03-14
CN103155146B (zh) 2016-06-08
TWI563595B (en) 2016-12-21
WO2011144226A1 (de) 2011-11-24
TW201145450A (en) 2011-12-16
EP2572380A1 (de) 2013-03-27

Similar Documents

Publication Publication Date Title
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
JP4568337B2 (ja) 集積半導体装置
JP6116476B2 (ja) チップスタックを製造するための方法及びその方法を実施するためのキャリア
TWI713571B (zh) 半導體裝置及其製造方法
TW201742216A (zh) 半導體裝置之製造方法、覆晶型半導體裝置之製造方法、半導體裝置及覆晶型半導體裝置
JP4504434B2 (ja) 集積半導体装置
TW200524101A (en) Electronic device and process for manufacturing same
CN104425432A (zh) 半导体装置
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP5784775B2 (ja) 半導体パッケージ及びその製造方法
JP5003023B2 (ja) 基板処理方法及び半導体装置の製造方法
CN102122646B (zh) 晶圆封装装置的形成方法
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
JP6880661B2 (ja) 半導体用仮固定材及びそれを用いた半導体装置の製造方法。
US12119238B2 (en) Semiconductor bonding structures and methods
JP2019046884A (ja) 粘着テープ
JP2010161222A (ja) 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ
JP2011091087A (ja) 半導体装置とその製造方法
JP6343980B2 (ja) 半導体デバイスの製造方法
US10755979B2 (en) Wafer-level packaging methods using a photolithographic bonding material
WO2022244266A1 (ja) 半導体装置の製造方法、及び、半導体装置
JP7335036B2 (ja) 半導体パッケージの製造方法
KR20240140004A (ko) 유기 인터포저 구조 및 이의 제조 방법과 패키지 구조

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140320

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140811

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170321

R150 Certificate of patent or registration of utility model

Ref document number: 6116476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250