JP2010161222A - 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ - Google Patents

半導体パッケージの製造方法、半導体パッケージ及び半導体チップ Download PDF

Info

Publication number
JP2010161222A
JP2010161222A JP2009002754A JP2009002754A JP2010161222A JP 2010161222 A JP2010161222 A JP 2010161222A JP 2009002754 A JP2009002754 A JP 2009002754A JP 2009002754 A JP2009002754 A JP 2009002754A JP 2010161222 A JP2010161222 A JP 2010161222A
Authority
JP
Japan
Prior art keywords
layer
wiring
electrode
semiconductor chip
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009002754A
Other languages
English (en)
Inventor
Akira Kai
亮 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009002754A priority Critical patent/JP2010161222A/ja
Publication of JP2010161222A publication Critical patent/JP2010161222A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】チップ側の電極とパッケージ基板側の電極とを電気的に接続する時間を短縮し、生産性の高い半導体パッケージの製造方法、半導体パッケージ及び半導体チップを提供する。
【解決手段】半導体チップ３と、半導体チップ３の上に形成された配線層６との間に剥離層５を形成し、パッケージ組立て時において、剥離層５を剥離することで配線層６の一部を半導体チップ３から剥離し、この剥離した配線層６を半導体チップ３との接着部を軸に半導体チップ３の端縁に折り返し基板１側の電極２と接続することで、半導体チップ３側の電極４と基板１側の電極２とを電気的に接続する配線６の一端を辺単位で一括して基板１側の電極２に接続することができる。
【選択図】図１

Description

本発明は、半導体パッケージの製造方法、半導体パッケージ及び半導体チップに関する。詳しくは、半導体チップをパッケージ基板に実装し、当該半導体チップと半導体パッケージ基板とを配線接続した半導体パッケージの製造方法、半導体パッケージ及び半導体チップに関する。
従来、半導体チップを収容する半導体パッケージとして、例えば、ワイヤボンド（以下、「ＷＢ」という。）タイプの半導体パッケージがある。
このＷＢタイプの半導体パッケージ１００は、例えば、図１８，１９に示した構成を有している。すなわち、パッケージ基板１０１上に半導体チップ１０２が図示しない接着剤により固定され、半導体チップ１０２上に形成されたチップ側の電極（端子）１０３とパッケージ基板１０１上に形成された基板側の電極（端子）１０４が金線１０５により接続されている。
このＷＢタイプの半導体パッケージ１００では、半導体チップ１０２をパッケージ基板１０１上に固定した後、金線１０５を用いてチップ側の電極１０３と基板側の電極１０４とを電気的に接続している。具体的には、図示しないキャピラリと呼ばれる針の様な治具を用い、その中に金線を通し、金線の先端をチップ側の電極１０３と接合する。その後、基板側まで金線を引っ張り、基板側の電極１０４に押し当てて接合することで、チップ側の電極１０３と基板側の電極１０４とを金線１０５により電気的に接続している。
なお、この種の半導体パッケージの構造については、例えば特許文献１に開示されている。
特開２００７−１２３９１９号公報
しかしながら、近年の半導体の高機能化に伴う１チップが有する機能の増加とともに、必要とされる信号線は飛躍的に増加している。
そのため、上述のような従来の半導体パッケージ１００では、図２０に示すように、半導体チップ１０２の端子数が多い場合、チップ側の電極１０３と基板側の電極１０４を接続する配線（金線１０５）の本数が多くなり、配線（金線１０５）間の間隔も狭くなる。
ワイヤボンディング（金線１０５をチップ側の電極１０３及び基板側の電極１０４と接続する）の作業は１本の配線毎に行うため、１チップあたりの作業時間は長くなる。また、隣接する配線（金線１０５）間の距離等が狭くなることで、ワイヤボンディングするときや半導体チップ１０２を樹脂封止するとき等に金線１０５間のショート等の危険性が高まり歩留まりが悪くなる。さらに、チップ側及び基板側の電極１０３，１０４において金線１０５との接合面積を確保する必要があり、配線間のファインピッチ化にも限界がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、チップ側の電極と基板側の電極との接続時間を短縮でき、しかも配線間のショートを回避でき、さらには配線間のファインピッチ化も可能となる半導体パッケージの製造方法、半導体パッケージ及び半導体チップを提供することにある。
上記目的を達成するために、請求項１に係る発明は、半導体チップ本体の表面に形成された電極領域に隣接する領域に剥離層を形成するステップと、一端が前記電極領域の各電極に接続される複数の配線からなる配線部と前記配線部を保持する保持部とを有する配線層を、前記電極領域上から前記剥離層上にかけて形成するステップと、前記剥離層及び配線層を形成した半導体チップをパッケージ基板上に実装するステップと、前記剥離層による剥離を発生させて、前記剥離層上に形成した配線層を前記半導体チップ上から分離するステップと、前記電極領域上の配線層を基端として前記剥離層上に形成した配線層を前記パッケージ基板側に折り返し、当該パッケージ基板の電極に前記配線層の各配線の他端を接続するステップとを有する半導体パッケージの製造方法とした。
また、請求項２に係る発明は、請求項１に記載の半導体パッケージの製造方法において、前記剥離層は内部に光又は熱のエネルギーにより破裂するマイクロカプセルを有し、前記マイクロカプセルが光又は熱のエネルギーにより破裂して前記樹脂層が２つに分割され、前記剥離層上に形成した配線層が前記半導体チップ本体から分離することとした。
また、請求項３に係る発明は、請求項１に記載の半導体パッケージの製造方法において、前記剥離層は、光又は熱のエネルギーにより接着力を失い、前記配線層又は半導体チップ本体から剥離して、前記剥離層上に形成した配線層が前記半導体チップ本体上から分離することとした。
また、請求項４に係る発明は、請求項１〜３のいずれか１項に記載の半導体パッケージの製造方法において、前記電極領域は、前記半導体チップの周縁部の少なくとも一辺に沿って配置することとした。
また、請求項５に係る発明は、請求項１〜４のいずれか１項に記載の半導体パッケージの製造方法において、前記配線の他端と前記パッケージ基板の電極との接続を、熱又は超音波を使用した合金接続により行うこととした。
また、請求項６に係る発明は、請求項１〜４のいずれか１項に記載の半導体パッケージの製造方法において、前記配線の他端と前記パッケージ基板の電極との接続を、熱リフロー工法により行うこととした。
また、請求項７に係る発明は、請求項１〜６のいずれか１項に記載の半導体パッケージの製造方法において、前記剥離層を形成するステップ及び前記配線層を形成するステップは、ウェハプロセスにより行うこととした。
また、請求項８に係る発明は、チップ本体の表面に形成された電極領域に隣接する領域に形成された剥離層と、前記電極領域上から前記剥離層上にかけて形成され、一端が前記電極領域の各電極に接続される複数の配線からなる配線部と前記配線部を保持する保持部とを有する配線層と、を備えた半導体チップとした。
また、請求項９に係る発明は、半導体チップと、当該半導体チップを実装するパッケージ基板と、を備え、前記半導体チップの電極領域の各電極に一端が接続される複数の配線からなる配線部と当該配線部を保持する保持部とを有する配線層の一部を剥離し、前記電極領域上の配線層を基端として前記パッケージ基板側に折り返し、当該パッケージ基板の電極に前記配線層の各配線の他端を接続した半導体パッケージとした。
本発明によれば、半導体チップに形成した配線層の一部を剥離し、パッケージ基板側の電極と接続を行うので、チップ側と基板側との配線接続の時間を短縮し、しかも配線間のショートを回避し、さらには配線間のファインピッチ化も可能となる半導体パッケージの製造方法、半導体パッケージ及び半導体チップを提供することができる。
本発明の一実施の形態に係る半導体パッケージの構造を示す断面図である。 剥離層の一例を示す断面図である。 剥離層の他の一例を示す断面図である。 上記半導体パッケージの製造方法を示す図である。 図４に続く工程を示す図である。 図５に続く工程を示す図である。 図６に続く工程を示す図である。 図７に続く工程を示す図である。 図８に続く工程を示す図である。 図９に続く工程を示す図である。 図１０に続く工程を示す図である。 本発明の一実施の形態に係る半導体パッケージの変形例を示す断面図である。 半導体パッケージの変形例の製造方法を示す断面図である。 本発明の一実施の形態に係る半導体パッケージの他の変形例を示す平面図である。 半導体パッケージの他の変形例の製造方法を示す平面図である。 ＦＣタイプの半導体パッケージの構造を示す平面図である。 電極が多い場合のＦＣタイプの半導体パッケージの構造を示す平面図である。 従来の半導体パッケージの構造を示す断面図である。 従来の半導体パッケージの構造を示す平面図である。 配線が多い場合の従来の半導体パッケージの構造を示す平面図である。
以下、発明を実施するための最良の形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．半導体パッケージの構成
２．半導体パッケージの製造方法
３．その他の半導体パッケージの構成及び製造方法
［１．半導体パッケージの製造方法］
まず、本発明の一実施形態に係る半導体パッケージの構成について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る半導体パッケージの断面構造を表すものである。
図１に示すように、本実施形態における半導体パッケージＰは、インターポーザ基板等のパッケージ基板１を有している。このパッケージ基板１上には、その一部に電極（端子）２が形成されると共に、他の一部に半導体チップ３が、図示しない接着剤により固定されている。
半導体チップ３は、内部に集積回路を形成し、表面（アクティブ面）の一部の領域に複数の電極（端子）４を露出させた電極領域１０を有するチップ本体３ａを有しており、このチップ本体３ａの電極領域１０に隣接して剥離層５が形成されている。さらに、電極領域１０上には、配線層６の一端部が固着されており、この配線層６の他端部が基板側の電極２側へ折り返され、基板側の電極２に接続されている。この配線層６は、複数の配線６ａと、これらの配線６ａを保持する保持層６ｂにより構成されており、基板側の電極２とチップ側の電極４とは配線層６の各配線６ａにより電気的に接続されている。
剥離層５は、光（ＵＶ；ultraviolet）又は熱エネルギー等の外的要因により意図的に、半導体チップ３と剥離層５とを剥離させたり、或は配線層６と剥離層５とを剥離させたりすることが可能に構成されている。この剥離層５は、チップ本体３ａの表面に配線層６を形成する際に、半導体チップ３と配線層６との間に形成されるものである。この剥離層５は、図２（ａ）に示したように、例えば、ポリイミド系、エポキシ系等の樹脂材料５ａの中に複数のマイクロカプセル５ｂが含まれた構成になっている。このマイクロカプセル５ｂは、例えば、光反応性の骨格を持つ樹脂により構成され、光（ＵＶ；ultraviolet）又は熱エネルギーにより破裂するようになっている。そのため、剥離層５に例えば、ＵＶ光を照射することでマイクロカプセルが破裂し（図２（ｂ）参照）、剥離層５自体が上下方向に割け（図６（ｃ）参照）、割けた剥離層は上下２つに分離するようになっている（図６（ｄ）参照）。
なお、剥離層５として、上述したマイクロカプセル５ｂを含んだ構成のもの他に、例えば、ポリイミド系、エポキシ系等の樹脂材料５ａの層と接着層５ｃとを積層した構成のものがある（図３（ａ）参照）。この接着層５ｃは、光（ＵＶ；ultraviolet）又は熱エネルギーにより硬化して接着力を失うように構成される。そのため、剥離層５に、ＵＶ光を照射し、又は加熱することで、この剥離層５が半導体チップ３の表面から剥離するようになる（図３（ｂ）参照）。接着層５ｃは、例えば、紫外線（ＵＶ）の照射によって接着力が低下するＵＶ剥離型接着剤を含んで構成される。ＵＶ剥離型接着剤としてはＵＶにより反応するＵＶ硬化型オリゴマーを含有するアクリルコポリマーなどが用いられる。なお、エポキシ、ウレタン、ポリマー等に光によるラジカル反応の開始剤を含有させて構成されるものであれば、アクリルコポリマーに限られない。
配線層６は、基板側の電極２とチップ側の電極４とを接続する複数の配線６ａと、この配線６ａを保持する保持部である保持層６ｂとを備えて構成されている。配線６ａは、例えば、ニッケル（Ｎｉ）層／金（Ａｕ）層により構成され、各層の膜厚は各々０．５〜５μｍ程度であり、具体的には、ニッケル（Ｎｉ）層の膜厚が１〜５μｍであり、金（Ａｕ）層の膜厚が０．５〜２．５μｍである。
なお、
配線６ａとして、上述のニッケル（Ｎｉ）層／金（Ａｕ）層の構成の他に、例えば、銅（Ｃｕ）層を下地に有する、銅（Ｃｕ）層／ニッケル（Ｎｉ）層／金（Ａｕ）層により構成することができる。この場合には、銅（Ｃｕ）層及び金（Ａｕ）層の膜厚は各々０．５〜５μｍ程度であるが、ニッケル（Ｎｉ）層の膜厚は１μｍ以上となるようにすることが好ましい。銅（Ｃｕ）の金（Ａｕ）層への拡散による接合性低下の防止のためである。
また、保持層６ｂは、例えば、ポリイミド等の樹脂により構成されている。
［２．半導体パッケージの製造方法］
次に、図４〜図１１を参照して上記半導体パッケージの製造方法について説明する。なお、図４（ａ）〜図１１（ａ）は各工程の平面図であり、図４（ｂ）〜図１１（ｂ）は半導体パッケージの製造方法の各工程を示す図４（ａ）〜図１１（ａ）における矢視Ａ−Ａ断面図である。
はじめに、ウェハプロセスによる工程で剥離層５及び配線層６の形成を行い、続いて、パッケージ組立プロセスによる工程で剥離層５の剥離及び配線と基板側の電極との接続を行う。
まず、図４に示したように、例えばＣＶＤ（Chemical Vapor Deposition）法によりチップ本体３ａの表面の電極領域１０に、例えば膜厚０．５〜２μｍ程度のアルミニウム（Ａｌ）膜が形成される。続いて、例えばウェットエッチングにより、このアルミニウム（Ａｌ）膜を所定の形状にパターニングすることで、チップ側の電極４が複数形成される。このとき、本実施形態ではチップ側の電極４を半導体チップ３の周縁部の一辺に沿って配置するように形成している。なお、チップ側の電極４は、例えばウェットエッチング法により、チップ本体３ａの表面に開口部を形成したのち、この開口部（チップ本体３ａ）に埋め込むように形成してもよい。
次に、図５に示したように、例えば印刷法により、チップ側の電極４が形成された領域を除く半導体チップ本体３ａの表面（アクティブ面上）に、チップ側の電極４が配置された方向に沿って、上述したマイクロカプセル５ｂを含有する剥離層５が、例えば膜厚１〜１０μｍ程度で形成される。なお、剥離層５は、上述した印刷法以外にも、例えば、印刷法により樹脂材料層を形成した後、この樹脂材料層を感光性樹脂を用いて露光・現像することにより形成することもできる。
次に、図６に示したように、例えば、印刷法により、電極領域１０上から剥離層５上にかけて、例えば膜厚３〜２０μｍ程度の配線層６の保持層６ｂが形成され、続いて、例えば、感光性樹脂をフォトリソグラフィ法による露光・現像することにより、チップ側の電極４の上に形成された配線層６の樹脂層６ｂが除去される。これにより、配線層６の配線６ａの一端と接続するチップ側の電極４の上面が露出する。なお、保持層６ｂは、上述した印刷法以外にも、例えば、印刷法により樹脂材料層を形成した後、この樹脂材料層を感光性樹脂を用いて露光・現像することにより形成することもできる。
次に、図７に示したように、例えば、フォトリソグラフィ法、もしくは蒸着法等の方法により、感光性樹脂膜、もしくは蒸着法により形成された絶縁膜からなるめっきマスク７が形成される。このとき、配線６ａが形成される領域を除く領域にめっきマスク７が形成されることで、チップ側の電極４と基板側の電極２とを接続する配線の配線パターン８が形成される。このとき、配線パターン８はウェハレベルのデザインルールで細線化できる。
次に、図８に示したように、例えばめっき法により、配線層６の保持層６ｂ及びチップ側の電極４の上に、例えばニッケル（Ｎｉ）層／金（Ａｕ）層により構成される配線層６の配線６ａが形成される。このとき、配線層６の配線６ａが上述の配線パターン８に沿って形成される。これにより、チップ側の電極４と基板側の電極２とを接続する配線がウェハプロセスで一括して形成される。また、配線層６の配線６ａは、配線層６の保持層６ｂ中に埋没保持された状態となるため、配線層６の配線６ａを基板側の電極２に接続するときの隣接する配線間でのショートなどのリスクが低減される。また、配線層６の配線６ａは、ウェハプロセスで形成され、配線層６の樹脂層６ｂ中に固定化されているため、配線６ａ間のピッチを狭くした場合でも高い信頼性が確保される。また、保持層６ｂに保護されるため長期信頼性時の断線等に関しても耐性の向上が期待できる。なお、配線層６の配線６ａを形成する方法として上述しためっき法の他に、例えば蒸着法がある。
続いて、図９に示したように、例えば、ウェットエッチング、もしくは例えばアルカリ等を用いた剥離により、めっきマスク７を除去する。
以上が、ウェハプロセスによる工程となり、このようにして剥離層５及び配線層６を形成した半導体チップ３が製造される。また、上述のとおり、剥離層５及び配線層６は、このウェハプロセスによる工程で一括して形成される。
続いて、この半導体チップ３を用いた半導体パッケージＰのパッケージ組立プロセスについて説明する。
図１０に示したように、剥離層５及び配線層６が形成された半導体チップ３はパッケージ基板１上に載置され、図示しない接着剤により固定される（ダイアタッチ）。ダイアタッチ後、上述した図２（ｂ）〜図２（ｄ）の方法により剥離層５に剥離を発生させ、剥離層５上に形成された配線層６を半導体チップ３から分離する。
なお、配線層６の一部を半導体チップ３から剥離する方法として、上述したマイクロカプセル５ｂを破裂させる方法の他に、例えば、接着層５ｃを硬化させる方法がある。この方法は、図３に示したように、剥離層５を形成するときに、樹脂層５ａの下（半導体チップ３の表面側）に接着層５ｃを形成し（図３（ａ）参照）、配線層６を半導体チップ３の表面から剥離するときに、例えば接着層５ｃにＵＶ光を照射して接着層５ｃの接着力を失わせる（図３（ｂ）参照）。これにより、剥離層５の接着部５ｃと半導体チップ３の表面が剥離し（図３（ｂ）参照）、配線層６の一部が半導体チップ３から剥離する。なお、配線層６の剥離した部分は、シート状に形成される。
次に、図１１に示したように、例えば、吸着ノズル等により、剥離層６上に形成され配線層６を持ち上げ、電極領域１０上の配線層６を基端として半導体チップ３の外周側に折り曲げる。続いて、例えば、熱、超音波等の使用による合金接続により、配線層６に固定された配線の一端を辺単位で一括して基板側の電極２と接続することで図１に示したような半導体パッケージが形成される。このように、配線層６の保持層６ｂにより配線６ａを保持し、配線層６を折り返して基板側の電極２に接続することで、複数の配線６ａを一括して基板側の電極２に電気的接続することができるため、基板側の電極２とチップ側の電極４との接続時間を短縮して、接続作業を短タクト化することができる。なお、接合方法として、上述した合金接続の他に、例えば、はんだや接合剤等の補助材料を用いた圧接工法や、熱リフロー工法等がある。
［３．その他の半導体パッケージの構成及び製造方法］
以下、本実施の形態の変形例について説明する。
（変形例１）
本変形例は、配線層を形成するときに配線の上に被覆層として樹脂層を形成するようにしたものである。図１２に示したように、配線層１６は、基板側の電極２と接続する接続部となる開口部１６ｃを除く部分の配線１６ａが保持層１６ｂにより覆われた構成となっている。
まず、図１３（ａ）に示したように、例えばエッチング法により半導体チップ１３の表面の一部を除去して開口部を形成し、この開口部に、例えばＣＶＤ法により、例えばアルミニウム（Ａｌ）からなるチップ側の電極１４を形成する。
次に、図１３（ｂ）に示したように、例えば、印刷法により、チップ側の電極１４が形成された領域を除く半導体チップ１３の表面（例えば、半導体チップ１３のアクティブ面上）に、上述したマイクロカプセル５ｂを含有する剥離層５が、例えば膜厚１〜１０μｍ程度で形成される。なお、剥離層５は、上述した印刷法以外にも、例えば、印刷法により樹脂材料層を形成した後、この樹脂材料層を感光性樹脂を用いて露光・現像することにより形成することもできる。続いて、例えば、フォトリソグラフィ法、もしくは蒸着法等の方法により、感光性樹脂膜（レジスト）からなるめっきマスク１７が形成される。
このとき、剥離層１５の上側の配線層１６には、チップ側の電極１４とつながり、基板側の電極１２に対応した引回し及び接続用の配線の配線パターン１８が形成されている。
続いて、図１３（ｃ）に示したように、例えばめっき法により、チップ本体１３ａ、チップ側の電極１４及び剥離層１５の上に、例えばニッケル（Ｎｉ）層／金（Ａｕ）層により構成される配線層１６の配線１６ａが形成される。このとき、配線層１６の配線１６ａは、上述の配線パターン１８に沿って形成される。
続いて、図１３（ｄ）に示したように、例えば、ウェットエッチング、もしくは例えばアルカリ等を用いた剥離により、めっきマスク１７を除去する。
次に、図１３（ｅ）に示したように、例えば印刷法により、半導体チップ１３、剥離層１５及び配線層１６の配線１６ａの上に、例えば膜厚３〜２０μｍの配線層１６の保持層１６ｂが形成され、続いて、例えば、感光性樹脂をフォトリソグラフィ法による露光・現像することにより、基板側の電極１２と接続する部分の配線層１６の保持層１６ｂが除去される。これにより、基板側の電極１２と接続する部分に開口部１６ｃが形成される。なお、保持層１６ｂは、上述した印刷法以外にも、例えば、印刷法により樹脂材料層を形成した後、この樹脂材料層を感光性樹脂を用いて露光・現像することにより形成することもできる。
次に、図１３（ｆ）に示したように、剥離層１５及び配線層１６が形成された半導体チップ１３はパッケージ基板１１上に載置され、図示しない接着剤により固定される。
続いて、上述した図２（ｂ）〜図２（ｄ）の方法により配線層１６の一部が半導体チップ１３から剥離される。
本変形例では、開口部１６ｃを除いて配線１６ａを保持層１６ｂで被覆するようにしたので、配線層１６を形成した半導体チップ１３をパッケージ基板１１に移載するとき、配線１６ａ異物等の付着が防止することを低減することができる。
（変形例２）
本変形例は、再配線層を４辺から引き出す例である。図１４に示したように、パッケージ基板２１上に半導体チップ２３が固定されており、半導体チップ２３のチップ本体２３ａ及びパッケージ基板２１の４辺にはそれぞれチップ側の電極２４及び基板側の電極２２が形成されている。チップ本体２３ａの４辺のそれぞれには剥離層２５及び配線層２６が形成されており、配線層２６の一部がチップ本体２３ａの周縁に向けて折り曲げられている。配線層２６の配線２６ａは、各辺毎に基板側の電極２２に接続されている。本変形例の半導体パッケージは、上述した半導体パッケージの製造方法（図４〜図１１参照）により製造する（図１５（ａ）〜（ｃ）参照）。
本変形例では、チップ本体２３の４辺に形成されたチップ側の電極２４と、パッケージ基板２１の４辺に形成された基板側の電極２２とを一括して接続するようにしたので、配線２６ａを接続する作業を迅速に行うことができる。
以上説明したように、本実施の形態に係る半導体パッケージの製造方法では、半導体チップ３と配線層６との間に剥離層５を形成し、配線層の一部を半導体チップ３の表面から剥離するようにしたので、本来、半導体チップ３の表面上に固定して使うべき配線層６を、チップ側の電極４と基板側の電極２とを接続する配線として利用することができる。これにより、剥離した配線層６をパッケージ基板１側に折り曲げ、配線層６中に固定された配線を基板側の電極２と辺単位で一括して接続することができるため、チップ側の電極４と基板側の電極２との電気的に接続する作業を、従来のワイヤボンド工法等と比較して非常に短時間で行うことができ、生産性を高めることができる。
また、配線層６の保持層６ｂにより配線層６の配線６ａを保持するようにしたので、チップ側の電極４と基板側の電極２との間の電気的接続を樹脂中に保持された信号線で行うことができるため、隣接する配線６ａ同士のショート等のリスクを低減することができる。また、一般的にトランスファーモールド等により樹脂封止する際、配線６ａがたわみ、その変形によって配線６ａ同士が接触したり、チップ本体３ａと配線６ａが接触して電気的短絡するワイヤ流れの発生を抑制することができる。そのため、安定して電気的接続を行うことができるため組立不良を減少させることができる。
また、配線６ａが配線層６の保持層６ｂ中に保持されるため配線６ａがストレスから保護される。そのため、多数の配線６ａを接続するために、その接続する配線６ａは接続法によらず細線化する傾向となるが、断線等の不具合に対する耐性を向上させることが可能となり、長期信頼性を向上させることができる。
ところで、複数あるチップ側の電極と基板側の電極とを一括して電気的に接続するものとしてＦＣ（Flip Chip）タイプの半導体パッケージがある。この方法では、このＦＣタイプの半導体パッケージでは、チップ側の電極と基板側の電極とを金、はんだ等のバンプを用いて電気的に接続（フリップチップ接続）している。具体的には、図１６に示したように、フリップチップ接続は金、はんだ等で凸状のバンプをチップ本体の電極上に形成し（図１６（ｂ）参照）、パッケージ基板にチップ本体を反転しバンプ側が下になるように接続を行う工法である。そのため、電極数が多い場合でもチップ側の電極と基板側の電極との間の電気的な接続を一括で行うことが出来る。しかし、バンプを形成する工程が別途必要になる場合が多く、特に金線を用いたスタッドバンプ等の場合、バンプの形成手段にワイヤボンディングとほぼ同一の手法を用いるため、電極数が多くになる程、チップあたりの作業時間が増加してしまう。また、図１７に示したように、隣接する電極間の距離Ｗが狭くなることで、バンプ形成時、フリップチップ接続時にショート等の危険性が高まり、バンプサイズ（接合面積）Ｓが小さくなることで、信頼性の確保も難度が増すという問題がある。
したがって、本実施の形態に係る半導体パッケージの製造方法では、接続する電極の数が多い場合でも、加工時間を短縮できる点、組み立て不良を減少することができる点及び長期信頼性を向上できる点において有用である。
１，１１，２１ パッケージ基板
２，１２，２２ 基板側の電極
３，１３ 半導体チップ
３ａ，１３ａ，２３ａ チップ本体
４，１４，２４ チップ側の電極
５，１５，２５ 剥離層
５ａ，１５ａ，２５ａ 樹脂材料
５ｂ マイクロカプセル
５ｃ 接着層
６，１６，２６ 配線層
６ａ，１６ａ，２６ａ 配線
６ｂ，１６ｂ，２６ｂ 保持層
７，１７ めっきマスク
８，１８ 配線パターン
１０ 電極領域
１６ｃ 開口部

Claims (9)

  1. 半導体チップ本体の表面に形成された電極領域に隣接する領域に剥離層を形成するステップと、
    一端が前記電極領域の各電極に接続される複数の配線からなる配線部と前記配線部を保持する保持部とを有する配線層を、前記電極領域上から前記剥離層上にかけて形成するステップと、
    前記剥離層及び配線層を形成した半導体チップをパッケージ基板上に実装するステップと、
    前記剥離層による剥離を発生させて、前記剥離層上に形成した配線層を前記半導体チップ上から分離するステップと、
    前記電極領域上の配線層を基端として前記剥離層上に形成した配線層を前記パッケージ基板側に折り返し、当該パッケージ基板の電極に前記配線層の各配線の他端を接続するステップと
    を有する半導体パッケージの製造方法。
  2. 前記剥離層は内部に光又は熱のエネルギーにより破裂するマイクロカプセルを有し、
    前記マイクロカプセルが光又は熱のエネルギーにより破裂して前記樹脂層が２つに分割され、前記剥離層上に形成した配線層が前記半導体チップ本体から分離する請求項１に記載の半導体パッケージの製造方法。
  3. 前記剥離層は、光又は熱のエネルギーにより接着力を失い、前記配線層又は半導体チップ本体から剥離して、前記剥離層上に形成した配線層が前記半導体チップ本体上から分離する請求項１に記載の半導体パッケージの製造方法。
  4. 前記電極領域は、前記半導体チップ本体の周縁部の少なくとも一辺に沿って配置されている請求項１〜３のいずれか１項に記載の半導体パッケージの製造方法。
  5. 前記配線の他端と前記パッケージ基板の電極との接続を、熱又は超音波を使用した合金接続により行う請求項１〜４のいずれか１項に記載の半導体パッケージの製造方法。
  6. 前記配線の他端と前記パッケージ基板の電極との接続を、熱リフロー工法により行う請求項１〜４のいずれか１項に記載の半導体パッケージの製造方法。
  7. 前記剥離層を形成するステップ及び前記配線層を形成するステップは、ウェハプロセスにより行う請求項１〜６のいずれか１項に記載の半導体パッケージの製造方法。
  8. チップ本体の表面に形成された電極領域に隣接する領域に形成された剥離層と、
    前記電極領域上から前記剥離層上にかけて形成され、一端が前記電極領域の各電極に接続される複数の配線からなる配線部と前記配線部を保持する保持部とを有する配線層と、を備えた半導体チップ。
  9. 半導体チップと、当該半導体チップを実装するパッケージ基板と、を備え、
    前記半導体チップの電極領域の各電極に一端が接続される複数の配線からなる配線部と当該配線部を保持する保持部とを有する配線層の一部を剥離し、前記電極領域上の配線層を基端として前記パッケージ基板側に折り返し、当該パッケージ基板の電極に前記配線層の各配線の他端を接続した半導体パッケージ。
JP2009002754A 2009-01-08 2009-01-08 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ Pending JP2010161222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009002754A JP2010161222A (ja) 2009-01-08 2009-01-08 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002754A JP2010161222A (ja) 2009-01-08 2009-01-08 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ

Publications (1)

Publication Number Publication Date
JP2010161222A true JP2010161222A (ja) 2010-07-22

Family

ID=42578190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002754A Pending JP2010161222A (ja) 2009-01-08 2009-01-08 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ

Country Status (1)

Country Link
JP (1) JP2010161222A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053129A1 (ja) * 2010-10-18 2012-04-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012160595A (ja) * 2011-02-01 2012-08-23 Toshiba Corp 半導体装置及びその製造方法
WO2012156590A1 (en) * 2011-05-19 2012-11-22 Tecnomar Oy Manufacturing method of electrical bridges suitable for reel to reel mass manufacturing
JP2014204275A (ja) * 2013-04-04 2014-10-27 オリンパス株式会社 撮像装置、撮像装置の製造方法及び撮像モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053129A1 (ja) * 2010-10-18 2012-04-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012160595A (ja) * 2011-02-01 2012-08-23 Toshiba Corp 半導体装置及びその製造方法
WO2012156590A1 (en) * 2011-05-19 2012-11-22 Tecnomar Oy Manufacturing method of electrical bridges suitable for reel to reel mass manufacturing
CN103262671A (zh) * 2011-05-19 2013-08-21 泰克诺玛公司 适合于卷取大规模制造的电桥的制造方法
CN103262671B (zh) * 2011-05-19 2014-07-30 泰克诺玛公司 适合于卷取大规模制造的电桥的制造方法
US8931166B2 (en) 2011-05-19 2015-01-13 Tecnomar Oy Manufacturing method of electrical bridges suitable for reel to reel mass manufacturing
JP2014204275A (ja) * 2013-04-04 2014-10-27 オリンパス株式会社 撮像装置、撮像装置の製造方法及び撮像モジュール

Similar Documents

Publication Publication Date Title
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP4551255B2 (ja) 半導体装置
JP3548082B2 (ja) 半導体装置及びその製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5207896B2 (ja) 半導体装置及びその製造方法
JP6125332B2 (ja) 半導体装置
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP2006210745A (ja) 半導体装置及びその製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
TWI550737B (zh) 晶片封裝體及其製造方法
JP2006156436A (ja) 半導体装置及びその製造方法
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010161222A (ja) 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ
JP4828515B2 (ja) 半導体装置の製造方法
JP2009064897A (ja) 半導体装置及びその製造方法
TWI452659B (zh) 電路板及其製作方法與封裝結構
JP3972182B2 (ja) 半導体装置の製造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP3715861B2 (ja) 半導体装置の組立方法
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JP3982360B2 (ja) 半導体装置とその製造方法
JP5776174B2 (ja) 電子部品内蔵基板の製造方法