JP3548082B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3548082B2
JP3548082B2 JP2000092688A JP2000092688A JP3548082B2 JP 3548082 B2 JP3548082 B2 JP 3548082B2 JP 2000092688 A JP2000092688 A JP 2000092688A JP 2000092688 A JP2000092688 A JP 2000092688A JP 3548082 B2 JP3548082 B2 JP 3548082B2
Authority
JP
Japan
Prior art keywords
forming
layer
opening
columnar terminal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000092688A
Other languages
English (en)
Other versions
JP2001284381A (ja
Inventor
幸弘 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000092688A priority Critical patent/JP3548082B2/ja
Priority to US09/804,243 priority patent/US6674162B2/en
Publication of JP2001284381A publication Critical patent/JP2001284381A/ja
Application granted granted Critical
Publication of JP3548082B2 publication Critical patent/JP3548082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。さらに、詳しく言えば、チップサイズパッケージの信頼性を向上させる技術に関する。チップサイズパッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）は、ＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。本発明は、チップサイズパッケージの信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
従来、この分野では、一般にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれ、面状に配列された複数のハンダボールを持つ構造、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてＰＫＧ外形がチップサイズに近くなった構造等が知られている。
【０００３】
また、最近では、「日経マイクロデバイス」１９９８年８月号 ４４頁〜７１頁に記載されたウエハーＣＳＰがある。このウエハーＣＳＰは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウエハープロセス（前工程）で作り込むＣＳＰである。この技術によって、ウエハープロセスとパッケージ・プロセス（後工程）が一体化され、パッケージ・コストが大幅に低減できるようになることが期待されている。
【０００４】
ウエハーＣＳＰの種類には、封止樹脂型と再配線型がある。封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造であり、チップ表面の配線層上に柱状端子（メタルポスト）を形成し、その周囲を封止樹脂で固める構造である。パッケージをプリント基板に搭載すると、プリント基板との熱膨張差によって発生した応力が柱状端子に集中する。一般に、この柱状端子を長くするほど応力が分散されることが知られている。
【０００５】
一方、再配線型は、図１３に示すように、封止樹脂を使わず、再配線を形成した構造である。チップ５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が積層され、配線層５３上には柱状端子５５が形成され、その上に半田ボール５６（半田バンプとも呼ばれる）が形成されている。配線層５３は、半田ボール５６をチップ上に所定のアレイ状に配置するための再配線として用いられる。
【０００６】
封止樹脂型は、柱状端子μｍ程度と長くし、これを封止樹脂で補強することにより、高い信頼性が得られる。しかしながら、封止樹脂を形成するプロセスは、後工程において金型を用いて実施する必要があり、プロセスが複雑になる。一方、再配線型では、プロセスは比較的単純であり、しかも殆どの工程をウエハープロセスで実施できる利点がある。しかし、なんらかの方法で応力を緩和し信頼性を高めることが必要とされている。
【０００７】
【発明が解決しようとする課題】
図１４は、上記のようなチップサイズパッケージ５７をプリント基板６１上に実装した場合の断面図を示している。半田ボール５６は、プリント基板６１上に配線された銅電極６０上に圧着されることにより、電気的接続がなされる。しかしながら、プリント基板６１とチップサイズパッケージ５７の熱膨張係数に差があるために、実装状態で温度サイクル試験を行うと、半田ボール５６が破断することがある。特に、半田ボール５６と柱状端子５５の界面には大きなせん断応力が生じることがわかっている。
【０００８】
本発明は、上記の課題に鑑みて為されたものであり、チップサイズパッケージの応力耐性を向上し、プリント基板上に実装した際の信頼性を高めることを目的としている。
【０００９】
【課題を解決するための手段】
第１の発明の半導体装置は、半導体基板上に形成された金属電極パッドと、この金属電極パッドに接続され前記半導体基板の表面に延在する配線層と、この配線層を含む半導体基板表面を被覆する絶縁層と、この絶縁層に形成された開口部と、この開口部に形成され前記配線層上に形成された柱状端子と、この柱状端子上面に搭載された半田ボールとを有し、前記柱状端子の上面の面積を底面の面積より大きくすると共に、この柱状端子の側面をくびれ形状に湾曲させたことを特徴としている。
【００１０】
係る手段によれば、柱状端子と半田ボールとの界面のせん断応力に対する接合強度は、これらの接触面積に比例するため、この柱状端子の上面面積を大きくしその上に半田ボールを搭載することにより、接触面積が増加でき、せん断応力に対する強度を向上することができる。
【００１１】
しかも、この柱状端子の側面をくびれ形状に湾曲させたことにより、剛性が低減し（つまりしなやかになり）、弾力性が増すことで応力緩和性能も改善される。
【００１２】
第２の発明の半導体装置の製造方法は、半導体装置基板上に配線層を形成する工程と、この配線層上にホトレジスト層を形成する工程と、このホトレジスト層に露光及び現像処理を施して開口部を形成する工程と、この開口部のホトレジスト形状を加熱処理により変形させる工程と、前記開口部に柱状端子を形成する工程と、前記柱状端子の上面に半田ボールを搭載する工程と、を有することを特徴としている。
【００１３】
第３の発明の半導体装置の製造方法は、半導体基板上にＬＳＩの金属電極パッドを形成する工程と、この金属電極パッドを被覆する絶縁層を形成する工程と、前記金属電極パッドを露出する工程と、前記半導体基板上の全面に第１のメッキ用電極層を形成する工程と、前記第１のメッキ用電極上に第１のホトレジストパターン層を形成し電解メッキ法により前記金属電極パッドと接続された配線層を形成する工程と、前記第１のホトレジストパターン層を除去する工程と、前記配線層上に開口部を有する第２のホトレジストパターン層を形成する工程と、この開口部に柱状端子を形成する工程と、この柱状端子の上面に半田ボールを搭載する工程と、を有する半導体装置の製造方法において、前記第２のホトレジストパターンを形成した後に、加熱処理を施すことにより、この第２のホトレジストパターンの開口部の形状を変形させる工程を設けたことを特徴としている。
【００１４】
第４の発明の半導体装置の製造方法は、第２または第３の発明に加えて、前記半田ボールを搭載した後に、ＬＳＩのスクライブラインに沿ってチップに分割する工程を有することを特徴としている。
【００１５】
【発明の実施の形態】
次に、本発明の実施形態について、図１乃至図１２を参照しながら説明する。
【００１６】
まず、図１に示すように、Ａｌ電極パッド２を有するＬＳＩが形成された半導体基板１（ウエハー）を準備し、半導体基板１の表面をＳｉＮ膜などのパッシベーション膜３で被覆する。Ａｌ電極パッド２はＬＳＩの外部接続用のパッドである。
【００１７】
次に、図２に示すように、平坦化のためにポリイミド膜４を全面に形成する。そして、Ａｌ電極パッド２上のパッシベーション膜３及びポリイミド膜４をエッチングによって取り除く。
【００１８】
次に、図３に示すように、Ｃｕ層から成る第１のメッキ用電極層５（シード層とも呼ばれる）をスパッタにより形成する。
【００１９】
次に、Ａｌ電極パッド２に接続する配線層を形成する。この配線層は機械的強度を確保するために５μｍ程度に厚く形成する必要があり、メッキ法を用いて形成するのが適当である。図４に示すように、第１のメッキ用電極層５上に第１のホトレジストパターン層６を形成する。そして、図５に示すように、電解メッキ法により、第１のホトレジストパターン層６の形成されていない領域にＣｕ層から成る配線層７を形成する。この後、第１のホトレジストパターン層６は除去する。
【００２０】
次に、図６に示すように、配線層７上の柱状端子形成領域に開口部を有する第２のホトレジストパターン層８を形成する。第２のホトレジストパターン層８の厚さは柱状端子の高さに応じて、例えば１００μｍ程度とする。この開口部は露光及び現像処理によって形成され、その後、前記開口部のホトレジスト形状を加熱処理により変形させる。そして、電界メッキ法により、Ｃｕ層から成る柱状端子９をこの開口部に形成する。
【００２１】
ここで、ホトレジストパターン層８の開口部のホトレジスト形状と加熱処理との関係について、図７を参照して説明する。
【００２２】
図７（ａ）に示すように、露光及び現像処理直後の開口部の形状は、ほぼ円筒状をしている。そこで加熱処理を施すと、図７（ｂ）に示すように、開口部の上面部分のホトレジストが後退する結果、加熱温度を上昇させると共に当該ホトレジスト形状はくびれ形状を呈することが判明した。すなわち、ホトレジスト形状は温度上昇と共にくびれ形状に湾曲し、その関係は図７（ｃ）に示すように底面の半径をａ、くびれ部分の半径をｂ、上面の半径をｃとすると、ｂ≦ａ＜ｃという式で表わされる。例えば、（ｂ）の２００℃においては、ａ＝５０μｍのときｃ＝６０μｍであり、面積比率はＳｃ≒１．４４Ｓａ となる。この式の意味するところは、開口部のホトレジスト形状は底面積に比して面積が大きく、かつ、上面と底面の途中においては底面積よりも小さい部分があることである。
【００２３】
次に、図８に示すように、第２のホトレジストパターン層８をレジスト剥離液を用いて除去する。さらに、第１のメッキ用電極層５について、例えば硝酸と酢酸の混合液を用いて配線層７の下にある部分を除き除去する。
【００２４】
この後は、図９に示すように、ポリイミド層またはモールド樹脂層から成る絶縁層１１によって上記のように形成した構造体を封止する。ここで、絶縁層１１は柱状端子９の上面を覆うような厚みに形成される。
【００２５】
そして、図１０に示すように、この絶縁層１１の表面を研磨することにより
柱状端子９の上面を露出する。ここで研磨方法としてはバックグラインド装置を用いる方法、または、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｅｔｃｈｉｎｇ）法を採用することができる。バックグラインド装置を用いた場合には、その後ウエハーの裏面研磨を行うようにしてもよい。
【００２６】
次に、図１１に示すように無電解メッキにより、露出された柱状端子９の上面にＡｕ／Ｎｉ層から成るバリア層１０を形成する。このバリア層１０上に半田ボール１２を真空吸着法などの公知の方法を用いて圧着することにより搭載する。
【００２７】
図１２は、図９における柱状端子９と半田ボール１２の部分を拡大して示した斜視図である。この図からも明らかなように、本発明では、半田ボール１２と柱状端子９との接触面積Ｓが従来例の接触面積Ｓに比して大きくできる。このようにして形成された半導体装置の構造は、接触面積が確保できるので、実装状態で柱状端子９にかかる応力を緩和し、その信頼性を向上できる。しかも、柱状端子９の側面はくびれ形状に湾曲しているので、剛性が低減し（つまりしなやかになり）、弾力性が増すことで応力緩和性能も改善される。
【００２８】
【発明の効果】
本発明によれば、柱状端子と半田ボールとの接触面積が増加でき、せん断応力に対する強度を向上し、チップサイズパッケージの実装時における信頼性を高めることができる。
【００２９】
また、本発明によれば、柱状端子にくびれをもたせることにより剛性が低減し（つまりしなやかになり）、弾力性が増すことで応力緩和性能も改善される。
【００３０】
また、本発明によれば、上面の面積に比べて底面の面積が小さいため、再配線ポストの高密度化に向いており、微細化対応性に優れている。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の構造を示す斜視図および断面図である。
【図８】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。
【図１２】本発明の実施形態に係る半導体装置の構造を示す斜視図である。
【図１３】従来例に係るチップサイズパッケージを示す断面図である。
【図１４】実装された状態のチップサイズパッケージを説明する断面図である。

Claims (4)

  1. 半導体基板上に形成された金属電極パッドと、この金属電極パッドに接続され前記半導体基板の表面に延在する配線層と、この配線層を含む半導体基板表面を被覆する絶縁層と、この絶縁層に形成された開口部と、この開口部に形成され前記配線層上に形成され、その上面が前記絶縁層から露出された柱状端子と、この柱状端子の上面に搭載された半田ボールとを有し、前記柱状端子の上面の面積を底面の面積より大きくすると共に、この柱状端子の側面をくびれ形状に湾曲させたことを特徴とする半導体装置。
  2. 半導体基板上に配線層を形成する工程と、この配線層上にホトレジスト層を形成する工程と、このホトレジスト層に露光及び現像処理を施して開口部を形成する工程と、この開口部のホトレジスト形状を加熱処理により変形させる工程と、前記開口部に柱状端子を形成する工程と、前記柱状端子の上面に半田ボ−ルを搭載する工程と、を有することを特徴とする半導体装置の製造方法。
  3. 半導体基板上にＬＳＩの金属電極パッドを形成する工程と、この金属電極パッドを被覆する絶縁層を形成する工程と、前記金属電極パッドを露出する工程と、前記半導体基板上の全面に第１のメッキ用電極層を形成する工程と、前記第１のメッキ用電極上に第１のホトレジストパタ−ン層を形成し電解メッキ法により前記金属電極パッドと接続された配線層を形成する工程と、前記第１のホトレジストパタ−ン層を除去する工程と、前記配線層上に開口部を有する第２のホトレジストパタ−ン層を形成する工程と、この開口部に柱状端子を形成する工程と、この柱状端子の上面に半田ボ−ルを搭載する工程と、を有する半導体装置の製造方法において、前記第２のホトレジストパタ−ンを形成した後に、加熱処理を施すことにより、この第２のホトレジストパタ−ンの開口部の形状を変形させる工程を設けたことを特徴とする半導体装置の製造方法。
  4. 前記半田ボ−ルを搭載した後に、ＬＳＩのスクライブラインに沿つてチツプに分割する工程を有することを特徴とする請求項２または請求項３に記載の半導体装置の製造方法。
JP2000092688A 2000-03-30 2000-03-30 半導体装置及びその製造方法 Expired - Fee Related JP3548082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000092688A JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法
US09/804,243 US6674162B2 (en) 2000-03-30 2001-03-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000092688A JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001284381A JP2001284381A (ja) 2001-10-12
JP3548082B2 true JP3548082B2 (ja) 2004-07-28

Family

ID=18607982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092688A Expired - Fee Related JP3548082B2 (ja) 2000-03-30 2000-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6674162B2 (ja)
JP (1) JP3548082B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113274A (ko) * 2013-03-15 2014-09-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 도전성 라인 시스템 및 프로세스

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
KR100715971B1 (ko) * 2001-04-13 2007-05-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
CN1568546B (zh) * 2002-08-09 2010-06-23 卡西欧计算机株式会社 半导体器件及其制造方法
JP2005129862A (ja) * 2003-10-27 2005-05-19 Fujikura Ltd 半導体パッケージの製造方法、半導体パッケージ
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
SG115753A1 (en) 2004-03-15 2005-10-28 Yamaha Corp Semiconductor element and wafer level chip size package therefor
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
JP4746342B2 (ja) * 2005-04-15 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP2006318987A (ja) * 2005-05-10 2006-11-24 Rohm Co Ltd 半導体チップの電極構造およびその形成方法ならびに半導体チップ
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
JP5119756B2 (ja) * 2006-06-30 2013-01-16 株式会社デンソー 配線基板
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP4337949B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板及び回路基板の製造方法
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
KR20100000328A (ko) * 2008-06-24 2010-01-06 삼성전자주식회사 조인트 신뢰성이 향상된 반도체 패키지 및 그 제조방법
KR101214746B1 (ko) * 2008-09-03 2012-12-21 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US20100148218A1 (en) 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
JP5091847B2 (ja) * 2008-12-10 2012-12-05 パナソニック株式会社 半導体集積回路装置及びその設計方法
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
TWI405303B (zh) 2010-11-26 2013-08-11 Ind Tech Res Inst 機械強度測試設備、半導體裝置的製造方法與測試方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US10049950B2 (en) * 2012-03-26 2018-08-14 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
CN104992936A (zh) * 2015-05-19 2015-10-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US20210210449A1 (en) * 2020-01-03 2021-07-08 Qualcomm Incorporated Thermal compression flip chip bump

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
JP4131595B2 (ja) * 1999-02-05 2008-08-13 三洋電機株式会社 半導体装置の製造方法
US6159773A (en) * 1999-02-12 2000-12-12 Lin; Mou-Shiung Strain release contact system for integrated circuits
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6285083B1 (en) * 1999-03-24 2001-09-04 Shinko Electric Industries Co., Ltd. Semiconductor device and mounting structure of a semiconductor device
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US6395164B1 (en) * 1999-10-07 2002-05-28 International Business Machines Corporation Copper seed layer repair technique using electroless touch-up
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113274A (ko) * 2013-03-15 2014-09-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 도전성 라인 시스템 및 프로세스
KR101581505B1 (ko) 2013-03-15 2015-12-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 도전성 라인 시스템 및 프로세스

Also Published As

Publication number Publication date
US20010026954A1 (en) 2001-10-04
JP2001284381A (ja) 2001-10-12
US6674162B2 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4131595B2 (ja) 半導体装置の製造方法
US6924173B2 (en) Semiconductor device and method for the fabrication thereof
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US8466552B2 (en) Semiconductor device and method of manufacturing the same
US6633081B2 (en) Semiconductor device on a packaging substrate
US9117770B2 (en) Semiconductor device
JP4522574B2 (ja) 半導体装置の作製方法
EP1662566A2 (en) Semiconductor device and method of fabricating the same
US11810849B2 (en) Connection structure and method of forming the same
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
US6518093B1 (en) Semiconductor device and method for manufacturing same
US6548326B2 (en) Semiconductor device and process of producing same
US6841884B2 (en) Semiconductor device
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
JP2000228423A (ja) 半導体装置及びその製造方法
US8294266B2 (en) Conductor bump method and apparatus
JP2004207324A (ja) 半導体装置とその製造方法及び電子装置
US7964493B2 (en) Method of manufacturing semiconductor device
US20070281393A1 (en) Method of forming a trace embedded package
JP2002231765A (ja) 半導体装置
JP4921645B2 (ja) ウエハレベルｃｓｐ
JP4626063B2 (ja) 半導体装置の製造方法
US11984378B2 (en) Semiconductor package structure and method for forming the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

LAPS Cancellation because of no payment of annual fees