KR20140113274A - 도전성 라인 시스템 및 프로세스 - Google Patents

도전성 라인 시스템 및 프로세스 Download PDF

Info

Publication number
KR20140113274A
KR20140113274A KR20130115894A KR20130115894A KR20140113274A KR 20140113274 A KR20140113274 A KR 20140113274A KR 20130115894 A KR20130115894 A KR 20130115894A KR 20130115894 A KR20130115894 A KR 20130115894A KR 20140113274 A KR20140113274 A KR 20140113274A
Authority
KR
South Korea
Prior art keywords
passivation layer
patterned
layer
photosensitive material
opening
Prior art date
Application number
KR20130115894A
Other languages
English (en)
Other versions
KR101581505B1 (ko
Inventor
유 이 후앙
흉-주이 쿠오
청-쉬 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140113274A publication Critical patent/KR20140113274A/ko
Application granted granted Critical
Publication of KR101581505B1 publication Critical patent/KR101581505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

도전성 라인을 제공하는 시스템 및 방법이 제공된다. 실시예에서, 도전성 라인은 2개의 패시베이션층을 형성함으로써 형성되고, 각 패시베이션층은 독립적으로 패터닝된다. 일단 형성되면, 시드층이 2개의 패시베이션층에 증착되고, 도전성 재료가 증착되어 2개의 패시베이션층 내의 패턴을 충전 및 과충전한다. 이어서, 화학적 기계적 폴리싱 등의 평탄화 프로세스가 사용되어 과도한 도전성 재료를 제거하고 2개의 패시베이션층 내에 도전성 라인을 형성할 수 있다.

Description

도전성 라인 시스템 및 프로세스{CONDUCTIVE LINE SYSTEM AND PROCESS}
본 출원은 2013년 3월 15일자로 출원되고 발명의 명칭이 "도전성 라인 시스템 및 프로세스"이며 본 명세서에 참조로 합체되는 미국 가출원 제61/789,593호를 우선권 주장한다.
일반적으로, 반도체 기판 상에 그리고 반도체 기판 내에 능동 디바이스(active device)와 수동 디바이스(passive device)가 형성된다. 일단 형성되면, 이들 능동 디바이스와 수동 디바이스는 일련의 도전성 층 및 절연성 층을 이용하여 서로에 대해 그리고 외부 디바이스에 대해 연결될 수 있다. 이들 층은 다양한 능동 디바이스들 및 수동 디바이스들을 상호 연결할 뿐만 아니라 예컨대 접촉 패드를 통해 외부 디바이스에 전기 연결을 제공하는 데에 일조할 수 있다. 설계에 추가적인 융통성을 제공하기 위하여, 후-패시베이션 상호 연결(post-passivation interconnect)을 이용하여 접촉 패드가 형성된 후에 그리고 패시베이션층이 접촉 패드 위에 형성된 후에 원하는 외부 접점을 위치 결정할 수 있다.
도전성 라인을 제공하는 시스템 및 방법이 제공된다. 실시예에서, 도전성 라인은 2개의 패시베이션층을 형성함으로써 형성되고, 각 패시베이션층은 독립적으로 패터닝된다. 일단 형성되면, 시드층이 2개의 패시베이션층에 증착되고, 도전성 재료가 증착되어 2개의 패시베이션층 내의 패턴을 충전 및 과충전한다. 이어서, 화학적 기계적 폴리싱 등의 평탄화 프로세스가 사용되어 과도한 도전성 재료를 제거하고 2개의 패시베이션층 내에 도전성 라인을 형성할 수 있다.
실시예 및 그 이점의 더 완벽한 이해를 위해, 이하 첨부 도면과 함께 취한 이하의 설명을 참조한다.
도 1은 일 실시예에 따른 접촉 패드 위에 제2 패시베이션층을 갖는 기판의 단면도를 예시하고;
도 2a 및 도 2b는 일 실시예에 따른 제2 패시베이션층의 패터닝 및 현상을 예시하며;
도 3은 일 실시예에 따른 제3 패시베이션층의 배치를 예시하고;
도 4는 일 실시예에 따른 제3 패시베이션층의 패터닝 및 현상을 예시하며;
도 5는 일 실시예에 따른 경화 프로세스를 예시하고;
도 6은 일 실시예에 따른 시드층의 형성을 예시하며;
도 7은 일 실시예에 따른 도전성 재료의 형성을 예시하고;
도 8은 일 실시예에 따른 평탄화 프로세스를 예시하며;
도 9는 일 실시예에 따른 외부 접점과 버퍼층을 예시한다.
여러 도면들에서 대응하는 번호 및 부호는 달리 지시하지 않는 한 대체로 대응하는 부품을 지칭한다. 도면은 실시예의 관련 양태를 명백하게 예시하도록 도시되어 있고 반드시 실척은 아니다.
본 발명의 제조 및 이용이 아래에서 상세하게 기술된다. 그러나, 실시예가 광범위한 특정한 환경에서 구현될 수 있는 많은 이용 가능한 발명의 개념을 제공한다는 것을 알아야 한다. 기술된 실시예는 실시예를 제조하고 이용하는 특정한 방식을 예시할 뿐이고, 실시예의 범위를 제한하지는 않는다.
실시예는 특정한 환경에서의 실시예, 즉 이중 다마신 프로세스와 유사한 프로세스를 이용한 패시베이션 후에 형성되는 상호 연결 구조에 관해 설명될 것이다. 그러나, 실시예는 또한 다른 상호 연결 구조에도 적용될 수 있다.
이하, 도 1을 참조하면, 금속화층(103)을 갖는 반도체 기판(101), 접촉 패드(105), 제1 패시베이션층(107), 및 제2 패시베이션층(109)을 포함하는 반도체 다이(100)의 일부가 도시되어 있다. 반도체 기판(101)은 도핑되거나 도핑되지 않은 벌크 실리콘, 또는 절연체 상 실리콘(SOI; silicon-on-insulator)의 능동층을 포함할 수 있다. 일반적으로, SOI 기판은 실리콘, 게르마늄, 실리콘 게르마늄, SOI, 절연체 상 실리콘 게르마늄(SGOI; silicon germanuim on insulator), 또는 그 조합 등의 반도체 재료층을 포함한다. 사용될 수 있는 다른 기판은 다층 기판, 구배 기판, 또는 하이브리드 배향 기판을 포함한다.
반도체 기판(101) 상에는 능동 디바이스(도시 생략)가 형성될 수 있다. 당업자가 인지하는 바와 같이, 캐패시터, 레지스터, 인덕터 등의 광범위한 능동 디바이스를 이용하여 반도체 다이(100)를 위한 설계의 원하는 구조적 및 기능적 요건을 발생시킬 수 있다. 능동 디바이스는 반도체 기판(101)의 표면 내에 그렇지 않으면 표면 상에 임의의 적절한 방법을 이용하여 형성될 수 있다.
금속화층(103)은 반도체 기판(101)과 능동 디바이스 위에 형성되고 다양한 능동 디바이스를 연결하여 기능 회로를 형성하도록 설계된다. 단일층으로서 도 1에 예시되었지만, 금속화층(103)은 유전체(예컨대, 저유전율의 유전체 재료) 및 도전성 재료(예컨대, 구리)의 교호층(alternating layer)으로 구성될 수 있고 임의의 적절한 프로세스(예컨대, 증착, 다마신, 이중 다마신 등)를 통해 형성될 수 있다. 일 실시예에서, 적어도 하나의 층간 유전체층(ILD; interlayer dielectric layer)에 의해 반도체 기판(101)으로부터 분리된 4개의 금속화층이 존재할 수 있지만, 금속화층(103)의 정확한 갯수는 반도체 다이(100)의 설계에 따라 좌우된다.
금속화층(103) 위에 금속화층과 전기 접촉하도록 접촉 패드(105)가 형성될 수 있다. 접촉 패드(105)는 알루미늄을 포함할 수 있지만, 구리 등의 다른 재료가 대안적으로 사용될 수 있다. 접촉 패드(105)는 적절한 프로세스(포토리소그래피 마스킹 및 에칭 등)를 통해 제거될 수 있는 재료층(도시 생략) 및 재료층의 일부를 형성하여 접촉 패드(105)를 형성하도록 스퍼터링 등의 증착 프로세스를 이용하여 형성될 수 있다. 그러나, 접촉 패드(105)를 형성하도록 임의의 다른 적절한 프로세스가 이용될 수 있다. 접촉 패드(105)는 약 0.5 ㎛ 내지 약 4 ㎛, 예컨대 약 1.45 ㎛의 두께를 갖도록 형성될 수 있다.
반도체 기판(101) 상에서 금속화층(103)과 접촉 패드(105) 위에 제1 패시베이션층(107)이 형성될 수 있다. 제1 패시베이션층(107)은 하나 이상의 적절한 유전체 재료, 예컨대 실리콘 산화물, 실리콘 질화물, 탄소 도핑된 산화물 등의 저유전율 유전체, 극단적으로 다공성의 탄소 도핑된 이산화실리콘 등의 저유전율 유전체, 또는 이들의 조합 등으로 제조될 수 있다. 제1 패시베이션층(107)은 화학적 기상 증착(CVD; chemical vapor depositioin) 등의 프로세스를 통해 형성될 수 있지만, 임의의 적절한 프로세스가 이용될 수 있고, 약 0.5 ㎛ 내지 약 5㎛의 두께, 예컨대 약 9.25 KÅ를 가질 수 있다.
제1 패시베이션층(107)이 형성된 후에, 밑에 있는 접촉 패드(105)의 적어도 일부를 노출시키도록 제1 패시베이션층(107)의 일부를 제거함으로써 제1 패시베이션층(107)을 통해 개구가 형성될 수 있다. 개구는 접촉 패드(105)와 PPI(803; 도 1에 예시되지는 않지만 도 8에 관하여 예시되고 아래에서 더 기술됨) 사이의 접촉을 허용한다. 개구는 적절한 포토리소그래피 마스크와 에칭 프로세스를 이용하여 형성될 수 있지만, 접촉 패드(105)의 일부를 노출시키는 임의의 적절한 프로세스가 사용될 수 있다.
제1 패시베이션층(107) 위에 그리고 접촉 패드(105)와 접촉하도록 개구 내에 제2 패시베이션층(109)이 형성될 수 있다. 일 실시예에서, 제2 패시베이션층(109)은, 예컨대 네가티브 톤 감광성 폴리이미드 조성물과 같은 네가티브 톤 감광성 조성물을 포함할 수 있다. 예컨대, 제2 패시베이션층(109)에서 그러한 네가티브 톤 감광성 폴리이미드 조성물은 네가티브 감광성 폴리이미드 용제 내에 배치된 광활성 성분(PAC; photoactive component)과 함께 네가티브 톤 감광성 폴리이미드 수지를 포함할 수 있다.
일 실시예에서, 네가티브 톤 감광성 폴리이미드 수지는 이하의 화학식의 모너머로 구성되는 폴리머를 포함할 수 있다.
Figure pat00001
여기서, X는 3 내지 30개의 탄소 원자를 갖는 지환식 테트라카복실산 무수물(alicyclic tetracarboxylic acid dianhydride)로부터 유도된 4가 유기 그룹(tetravalent organic group)이고; A1은 산소 원자 또는 NH 그룹이며; Y는 3 내지 30개의 탄소 원자를 갖는 지방족(aliphatic), 지환식, 또는 비복합 방향족 디아민으로부터 유도된 2가 유기 그룹이고, 상기 체인은 하나 이상의 에틸렌형 불포화, 교차 결합 가능한 결합제(ethylenically unsaturated, cross-linkable bonds)를 갖는다. R1은 수소 원자 또는 하나 이상의 에틸렌형 불포화 결합제를 포함하는 1 내지 20개의 탄소 원자를 갖는 유기 그룹이거나, 대안적으로 광중합 가능한 올레핀 이중 결합제를 포함하는 그룹이다. 특정 실시예에서, R1은 이하의 구조를 포함할 수 있다.
Figure pat00002
여기서, R2는 C2H3 또는 C3H5 등의 아릴 잔류물이고, R3는 적어도 하나의 광중합 가능한 올레핀 이중 결합제이며, G는 치환될 수 없거나 하나 이상의 히드록실 치환기를 갖는 2가 지방족 또는 방향족 그룹이고, A2는 산소 원자 또는 NR 그룹인데 여기서 R은 수소 원자 또는 C1-C4 알킬 그룹을 가리키며, A3은 수소 원자 또는 NR 그룹인데 여기서 R은 수소 원자 또는 C1-C4 알킬 그룹을 가리키고, y는 0 또는 1이며 z는 0 또는 1이다.
또한, 네가티브 톤 감광성 폴리이미드 수지는 전술한 실시예들 중 하나일 수 있고, 네가티브 감광성 폴리이미드 수지는 본 명세서에서 설명되는 특정례만으로 제한하도록 의도되지 않는다. 오히려, 임의의 적절한 네가티브 감광성 폴리이미드 수지가 대안적으로 사용될 수 있고, 그러한 모든 감광성 폴리이미드 수지는 전체적으로 실시예들의 범위 내에 포함되도록 의도된다.
PAC는 광산 발생제(photoacid generator), 광염기 발생제(photobase generator), 자유기 발생제(free-radical generators) 등과 같은 광활성 성분일 수 있고, PAC는 능동 작용 또는 수동 작용일 수 있다. PAC가 광산 발생제인 실시예에서, PAC는 할로겐화 트리아진(halogenated triazine), 오늄 염(onium salt), 디아조늄 염(diazonium salt), 방향족 디아조늄 염(aromatic diazonium salt), 포스포늄 염(phosphonium salt), 설포늄 염(sulfonium salt), 이오도늄 염(iodonium salt), 이미드 설포네이트(imide sulfonate), 옥심 설포네이트(oxime sulfonate), 디아조디설폰(diazodisulfone), 디설폰(disulfone), o-니트로벤질설포네이트(o-nitrobenzylsulfonate), 설폰화 에스테르(sulfonated ester), 할로겐화 설포닐록시 디카복시미드, 디아조디선폰, α-시아노옥사민-설포네이트, 이미드설포네이트, 케토디아코설폰, 설포닐디아조에스테르, 1,2-디(아릴설포닐)히드라진, 니트로벤질 에스테르, 및 s-트리아진 유도체, 적절한 이들의 조합 등을 포함할 수 있다.
사용될 수 있는 광산 발생제의 특정례는 α-(트리플루오로메틸설포닐록시)-바이시클로[2.2.1]헵트-5-엔-2,3-디카보-시미드(MDT), N-히드록시-나프탈이미드(DDSN), 벤조인 토실레이트, t-부틸페닐-α-(p-톨루엔설포닐록시)-아세테이트 및 t-부틸-α-(p-톨루엔설포닐록시)-아세테이트, 트리아릴설포늄 및 디아릴리오도늄 헥사플루오로안티모네이트, 헥사플루오로아르제네이트, 트리플루오로메탄설포네이트, 이오도늄 퍼플루오로옥탄설포네이트, N-캄포설포닐록시나프탈이미드, N-펜타플루오로페닐설포닐록시나프탈이미드, 이온 이오도늄 설포네이트, 예컨대 디아릴 이오도늄(알킬 또는 아릴) 설포네이트 및 비스-(디-t-부틸페닐)이오도늄 캄파닐설포네이트, 퍼플루오로알칸설포네이트, 예컨대 퍼플루오로펜탄설포네이트, 퍼플루오로옥탄설포네이트, 퍼플루오로메탄설포네이트, 아릴(예컨대, 페닐 또는 벤질) 트리플레이트, 예컨대 트리페닐설포늄 트리플레이트 또는 비스-(t-부틸페닐)이오도늄 트리플레이트; 피로갈롤 유도체(예컨대, 피로갈롤의 트리메실레이트), 히드록시이미드의 트리플루오로메칸설포네이트 에스테르, α,α'-비스-설포닐-디아코메탄, 니트로-치환된 벤질 알콜의 설포네이트 에스테르, 나프토퀴논-4-디아지드, 알킬 디설폰 등을 포함한다.
PAC가 자유기 발생제인 실시예에서, PAC는 n-페닐글리신, 벤조페논, N,N'-테트라메틸-4,4'-디아미노벤조페논, N,N'-테트라에틸-4,4'-디아미노벤조페논, 4-메톡시-4'-디메틸아미노벤조-페논, 3,3'-디메틸-4-메톡시벤조페논, p,p'-비스(디메틸아미노)벤조-페논, p,p'-비스(디에틸아미노)-벤조페논, 안트라퀴논, 2-에틸안트라퀴논, 나프타퀴논 및 페난트라퀴논 등의 방향족 케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인-n-부틸에테르, 벤조인-페닐에테르, 메틸벤조인 및 에티벤조인 등의 벤조인, 이벤질, 벤질디페닐디설파이드 및 벤질디메틸케탈 등의 벤질 유도체, 9-페닐아크리딘 및 1,7-비스(9-아크리디닐)헵탄 등의 아크리딘 유도체, 2-클로로티옥산톤, 2-메틸티옥산톤, 2,4-디에틸티옥산톤, 2,4-디메틸티옥산톤 및 2-이소프로필티옥산톤 등의 티옥산톤, 1,1-디클로로아세토페논, p-t-부틸디클로로아세토페논, 2,2-디톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 및 2,2-디클로로-4-페녹시아세토페논 등의 아세토페논, 2-(o-클로로페닐)-4,5-디페닐이미드아졸 디메르, 2-(o-클로로페닐)-4,5-디-(m-메톡시페닐 이미드아졸 디메르, 2-(o-플루오로페닐)-4,5-디페닐이미드아졸 디메르, 2-(o-메톡시페닐)-4,5-디페닐이미드아졸 디메르, 2-(p-메톡시페닐)-4,,5-디페닐이미드아졸 디메르, 2,4-디(메톡시페닐)-5-페닐이미드아졸 디메르, 2-(2,4-디메톡시페닐)-4,5-디페닐이미드아졸 디메르 및 2-(p-메틸머캅토페닐)-4,5-디페닐이미드아졸 디메르 등의 2,4,5-트리아릴이미드아졸 디메르, 또는 적절한 이들의 조합 등을 포함할 수 있다.
PAC가 광염기 발생제인 실시예에서, PAC는 제4 암모늄 디티오카바메이트, α아미노케톤, 디벤조페논옥심 헥사메틸렌 디우레탄, 암모늄 테트라오가닐보레이트 염, 및 N-(2-니트로벤질옥시카보닐) 고리형 아민 등의 옥심-우레탄 함유 분자, 또는 적절한 이들의 조합 등을 포함할 수 있다. 그러나, 당업자라면, 여기에 기술된 화합물은 단지 PAC의 예시된 예로서 의도되고 실시예를 특별하게 설명된 이들 PAC만으로 제한하도록 의도되지 않는다는 것을 알 것이다. 오히려, 임의의 적절한 PAC가 대안적으로 사용될 수 있고, 그러한 모든 PAC가 전체적으로 본 실시예의 범위 내에 포함되도록 의도된다.
네가티브 톤 감광성 폴리이미드 용제가 유기 용제일 수 있는 실시예에서, 케톤, 알콜, 폴리알콜, 에테르, 글리콜 에테르, 고리형 에테르, 방향족 하이드로카본, 에스테르, 프로피오네이트, 락테이트, 락틱 에스테르, 알킬렌 글리콜 모노알킬 에테르, 알킬 락테이트, 알킬 알콕시프로피오네이트, 고리형 락톤, 링을 포함하는 모노케톤 화합물, 알킬렌 카보네이트, 알킬 알콕시아세테이트, 알킬 피루베이트, 락테이트 에스테르, 에틸렌 글리콜 알킬 에테르 아세테이트, 디에틸렌 글리콜, 프로필렌 글리콜 알킬 에테르 아세테이트, 알킬렌 글리콜 알킬 에테르 에스테르, 알킬렌 글리콜 모노알킬 에스테르 등과 같은 임의의 적절한 용제를 포함할 수 있다.
네가티브 톤 감광성 폴리이미드 조성물을 위한 네가티브 톤 감광성 폴리이미드 용제로서 사용될 수 있는 재료의 특정례는 아세톤, 메타놀, 에타놀, 톨루엔, 크실렌, 4-히드록시-4-메틸-2-펜타톤, 테트라하이드로푸란, 메틸 에틸 케톤, 사이클로헥사논, 메틸 이소아밀 케톤, 2-헵타논, 에틸렌 글리콜, 에틸렌 글리콜 모노아세테이트, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 메틸에틸 에테르, 에틸렌 글리콜 모노에테릴 에테르, 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트, 디에틸렌 글리콜, 디에틸렌 글리콜 모노아세테이트, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 에틸메틸 에테르, 디에테릴렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 에틸 2-히드록시프로피오네이트, 메틸 2-히드록시-2-메틸프로피오네이트, 에틸 2-히드록시-2-메틸프로피오네이트, 에틸 에톡시아세테이트, 에틸 히드록시아세테이트, 메틸 2-히드록시-2-메틸부타네이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 락탄 및 에틸 락테이트, 프로필렌 글리콜, 프로필렌 글리콜 모노아세테이트, 프로필렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노프로필 메틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 프로피오네이트, 프로필렌 글리콜 모노에틸 에테르 프로피오네이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 모노프로필 에테르, 프로필렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 메틸 락테이트, 에틸 락테이트, 프로필 락테이트, 및 부틸 락테이트, 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 및 에틸 3-메톡시프로피오네이트, β-프로피오락톤, β-부티로락톤, γ-부티로락톤, α-메틸-γ-부티로락톤, β-메틸-γ-부티로락톤, γ-발레로락톤, γ-카프로락톤, γ-옥타노익 락톤, α-히드록시-γ-부티로락톤, 2-부타논, 3-메틸부타논, 피나콜론, 2-펜타논, 3-펜타논, 4-메틸-2-펜타논, 2-메틸-3-펜타논, 4,4-디메틸-2-펜타논, 2,4-디메틸-3-펜타논, 2,2,4,4-테트라메틸-3-펜타논, 2-헥사논, 3-헥사콘, 5-메틸-3-헥사논, 2-헵타논, 3-헵타논, 4-헵타논, 2-메틸-3-헵타논, 5-메틸-3-헵타논, 2,6-디메틸-4-헵타논, 2-옥타논, 3-옥타논, 2-노나논, 3-노나논, 5-노나톤, 2-데카논, 3-데카논, 4-데카논, 5-헥센-2-원, 3-펜텐-2-원, 사이클로펜타논, 2-메틸사이클로펜타논, 3-메틸사이클로펜타논, 2,2-디메틸사이클로펜타논, 2,4,4,-트리메틸사이클로펜타논, 사이클로헥사콘, 3-메틸사이클로헥사논, 4-메틸사이클로헥사논, 4-에틸사이클로헥사논, 2,2-디메틸사이클로헥사논, 2,6-디메틸사이클로헥사논, 2,2,6-트리메틸사이클로헥사논, 사이클로헵타논, 2-메틸사이클로헵타논, 3-메틸사이클로헵타논, 피렌 카보네이트, 비닐렌 카보네이트, 에틸렌 카보네이트, 및 부틸렌 카보네이트, 아세테이트-2-메톡시에틸, 아세테이트-2-에톡시에틸, 아세테이트-2-(2-에톡시에톡시)에틸, 아세테이트-3-메톡시-3-메틸부틸, 아세테이트-1-메톡시-2-프로필, 디프로필렌 글리콜, 모노메틸에테르, 모노에틸에테르, 모노에틸에테르, 모노프로필에테르, 모노부틸에테르, 모노페닐에테르, 디프로필렌 글리콜 모노아세테이트, 디옥산, 메틸 아세테이트, 에틸 락테이트, 메틸 아세테이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 푸루베이트, 에틸 푸루베이트, 프로필 피루베이트, 메틸 메톡시프로피오네이트, 에틸 에톡시프로피오네이트, n-메틸피롤이돈(NMP), 2-메톡시에틸 에테르(디글림), 에틸렌 글리콜 모놈-에틸 에테르, 프로필렌 글리콜 모노메틸 에테르; 에틸 락테이트 또는 메틸 락테이트, 메틸 프로포니에이트, 에틸 프로포니에이트 및 에틸 에톡시 프로포니에이트, 메틸에틸 케톤, 사이클로헥사논, 2-헵타논, 카본 디옥사이드, 사이클로펜타톤, 사이클로헥사논, 에틸 3-에토사이프로피오네이트, 에틸 락테이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 메틸렌 셀로솔브, 부틸 아세테이트, 및 2-에톡시에타놀, N-메틸포마미드, N,N-디메틸포마미드, N-메틸포마닐리드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸피롤이돈, 디메틸설폭사이드, 벤질 에틸 에테르, 디헥실 에테르, 아세토닐아세톤, 이소포론, 카프로익산, 1-옥타놀, 1-노나놀, 벤질 알콜, 벤질 아세테이트, 에틸 벤조에이트, 디에틸 옥살레이트, 디에틸 말레이트, γ-부티롤악톤, 에틸렌 카보네이트, 프로필렌 카보네이트, 페닐 셀로솔브 아세테이트 등을 포함한다.
일 실시예에서, 임의의 원하는 첨가제 또는 기타 작용제와 함께 네가티브 톤 감광성 폴리이미드 수지와 PAC가 적용을 위한 네가티브 톤 감광성 폴리이미드 용제에 첨가된다. 예컨대, 네가티브 톤 감광성 폴리이미드 수지는 약 5% 내지 약 50%, 예컨대 약 25%의 농도를 가질 수 있고, PAC는 약 0.1% 내지 약 20%, 예컨대 약 5%의 농도를 가질 수 있다. 일단 첨가되면, 혼합물은 불균일한 혼합 또는 일정하지 않은 조성에 의해 유발되는 결함이 없는 것을 보장하기 위하여 네가티브 톤 감광성 폴리이미드 조성물에 걸쳐 균일한 조성을 달성하도록 혼합된다. 함께 혼합되면, 네가티브 톤 감광성 폴리이미드 조성물은 그 사용 전에 보관되거나 그렇지않으면 즉시 사용될 수 있다.
준비가 되면, 제2 패시베이션층(109)은 초기에 네가티브 톤 감광성 폴리이미드 조서물을 제1 패시베이션층(107) 상에 도포함으로써 사용될 수 있다. 제2 패시베이션층(109)이 제1 패시베이션층(107)에 도포될 수 있어, 제2 패시베이션층(109)은 제1 패시베이션층(107)의 노출된 상부면을 코팅하고, 스핀온 코팅 프로세스, 딥 코팅 방법, 공기-나이프 코팅 방법, 커텐 코팅 방법, 와이어-바아 코팅 방법, 그라비어 코팅 방법, 라미네이션 방법, 압출 코팅 방법, 이들 조합 등을 이용하여 도포될 수 있다. 제2 패시베이션층(109)은 약 1 ㎛ 내지 약 40 ㎛의 두께로 배치될 수 있다.
도 2a 및 도 2b는 제2 패시베이션층(109)의 패터닝 및 현상을 예시한다. 일단 도포되면, 제2 패시베이션층(109)은 제2 패시베이션층(109) 내에 노출된 영역(201)과 노출되지 않은 영역(203)을 형성하도록 노출될 수 있다. 실시예에서, 노출은 기판(101)과 제2 패시베이션층(109)을 노출을 위한 촬상 디바이스(200)에 배치함으로써 시작될 수 있다. 촬상 디바이스(200)는 지지판(204), 에너지원(207), 지지판(204)과 에너지원(207) 사이의 패터닝된 마스크(209), 및 광학 기기(213)를 포함할 수 있다. 실시예에서, 지지판(204)은 반도체 디바이스(100)와 제2 패시베이션층(109)이 배치되거나 부착되고 제2 패시베이션층(109)의 노출 중에 기판(101)에 대한 지지 및 제어를 제공하는 표면이다. 또한, 지지판(204)은 하나 이상의 축을 따라 이동될 수 있을 뿐만 아니라 온도 구배가 노출 프로세스에 영향을 미치지 않게 하도록 기판(101)과 제2 패시베이션층(109)에 대한 임의의 원하는 가열 또는 냉각을 제공한다.
실시예에서, 에너지원(207)은 광의 에너지(211)를 제2 패시베이션층(109)에 공급하여 예컨대 네가티브 톤 감광성 폴리이미드 수지와 다시 반응하는 PAC의 반응을 유도하여 에너지(211)가 충돌하는 제2 패시베이션층(109)의 부분을 화학적으로 변경시킨다. 실시예에서, 에너지(211)는 g선(파장이 약 436 nm), i선(파장이 약 365 nm), 자외선 복사선, 극자외선 복사선, x선, 전자 빔 등과 같은 전자기 복사선일 수 있다. 에너지원(207)은 전자기 복사선의 소스일 수 있고, KrF 엑시머 레이저광(파장이 248 nm), ArF 엑시머 레이저광(파장이 193 nm), F2 엑시머 레이저광(파장이 157 nm) 등일 수 있지만, 수은 증기 램프, 제논 램프, 카본 아크 램프 등과 같은 임의의 다른 적절한 에너지원(211)이 대안적으로 사용될 수 있다.
패터닝된 마스크(209)는, 에너지(211)가 제2 패시베이션층(109)에 실제로 충돌하기 전에 패터닝된 에너지(215)를 형성하도록 에너지(211)의 일부를 차단하기 위해, 에너지원(207)과 제2 패시베이션층(109) 사이에 배치된다. 실시예에서, 패터닝된 마스크(209)는 조명되길 원하지 않는 제2 패시베이션층(109)의 부분에 에너지(211)의 일부가 도달하는 것을 반사, 흡수, 또는 그렇지않으면 차단하도록 일련의 층(예컨대, 기판, 흡수층, 반사 방지 코팅층, 차폐층 등)을 포함할 수 있다. 원하는 패턴은 원하는 형상의 조명에서 패터닝된 마스크(209)를 통해 개구를 형성함으로써 패터닝된 마스크(209)에 형성될 수 있다.
광학 기기(도 2a에서 213을 붙인 사라디꼴로 나타냄)는 에너지가 에너지원(207)을 떠나서 패터닝된 마스크(209)에 의해 패터닝되고 제2 패시베이션층(109)을 향해 지향될 때에 에너지(211)를 집중, 확장, 반사 또는 그렇지않으면 제어하도록 사용될 수 있다. 실시예에서, 광학 기기(213)는 에너지(211)를 그 경로를 따라 제어하도록 하나 이상의 렌즈, 미러, 필터, 이들의 조합 등을 포함한다. 또한, 광학 기기(213)는 도 2a에서 패터닝된 마스크(209)와 제2 패시베이션층(109) 사이에 있는 것으로 예시되어 있지만, 광학 기기(213)의 요소(예컨대, 개별적인 렌즈, 미러 등)는 또한 에너지원(207)[에너지(211)가 발생됨]과 제2 패시베이션층(109) 사이에서 임의의 지점에 배치될 수 있다.
실시예에서, 제2 패시베이션층(109)을 갖는 반도체 디바이스(100)는 지지판(204) 상에 배치된다. 패턴이 반도체 디바이스(100)에 할당되면, 에너지원(207)은 그 경로에서 패터닝된 마스크(209)와 광학 기기(213)를 통과하여 제2 패시베이션층(109)을 향하는 원하는 에너지(211; 예컨대, 광)를 발생시킨다. 제2 패시베이션층(109)의 일부에 충돌하는 패터닝된 에너지(215)는 제2 패시베이션층(109) 내에 PAC의 반응을 유도한다. 이어서, 패터닝된 에너지(215)의 PAC의 흡수의 화학 반응 생성물(예컨대, 산/염기/자유기)가 반응하여, 패터닝된 마스크(209)를 통해 조명되는 이들 부분에서 제2 패시베이션층(109)을 화학적으로 변경시킨다.
선택적으로, 제2 패시베이션층(109)의 노출은 침지 리소그래피 기법을 이용하여 발생할 수 있다. 그러한 기법에서, 침지 매체(도 2a에 개별적으로 예시되지 않음)는 촬상 디바이스(200)와 제2 패시베이션층(109) 사이에 [그리고 특히 광학 기기(213)의 최종 렌즈 사이에] 배치될 수 있다. 이 침지 매체가 적소에 있는 경우, 제2 패시베이션층(109)은 침지 매체를 통과하는 패터닝된 에너지(215)에 의해 패터닝될 수 있다.
이 실시예에서, 보호층(도 2a에 또한 개별적으로 예시되지 않음)이 제2 패시베이션층(109) 위에 형성되어 침지 매체가 제2 패시베이션층(109)과 직접 접촉하여 제2 패시베이션층(109)을 용해하거나 달리 악영향을 미치는 것을 방지할 수 있다. 실시예에서, 보호층은 침지 매체가 보호층을 용해시키지 않도록 침지 매체 내에서 불용성이고 보호층이 제2 패시베이션층(109)에 악영향을 미치지 않도록 제2 패시베이션층(109)에 혼합될 수 없다. 또한, 보호층은 패터닝된 에너지(215)가 방해없이 보호층을 통과할 수 있도록 투명하다.
실시예에서, 보호층은 보호층 용제 내에 보호층 수지를 포함한다. 보호층 용제에 사용되는 재료는 적어도 부분적으로 제2 패시베이션층(109)에 대해 선택된 성분에 따라 좌우되는데, 그 이유는 보호층의 도포 및 사용 중에 제2 패시베이션층(109)의 열화를 피하도록 보호층 용제가 제2 패시베이션층(109)의 재료를 용해시켜서는 안되기 때문이다. 실시예에서, 보호층 용제는 알콜 용제, 플루오르화 용제, 및 탄화수소 용제를 포함한다.
보호층 용제에 사용될 수 있는 재료들의 특정례는 에탄올, 1-프로판올, 아이소프로판올, n-프로판올, 1-부탄올, 2-부탄올, 2-메틸-2-프로판올, 3-메틸-1-부탄올, 아이소부틸 알콜, 터트-부틸 알콜, 1-펜탄올, 2-펜탄올, 3-펜탄올, n-헥산올, 사이클로헤칸올, 1-헥산올, 1-헵탄올, 1-옥탄올, 2-헥산올, 2-헵탄올, 2-옥탄올, 3-헥산올, 3-헵탄올, 3-옥탄올, 4-옥탄올, 2-메틸-2-부탄올, 3-메틸-1-부탄올, 3-메틸-2-부탄올, 2-메틸-1-부탄올, 2-메틸-1-펜탄올, 2-메틸-2-펜탄올, 2-메틸-3-펜탄올, 3-메틸-1-펜탄올, 3-메틸-2-펜탄올, 3-메틸-3-펜탄올, 4-메틸-1-펜탄올, 4-메틸-2-펜탄올, 2,2,3,3,4,4-헥사플루오로-1-부탄올, 2,2,3,3,4,4,5,5-옥타플루오로-1-펜탄올, 2,2,3,3,4,4,5,5,6,6-데카플루오로-1-헥산올, 2,2,3,3,4,4-헥사플루오로-1,5-펜탄디올, 2,2,3,3,4,4,5,5-옥타플루오로-1,6-헥산디올, 2,2,3,3,4,4,5,5,6,6,7,7-도데카플루오로-1,8-디올, 2-플루오로아니졸, 2,3-디플루오로아니졸, 퍼플루오로헥산, 퍼플루오로헵탄, 퍼플루오로-2-펜타논, 퍼플루오로-2-부틸테트라히드로푸란, 퍼플루오로테트라히드로푸란, 퍼플루오로트리부틸아민, 퍼플루우로테트라펜틸아민, 톨루엔, 크실렌 및 아니졸, 및 지방족 탄화수소 용제, 예컨대 n-헵탄, n-노난, n-옥탄, n-데칸, 2-메틸헵탄, 3-메틸헵탄, 3,3-디메틸헥산, 2,3,4-트리메틸펜탄, 이들의 조합 등을 포함한다.
보호층 수지는 보호층 반복 유닛을 포함할 수 있다. 실시예에서, 보호층 반복 유닛은 카복실기, 지환식 구조, 1 내지 5개의 탄소 원자를 갖는 알킬기, 페놀기, 또는 불소 원자 함유기를 갖는 반복 탄화수소 구조를 갖는 아크릴 수지일 수 있다. 지환식 구조의 특정례는 사이클로헥실기, 아다만틸기, 노르보닐기, 아이소보닐기, 트리사이클로데실기, 테트라사이클로도데실기 등을 포함한다. 알킬기의 특정례는 n-부틸기, 아이소부틸기 등을 포함한다. 그러나, 임의의 적절한 보호층 수지가 대안적으로 사용될 수 있다.
보호층 조성물은 또한 부착, 표면 레벨링, 코팅 등과 같은 일을 보조하는 추가 첨가제를 포함할 수 있다. 예컨대, 보호층 조성물은 보호층 계면 활성제를 더 포함할 수 있지만, 다른 첨가제가 또한 첨가될 수 있고, 그러한 모든 첨가제는 전체적으로 실시예의 범위 내에 포함되도록 의도된다. 실시예에서, 보호층 계면 활성제는 알킬 카시오닉 계면 활성제, 아미드 타입의 제4 카시오닉 계면 활성제, 에스테르 타입의 제4 카시오닉 계면 활성제, 아민 산화물 계면 활성제, 베타인 계면 활성제, 알콕실레이트 계면 활성제, 지방산 에스테르 계면 활성제, 아미드 계면 활성제, 알콜 계면 활성제, 에틸렌디아민 계면 활성제, 또는 불소 및/또는 실리콘 함유 계면 활성제일 수 있다.
보호층 계면 활성제에 사용될 수 있는 재료의 특정례는 폴리옥시에틸렌 라우릴 에테르, 폴리옥시에틸렌 스테아릴 에테르, 폴리옥시에틸렌 세틸 에테르 및 폴리옥시에틸렌 올레일 에테르 등의 폴리옥시에틸렌 알킬 에테르; 폴리옥시에틸렌 옥틸 페놀 에테르 및 폴리옥시에틸렌 노닐 페놀 에테르 등의 폴리옥시에틸렌 알킬 아릴 에테르; 폴리옥시에틸렌-폴리오옥시프로필렌 블록 공중합체; 소비탄 모노라우레이트, 소비탄 모노팔미테이트, 소비탄 모노스테아레이트, 소비탄 모노올레이트, 소비탄 트리올레이트 및 소비탄 트리스테아레이트 등의 소비탄 지방산 에스테르; 및 폴리옥시에틸렌 소비탄 모노라우레이트, 폴리옥시에틸렌 소비탄 모노팔미테이트, 폴리옥시에틸렌 소비탄 모노스테아레이트, 폴리옥시에틸렌 소비탄 트리올레이트 및 폴리옥시에틸렌 소비탄 트리스테아레이트를 포함한다.
보호층을 제2 패시베이션층(109) 상에 도포하기 전에, 보호층 수지와 원하는 첨가제가 먼저 보호층 용제에 첨가되어 보호층 조성물을 형성한다. 이어서, 보호층 용제는 보호층 조성물이 보호층 조성물 전반에 걸쳐서 일정한 농도를 가질 것을 보장하도록 혼합된다.
보호층 조성물이 도포할 준비가 되면, 보호층 조성물은 제2 패시베이션층(109) 위에 도포될 수 있다. 실시예에서, 도포는 스핀온 코팅 프로세스, 딥 코팅 방법, 공기-나이프 코팅 방법, 커텐 코팅 방법, 와이어-바아 코팅 방법, 그라비어 코팅 방법, 라미네이션 방법, 압출 코팅 방법, 이들의 조합 등을 이용하여 수행될 수 있다. 실시예에서, 제2 패시베이션층(109)은 제2 패시베이션층(109)의 표면 위에 약 100 nm의 두께를 갖도록 도포될 수 있다.
보호층 조성물이 제2 패시베이션층(109)에 도포된 후에, 보호층 용제를 제거하도록 보호층 프리-베이크(pre-bake)가 수행될 수 있다. 실시예에서, 보호층 프리-베이크는 보호층 용제를 증발시키기에 적절한 온도, 예컨대 약 40 ℃ 내지 150 ℃의 온도로 수행될 수 있지만, 정확한 온도는 보호층 조성물을 위해 선택된 재료에 따라 좌우된다. 보호층 프리-베이크는 약 10초 내지 약 5분, 예컨대 약 90초와 같이 보호층 조성물을 경화 및 건조시키기에 충분한 시간 동안 수행된다.
일단 보호층이 제2 패시베이션층(109) 위에 배치되면, 제2 패시베이션층(109)과 보호층을 갖는 반도체 디바이스(100)가 지지판(204) 상에 배치되고, 침지 매체가 보호층과 광학 기기(213) 사이에 배치될 수 있다. 실시예에서, 침지 매체는 주위 분위기보다 큰 굴절률을 갖는, 예컨대 1보다 큰 굴절률을 갖는 액체이다. 침지 매체의 예는 물, 오일, 글리세린, 글리세롤, 사이클로알카놀 등을 포함할 수 있지만, 임의의 적절한 매체가 대안적으로 사용될 수 있다.
보호층과 광학 기기(213) 사이의 침지 매체의 배치는, 예컨대 공기 나이프 방법을 이용하여 행해질 수 있으며, 그에 의해 신선한 침지 매체가 보호층과 광학 기기(213) 사이의 영역으로 도포되고, 장벽을 형성하고 침지 매체가 퍼지지 못하도록 보호층을 향해 지향되는 압축 가스를 이용하여 제어된다. 이 실시예에서, 실제 촬상 프로세스에 사용되는 신선한 침지 매체가 존재하도록 재순환을 위해 침지 매체는 도포되고 사용되며 보호층으로부터 제거될 수 있다.
그러나, 전술한 공기 나이프 방법은 침지 방법을 이용하여 제2 패시베이션층(109)이 노출될 수 있는 유일한 방법이 아니다. 제2 패시베이션층(109)과 보호층과 함께 전체 기판(101)을 침지시키는 것, 기체 장벽 대신에 고체 장벽을 이용하는 것, 또는 보호층없이 침지 매체를 이용하는 것과 같이 침지 매체를 이용하여 제2 패시베이션층(109)을 촬상하는 임의의 다른 적절한 방법이 또한 사용될 수 있다. 침지 매체를 통해 제2 패시베이션층(109)을 노출시키는 임의의 적절한 방법이 사용될 수 있고, 그러한 모든 방법은 전체적으로 실시예의 범위 내에 포함되도록 의도된다.
도 2b는 제2 패시베이션층(109)이 노출된 후에 디벨로퍼(developer)의 사용에 의한 제2 패시베이션층(19)의 현상을 예시한다. 제2 패시베이션층(109)이 노출된 후에, 제2 패시베이션층(109)은 제1 디벨로퍼를 이용하여 현상될 수 있다. 제2 패시베이션층(109)이 네가티브 톤 감광성 폴리이미드인 실시예에서, 제1 디벨로퍼는 패터닝된 에너지(215)에 노출되지 않은 제2 패시베이션층(109)의 부분을 제거하는 염기 수용액일 수 있다. 그러한 염기 수용액은 테라 메틸 암모늄 히드록사이드(TMAH), 테트라 부틸 암모늄 히드록사이드, 나트륨 히드록사이드, 칼륨 히드록사이드, 나트륨 카보네이트, 나트륨 바이카보네이트, 나트륨 실리케이트, 나트륨 메타실리케이트, 수성 암모니아, 모노메틸아민, 디메틸아민, 트리메틸아민, 모노에틸아민, 디에틸아민, 트리에틸아민, 모노아이소프로필아민, 디아이소프로필아민, 트리아이소프로필아민, 모노부틸아민, 디부틸아민, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디메틸아미노에탄올, 디에틸아미노에탄올, 암모니아, 가성 소다, 가성 칼륨, 나트륨 메타실리케이트, 칼륨 메타실리케이트, 나트륨 카보네이트, 테트라에틸암모늄 히드록사이드, 이들의 조합 등을 포함할 수 있다.
제2 패시베이션층(109)을 노출시키도록 침지 리소그래피가 사용되고 침지 매체로부터 제2 패시베이션층(109)을 보호하도록 보호층이 사용되는 실시예에서, 디벨로퍼는 제거되기를 원하는 제2 패시베이션층(109)의 부분을 제거하도록 선택될 수 있을 뿐만 아니라, 동일한 현상 단계에서 보호층을 제거하도록 선택될 수 있다. 대안적으로, 보호층은, 예컨대 디벨로퍼로부터 별개의 용제에 의해 별개의 프로세스에서, 또는 심지어는 현상 전에 제2 패시베이션층(109)으로부터 보호층을 제거하는 에칭 프로세스에서 제거될 수 있다.
제1 디벨로퍼는 예컨대 스핀온 프로세스를 이용하여 제2 패시베이션층(109)에 도포될 수 있다. 이 프로세스에서, 제1 디벨로퍼는 반도체 디바이스(100)[및 제2 패시베이션층(109)]이 회전되는 동안에 제2 패시베이션층(109) 위로부터 제2 패시베이션층(109)으로 도포된다. 실시예에서, 제1 디벨로퍼는 약 10℃ 내지 약 80℃, 예컨대 약 50℃의 온도에 있을 수 있고, 현상은 약 1 분 내지 약 60 분, 예컨대 약 30 분 동안 계속될 수 있다.
그러나, 본 명세서에서 설명한 스핀온 방법은 노출 후에 제2 패시베이션층(109)을 현상하기 위한 하나의 적절한 방법이고, 예시적인 것으로 의도되며 실시예를 제한하도록 의도되지 않는다. 오히려, 딥 프로세스, 교련법(puddle process), 스프레이 온 프로세스, 이들의 조합 등을 비롯하여 임의의 적절한 현상 방법이 대안적으로 사용될 수 있다. 그러한 모든 현상 프로세스는 전체적으로 실시예의 범위 내에 포함되도록 의도된다.
도 2b는 제1 디벨로퍼가 제2 패시베이션층(109)의 노출되지 않은 영역을 제거하도록 사용되는 실시예에서 현상 프로세스의 단면을 예시한다. 디벨로퍼는 제2 패시베이션층(109)에 도포되어 제2 패시베이션층(109)의 노출되지 않은 부분(205)을 용해시킨다. 제2 패시베이션층(109)의 노출되지 않은 부분(205)의 이 용해 및 제거는 제2 패시베이션층(109)을 패터닝된 에너지(215)의 형태로 패터닝하는 제2 패시베이션층(109) 내의 제2 개구(217)를 남겨둠으로써, 패터닝된 마스크(209)의 패턴을 제2 패시베이션층(109)에 전사한다. 실시예에서, 제1 개구(217)는 약 2 ㎛ 내지 약 300 ㎛, 예컨대 약 5 ㎛ 내지 약 300 ㎛의 폭을 가질 수 있고, 원형, 타원형, 또는 다각형과 같은 임의의 원하는 형태일 수 있다.
도 3은 제2 패시베이션층(109) 위에 제3 패시베이션층(301)의 배치를 예시한다. 실시예에서, 제3 패시베이션층(301)은 포지티브 톤 감광성 폴리이미드 조성물[제2 패시베이션층(109)에 대해 전술한 네가티브 톤 감광성 폴리이미드 조성물 대신에] 등의 포지티브 톤 조성물일 수 있다. 예컨대, 포지티브 톤 감광성 폴리이미드 조성물은 포지티브 톤 감광성 폴리이미드 용제 내에 PAC와 함께 포지티브 톤 감광성 폴리이미드 수지를 포함할 수 있다. 실시예에서, 포지티브 톤 감광성 폴리이미드 수지는 이하의 화학식으로 나타내는 반복 유닛을 갖는 폴리머일 수 있다.
Figure pat00003
여기서, Z는 3,4-디카복시-1,2,3,4-테트라히드로-6-터트-부틸-1-나프탈렌 석시닉 디안하이드라이드(DTBDA)를 비롯하여 하나 이상의 테트라카복실산으로부터 유도된 4가 유기 그룹, 또는 그 유도체이고, a는 1 내지 150이며, b는 1 내지 400이고, Y1은 디아민으로부터 유도된 2가 유기 그룹이며, Y2는 디아민으로부터 유도된 2가 지방족 그룹 또는 방향족 유기 그룹이다.
Y1의 특정례는 이하의 화학식을 포함한다.
Figure pat00004
Y2의 특정례는 p-페닐렌디아민, m-페닐렌디아민, 2,4,6-트리메틸-1,3-페닐렌디아민, 2,3,5,6-테트라메틸-1,4-페닐렌디아민, 4,4'-디아미노디페닐 에테르, 3,4'-디아미노디페닐 에테르, 3,3'-디아미노디페닐 에테르, 4,4'-디아미노디페닐 설파이드, 4,4'-디아미노디페닐메탄, 3,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐메탄, 4,4'-메틸렌-비스(2-메틸아닐린), 4,4'-메틸렌-비스(2,6-디메틸아닐린), 4,4'-메틸렌-비스(2,6-디에틸아닐린), 4,4'-메틸렌-비스(2-아이소프로필-6-메틸아닐린), 4,4'-메틸렌-비스(2,6-디아이소프로필아닐린), 4,4'-디아미노디페닐설폰, 3,3'-디아미노디페닐설폰, 벤지딘, o-톨리딘, m-톨리딘, 3,3',5,5'-테트라메틸벤지딘, 2,2'-비스(트리플루오로메틸)벤지딘, 1,4-비스(4-아미노페녹실)벤젠, 1,3-비스(4-아미노페녹실)벤젠, 1,3-비스(3-아미노페녹실)벤젠, 비스[4-(4-아미노페녹시)페닐]설폰, 비스[4-(3-아미노페녹시)페닐]설폰, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 및 2,2-비스[4-(3-아미노페녹시)페닐]프로판 등의 방향족 디아민; 1,6-헥산디아민, 1,4-사이클로헥산디아민, 1,3-사이클로헥산디아민, 1,4-비스(아미노메틸)사이클로헥산, 1,3-비스(아미노메틸)사이클로헥산, 4,4'-디아미노디사이클로헥실메탄, 4,4'-디아미노벤자닐리드, 2,2-비스--[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 1,3-비스(3-아미노프로필)테트라메틸디실옥산, 비스(p-아미노페녹시)디메틸실란, 디아미노헥산, 디아미노데칸, 1,3-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 1,1-비스(4-아미노페녹시페닐)사이클로헥산, 비스[4-(4-아미노페녹시)페닐]설폰, 1,3-비스(3-아미노페녹시)벤젠, 5-아미노-1,3,4-트리메틸사이클로헥산메틸아민, 4,4'-비스(4-아미노페녹시)바이페닐, 1,1-비스(4-아미노페닐)사이클로헥산, α,α'-비스(4-아미노페닐)-1,4-디아이소프로필벤젠, 1,3-비스(4-아미노페녹시)-2,2-디메틸프로판, 1,3-비스(4-아미노페녹시)벤젠, 9,9-비스(4-아미노페닐)플루오린, 및 4,4'-디아미노-3,3'-디메틸디사이클로헥실메탄 등의 지방족 디아민, 이들의 조합 등을 포함한다.
실시예에서, 포지티브 톤 감광성 폴리이미드 용제는 유기 용제일 수 있고, 케톤, 알콜, 폴리알콜, 에테르, 글리콜 에테르, 고리형 에테르, 방향족 하이드로카본, 에스테르, 프로피오네이트, 락테이트, 락틱 에스테르, 알킬렌 글리콜 모노알킬 에테르, 알킬 락테이트, 알킬 알콕시프로피오네이트, 고리형 락톤, 링을 포함하는 모노케톤 화합물, 알킬렌 카보네이트, 알킬 알콕시아세테이트, 알킬 피루베이트, 락테이트 에스테르, 에틸렌 글리콜 알킬 에테르 아세테이트, 디에틸렌 글리콜, 프로필렌 글리콜 알킬 에테르 아세테이트, 알킬렌 글리콜 알킬 에테르 에스테르, 알킬렌 글리콜 모노알킬 에스테르 등을 포함할 수 있다.
포지티브 톤 감광성 폴리이미드 조성물을 위한 포지티브 톤 감광성 폴리이미드 용제로서 사용될 수 있는 재료의 특정례는 아세톤, 메타놀, 에타놀, 톨루엔, 크실렌, 4-히드록시-4-메틸-2-펜타톤, 테트라하이드로푸란, 메틸 에틸 케톤, 사이클로헥사논, 메틸 이소아밀 케톤, 2-헵타논, 에틸렌 글리콜, 에틸렌 글리콜 모노아세테이트, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 메틸에틸 에테르, 에틸렌 글리콜 모노에테릴 에테르, 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트, 디에틸렌 글리콜, 디에틸렌 글리콜 모노아세테이트, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 에틸메틸 에테르, 디에테릴렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 에틸 2-히드록시프로피오네이트, 메틸 2-히드록시-2-메틸프로피오네이트, 에틸 2-히드록시-2-메틸프로피오네이트, 에틸 에톡시아세테이트, 에틸 히드록시아세테이트, 메틸 2-히드록시-2-메틸부타네이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 락탄 및 에틸 락테이트, 프로필렌 글리콜, 프로필렌 글리콜 모노아세테이트, 프로필렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노프로필 메틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 프로피오네이트, 프로필렌 글리콜 모노에틸 에테르 프로피오네이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 모노프로필 에테르, 프로필렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 메틸 락테이트, 에틸 락테이트, 프로필 락테이트, 및 부틸 락테이트, 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 및 에틸 3-메톡시프로피오네이트, β-프로피오락톤, β-부티로락톤, γ-부티로락톤, α-메틸-γ-부티로락톤, β-메틸-γ-부티로락톤, γ-발레로락톤, γ-카프로락톤, γ-옥타노익 락톤, α-히드록시-γ-부티로락톤, 2-부타논, 3-메틸부타논, 피나콜론, 2-펜타논, 3-펜타논, 4-메틸-2-펜타논, 2-메틸-3-펜타논, 4,4-디메틸-2-펜타논, 2,4-디메틸-3-펜타논, 2,2,4,4-테트라메틸-3-펜타논, 2-헥사논, 3-헥사콘, 5-메틸-3-헥사논, 2-헵타논, 3-헵타논, 4-헵타논, 2-메틸-3-헵타논, 5-메틸-3-헵타논, 2,6-디메틸-4-헵타논, 2-옥타논, 3-옥타논, 2-노나논, 3-노나논, 5-노나톤, 2-데카논, 3-데카논, 4-데카논, 5-헥센-2-원, 3-펜텐-2-원, 사이클로펜타논, 2-메틸사이클로펜타논, 3-메틸사이클로펜타논, 2,2-디메틸사이클로펜타논, 2,4,4,-트리메틸사이클로펜타논, 사이클로헥사콘, 3-메틸사이클로헥사논, 4-메틸사이클로헥사논, 4-에틸사이클로헥사논, 2,2-디메틸사이클로헥사논, 2,6-디메틸사이클로헥사논, 2,2,6-트리메틸사이클로헥사논, 사이클로헵타논, 2-메틸사이클로헵타논, 3-메틸사이클로헵타논, 피렌 카보네이트, 비닐렌 카보네이트, 에틸렌 카보네이트, 및 부틸렌 카보네이트, 아세테이트-2-메톡시에틸, 아세테이트-2-에톡시에틸, 아세테이트-2-(2-에톡시에톡시)에틸, 아세테이트-3-메톡시-3-메틸부틸, 아세테이트-1-메톡시-2-프로필, 디프로필렌 글리콜, 모노메틸에테르, 모노에틸에테르, 모노에틸에테르, 모노프로필에테르, 모노부틸에테르, 모노페닐에테르, 디프로필렌 글리콜 모노아세테이트, 디옥산, 메틸 락테이트, 에틸 락테이트, 메틸 아세테이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 푸루베이트, 에틸 푸루베이트, 프로필 피루베이트, 메틸 메톡시프로피오네이트, 에틸 에톡시프로피오네이트, n-메틸피롤이돈(NMP), 2-메톡시에틸 에테르(디글림), 에틸렌 글리콜 모놈-에틸 에테르, 프로필렌 글리콜 모노메틸 에테르; 에틸 락테이트 또는 메틸 락테이트, 메틸 프로포니에이트, 에틸 프로포니에이트 및 에틸 에톡시 프로포니에이트, 메틸에틸 케톤, 사이클로헥사논, 2-헵타논, 카본 디옥사이드, 사이클로펜타톤, 사이클로헥사논, 에틸 3-에토사이프로피오네이트, 에틸 락테이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 메틸렌 셀로솔브, 부틸 아세테이트, 및 2-에톡시에타놀, N-메틸포마미드, N,N-디메틸포마미드, N-메틸포마닐리드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-메틸피롤이돈, 디메틸설폭사이드, 벤질 에틸 에테르, 디헥실 에테르, 아세토닐아세톤, 이소포론, 카프로익산, 1-옥타놀, 1-노나놀, 벤질 알콜, 벤질 아세테이트, 에틸 벤조에이트, 디에틸 옥살레이트, 디에틸 말레이트, γ-부티롤악톤, 에틸렌 카보네이트, 프로필렌 카보네이트, 페닐 셀로솔브 아세테이트 등을 포함한다.
실시예에서, 포지티브 톤 감광성 폴리이미드 수지는 PAC와 함께 포지티브 톤 감광성 폴리이미드 용제 내에 배치되고 혼합되어 포지티브 톤 감광성 폴리이미드 조성물을 형성한다. 예컨대, 포지티브 톤 감광성 폴리이미드 수지는 약 5% 내지 약 50%, 예컨대 약 25%의 농도를 가질 수 있고, PAC는 약 0.1% 내지 약 20%, 예컨대 약 5%의 농도를 가질 수 있다. 포지티브 톤 감광성 폴리이미드 조성물이 혼합물에 걸쳐 일정한 조성을 갖도록 혼합되면, 포지티브 톤 감광성 폴리이미드 조성물은 약 1 ㎛ 내지 약 40 ㎛의 두께로 제2 패시베이션층(109)에 도포된다. 도포는 예컨대 스핀 코팅 방법을 이용하여 수행될 수 있지만, 임의의 적절한 방법이 대안적으로 사용될 수 있다.
도 4는 제3 패시베이션층(301)의 패터닝 및 현상을 예시한다. 실시예에서, 제3 패시베이션층(301)은 제2 개구(401)와 제3 개구(403)를 형성하도록 패터닝될 수 있다. 제2 개구(401)는 접촉 패드(105)의 일부를 노출시키기 위해 제2 패시베이션층(109) 내의 제1 개구(217) 위에 형성되고 제1 개구(217)에 연결될 수 있다. 제3 개구(403)는 제3 패시베이션층(301) 내에 형성될 도전성 라인용 경로의 치수를 획정하도록 형성될 수 있다.
제3 패시베이션층(301)을 패터닝하기 위하여, 제3 패시베이션층(301)과 함께 기판(101)은 촬상 디바이스(200; 도 2a에 관하여 전술함) 또는 상이한 촬상 디바이스(도시 생략)에 배치될 수 있고, 제3 패시베이션층(301)은 패터닝된 에너지원(215)에 대해 노출되어 제2 개구(401)와 제3 개구(403)를 위해 제3 패시베이션층(301) 내에 영역을 획정할 수 있다. 실시예에서, 제2 개구(401)와 제3 개구(403)는 약 2 ㎛ 내지 약 300 ㎛, 예컨대 약 5 ㎛ 내지 약 300 ㎛의 폭을 가질 수 있다. 추가적으로, 제2 개구(401)와 제3 개구(403)는 임의의 원하는 형태, 예컨대 원형, 타원형, 다각형 등일 수 있다.
일단 노출되면, 제3 패시베이션층(301)은 제2 디벨로퍼를 이용하여 현상될 수 있다. 실시예에서, 제2 디벨로퍼는, 패터닝된 에너지(215)에 대해 노출되고 화학 반응을 통해 수정 및 변경된 용해성을 갖는 제2 패시베이션층(109)의 부분을 제거하는 염기 수용액일 수 있다. 그러한 염기 수용액은 테라 메틸 암모늄 히드록사이드(TMAH), 테트라 부틸 암모늄 히드록사이드, 나트륨 히드록사이드, 칼륨 히드록사이드, 나트륨 카보네이트, 나트륨 바이카보네이트, 나트륨 실리케이트, 나트륨 메타실리케이트, 수성 암모니아, 모노메틸아민, 디메틸아민, 트리메틸아민, 모노에틸아민, 디에틸아민, 트리에틸아민, 모노아이소프로필아민, 디아이소프로필아민, 트리아이소프로필아민, 모노부틸아민, 디부틸아민, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디메틸아미노에탄올, 디에틸아미노에탄올, 암모니아, 가성 소다, 가성 칼륨, 나트륨 메타실리케이트, 칼륨 메타실리케이트, 나트륨 카보네이트, 테트라에틸암모늄 히드록사이드, 이들의 조합 등을 포함할 수 있다.
제2 디벨로퍼는 예컨대 스핀온 프로세스를 이용하여 제3 패시베이션층(301)에 도포될 수 있다. 이 프로세스에서, 제2 디벨로퍼는 반도체 디바이스(100)[및 제3 패시베이션층(301)]이 회전되는 동안에 제3 패시베이션층(301) 위쪽으로부터 제3 패시베이션층(301)에 도포된다. 실시예에서, 제3 디벨로퍼는 약 10℃ 내지 약 80℃, 예컨대 약 50℃의 온도에 있을 수 있고, 현상은 약 1 분 내지 약 60 분, 예컨대 약 30 분 동안 계속될 수 있다.
도 5는 일단 제3 패시베이션층(301)이 패터닝되고 현상되면, 제3 패시베이션층(301)과 제2 패시베이션층(109)이 경화될 수 있다는 것을 예시한다(도 5에 501을 붙인 물결 모양 선으로 나타냄). 실시예에서, 경화 프로세스(501)는 제2 패시베이션층(109) 및 제3 패시베이션층(301)과 함께 기판(101)을, 예컨대 고온 플레이트 또는 다른 타입의 가열 장치 상에 배치함으로써 수행될 수 있고, 제2 패시베이션층(109) 및 제3 패시베이션층(301)의 온도는 증가될 수 있다. 실시예에서, 경화 프로세스는 약 1 시간 내지 약 2 시간 동안에 150℃ 내지 약 400℃의 온도로 수행될 수 있다.
추가적으로, 경화 프로세스 후에, 데스컴(descum) 프로세스를 이용하여, 패터닝, 현상, 및 경화 프로세스 후에 접촉 패드(105), 제2 패시베이션층(109), 및 제3 패시베이션층(301) 상에 남아 있을 수 있는 원치않는 잔류물 또는 입자를 제거할 수 있다. 실시예에서, 데스컴 프로세스는 접촉 패드(105), 제2 패시베이션층(109), 및 제3 패시베이션층(301)을 플라즈마 환경, 예컨대 산소 플라즈마 환경에 노출시킴으로써 임의의 원치않는 잔류물과 반응시켜 제거하는 것을 포함한다. 특정 실시예에서, 데스컴 프로세스는 반응성 이온 에칭 프로세스일 수 있다.
도 6은 시드층(601)의 형성을 예시한다. 제2 패시베이션층(109)과 제3 패시베이션층(301)이 형성되면, 시드층(601)은 제1 개구(217), 제2 개구(401), 및 제3 개구(403) 내에 형성될 수 있다. 실시예에서, 시드층(601)은 예컨대 티타늄 구리 합금일 수 있지만, 구리 등의 임의의 적절한 재료가 대안적으로 사용될 수 있다. 시드층(601)은 CVD 또는 스퍼터링 등의 적절한 형성 프로세스를 통해 형성될 수 있다.
도 7은 시드층(601) 상에 도전성 재료(701)의 형성과, 제1 개구(217), 제2 개구(401), 및 제3 개구(403)를 충전(fill) 및 과충전(ovefill)하는 것을 예시한다. 실시예에서, 도전성 재료(701)는 구리를 포함할 수 있지만, AlCu 또는 Au 등의 다른 적절한 재료가 대안적으로 사용될 수 있다. 도전성 재료(701)는 전기 도금 또는 무전해 도금 등의 증착 프로세스를 통해 형성될 수 있지만, CVD 또는 PVD 등의 다른 방법이 대안적으로 사용될 수 있다.
도 8은 제1 개구(217), 제3 개구(401), 및 제3 개구(403)의 외측 영역으로부터 도전성 재료의 과도한 양을 제거하고 PPI(803)를 형성하도록 사용될 수 있다. 평탄화 프로세스가 CMP인 실시예에서, 에칭 재료와 연마 재료의 조합이 도전성 재료(701)와 접촉하도록 놓이고, 연사 패드(80)는 도전성 재료(701)가 제3 패시베이션층(301)과 평탄화될 때까지 도전성 재료(701)를 연삭하도록 사용된다.
평탄화 후에, PPI(803)와 제3 패시베이션층(301)은 평탄화 프로세스 후에 잔류될 수 있는 임의의 원치않는 잔류물을 제거하도록 세척될 수 있다. 실시예에서, PPI(803)와 제3 패시베이션층(301)은 PPI(803)와 패시베이션층(301)을 탈이온수로 씻어냄으로써 세척될 수 있다. 대안적으로, 표준 클린-1(SC-1) 또는 표준 클린(SC-2) 세척 프로세스가 사용될 수 있다. 그러한 모든 세척 프로세스는 전체적으로 실시예의 범위 내에 포함되도록 의도된다.
PPI(803)와 제3 패시베이션층(301)이 세척되면, PPI(803)와 패시베이션층(301)은 베이킹될 수 있다. 실시예에서, PPI(803)와 제3 패시베이션층(301)은, PPI(803)와 패시베이션층(301)과 함께 기판(101)을 도가니 또는 기타 가열 디바이스(예컨대, 고온 플레이트) 내에 배치하고 제3 패시베이션층(301)과 PPI(803)의 온도를 약 150℃ 내지 약 450℃, 예컨대 약 200℃의 온도로 증가시킴으로써 베이킹될 수 있다. PPI(803)와 제3 패시베이션층(301)은 약 5 분 내지 약 240 분, 예컨대 약 60 분의 시간 동안 베이킹될 수 있다.
본 명세서에서 설명된 바와 같이 PPI(803)를 형성함으로써, PPI(803)의 형성을 둘러싼 문제가 감소되거나 제거될 수 있다. 구체적으로, 이들 실시예를 이용함으로써, 일반적으로 미세 피치(예컨대, 약 5 ㎛ 미만)를 위해 존재하는 시드층과 위에 있는 전기 도금층 사이의 언더컷 문제가 방지되는 동시에, 또한 비용을 저감시키고 임의의 결정적인 치수 손실을 방지한다. 또한, 이들 실시예에서 시드층(601)은 또한 PPI(803)의 측벽을 따라 배치되고, 이들 실시예와 관련된 깊이 바이어스가 존재하지 않는다. 최종적으로, 이들 실시예에서 PPI(803)가 코너 원형 프로파일을 갖기 때문에, 일부 다른 프로세스에서와 같은 크라운 문제가 없다.
도 9는 버퍼층(903)의 배치와 함께 외부 접점(901)의 배치를 예시한다. 실시예에서, 외부 접점(901)은 주석 등의 재료, 또는 은, 무연 주석, 또는 구리 등의 다른 적절한 재료를 포함할 수 있다. 외부 접점(901)이 주석 솔더 범프인 실시예에서, 외부 접점(901)은 증발, 전기 도금, 프린팅, 솔더 전달, 볼 배치 등과 같이 일반적으로 사용되는 방법을 통해 주석층을 초기에 예컨대 약 100 ㎛의 두께로 형성함으로써 형성될 수 있다. 일단 주석층이 구조 상에 형성되면, 재료를 원하는 범프 형태로 형성하도록 리플로우가 수행될 수 있다.
일단 외부 접점(901)이 배치되고 리플로우되면, 아래의 구조를 보호 및 버퍼링하기 위해 버퍼층(903)이 제3 패시베이션층(301) 상에 배치 또는 형성될 수 있다. 실시예에서, 버퍼층(902)은 이산화실리콘, 폴리이미드 등과 같은 유전체 패시베이션 재료이고, 화학적 기상 증착, 물리적 기상 증착, 스핀 코팅 등과 같은 프로세스를 이용하여 적어도 부분적으로 선택된 정확한 재료에 따라 배치 또는 형성될 수 있다. 버퍼층(902)은 약 5 ㎛ 내지 약 200 ㎛, 예컨대 약 100 ㎛의 두께로 형성될 수 있다.
실시예에 따르면, 기판 위에 패터닝된 포지티브 톤 감광성 재료를 포함하는 반도체 디바이스가 제공된다. 패터닝된 포지티브 톤 감광성 재료는 개구를 포함한다. 시드층이 개구를 따라 있고 도전성 재료가 시드층에 인접해 있다.
다른 실시예에 따르면, 기판 위에 패터닝된 네가티브 톤 감광성 폴리이미드층을 포함하는 반도체 디바이스가 제공된다. 패터닝된 포지티브 톤 감광성 폴리이미드층은 패터닝된 네가티브 톤 감광성 폴리이미드층 위에서 상기 패터닝된 네가티브 톤 감광성 폴리이미드층과 접촉하고, 패터닝된 포지티브 톤 감광성 폴리이미드층은 적어도 하나의 개구를 포함한다.
또 다른 실시예에 따르면, 기판 위의 도전성 영역 위에 제1 감광성 재료를 배치하는 것을 포함하는 반도체 디바이스의 제조 방법이 제공된다. 제1 감광성 재료는 노출되지 않은 제1 감광성 재료를 제거하고 도전성 영역을 노출시키도록 패터닝된다. 제2 감광성 재료가 상기 제1 감광성 재료 위에 배치된다. 제2 감광성 재료는 노출된 제2 감광성 재료를 제거하고 도전성 영역을 노출시키도록 패터닝되고, 제2 감광성 재료를 패터닝하는 것은 패터닝된 제2 감광성 재료와, 상기 패터닝된 제2 감광성 재료에 있는 적어도 하나의 개구를 형성한다. 시드층이 적어도 하나의 개구의 측벽을 따라 형성된다.
본 발명의 실시예들 및 그 이점에 대해서 상세하게 설명하였지만, 첨부된 청구범위에 의해 한정되는 바와 같이 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다. 예컨대, 제1 개구, 제2 개구, 및 제3 개구의 정확한 형태가 변경될 수 있거나, 정확한 형성 방법이 변경될 수 있다. 추가적으로, 다이를 위한 임의의 적절한 갯수의 마스크, 예컨대 2개의 마스크, 3개의 마스크, 4개의 마스크, 또는 임의의 다른 적절한 갯수의 마스크가 사용될 수 있다.
더욱이, 본 출원의 범위는 본 명세서에 설명된 프로세스, 장치, 제조, 물질의 조성, 수단, 방법 및 단계들의 특정 실시예로 제한되지 않는다. 당업자가 실시예의 개시로부터 쉽게 알게 되는 바와 같이, 본 명세서에 설명된 대응 실시예들과 실질적으로 동일한 결과를 달성할 수 있거나 실질적으로 동일한 기능을 수행하는 것으로서, 현재에 존재하는 또는 추후에 개발될, 프로세스, 장치, 제조, 물질의 조성, 수단, 방법, 또는 단계들이 실시예에 따라서 이용될 수 있다. 따라서, 첨부된 청구범위는 그러한 프로세스, 장치, 제조, 물질의 조성, 수단, 방법, 또는 단계들을 그 범위 내에 포함하도록 의도된다.

Claims (10)

  1. 반도체 디바이스에 있어서,
    기판 위에 있으며, 개구를 포함하는 패터닝된 포지티브 톤 감광성 재료(patterned positive tone photosensitive material);
    상기 개구를 따른 시드층; 및
    상기 시드층에 인접해 있는 도전성 재료를 포함하는 것인 반도체 디바이스.
  2. 제1항에 있어서, 상기 기판과 상기 패터닝된 포지티브 톤 감광성 재료 사이에 패터닝된 네가티브 톤 감광성 재료(patterned negative tone photosensitive material)를 더 포함하는 반도체 디바이스.
  3. 제1항에 있어서, 상기 패터닝된 포지티브 톤 감광성 재료는 포지티브 톤 감광성 폴리이미드 재료를 포함하는 것인 반도체 디바이스.
  4. 제1항에 있어서, 상기 도전성 재료는 후-패시배이션(post-passivation) 상호 연결부를 형성하고, 상기 후-패시베이션층 상호 연결부는,
    접촉 영역; 및
    상기 접촉 영역으로부터 측방향으로 이격된 경로 라인(routing line)을 더 포함하는 것인 반도체 디바이스.
  5. 제1항에 있어서, 상기 도전성 재료는 구리인 것인 반도체 디바이스.
  6. 반도체 디바이스에 있어서,
    기판 위에 있는 패터닝된 네가티브 톤 감광성 폴리이미드층; 및
    상기 패터닝된 네가티브 톤 감광성 폴리이미드층 위에서 상기 패터닝된 네가티브 톤 감광성 폴리이미드층과 접촉하는 패터닝된 포지티브 톤 감광성 폴리이미드층을 포함하고, 상기 패터닝된 포지티브 톤 감광성 폴리이미드층은 적어도 하나의 개구를 포함하는 것인 반도체 디바이스.
  7. 제6항에 있어서,
    상기 적어도 하나의 개구의 측벽을 따라 연장하는 시드층; 및
    상기 적어도 하나의 개구의 나머지를 채우는 도전성 재료를 더 포함하는 반도체 디바이스.
  8. 반도체 디바이스의 제조 방법에 있어서,
    기판 위의 도전성 영역 위에 제1 감광성 재료를 배치하는 단계;
    노출되지 않은 제1 감광성 재료를 제거하고 상기 도전성 영역을 노출시키도록 상기 제1 감광성 재료를 패터닝하는 단계;
    상기 제1 감광성 재료 위에 제2 감광성 재료를 배치하는 단계;
    노출된 제2 감광성 재료를 제거하고 상기 도전성 영역을 노출시키도록 상기 제2 감광성 재료를 패터닝하는 단계 - 상기 제2 감광성 재료를 패터닝하는 것은 패터닝된 제2 감광성 재료와, 상기 패터닝된 제2 감광성 재료에 있는 적어도 하나의 개구를 형성함 -; 및
    상기 적어도 하나의 개구의 측벽을 따라 시드층을 형성하는 단계를 포함하는 반도체 디바이스의 제조 방법.
  9. 제8항에 있어서, 상기 제1 감광성 재료는 네가티브 톤 감광성 폴리이미드이고, 상기 제2 감광성 재료는 포지티브 톤 감광성 폴리이미드인 것인 반도체 디바이스의 제조 방법.
  10. 제8항에 있어서,
    상기 시드층 상에 도전성 재료를 배치하는 단계; 및
    상기 도전성 재료를 상기 패터닝된 제2 감광성 재료와 평탄화시키는 단계를 더 포함하는 반도체 디바이스의 제조 방법.
KR1020130115894A 2013-03-15 2013-09-30 도전성 라인 시스템 및 프로세스 KR101581505B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361789593P 2013-03-15 2013-03-15
US61/789,593 2013-03-15
US13/929,641 US9117881B2 (en) 2013-03-15 2013-06-27 Conductive line system and process
US13/929,641 2013-06-27

Publications (2)

Publication Number Publication Date
KR20140113274A true KR20140113274A (ko) 2014-09-24
KR101581505B1 KR101581505B1 (ko) 2015-12-30

Family

ID=51523903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115894A KR101581505B1 (ko) 2013-03-15 2013-09-30 도전성 라인 시스템 및 프로세스

Country Status (2)

Country Link
US (5) US9117881B2 (ko)
KR (1) KR101581505B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9117881B2 (en) 2013-03-15 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line system and process
TWI544555B (zh) * 2014-02-11 2016-08-01 東琳精密股份有限公司 半導體封裝結構及其製造方法
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
US9646943B1 (en) 2015-12-31 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structure and method of forming same
CN107068612B (zh) 2017-05-12 2021-04-13 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板
US10861710B2 (en) * 2018-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
KR20030078776A (ko) * 2002-03-29 2003-10-08 가부시끼가이샤 도시바 반도체 장치의 제조 방법
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
KR20080052668A (ko) * 2005-09-22 2008-06-11 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 네거티브형 감광성 수지 조성물, 패턴 형성방법 및전자부품

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072527A (en) 1972-09-27 1978-02-07 E. I. Du Pont De Nemours And Company Oxygen barrier layers for photopolymerizable elements
JPS5420719A (en) 1977-07-15 1979-02-16 Fuji Photo Film Co Ltd Photosensitive material for image formation and image formation method
US4212935A (en) 1978-02-24 1980-07-15 International Business Machines Corporation Method of modifying the development profile of photoresists
US4289845A (en) 1978-05-22 1981-09-15 Bell Telephone Laboratories, Inc. Fabrication based on radiation sensitive resists and related products
US4346164A (en) 1980-10-06 1982-08-24 Werner Tabarelli Photolithographic method for the manufacture of integrated circuits
US4491628A (en) 1982-08-23 1985-01-01 International Business Machines Corporation Positive- and negative-working resist compositions with acid generating photoinitiator and polymer with acid labile groups pendant from polymer backbone
US4663275A (en) 1984-09-04 1987-05-05 General Electric Company Photolithographic method and combination including barrier layer
DE3684147D1 (de) 1986-01-29 1992-04-09 Hughes Aircraft Co Entwickelverfahren fuer polymethacryl-anhydrid-photolacke.
JPH0690511B2 (ja) 1986-06-23 1994-11-14 富士写真フイルム株式会社 感光材料
US4939070A (en) 1986-07-28 1990-07-03 Brunsvold William R Thermally stable photoresists with high sensitivity
US5288588A (en) 1989-10-27 1994-02-22 Nissan Chemical Industries Ltd. Positive photosensitive polyimide resin composition comprising an o-quinone diazide as a photosensitive compound
EP0476840B1 (en) 1990-08-30 1997-06-18 AT&T Corp. Process for fabricating a device
US5268260A (en) 1991-10-22 1993-12-07 International Business Machines Corporation Photoresist develop and strip solvent compositions and method for their use
US5766824A (en) 1993-07-16 1998-06-16 Semiconductor Systems, Inc. Method and apparatus for curing photoresist
JP2715881B2 (ja) 1993-12-28 1998-02-18 日本電気株式会社 感光性樹脂組成物およびパターン形成方法
JP3690847B2 (ja) 1995-09-20 2005-08-31 富士通株式会社 レジスト組成物及びパターン形成方法
DE69733469T2 (de) 1996-03-07 2006-03-23 Sumitomo Bakelite Co. Ltd. Photoresist zusammensetzungen mit polycyclischen polymeren mit säurelabilen gruppen am ende
US5856065A (en) 1996-03-27 1999-01-05 Olin Microelectronic Chemicals, Inc. Negative working photoresist composition based on polyimide primers
US5886102A (en) 1996-06-11 1999-03-23 Shipley Company, L.L.C. Antireflective coating compositions
CA2187046A1 (fr) 1996-10-03 1998-04-03 Alain Vallee Sulfonylimidures et sulfonylmethylures, leur utilisation comme photoinitiateur
US6187504B1 (en) 1996-12-19 2001-02-13 Jsr Corporation Radiation sensitive resin composition
US5889141A (en) 1997-04-28 1999-03-30 Hitachi Chemical Co., Ltd. Photoimageable compositions comprising polyquinoline polymer and diazo compound
US5863710A (en) 1997-06-05 1999-01-26 Tokyo Ohka Kogyo Co., Ltd. Developer solution for photolithographic patterning
EP1024407A4 (en) 1997-10-13 2004-06-30 Pi R & D Co Ltd POSITIVE PHOTOSENSITIVE POLYIMIDE COMPOSITION
TW457277B (en) 1998-05-11 2001-10-01 Shinetsu Chemical Co Ester compounds, polymers, resist composition and patterning process
KR100382960B1 (ko) 1998-07-03 2003-05-09 닛뽕덴끼 가부시끼가이샤 락톤 구조를 갖는 (메트)아크릴레이트 유도체, 중합체,포토레지스트 조성물, 및 이것을 사용한 패턴 형성 방법
US6852473B2 (en) 2000-01-12 2005-02-08 Infineon Technologies Richmond, Lp Anti-reflective coating conformality control
EP1143299B1 (en) 2000-04-04 2003-07-16 Sumitomo Chemical Company, Limited Chemically amplified positive resist composition
US20020015826A1 (en) 2000-04-11 2002-02-07 Darryl Desmarteau Zwitterionic iodonium compounds and methods of application
US20030022097A1 (en) 2000-05-05 2003-01-30 Arch Specialty Chemicals, Inc Tertiary-butyl acrylate polymers and their use in photoresist compositions
JP2003532765A (ja) 2000-05-05 2003-11-05 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー フォトレジスト用コポリマーおよびそのための方法
US6306554B1 (en) 2000-05-09 2001-10-23 Shipley Company, L.L.C. Polymers containing oxygen and sulfur alicyclic units and photoresist compositions comprising same
EP1179750B1 (en) 2000-08-08 2012-07-25 FUJIFILM Corporation Positive photosensitive composition and method for producing a precision integrated circuit element using the same
EP1326138B1 (en) 2000-09-12 2014-11-05 PI R & D Co., Ltd. Negative photosensitive polyimide composition and method of forming image from the same
JP4390028B2 (ja) 2000-10-04 2009-12-24 日産化学工業株式会社 ポジ型感光性ポリイミド樹脂組成物
JP2002122987A (ja) 2000-10-16 2002-04-26 Kansai Paint Co Ltd ネガ型感光性樹脂組成物、ネガ型感光性ドライフィルム、その組成物を使用して得られる材料及びパターン形成方法
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
JP2002357905A (ja) 2001-03-28 2002-12-13 Sumitomo Chem Co Ltd レジスト組成物
JP2002341525A (ja) 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
CN100339767C (zh) 2001-06-22 2007-09-26 和光纯药工业株式会社 抗蚀剂组合物
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
TW561516B (en) 2001-11-01 2003-11-11 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
JP2003185820A (ja) 2001-12-21 2003-07-03 Jsr Corp 感放射線性屈折率変化性組成物および屈折率変化法
US20050145821A1 (en) 2002-03-06 2005-07-07 French Roger H. Radiation durable organic compounds with high transparency in the vaccum ultraviolet, and method for preparing
US7344970B2 (en) 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
JP2004252146A (ja) 2002-05-27 2004-09-09 Tokyo Ohka Kogyo Co Ltd ネガ型レジスト組成物
US20030235775A1 (en) 2002-06-13 2003-12-25 Munirathna Padmanaban Photoresist composition for deep ultraviolet lithography comprising a mixture of photoactive compounds
JP3850767B2 (ja) 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4122189B2 (ja) 2002-08-13 2008-07-23 コダックグラフィックコミュニケーションズ株式会社 ネガ型感光性組成物およびネガ型感光性平版印刷版
AU2003270735A1 (en) 2002-09-18 2004-04-08 Mattson Technology, Inc. System and method for removing material
JP2004212946A (ja) 2002-10-21 2004-07-29 Rohm & Haas Electronic Materials Llc Ｓｉポリマー含有フォトレジスト
US6788477B2 (en) 2002-10-22 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for method for immersion lithography
SG121818A1 (en) 2002-11-12 2006-05-26 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
TW200424767A (en) 2003-02-20 2004-11-16 Tokyo Ohka Kogyo Co Ltd Immersion exposure process-use resist protection film forming material, composite film, and resist pattern forming method
US7029832B2 (en) 2003-03-11 2006-04-18 Samsung Electronics Co., Ltd. Immersion lithography methods using carbon dioxide
KR100548625B1 (ko) 2003-03-24 2006-01-31 주식회사 엘지화학 고내열성 투명 폴리이미드 전구체 및 이를 이용한 감광성수지 조성물
JP2005099646A (ja) 2003-03-28 2005-04-14 Tokyo Ohka Kogyo Co Ltd 液浸露光プロセス用レジスト組成物および該レジスト組成物を用いたレジストパターン形成方法
JP4287383B2 (ja) 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
US7235348B2 (en) 2003-05-22 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Water soluble negative tone photoresist
US7300739B2 (en) 2003-05-29 2007-11-27 International Business Machines Corporation Negative resists based on a acid-catalyzed elimination of polar molecules
JP4343597B2 (ja) 2003-06-25 2009-10-14 キヤノン株式会社 露光装置及びデバイス製造方法
EP1641848B1 (en) 2003-06-26 2007-08-22 JSR Corporation Photoresist polymer compositions
US7738074B2 (en) 2003-07-16 2010-06-15 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4533639B2 (ja) 2003-07-22 2010-09-01 富士フイルム株式会社 感刺激性組成物、化合物及び該感刺激性組成物を用いたパターン形成方法
US7779781B2 (en) 2003-07-31 2010-08-24 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4265766B2 (ja) 2003-08-25 2009-05-20 東京応化工業株式会社 液浸露光プロセス用レジスト保護膜形成用材料、該保護膜形成材料からなるレジスト保護膜、および該レジスト保護膜を用いたレジストパターン形成方法
TWI245163B (en) 2003-08-29 2005-12-11 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
EP1531362A3 (en) 2003-11-13 2007-07-25 Matsushita Electric Industrial Co., Ltd. Semiconductor manufacturing apparatus and pattern formation method
US7432042B2 (en) 2003-12-03 2008-10-07 United Microelectronics Corp. Immersion lithography process and mask layer structure applied in the same
US7460206B2 (en) 2003-12-19 2008-12-02 Carl Zeiss Smt Ag Projection objective for immersion lithography
US7088422B2 (en) 2003-12-31 2006-08-08 International Business Machines Corporation Moving lens for immersion optical lithography
TW200535566A (en) 2004-01-15 2005-11-01 Jsr Corp Upper layer film forming composition for liquid immersion and method of forming photoresist pattern
US7473512B2 (en) 2004-03-09 2009-01-06 Az Electronic Materials Usa Corp. Process of imaging a deep ultraviolet photoresist with a top coating and materials thereof
US20050214674A1 (en) 2004-03-25 2005-09-29 Yu Sui Positive-working photoimageable bottom antireflective coating
CN1946751B (zh) 2004-04-27 2010-12-08 东京应化工业株式会社 用于形成液浸曝光工艺用光刻胶保护膜的材料、以及使用该保护膜的光刻胶图案形成方法
US20070207406A1 (en) 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US7335456B2 (en) 2004-05-27 2008-02-26 International Business Machines Corporation Top coat material and use thereof in lithography processes
EP1621927B1 (en) 2004-07-07 2018-05-23 FUJIFILM Corporation Positive type resist composition for use in liquid immersion exposure and a method of forming the pattern using the same
JP4368266B2 (ja) 2004-07-30 2009-11-18 東京応化工業株式会社 レジスト保護膜形成用材料、およびこれを用いたレジストパターン形成方法
US7595141B2 (en) 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
US7320855B2 (en) 2004-11-03 2008-01-22 International Business Machines Corporation Silicon containing TARC/barrier layer
US7129016B2 (en) 2004-11-12 2006-10-31 International Business Machines Corporation Positive resist containing naphthol functionality
JP4485922B2 (ja) 2004-11-18 2010-06-23 東京応化工業株式会社 ネガ型レジスト組成物
US7362412B2 (en) 2004-11-18 2008-04-22 International Business Machines Corporation Method and apparatus for cleaning a semiconductor substrate in an immersion lithography system
US7960087B2 (en) 2005-03-11 2011-06-14 Fujifilm Corporation Positive photosensitive composition and pattern-forming method using the same
US7470503B1 (en) 2005-04-29 2008-12-30 Infineon Technologies Ag Method for reducing lithography pattern defects
EP1720072B1 (en) 2005-05-01 2019-06-05 Rohm and Haas Electronic Materials, L.L.C. Compositons and processes for immersion lithography
US20060257785A1 (en) 2005-05-13 2006-11-16 Johnson Donald W Method of forming a photoresist element
EP1742108B1 (en) 2005-07-05 2015-10-28 Rohm and Haas Electronic Materials, L.L.C. Coating compositions for use with an overcoated photoresist
US7972761B2 (en) 2006-08-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist materials and photolithography process
KR100688570B1 (ko) 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7919222B2 (en) 2006-01-29 2011-04-05 Rohm And Haas Electronics Materials Llc Coating compositions for use with an overcoated photoresist
JP5151038B2 (ja) 2006-02-16 2013-02-27 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、半導体装置及びその製造方法
WO2008026468A1 (fr) 2006-08-28 2008-03-06 Nissan Chemical Industries, Ltd. Composition servant à créer une sous-couche de réserve et contenant un additif liquide
WO2008026406A1 (fr) * 2006-08-29 2008-03-06 Jsr Corporation Composition de résine isolante photosensible, produit durcissant à base de ladite composition et plaquette de circuits imprimés dotée dudit produit
US8518628B2 (en) 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface switchable photoresist
TWI322928B (en) 2006-10-30 2010-04-01 Eternal Chemical Co Ltd Negative photosensitive polyimide polymer and uses thereof
WO2008073954A2 (en) 2006-12-12 2008-06-19 Applied Materials, Inc. Wet photoresist stripping process and apparatus
JP4554665B2 (ja) 2006-12-25 2010-09-29 富士フイルム株式会社 パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
DE102006062035B4 (de) 2006-12-29 2013-02-07 Advanced Micro Devices, Inc. Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
US8669497B2 (en) 2007-03-30 2014-03-11 Tokyo Electron Limited Apparatus and method for predictive temperature correction during thermal processing
EP2138898B1 (en) 2007-04-13 2014-05-21 FUJIFILM Corporation Method for pattern formation, and use of resist composition in said method
US8029969B2 (en) 2007-05-14 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Material and method for photolithography
KR100989567B1 (ko) 2007-05-15 2010-10-25 후지필름 가부시키가이샤 패턴형성방법
US8476001B2 (en) 2007-05-15 2013-07-02 Fujifilm Corporation Pattern forming method
US8334338B2 (en) 2007-05-23 2012-12-18 Jsr Corporation Composition for forming resist lower layer film
JP4617337B2 (ja) 2007-06-12 2011-01-26 富士フイルム株式会社 パターン形成方法
JP4590431B2 (ja) 2007-06-12 2010-12-01 富士フイルム株式会社 パターン形成方法
US7582398B2 (en) 2007-06-13 2009-09-01 Xerox Corporation Inkless reimageable printing paper and method
US8088548B2 (en) 2007-10-23 2012-01-03 Az Electronic Materials Usa Corp. Bottom antireflective coating compositions
US8329387B2 (en) 2008-07-08 2012-12-11 Az Electronic Materials Usa Corp. Antireflective coating compositions
TWI400226B (zh) 2008-10-17 2013-07-01 Shinetsu Chemical Co 具有聚合性陰離子之鹽及高分子化合物、光阻劑材料及圖案形成方法
US7959141B2 (en) 2008-12-23 2011-06-14 Sumitomo Heavy Industries, Ltd. Stage apparatus
US8257901B2 (en) 2009-03-10 2012-09-04 Lg Chem, Ltd. Polyimide-based polymers, copolymers thereof and positive type photoresist compositions comprising the same
US8586290B2 (en) 2009-10-23 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process and chemical amplified photoresist composition
KR20110118899A (ko) 2010-04-26 2011-11-02 삼성전자주식회사 보호막 형성용 조성물 및 이를 이용한 보호막의 형성 방법
US8772170B2 (en) 2010-09-01 2014-07-08 Arizona Board Of Regents On Behalf Of The University Of Arizona Enhanced stripping of implanted resists
US8323870B2 (en) 2010-11-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and photoresist with zipper mechanism
EP2472323A3 (en) 2010-12-31 2013-01-16 Rohm and Haas Electronic Materials LLC Polymerizable photoacid generators
JP2012196609A (ja) 2011-03-18 2012-10-18 Tokyo Electron Ltd 塗布処理方法および塗布処理装置
US8623589B2 (en) 2011-06-06 2014-01-07 Az Electronic Materials Usa Corp. Bottom antireflective coating compositions and processes thereof
US8912668B2 (en) * 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9851636B2 (en) 2012-07-05 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Materials and methods for improved photoresist performance
US9117881B2 (en) 2013-03-15 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line system and process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
KR20030078776A (ko) * 2002-03-29 2003-10-08 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR20080052668A (ko) * 2005-09-22 2008-06-11 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 네거티브형 감광성 수지 조성물, 패턴 형성방법 및전자부품

Also Published As

Publication number Publication date
US9842790B2 (en) 2017-12-12
US20160293511A1 (en) 2016-10-06
KR101581505B1 (ko) 2015-12-30
US9368402B2 (en) 2016-06-14
US20150364369A1 (en) 2015-12-17
US10269675B2 (en) 2019-04-23
US20180108590A1 (en) 2018-04-19
US9117881B2 (en) 2015-08-25
US20140264863A1 (en) 2014-09-18
US20190252283A1 (en) 2019-08-15
US10643916B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
KR101581505B1 (ko) 도전성 라인 시스템 및 프로세스
US8932799B2 (en) Photoresist system and method
KR101681792B1 (ko) 스프레이 도포용 포지티브형 감광성 수지조성물 및 그것을 이용한 관통전극의 제조방법
CN107203099B (zh) 半导体器件及其制造方法
TWI521018B (zh) Poly Silicon alumoxane composition and pattern forming method
TWI716173B (zh) 微影方法、形成光阻圖案的方法、以及晶圓保護性組成物
TWI720151B (zh) 製造半導體裝置的方法
CN110660650B (zh) 半导体器件及其制造方法
TWI780358B (zh) 製造半導體裝置的方法以及光阻
US11073763B2 (en) Photoresist and method
US20140255851A1 (en) Photoresist Defect Reduction System and Method
CN114078714A (zh) 半导体器件及其制造方法
US9354521B2 (en) Photoresist system and method
CN104051380B (zh) 导线系统和工艺
JP6741957B2 (ja) レジストプロセス用膜形成材料及びパターン形成方法
US10036953B2 (en) Photoresist system and method
TW201546183A (zh) 含矽膜形成用組成物、圖型形成方法及聚矽氧烷化合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191213

Year of fee payment: 5