CN114078714A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN114078714A
CN114078714A CN202110765667.0A CN202110765667A CN114078714A CN 114078714 A CN114078714 A CN 114078714A CN 202110765667 A CN202110765667 A CN 202110765667A CN 114078714 A CN114078714 A CN 114078714A
Authority
CN
China
Prior art keywords
layer
passivation layer
dielectric
pac
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110765667.0A
Other languages
English (en)
Inventor
陈韦志
胡毓祥
郭宏瑞
廖思豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114078714A publication Critical patent/CN114078714A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了钝化层和导电通孔，其中在钝化层的材料内，成像能量的透射率增加。透射率的增加允许更大的交联，这有助于增加对在钝化层内形成的开口的轮廓的控制。一旦形成开口，就可以在开口内形成导电通孔。本发明的实施例还涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明的实施例涉及半导体器件及其制造方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速增长。在大多数情况下，集成密度的提高来自最小部件尺寸的反复减小(例如，朝着亚20nm节点缩小半导体工艺节点)，这允许将更多的组件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求增长，对半导体管芯的更小且更具创造性的封装技术的需求增长。
随着半导体技术的进一步发展，堆叠和接合的半导体器件已经作为进一步减小半导体器件的物理尺寸的有效替代出现。在堆叠的半导体器件中，诸如逻辑、存储器、处理器电路等的有源电路至少部分地制造在单独的衬底上，然后物理和电接合在一起以形成功能器件。这样的接合工艺利用复杂的技术，并且期望改进。
发明内容
本发明的实施例提供了一种制造半导体器件的方法，方法包括：在衬底上方形成再分布层；将第一介电材料施加至再分布层和衬底，其中，第一介电材料对第一能量的透射率大于0.5％；以及用第一能量对第一介电材料进行成像。
本发明的另一实施例提供了一种制造半导体器件的方法，方法包括：将介电涂层施加至载体衬底上；通过将介电涂层暴露于图案化的能量源，在介电涂层内引发交联，其中，在引发交联之后，介电涂层的第一区域具有比介电涂层的第二区域更高的交联度，第一区域位于第二区域和载体衬底之间；显影介电涂层以形成导通孔；以及在导通孔中形成导电通孔。
本发明的又一实施例提供了一种半导体器件，包括：第一介电层；第一通孔，延伸穿过第一介电层，第一通孔具有在55°和78°之间的锥形侧壁角；第二通孔，延伸穿过载体衬底，第二通孔电连接至第一通孔；以及第一半导体管芯，位于载体衬底的与第一通孔相对的一侧上方，第一半导体管芯电连接至第二通孔。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的载体。
图2示出了根据一些实施例的再分布层的形成。
图3示出了根据一些实施例的第一钝化层的形成。
图4A至图4B示出了根据一些实施例的第一钝化层的图案化。
图5示出了根据一些实施例的第二再分布层的形成。
图6示出了根据一些实施例的第三再分布层的形成。
图7示出了根据一些实施例的第三钝化结构的形成。
图8示出了根据一些实施例的薄膜带的去除。
图9示出了根据一些实施例的载体晶圆的附接。
图10示出了根据一些实施例的第四再分布层的形成。
图11示出了根据一些实施例的第一半导体器件的放置。
图12示出了根据一些实施例的密封剂的放置。
图13示出了根据一些实施例的第一组再分布层的形成。
图14示出了根据一些实施例的第二半导体器件的放置。
图15示出了根据一些实施例的环结构的附接。
图16示出了根据一些实施例的第二外部连接的形成。
图17示出了根据一些实施例的晶圆上系统。
图18示出了根据一些实施例的集成衬底上系统。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
现在将参考诸如集成扇出封装件的特定结构和材料来描述实施例。然而，本文描述的实施例可以用于各种实施例中，并且所有这样的实施例完全旨在包括在实施例的范围内。
现在参考图1，示出了载体101、位于载体101的第一侧上的薄膜带103以及已经形成在载体101上的第一晶种层105。在实施例中，载体可以包括诸如氮化铝(AlN)、氧化硅、硅、氧化铝、这些的组合等的材料。另外，载体101成形为适应上面的层的形成。然而，可以利用任何合适的材料和形状。
此外，载体101包括穿过载体101的第一开口107。第一开口107放置为帮助形成导电通孔203(在图1中未示出，但是在下面参考图2进一步示出和讨论)。在实施例中，可以使用光刻掩蔽和蚀刻工艺来形成第一开口107。然而，可以利用任何合适的工艺。
薄膜带103沿着载体101的第一侧放置和定位。在实施例中，薄膜带103可以是紫外线带，当暴露于紫外光下时该紫外线带会失去其粘合特性。然而，也可以使用其他类型的带，诸如压敏带、可辐射固化带、这些的组合等。可以利用任何合适的薄膜带103。
第一晶种层105形成在载体101上方和第一开口107内。在实施例中，第一晶种层105是导电材料的薄层，该薄层有助于在随后的处理步骤期间形成较厚的层。第一晶种层105可以包括约1000埃厚的钛层和随后的约5000埃厚的铜层。取决于期望的材料，可以使用诸如溅射、蒸发或PECVD工艺的工艺来产生第一晶种层105。第一晶种层105可以形成为具有在约0.3μm和约1μm之间的厚度，诸如约0.5μm。
图2示出了在载体101上并且穿过载体101形成第一再分布层201和贯通孔203。在实施例中，通过首先在第一晶种层105上形成光刻胶(图2中未单独示出)来形成第一再分布层201和贯通孔203。在实施例中，可以使用例如旋涂技术将光刻胶放置在第一晶种层105上和约50μm和约250μm之间的高度，诸如约120μm。一旦在适当的位置，然后可以通过将光刻胶暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而在光刻胶的暴露于图案化的光源的那些部分中引起物理变化来图案化光刻胶。然后将显影剂施加至曝光的光刻胶，以利用物理变化，并且根据期望的图案选择性地去除光刻胶的曝光部分或光刻胶的未曝光部分。
在实施例中，形成在光刻胶中的图案是用于贯通孔203和第一再分布层201的图案。一旦光刻胶在适当的位置，就在光刻胶内形成贯通孔203和第一再分布层201。在实施例中，贯通孔203和第一再分布层201包括一种或多种导电材料，诸如铜、钨、其他导电金属等，并且可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中将第一晶种层105和光刻胶浸没或浸入电镀溶液中。第一晶种层105的表面电连接至外部DC电源的负极侧，使得第一晶种层105在电镀工艺中用作阴极。固态导电阳极(诸如铜阳极)也浸入溶液中，并且附接至电源的正极侧。来自阳极的原子溶解到溶液中，阴极(例如，第一晶种层105)从溶液中获取溶解的原子，从而在光刻胶的开口内镀第一晶种层105的暴露的导电区域。
一旦已经使用光刻胶和第一晶种层105形成贯通孔203和第一再分布层201，就可以使用合适的去除工艺去除光刻胶。在实施例中，可以使用等离子体灰化工艺来去除光刻胶，由此可以提高光刻胶的温度，直到光刻胶经历热分解并且可以被去除。然而，可以利用任何其他合适的工艺，诸如湿剥离。光刻胶的去除可以暴露下面的第一晶种层105的部分。
一旦暴露，就可以执行第一晶种层105的暴露部分的去除。在实施例中，可以通过例如湿或干蚀刻工艺去除第一晶种层105的暴露部分(例如，未由贯通孔203和第一再分布层201覆盖的那些部分)。例如，在干蚀刻工艺中，可以使用贯通孔203和第一再分布层201作为掩模，将反应物引导向第一晶种层105。在另一实施例中，可以喷洒蚀刻剂或以其他方式使蚀刻剂与第一晶种层105接触，以去除第一晶种层105的暴露部分。在已经蚀刻掉第一晶种层105的暴露部分之后，载体101的部分暴露在贯通孔203和第一再分布层201之间。
在实施例中，第一再分布层201(具有或不具有第一晶种层105)可以形成为具有大于约20μm的厚度，诸如在约20μm和约70μm之间。通过利用如此大的厚度，可以减少透射率损失，这也导致提高的功率效率。然而，可以利用任何合适的厚度。
图3示出了第一钝化层301在第一再分布层201上方的放置。在实施例中，第一钝化层301包括在后续工艺期间不会显著收缩并且在后续曝光工艺(例如，光刻曝光)期间也将具有高透射率的材料。例如，在一些实施例中，第一钝化层301可以是诸如聚酰亚胺、聚苯并恶唑(PBO)、环氧树脂、双马来酰亚胺三嗪(BT)、聚(对苯醚)、这些的组合等的材料。然而，可以使用任何合适的材料。
在第一钝化层301是聚酰亚胺材料的实施例中，可以通过首先生成聚酰亚胺组合物来形成第一钝化层301，该聚酰亚胺组合物可以包括聚酰亚胺树脂以及放置于聚酰亚胺溶剂中的光敏组分(PAC)。在实施例中，聚酰亚胺树脂可以包括由下式的单体组成的聚合物：
Figure BDA0003151447370000051
另外，虽然聚酰亚胺树脂可以是如上所述的实施例，但是聚酰亚胺树脂不旨在仅限于本文所述的具体示例。相反，可以利用任何合适的聚酰亚胺树脂，并且所有这样的光敏聚酰亚胺树脂完全旨在包括在实施例的范围内。
PAC可以是光活性组分，诸如光产酸剂、光产碱剂、自由基生成剂等，并且PAC可以是正作用或负作用的。在实施例中，PAC可以包括一种或多种化合物(诸如第一PAC化合物、第二PAC化合物、第三PAC化合物和第四PAC化合物)的第一PAC混合物。然而，可以利用任何合适数量的PAC化合物。
在实施例中，第一PAC化合物可以包括具有膦基的多环化合物。在一些实施例中，多环化合物包含三个或多个碳环，其中一个或多个碳环通过膦基彼此连接。在特定的实施例中，第一PAC化合物包括以下结构：
Figure BDA0003151447370000061
然而，可以利用任何合适的结构。
在实施例中，第二PAC化合物可以包括具有膦基的另一多环化合物。在一些实施例中，另一多环化合物包括三个或多个碳环，其中一个或多个碳环通过膦基彼此连接，碳环的结构不同于第一PAC化合物。在特定的实施例中，第二PAC化合物包括以下结构：
Figure BDA0003151447370000062
然而，可以利用任何合适的结构。
在实施例中，第三PAC化合物可以包括另一多环化合物，但是没有膦基。相反，在实施例中，第三PAC化合物包括三个或多个碳环，碳环彼此直接连接而没有膦基。在一些实施例中，第三PAC化合物包含三个或多个碳环，其中一个或多个碳环彼此连接而没有膦基，碳环的结构不同于第一PAC化合物。在特定的实施例中，第三PAC化合物包括以下结构：
Figure BDA0003151447370000071
然而，可以利用任何合适的结构。
在实施例中，第四PAC化合物可以包括另一环结构，但是在该实施例中，环的数量小于3，诸如具有单个碳环。另外，第四PAC化合物可以包括连接至碳环的胺基。由此，在实施例中，第四PAC化合物包括以下结构：
Figure BDA0003151447370000072
其中n在1和1000之间。然而，可以利用任何合适的结构。
在实施例中，第一PAC化合物、第二PAC化合物、第三PAC化合物和第四PAC化合物共同形成第一PAC混合物。例如，在第一PAC混合物内，第一PAC化合物的浓度可以在约0.03wt％和约1.0wt％之间，第二PAC化合物的浓度可以在约0.03wt％和约1.0wt％之间，第三PAC化合物的浓度可以在约0.03wt％和约1.0wt％之间，并且第四PAC化合物的浓度可以在约0.03wt％和约1.0wt％之间。然而，可以利用任何合适的浓度。
通过利用本文提出的用于第一PAC混合物的材料，可以增大第一钝化层301的总透射率。通过增大透射率，随后的成像(下面参考图4A进一步描述)允许更大的交联在第一钝化层301内更深地发生。这种交联允许显影期间的更好的耐化学性，从而允许获得具有更可控的角度的导通孔。
在另一个实施例中，代替使用如上所述的第一PAC混合物的材料组合物，可以使用第二PAC混合物，第二PAC混合物允许降低第一钝化层301内的PAC的总浓度。在该实施例中，第二PAC混合物可以包括第五PAC化合物、第六PAC化合物、第七PAC化合物、第八PAC化合物、第九PAC化合物和第十PAC化合物。在该实施例中，第五PAC化合物、第六PAC化合物、第七PAC化合物、第八PAC化合物、第九PAC化合物和第十PAC化合物中的一种或多种包括环数小于或等于2的碳环(包括饱和和不饱和环)。
例如，在实施例中，第五PAC化合物可以包括环结构，并且在该实施例中，环的数量小于或等于2，诸如具有两个碳环。由此，在实施例中，第五PAC化合物包括以下结构：
Figure BDA0003151447370000081
然而，可以利用任何合适的结构。
另外，在实施例中，第六PAC化合物也可以包括环结构，并且在该实施例中，环的数量小于或等于2，诸如具有两个碳环。由此，在实施例中，第六PAC化合物包括以下结构：
Figure BDA0003151447370000082
然而，可以利用任何合适的结构。
在实施例中，第七PAC化合物可以包括又另一环结构，其中环的数量小于或等于2，诸如具有两个碳环。另外，在该实施例中，环通过包括甲氧基的结构连接。例如，在实施例中，第七PAC化合物包括以下结构：
Figure BDA0003151447370000083
然而，可以利用任何合适的结构。
在实施例中，第八PAC化合物可以包括环结构，但是在该实施例中，环的数量小于或等于2，诸如具有一个碳环。由此，在实施例中，第八PAC化合物包括以下结构：
Figure BDA0003151447370000084
然而，可以利用任何合适的结构。
在实施例中，第九PAC化合物可以包括环结构，但是在该实施例中，环的数量等于或大于3，诸如具有三个碳环。由此，在实施例中，第九PAC化合物包括以下结构：
Figure BDA0003151447370000091
然而，可以利用任何合适的结构。
最后，在实施例中，第十PAC化合物可以包括以下结构：
Figure BDA0003151447370000092
其中A包括-(CH2)n-，其中n在1和1000之间，并且可以具有以下结构：
Figure BDA0003151447370000093
然而，可以利用任何合适的结构。
在实施例中，第五PAC化合物、第六PAC化合物、第七PAC化合物、第八PAC化合物、第九PAC化合物和第十PAC化合物共同形成第二PAC混合物。例如，在第二PAC混合物内，第五PAC化合物的浓度可以在约0.03wt％和约1wt％之间，第六PAC化合物的浓度可以在约0.03wt％和约1wt％之间，第七PAC化合物的浓度可以在约0.03wt％和约1wt％之间，并且第八PAC化合物的浓度可以在约0.03wt％和约1wt％之间，第九PAC化合物的浓度可以在约0.03wt％和约1wt％之间，并且第十PAC化合物的浓度可以在约0.03wt％和约1wt％之间。然而，可以利用任何合适的浓度。
通过利用本文提出的用于第二PAC混合物的材料，可以利用较低的PAC的总浓度，从而通过减少存在的PAC的量来增大第一钝化层301的总透射率。通过增大透射率，随后的成像(下面参考图4A进一步描述)允许更大的交联在第一钝化层301内更深地发生。这种交联允许显影期间的更好的耐化学性，从而允许获得具有更可控的角度的导通孔。
在实施例中，聚酰亚胺溶剂可以是有机溶剂，并且可以包括任何合适的溶剂，诸如酮、醇、多元醇、醚、乙二醇醚、环醚、芳族烃、酯、丙酸酯、乳酸盐、乳酸酯、亚烷基二醇单烷基醚、烷基乳酸、烷基烷氧基丙酸酯、环内酯、含环的单酮化合物、碳酸亚烷基酯、烷基烷氧基乙酸酯、丙酮酸烷基酯、乙二醇烷基醚乙酸酯、二甘醇、丙二醇烷基醚乙酸酯、亚烷基二醇烷基醚酯、亚烷基二醇单烷基酯等。
可以用作用于聚酰亚胺组合物的聚酰亚胺溶剂的材料的具体示例包括丙酮、甲醇、乙醇、甲苯、二甲苯、4-羟基-4-甲基-2-戊酮、四氢呋喃、甲乙酮、环己酮、甲基异戊基酮、2-庚酮、乙二醇、乙二醇单乙酸酯、乙二醇二甲醚、乙二醇甲基乙基醚、乙二醇单乙基醚、甲基纤维素乙酸酯、乙基溶纤剂乙酸酯、二甘醇、二甘醇单乙酸酯、二甘醇单甲醚、二甘醇二乙醚、二甘醇二甲醚、二甘醇乙基甲醚、二甘醇单乙醚、二甘醇单丁醚、2-羟基丙酸乙酯、2-羟基-2-甲基丙酸甲酯、2-羟基-2-甲基丙酸乙酯、乙氧基乙酸乙酯、羟基乙酸乙酯、2-羟基-2-甲基丁酸甲酯、3-甲氧基丙酸甲酯、3-甲氧基丙酸乙酯、3-乙氧基丙酸甲酯、3-乙氧基丙酸乙酯、乙酸乙酯、乙酸丁酯、乳酸甲酯和乳酸乙酯、丙二醇、丙二醇单乙酸酯、丙二醇单乙醚乙酸酯、丙二醇单甲醚乙酸酯、丙二醇单丙基甲基醚乙酸酯、丙二醇单丁醚乙酸酯、丙二醇单甲醚丙酸酯、丙二醇单乙醚丙酸酯、丙二醇甲醚乙酸酯、丙二醇乙醚乙酸酯、乙二醇单甲醚乙酸酯、乙二醇单乙醚乙酸酯、丙二醇单甲醚、丙二醇单乙醚、丙二醇单丙醚、丙二醇单丁醚、乙二醇单甲醚、乙二醇单乙醚、乳酸丙酯和乳酸丁酯、3-乙氧基丙酸乙酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸甲酯和3-甲氧基丙酸乙酯、β-丙内酯、β-丁内酯、γ-丁内酯、α-甲基-γ-丁内酯、β-甲基-γ-丁内酯、γ-戊内酯、γ-己内酯、γ-辛内酯、α-羟基-γ-丁内酯、2-丁酮、3-甲基丁酮、频哪酮、2-戊酮、3-戊酮、4-甲基-2-戊酮、2-甲基-3-戊酮、4,4-二甲基-2-戊酮、2,4-二甲基-3-戊酮、2,2,4,4-四甲基-3-戊酮、2-己酮、3-己酮、5-甲基-3-己酮、2-庚酮、3-庚酮、4-庚酮、2-甲基-3-庚酮、5-甲基-3-庚酮、2,6-二甲基-4-庚酮、2-辛酮、3-辛酮、2-壬酮、3-壬酮、5-壬酮、2-癸酮、3-癸酮、4-癸酮、5-己烯-2-酮，3-戊烯-2-酮、环戊酮、2-甲基环戊酮、3-甲基环戊酮、2,2-二甲基环戊酮、2,4,4-三甲基环戊酮、环己酮、3-甲基环己酮、4-甲基环己酮、4-乙基环己酮、2,2-二甲基环己酮、2,6-二甲基环己酮、2,2,6-三甲基环己酮、环庚酮、2-甲基环庚酮、3-甲基环庚酮、碳酸二苯酯、碳酸亚乙烯酯、碳酸亚乙酯和碳酸亚丁酯、2-甲氧基乙基乙酸酯、2-乙氧基乙基乙酸酯、2-(2-乙氧基乙氧基)乙基乙酸酯、3-甲氧基-3-甲基丁基乙酸酯、1-甲氧基-2-丙基乙酸酯、二丙二醇、单甲醚、单乙醚、单丙醚、单丁醚、单苯醚、二丙二醇单乙酸酯、二恶烷、乳酸乙酯、乙酸甲酯、乙酸乙酯、乙酸丁酯、丙酮酸甲酯、丙酮酸乙酯、丙酮酸丙酯、甲氧基丙酸甲酯、乙氧基丙酸乙酯、n-甲基吡咯烷酮(NMP)、2-甲氧基乙基醚(二甘醇二甲醚)、乙二醇单乙基醚、丙二醇单甲基醚；丙酸甲酯、丙酸乙酯和乙氧基丙酸乙酯、甲乙酮、环己酮、2-庚酮、二氧化碳、环戊酮、环己酮、3-乙氧基丙酸乙酯、丙二醇甲醚乙酸酯(PGMEA)、亚甲基溶纤剂、乙酸丁酯和2-乙氧基乙醇、N-甲基甲酰胺、N,N-二甲基甲酰胺、N-甲基甲酰苯胺、N-甲基乙酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮、二甲基亚砜、苄基乙基醚、二己基醚、丙酮基丙酮、异佛尔酮、己酸、辛酸、1-辛醇、1-壬醇、苄醇、乙酸苄酯、苯甲酸乙酯、草酸二乙酯、马来酸二乙酯、γ-丁内酯、碳酸亚乙酯、碳酸亚丙酯、苯基溶纤剂乙酸酯等。
在实施例中，将聚酰亚胺树脂和PAC(例如，第一PAC混合物和/或第二PAC混合物)以及任何期望的添加剂或其他试剂一起添加至聚酰亚胺溶剂中以用于施加。例如，聚酰亚胺树脂的浓度可以在约15％和约25％之间。另外，在利用第一PAC混合物的实施例中，PAC的总浓度可以在约0.1wt％和约15wt％之间。在其他实施例中，诸如在利用第二PAC混合物的实施例中，PAC的总浓度可以小于约5wt％。然而，可以利用任何合适的浓度。
一旦添加，然后将混合物混合以在整个聚酰亚胺组合物中获得均匀的组合物，以确保不存在由不均匀混合或非恒定组合物引起的缺陷。一旦混合在一起，可以在使用之前存储聚酰亚胺组合物或立即使用。
一旦准备好，可以通过首先将聚酰亚胺组合物施加至第一再分布层201上来利用第一钝化层301。在聚酰亚胺组合物是清漆的实施例中，可以将第一钝化层301施加至第一再分布层201上，使得第一钝化层301涂布第一再分布层201的上暴露表面，并且可以使用诸如旋涂工艺、浸涂方法、气刀涂布方法、帘式涂布方法、线棒涂布方法、凹版涂布方法、层压方法、挤出涂布方法、这些的组合等。
一旦施加，可以烘烤第一钝化层301，以便在曝光(下面进一步描述)之前固化和干燥第一钝化层301。第一钝化层301的固化和干燥去除了溶剂组分，同时留下了树脂、PAC和任何其他选择的添加剂。在实施例中，预烘烤可以在适合于蒸发溶剂的温度下执行，诸如在约40℃和150℃之间，诸如约150℃，但是精确的温度取决于为第一钝化层301选择的材料。执行预烘烤的时间足以固化和干燥第一钝化层301，诸如约10秒和约5分钟之间，诸如约270秒。
图4A示出，一旦固化和干燥，就可以图案化第一钝化层301，以便形成至第一再分布层201的第一开口401(例如，通孔开口)。在实施例中，可以通过将第一钝化层301放置在用于曝光的成像器件(图4A中未单独示出)中来引发图案化。成像器件可以包括支撑板、能量源以及位于支撑板和能量源之间的图案化的掩模。
在实施例中，能量源向第一钝化层301供应诸如光的能量，以便引起PAC的反应，该PAC进而与树脂反应以化学地改变第一钝化层301的能量撞击的那些部分。在实施例中，能量可以是电磁辐射，诸如g射线(波长为约436nm)、i射线(波长为约365nm)、紫外辐射、远紫外辐射、x射线、电子束等。能量源可以是电磁辐射源，并且可以是KrF准分子激光(波长为248nm)、ArF准分子激光(波长为193nm)、F2准分子激光(波长为157nm)等，但是也可以利用任何其他合适的能量源，诸如汞蒸气灯、氙气灯、碳弧灯等。
图案化的掩模位于能量源和第一钝化层301之间，以便在能量实际撞击在第一钝化层301上之前阻挡能量的部分以形成图案化的能量。在实施例中，图案化的掩模可以包括一系列层(例如，衬底、吸收层、抗反射涂层、屏蔽层等)，以反射、吸收或以其他方式阻挡能量的部分到达第一钝化层301的不期望被照射的那些部分。可以通过以期望的照射形状形成穿过图案化的掩模的开口，在图案化的掩模中形成期望的图案。
在实施例中，将第一钝化层301放置在支撑板上。一旦图案已经与第一钝化层301对准，则能量源生成期望的能量(例如，光)，该能量在到达第一钝化层301的途中传输穿过图案化的掩模。例如，在PAC包括第一PAC混合物的实施例中，图案化的能量可以包括波长在约380nm和约440nm之间的光(例如，G/H线)，而在PAC包括第二PAC混合物的实施例中，图案化的能量可以包括波长在约200nm和约380nm之间的光(例如，I线)。然而，可以利用任何合适的波长的光。
撞击在第一钝化层301的部分上的图案化的能量引起第一钝化层301内的PAC的反应。PAC吸收图案化的能量的化学反应产物(例如，酸/碱/自由基)然后与树脂反应，化学地改变穿过图案化的掩模照射的那些部分中的第一钝化层301。在一些实施例中，化学改变包括聚合物树脂的单独的聚合物之间的交联。
然而，由于由第一PAC混合物引起的透射率增加或第二PAC混合物的浓度降低(例如，透射率大于约0.5％至约1％)，更多的图案化的能量将在曝光工艺期间传输穿过第一钝化层301。然后，图案化的能量将到达下面的导电材料(例如，铜)并且散射，然后散射的光使PAC再生甚至更多的自由基，从而在下面的导电材料附近引起更大程度的交联。由此，在曝光工艺引发交联之后，第一钝化层301的第一区域具有比第一钝化层301的第二区域更高的交联度，第一区域位于第二区域与载体101之间。
在曝光第一钝化层301之后，第一曝光后烘烤(PEB)可以用于辅助在曝光期间由PAC上的能量的撞击而生成的酸/碱/自由基的生成、分散和反应。这种辅助有助于产生或增强化学反应，该化学反应在受能量撞击的那些区域与未受能量撞击的那些区域之间生成化学差异和不同的极性。这些化学差异还导致在受能量撞击的区域与未受能量撞击的那些区域之间的溶解度差异。在实施例中，第一钝化层301的温度可以升高至约70℃和约150℃之间持续约40秒和约120秒之间的时间段(诸如约2分钟)。然而，可以利用任何合适的温度和时间。
一旦已经曝光和烘烤第一钝化层301，就可以使用显影剂来显影第一钝化层301。在第一钝化层301是聚酰亚胺的实施例中，第一显影剂可以是有机溶剂，或者临界流体可以用于去除第一钝化层301的未暴露于能量并且因此保留它们的原始溶解度的那些部分。可以利用的材料的具体示例包括烃溶剂、醇溶剂、醚溶剂、酯溶剂、临界流体、这些的组合等。可以用于负性溶剂的材料的具体示例包括环戊酮、己烷、庚烷、辛烷、甲苯、二甲苯、二氯甲烷、氯仿、四氯化碳、三氯乙烯、甲醇、乙醇、丙醇、丁醇、临界二氧化碳、二乙醚、二丙醚、二丁醚、乙基乙烯基醚、二恶烷、环氧丙烷、四氢呋喃、溶纤剂、甲基溶纤剂、丁基溶纤剂、甲基卡必醇、二甘醇单乙醚、丙酮、甲基乙基酮、甲基异丁基酮、异佛尔酮、环己酮、乙酸甲酯、乙酸乙酯、乙酸丙酯、乙酸丁酯、吡啶、甲酰胺、N,N-二甲基甲酰胺等。
可以使用例如旋涂工艺将第一显影剂施加至第一钝化层301。在该工艺中，在第一钝化层301旋转的同时，从第一钝化层301之上将第一显影剂施加至第一钝化层301。在实施例中，第一显影剂可以处于约10℃和约80℃之间的温度，诸如约50℃，并且显影可以持续约1分钟至约60分钟之间，诸如约30分钟。
然而，虽然本文描述的旋涂方法是用于在曝光之后显影第一钝化层301的一种合适的方法，但是它旨在是示例性的，而不旨在限制实施例。而是，可以可选地使用用于显影的任何合适的方法，包括浸入工艺、搅炼工艺、喷涂工艺、这些的组合等。所有这样的显影工艺完全旨在包括在实施例的范围内。
一旦已经显影第一钝化层301，就可以冲洗第一钝化层301。在实施例中，第一钝化层301可以用诸如丙二醇单甲醚乙酸酯(C260)的冲洗液冲洗，但是可以使用任何合适的冲洗液，诸如水。
在显影之后，可以利用显影后烘烤工艺以便在显影工艺之后帮助聚合和稳定第一钝化层301。在实施例中，显影后烘烤工艺可以在约80℃和约200℃之间(诸如约140℃)的温度下执行约60秒和约300秒之间的时间，诸如约2分钟。
在显影后烘烤之后，可以固化第一钝化层301。在第一钝化层301包括聚酰亚胺的实施例中，可以在小于约230℃的温度(诸如在约200℃和230℃之间的温度，诸如约220℃)下执行固化工艺约1小时和约2小时之间的时间。然而，可以利用任何合适的温度和时间。
图4B示出了由图4A中的虚线框403围绕的第一开口401中的一个的放大图。通过利用如本文所述的第一钝化层301，第一开口401可以形成为具有约55°和约78°之间的第一角度θ1(例如，锥角)，诸如约78°。例如，当利用第一PAC混合物时，第一角度θ1可以为约78°，而当利用第二PAC混合物时，第一角度θ1可以在约55°和约78°之间。然而，可以利用任何合适的角度。
在利用第二PAC混合物的特定实施例中，第一开口401可以具有约45μm的宽度。另外，第一钝化层301可以具有约30μm的厚度。在这些尺寸下，第一角度θ1的锥度可以在约55°和约78°之间，而不是大于78°(诸如100°)的锥角(这实际上会引起形成凹面)。
在利用第一PAC混合物的另一特定实施例中，第一开口401可以具有约40μm的宽度。另外，第一钝化层301可以具有约28μm的厚度。在这些尺寸下，第一角度θ1的锥度可以为约78°。然而，用于第一开口401的尺寸不限于本文所述的尺寸，因为当第一钝化层301为5μm或5.5μm厚时，第一开口401也可以具有7μm的宽度，或者当第一钝化层301为19μm厚时，第一开口401可以为21μm宽。可以利用任何合适的尺寸。
另外，在第一钝化层301的形成期间，第一钝化层301将经历一些收缩。然而，通过利用本文所述的实施例，收缩率可以限制在约1％和约5％之间。由此，可以施加更薄的第一钝化层301，同时仍然确保足够的覆盖和隔离。在一些实施例中，在形成之后，第一钝化层301可以具有约10μm和约60μm之间的厚度。
图5示出，在已经图案化第一钝化层301之后，第二再分布层501可以形成为延伸穿过形成在第一钝化层301内的开口，具有第一开口401的形状，并且与第一再分布层201电连接。在实施例中，第二再分布层501可以使用与第一再分布层201类似的材料和工艺形成为具有通孔部分和线部分。例如，可以施加晶种层，并且晶种层由图案化的光刻胶覆盖，并且可以将诸如铜的导电材料施加至晶种层上，可以去除图案化的光刻胶，并且可以使用导电材料作为掩模来蚀刻晶种层。然而，可以使用任何合适的材料或制造工艺。
然而，在实施例中，第二再分布层501可以形成为比第一再分布层201薄。由此，第二再分布层501可以形成为约5μm和约8μm之间的厚度。然而，可以利用任何合适的厚度。
在已经形成第二再分布层501之后，在第二再分布层501上方施加、曝光和显影第二钝化层503，以便帮助隔离和保护第二再分布层501。在实施例中，第二钝化层503可以由与第一钝化层301类似的材料和类似的方式形成。例如，第二钝化层503可以由如上关于第一钝化层301所述施加和图案化的聚酰亚胺形成。
然而，在另一个实施例中，可以使用第二PAC混合物以比第一钝化层301高的浓度形成第二钝化层503。例如，在该实施例中，使用与第一钝化层301相同的材料(例如，聚合物树脂、溶剂、PAC)形成第二钝化层503，但是第二PAC混合物的浓度增加到约15wt％，这产生约65％的透射率(使用I线)。由此，在该实施例中，第二钝化层503的厚度可以减小至小于约10μm，诸如在约5μm和约7μm之间。然而，可以利用任何合适的厚度。
图6示出，在已经图案化第二钝化层503之后，可以形成具有通孔的第三再分布层601，该通孔延伸穿过形成在第二钝化层503内的开口并且与第二再分布层501电连接。在实施例中，可以使用与第一再分布层201类似的材料和工艺来形成第三再分布层601。例如，可以施加晶种层并且晶种层由图案化的光刻胶覆盖，可以将诸如铜的导电材料施加至晶种层上，可以去除图案化的光刻胶，并且可以使用导电材料作为掩模来蚀刻晶种层。然而，可以使用任何合适的材料或制造工艺。
然而，在第二钝化层503由增加量的第二PAC混合物(例如，约15wt％的第二PAC混合物)形成的实施例中，穿过第二钝化层503的通孔可以形成为具有约7μm的高度和约0.8和约1.0之间的高宽比，以及约78°的锥角。由此，延伸穿过第一钝化层301的通孔与延伸穿过第二钝化层503的通孔的锥角差在约0°和约20°之间。
另外，在该实施例中，延伸穿过第二钝化层501的通孔具有阶梯覆盖率(例如，第二钝化层503内的晶种层的减薄厚度与第二钝化层503上方的晶种层的厚度的厚度比)为约30％。然而，延伸穿过第一钝化层301的通孔的晶种层具有大于30％的阶梯覆盖率。
图7示出，在已经形成第三再分布层601之后，在第三再分布层601上方施加、曝光和显影第三钝化层701，以便帮助隔离和保护第三再分布层601。在实施例中，第三钝化层701可以由与第二钝化层503类似的材料和类似的方式形成。例如，第三钝化层701可以由如上关于第二钝化层503所述施加和图案化的聚酰亚胺形成。然而，可以利用任何合适的材料或制造工艺。
图8示出了从薄膜带103的载体101的脱粘。在薄膜带103是紫外线带的实施例中，诸如紫外线(UV)激光、二氧化碳(CO2)激光或红外(IR)激光的能量源用于照射和加热薄膜带103，直到薄膜带103失去至少一些粘合性能为止。一旦执行，载体101和薄膜带103可以物理分离。
图9示出，一旦已经去除薄膜带103，就将载体衬底901附接至第三钝化层701。在实施例中，载体衬底901可以是玻璃晶圆、硅晶圆、硅锗晶圆、这些的组合等，并且可以使用诸如熔融接合、电介质至电介质接合、这些的组合等的方法来接合。在其他实施例中，也可以使用诸如紫外线带、压敏带、可辐射固化带、这些的组合等的粘合层来附接载体衬底901。然而，可以利用任何合适的材料和接合方法。
图10示出，在已经接合载体晶圆901之后，将结构翻转并且可以形成与现在暴露的贯通孔203接触的第四再分布层1001。在实施例中，可以使用与第一再分布层201类似的材料和工艺来形成第四再分布层1001。例如，可以施加晶种层，并且晶种层由图案化的光刻胶覆盖，可以将诸如铜的导电材料施加至晶种层上，可以去除图案化的光刻胶，并且可以使用导电材料作为掩模来蚀刻晶种层。然而，可以使用任何合适的材料或制造工艺。
图11示出了第一半导体管芯1101在第四再分布层1001的部分之间的放置。在实施例中，第一半导体管芯1101可以设计和制造为向上面的第二半导体管芯1403(例如，传感器管芯-未在图11中示出，但是在下面关于图14进一步示出和描述)提供期望的功能。例如，第一半导体管芯1101可以是数字信号处理管芯、I/O管芯、高压管芯(用于增加上面的传感器管芯的灵敏度)、这些的组合等。然而，可以利用任何合适的管芯。
在实施例中，第一半导体管芯1101可以包括半导体衬底(未单独示出)、有源器件(未单独示出)、用于互连第一半导体管芯1101的有源器件的金属化层(未单独示出)以及为了互连第一半导体管芯1101的第一外部连接件1103。半导体衬底可以包括掺杂的或未掺杂的体硅，或者绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合的半导体材料层。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
有源器件包括各种各样的有源器件和无源器件，诸如电容器、电阻器、电感器等，它们可以用于生成用于第一半导体管芯1101的设计的期望的结构和功能要求。可以使用任何合适的方法在半导体衬底内或上形成有源器件。
金属化层形成在第一半导体管芯1101的半导体衬底和有源器件上方，并且设计为连接各种有源器件以形成功能电路。在实施例中，金属化层由电介质和导电材料的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以存在通过至少一个层间介电层(ILD)与半导体衬底分隔开的四个金属化层，但是金属化层的精确数量取决于第一半导体管芯1101的设计。
第一外部连接件1103可以形成为将第一半导体管芯1101互连至其他结构。由此，在一些实施例中，第一外部连接件1103可以是例如导电柱，诸如铜柱。然而，可以利用任何合适的连接件，诸如接触凸块。
可以另外在第一外部连接件1103周围形成第一保护层1105。第一保护层1105可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、低k电介质(诸如碳掺杂的氧化物)、极低k电介质(诸如，多孔碳掺杂的二氧化硅)、它们的组合等。可以通过诸如化学气相沉积(CVD)的工艺形成第一保护层1105，但是可以利用任何合适的工艺。
图12示出了用密封剂1201密封第一半导体管芯1101和第四再分布层1001。该密封可以在模制器件(图12中未示出)中执行，该模制器件可以包括顶部模制部分和可与顶部模制部分分离的底部模制部分。当顶部模制部分下降到与底部模制部分相邻时，可以为包括第一半导体管芯1101和第四再分布层1001的结构形成模制腔。
在密封工艺期间，顶部模制部分可以与底部模制部分相邻放置，从而将包括第一半导体管芯1101和第四再分布层1001的结构封闭在模制腔内。一旦封闭，顶部模制部分和底部模制部分可以形成气密密封，以便控制气体从模制腔的流入和流出。一旦密封，就可以将密封剂1201放置在模制腔内。密封剂1201可以是模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热结晶树脂、这些的组合等。可以在顶部模制部分和底部模制部分对准之前将密封剂1201放置在模制腔内，或者可以通过注入端口注入到模制腔中。
一旦将密封剂1201放置到模制腔中，使得密封剂1201密封包括第一半导体管芯1101和第四再分布层1001的结构，则可以固化密封剂1201以便使密封剂1201硬化以用于最佳保护。虽然确切的固化工艺至少部分地取决于为密封剂1201选择的特定材料，但是在选择模塑料作为密封剂1201的实施例中，固化可以通过诸如将密封剂1201加热到约100℃和约130℃之间(诸如约125℃)持续约60秒至约3000秒(诸如约600秒)的工艺进行。另外，引发剂和/或催化剂可以包括在密封剂1201内以更好地控制固化工艺。
然而，如本领域普通技术人员将认识到的，上述固化工艺仅是示例性工艺，并不意味着限制当前的实施例。可以可选地使用其他固化工艺，诸如照射或甚至允许密封剂1201在环境温度下硬化。可以使用任何合适的固化工艺，并且所有这样的工艺完全旨在包括在本文所讨论的实施例的范围内。
图12还示出了密封剂1201的减薄，以便暴露第一半导体管芯1101和第四再分布层1001以用于进一步处理。可以例如使用机械研磨或化学机械抛光(CMP)工艺来执行减薄，由此利用化学蚀刻剂和磨料来使密封剂1201、第一半导体管芯1101和第四再分布层1001反应并且研磨掉，直到已经暴露第一半导体管芯1101和第四再分布层1001。由此，包括第一半导体管芯1101和第四再分布层1001的结构可以具有也与密封剂1201平坦的平坦表面。
然而，虽然上述CMP工艺作为一个示例性实施例提出，但是并不旨在限于实施例。可以可选地使用任何其他合适的去除工艺来减薄密封剂1201、第一半导体管芯1101和第四再分布层1001。例如，可以利用一系列化学蚀刻。可以利用该工艺和任何其他合适的工艺来减薄密封剂1201、第一半导体管芯1101和第四再分布层1001，并且所有这样的工艺完全旨在包括在实施例的范围内。
图13示出，一旦已经放置密封剂1201，就可以在密封剂1201上方形成第一组再分布层1301。在实施例中，第一组再分布层1301包括由多个介电钝化层(为清楚起见未单独标记)分隔开的多个导电层。可以如上关于第二钝化层503所述放置和图案化多个介电钝化层中的每个，并且可以如上关于第二再分布层501所述形成多个导电再分布层中的每个。然而，可以利用任何合适的方法和材料。
在图14中，形成贯通孔1401，该贯通孔1401远离第一组再分布层1301的最顶部介电层延伸。作为形成贯通孔1401的示例，例如在第一组再分布层1301上形成晶种层(未示出)。在一些实施例中，该晶种层是金属层，该金属层可以是单层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶暴露于光以用于图案化。光刻胶的图案对应于贯通孔1401的布局。图案化形成穿过光刻胶的开口以暴露晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻。晶种层的剩余部分和导电材料形成贯通孔1401。
图14还示出了第二半导体管芯1403在贯通孔1401之间的放置。第二半导体管芯1403可以是设计为与第一半导体管芯1101一起工作的传感器管芯。在一些实施例中，传感器芯片可以是使用例如拾取和放置工艺放置的指纹传感器、图像传感器、MEM传感器、这些的组合等。然而，可以利用任何合适的工艺。
在实施例中，第二半导体管芯1403包括第二半导体衬底、形成在第二半导体衬底内或上方的感测元件、电路由以及接触焊盘。第二半导体衬底、电路由和接触焊盘可以类似于以上关于第一半导体管芯1101讨论的结构，并且可以基于期望的传感器的类型使用任何合适的方法和工艺来形成感测元件。然而，可以利用任何合适的结构和方法。
一旦已经放置第二半导体管芯1403，则在各种组件上和周围形成密封剂1405。在形成之后，密封剂1405密封贯通孔1401和第二半导体管芯1403。密封剂1405可以是模塑料、环氧树脂等。密封剂1405可以通过压缩模制、传递模制等施加，并且可以放置或形成为使得掩埋或覆盖贯通孔1401和/或第二半导体管芯1403。可以以液体或半液体形式施加密封剂1405，然后随后固化密封剂1405。
在已经放置密封剂1405之后，对密封剂1405执行平坦化工艺以暴露贯通孔1401和第二半导体管芯1403。平坦化工艺还可以去除贯通孔1401的材料，直到暴露贯通孔1401。在工艺变化内，在平坦化工艺之后，贯通孔1401和密封剂1405的顶面基本共面。平坦化工艺可以是例如化学机械抛光(CMP)、研磨工艺等。在一些实施例中，例如，如果贯通孔1401已经暴露，则可以省略平坦化。
一旦已经平坦化密封剂1405，则在密封剂1405、贯通孔1401和集成电路管芯1403上方形成前侧再分布结构1407。前侧再分布结构1407包括介电层和金属化图案。金属化图案也可以称为再分布层或再分布线。前侧再分布结构1407示出为具有一个金属化图案的示例。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。
在实施例中，第一介电层沉积在密封剂1405和贯通孔1401上。在一些实施例中，第一介电层由诸如PBO、聚酰亚胺、BCB等的光敏材料形成，光敏材料可以使用光刻掩模图案化。可以通过旋涂、层压、CVD等或它们的组合来形成第一介电层。在一些实施例中，执行平坦化工艺以使第一介电层具有基本平坦的上表面。
一旦在适当的位置，然后图案化第一介电层。图案化形成暴露贯通孔1401的部分的开口、暴露接触焊盘的部分的开口以及暴露感测元件的开口。图案化可以通过可接受的工艺来进行，诸如当第一介电层是光敏材料时通过曝光和显影第一介电层，或通过使用例如各向异性蚀刻的蚀刻。在其他实施例中，可以在第一介电层上方形成掩模层(未具体示出)并且图案化掩模层，并且可以通过例如蚀刻来去除第一介电层的暴露部分。
一旦图案化第一介电层，则形成金属化图案。金属化图案包括导电元件，导电元件沿着第一介电层的主表面延伸并且延伸穿过第一介电层以物理和电耦接至贯通孔1401和集成电路管芯1403的接触焊盘。作为示例，为了形成金属化图案，在第一介电层上方和延伸穿过第一介电层的开口中形成晶种层(未具体示出)。在一些实施例中，晶种层是金属层，金属层可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶暴露于光以用于图案化。光刻胶的图案对应于金属化图案。图案化形成穿过光刻胶的开口，以暴露晶种层(包括位于贯通孔1401上方的开口内和位于接触焊盘上方的开口内的晶种层的部分)。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案。去除光刻胶和晶种层的其上未形成导电材料的部分(包括感测元件上方的开口内的光刻胶和晶种层的部分)。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。一旦去除光刻胶，就去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻。
一旦已经形成金属化图案，就在金属化图案上和金属化图案下方的第一介电层上沉积第二介电层。第二介电层可以以类似于金属化图案下方的第一介电层的方式形成，并且可以由与金属化图案下方的第一介电层类似的材料形成。另外，可以图案化第二介电层以形成开口以暴露感测元件。例如，可以通过可接受的工艺来图案化，诸如当第二介电层是光敏材料时，通过将第二介电层暴露于光并且显影，或者通过使用例如各向异性蚀刻的蚀刻。开口可以具有与穿过金属化图案下方的第一介电层的开口不同或基本相同的横向宽度，并且在一些实施例中，具有更大的横向宽度。然后可以形成附加金属化图案和介电层，如果有的话。
图15示出了结构附接至环结构1501。环结构1501可以是金属环，该金属环旨在在脱粘工艺期间和之后为结构提供支撑和稳定性。在实施例中，使用例如紫外带将前侧再分布结构1407附接至环结构，但是可以使用任何其他合适的粘合剂或附接。
图16示出，一旦前侧再分布结构1407附接至环结构1501，就可以使用例如改变粘合层的粘合特性的工艺来使载体衬底901脱粘(在使用粘合层附接载体衬底901的实施例中)。在粘合层是紫外粘合剂的特定实施例中，利用诸如紫外线(UV)激光、二氧化碳(CO2)激光或红外(IR)激光的能量源来照射和加热粘合剂，直到粘合层失去其至少一些粘合性能。一旦执行，可以从第三钝化层701物理分离并且去除载体衬底901和粘合层。
图16另外示出了第三钝化层701的图案化，以便暴露第三再分布层601。在实施例中，可以使用例如激光钻孔方法来图案化第三钝化层701。在这种方法中，首先在第三钝化层701上方沉积诸如光热转换(LTHC)层或hogomax层(未在图16中单独示出)的保护层。一旦受到保护，就将激光引导向第三钝化层701的期望去除的那些部分，以便暴露下面的第三再分布层601。在激光钻孔工艺期间，钻孔能量可以在0.1mJ至约30mJ的范围内，并且相对于第三钝化层701的法线的钻孔角为约0度(垂直于第三钝化层701)至约85度。
在另一个实施例中，可以通过首先将光刻胶(图16中未单独示出)施加至第三钝化层701，然后将光刻胶暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而在光刻胶的暴露于图案化的光源的那些部分中引起物理变化来图案化第三钝化层701。然后将显影剂施加至曝光的光刻胶，以利用物理变化，并且取决于期望的图案选择地去除光刻胶的曝光部分或光刻胶的未曝光部分，并且用例如干蚀刻工艺去除下面的第三钝化层701的暴露的部分。然而，可以利用用于图案化第三钝化层701的任何其他合适的方法。
另外，在用粘合层将载体衬底901保持在适当位置的实施例中，一旦已经图案化第三钝化层701，就可以执行清洁工艺以确保可以去除粘合层的任何剩余部分。在实施例中，清洁工艺可以包括合适的溶剂、蚀刻剂、这些的组合等，以清洁和准备表面用于附加制造步骤。
图16另外示出了可以执行第二外部连接件1601的放置。在实施例中，第二外部连接件1601可以是接触凸块，诸如微凸块或可控塌陷芯片连接(C4)凸块，并且可以包括诸如锡的材料，或诸如银或铜的其他合适的材料。在第二外部连接件1601是接触凸块的实施例中，第二外部连接件1601可以包括诸如锡的材料，或者诸如银、无铅锡或铜的其他合适的材料。在第二外部连接件1601是锡焊料凸块的实施例中，可以通过首先通过诸如蒸发、电镀、印刷、焊料转移、球放置等的常用方法形成厚度例如约100μm的锡层来形成第二外部连接件1601。一旦已经在结构上形成锡层，就可以执行回流以将材料成形为期望的凸块形状，该凸块形状的临界尺寸可以在约60μm和约100μm之间，并且可以形成为圆形或椭圆形。
一旦已经放置第二外部连接件1601，就可以分割封装件。在实施例中，可以通过使用锯片(未示出)切穿该结构，从而将一个部分与另一部分分离来执行分割。然而，如本领域的普通技术人员将认识到的，利用锯片来分割结构仅仅是一个示例性实施例，并且不旨在限制。也可以利用用于分割结构的其他方法，诸如利用一个或多个蚀刻来分离结构。可以利用这些方法和任何其他合适的方法来分割结构。
通过改变用于形成第一钝化层301的材料的透射率，可以获得更加可控的通孔形状。特别地，通过获得更高的透射率，在成像工艺期间将散射更多的能量，在材料的下部区域内引起更大的交联。这种交联导致比其他方式可获得的更可控的的形状。
图17示出了本文描述的实施例可以应用于其他实施例中，诸如包括晶圆上系统(SOW)实施例的实施例。在这些实施例中，一个或多个芯片上系统(SoC)1701位于载体1703上并且嵌入在密封剂1705内。第一系列金属化层1707(具有如本文所述形成的再分布层和钝化层)和第二系列金属化层1709(具有如本文所述形成的再分布层和钝化层)形成在密封剂1705上方。然而，可以利用任何合适的结构。
图18也示出了本文所述的实施例可以应用于其他实施例中，诸如包括集成衬底上系统(SOI)的实施例。在这些实施例中，例如使用焊球和底部填充物将具有多个再分布层、通孔和介电层(均使用本文所述的一种或多种方法形成)的再分布结构1803附接至集成衬底1801。然而，可以利用任何合适的结构。
在实施例中，一种制造半导体器件的方法，该方法包括：在衬底上方形成再分布层；将第一介电材料施加至再分布层和衬底，其中第一介电材料对第一能量的透射率大于约0.5％；以及用第一能量对第一介电材料进行成像。在实施例中，第一介电材料具有在约20μm和约60μm之间的厚度。在实施例中，再分布层具有大于或等于约20μm的厚度。在实施例中，第一介电材料具有小于15wt％的光活性组分的浓度。在实施例中，该方法还包括显影第一介电材料，其中在显影第一介电材料之后，第一开口具有在约55°和约78°之间的锥角。在实施例中，第一介电材料具有小于5wt％的光活性组分的浓度。在实施例中，该方法还包括显影第一介电材料，其中在显影第一介电材料之后，第一开口具有约78°的锥角。
在实施例中，一种制造半导体器件的方法，该方法包括：将介电涂层施加至载体衬底上；通过将介电涂层暴露于图案化的能量源，在介电涂层内引发交联，其中在引发交联之后，介电涂层的第一区域具有比介电涂层的第二区域更高的交联度，第一区域位于第二区域和载体衬底之间；显影介电涂层以形成导通孔；以及在导通孔中形成导电通孔。在实施例中，导通孔具有在约55°和约78°之间的锥角。在实施例中，锥角为约78°。在实施例中，介电涂层具有小于约15wt％的光活性组分浓度。在实施例中，介电涂层具有小于约5wt％的光活性组分浓度。在实施例中，光活性组分包括胺基和膦基。在实施例中，光活性组分包括具有第一碳环和第二碳环的化学物质，第一碳环是饱和的，第二碳环是不饱和的。
在实施例中，一种半导体器件包括：第一介电层；第一通孔，延伸穿过第一介电层，该第一通孔具有在约55°和约78°之间的锥形侧壁角；第二通孔，延伸穿过载体衬底，第二通孔电连接至第一通孔；以及第一半导体管芯，位于载体衬底的与第一通孔相对的一侧上方，第一半导体管芯电连接至第二通孔。在实施例中，锥形侧壁角为约78°。在实施例中，第一介电层具有在约20μm和约60μm之间的厚度。在实施例中，半导体器件还包括位于第一介电层和第一通孔之间的再分布层，该再分布层具有大于或等于约20μm的厚度。在实施例中，半导体器件还包括与第一介电层相邻的第二介电层，其中第二介电层具有在约5μm和约7μm之间的厚度。在实施例中，半导体器件还包括位于第二介电层和第一介电层之间的第二再分布层，第二再分布层具有在5μm和8μm之间的厚度。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
在衬底上方形成再分布层；
将第一介电材料施加至所述再分布层和所述衬底，其中，所述第一介电材料对第一能量的透射率大于0.5％；以及
用所述第一能量对所述第一介电材料进行成像。
2.根据权利要求1所述的制造半导体器件的方法，其中，所述第一介电材料具有在20μm和60μm之间的厚度。
3.根据权利要求2所述的制造半导体器件的方法，其中，所述再分布层具有大于或等于20μm的厚度。
4.根据权利要求1所述的制造半导体器件的方法，其中，所述第一介电材料具有小于15wt％的光活性组分的浓度。
5.根据权利要求4所述的制造半导体器件的方法，还包括显影所述第一介电材料，其中，在显影所述第一介电材料之后，第一开口具有在55°和78°之间的锥角。
6.根据权利要求1所述的制造半导体器件的方法，其中，所述第一介电材料具有小于5wt％的光活性组分的浓度。
7.根据权利要求6所述的制造半导体器件的方法，还包括显影所述第一介电材料，其中，在显影所述第一介电材料之后，第一开口具有78°的锥角。
8.一种制造半导体器件的方法，所述方法包括：
将介电涂层施加至载体衬底上；
通过将所述介电涂层暴露于图案化的能量源，在所述介电涂层内引发交联，其中，在引发所述交联之后，所述介电涂层的第一区域具有比所述介电涂层的第二区域更高的交联度，所述第一区域位于所述第二区域和所述载体衬底之间；
显影所述介电涂层以形成导通孔；以及
在所述导通孔中形成导电通孔。
9.根据权利要求8所述的制造半导体器件的方法，其中，所述导通孔具有在55°和78°之间的锥角。
10.一种半导体器件，包括：
第一介电层；
第一通孔，延伸穿过所述第一介电层，所述第一通孔具有在55°和78°之间的锥形侧壁角；
第二通孔，延伸穿过载体衬底，所述第二通孔电连接至所述第一通孔；以及
第一半导体管芯，位于所述载体衬底的与所述第一通孔相对的一侧上方，所述第一半导体管芯电连接至所述第二通孔。
CN202110765667.0A 2020-11-04 2021-07-07 半导体器件及其制造方法 Pending CN114078714A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063109474P 2020-11-04 2020-11-04
US63/109,474 2020-11-04
US17/245,856 US20220139725A1 (en) 2020-11-04 2021-04-30 Semiconductor Devices and Methods of Manufacture
US17/245,856 2021-04-30

Publications (1)

Publication Number Publication Date
CN114078714A true CN114078714A (zh) 2022-02-22

Family

ID=80283086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110765667.0A Pending CN114078714A (zh) 2020-11-04 2021-07-07 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US20220139725A1 (zh)
KR (1) KR102656022B1 (zh)
CN (1) CN114078714A (zh)
DE (1) DE102021111824A1 (zh)
TW (1) TWI790664B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220161767A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 반도체 패키지 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US9575409B2 (en) * 2014-11-26 2017-02-21 Promerus, Llc Photoimageable compositions containing oxetane functionality
US10221862B2 (en) * 2015-04-24 2019-03-05 United Technologies Corporation Intercooled cooling air tapped from plural locations
US10304700B2 (en) * 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10090194B2 (en) * 2016-03-18 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10658199B2 (en) * 2016-08-23 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10700008B2 (en) * 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
US10872842B2 (en) * 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11830823B2 (en) * 2020-09-09 2023-11-28 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20230386861A1 (en) 2023-11-30
KR102656022B1 (ko) 2024-04-08
DE102021111824A1 (de) 2022-05-05
KR20220060461A (ko) 2022-05-11
US20220139725A1 (en) 2022-05-05
TW202220106A (zh) 2022-05-16
TWI790664B (zh) 2023-01-21

Similar Documents

Publication Publication Date Title
US11699598B2 (en) Semiconductor device
CN107203099B (zh) 半导体器件及其制造方法
US11728181B2 (en) Semiconductor device and method
CN110660650B (zh) 半导体器件及其制造方法
US11842896B2 (en) Semiconductor devices and methods of manufacturing
US11145560B2 (en) Semiconductor device and methods of manufacturing
US20230307251A1 (en) Semiconductor Device
US20230386861A1 (en) Semiconductor devices and methods of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination