KR102656022B1 - 반도체 디바이스 및 제조 방법 - Google Patents

반도체 디바이스 및 제조 방법 Download PDF

Info

Publication number
KR102656022B1
KR102656022B1 KR1020210084895A KR20210084895A KR102656022B1 KR 102656022 B1 KR102656022 B1 KR 102656022B1 KR 1020210084895 A KR1020210084895 A KR 1020210084895A KR 20210084895 A KR20210084895 A KR 20210084895A KR 102656022 B1 KR102656022 B1 KR 102656022B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric
passivation layer
pac
redistribution
Prior art date
Application number
KR1020210084895A
Other languages
English (en)
Other versions
KR20220060461A (ko
Inventor
웨이-치 첸
유-시앙 후
훙-주이 구오
시-하오 리아오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220060461A publication Critical patent/KR20220060461A/ko
Application granted granted Critical
Publication of KR102656022B1 publication Critical patent/KR102656022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/14335—Digital signal processor [DSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

패시베이션층 및 전도성 비아가 제공되는데, 이때 이미징 에너지의 투과율은 패시베이션층의 물질 내에서 증가된다. 투과율의 증가는 패시베이션층 내에 형성된 개구부의 윤곽에 대한 제어를 증가시키는데 도움을 주는 더 큰 가교결합을 가능하게 한다. 일단 개구부가 형성되면, 전도성 비아는 개구부 내에 형성될 수 있다.

Description

반도체 디바이스 및 제조 방법{SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURE}
우선권 주장 및 상호 참조
본 출원은 2020년 11월 4일 출원된 미국 가출원 번호 제63/109,474호의 이익을 주장하며, 이 출원은 본 출원에 참고로 포함된다.
반도체 산업은 다양한 전자 부품들(예를 들어, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도에서의 지속적인 발전으로 인해 급격하게 성장하고 있다. 대부분의 부품의 경우, 집적 밀도에서의 이러한 개선은 최소 피처 크기의 반복된 감소(예를 들어, 반도체 프로세스 노드의 20 nm 이하 노드로의 축소)에 기인하며, 이는 더 많은 부품들이 주어진 영역 내에 집적되는 것을 가능하게 한다. 최근 소형화, 더 높은 속도 및 보다 큰 대역폭뿐만 아니라 더 낮은 전력 소비 및 레이턴시에 대한 요구가 늘어남에 따라, 반도체 다이의 더 작고 더 생산적인 패키징 기술에 대한 필요성이 증가하였다.
반도체 기술이 더 발전함에 따라, 적층된 및 본딩된 반도체 디바이스는 반도체 디바이스의 물리적 크기를 더 감소시키기 위한 효과적인 대안으로서 부상했다. 적층된 반도체 디바이스에서, 로직, 메모리, 프로세서 회로 등과 같은 능동 회로는 개별 기판 상에 적어도 부분적으로 제조되고, 이어서 물리적으로 및 전기적으로 함께 본딩되어 기능적 디바이스를 형성한다. 이러한 본딩 프로세스는 복잡한 기술을 이용하며, 개선이 요구된다.
본 개시내용의 관점은 첨부 도면을 함께 고려하는 경우 후술하는 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 관행에 따라 다양한 특징부들이 실축척대로 도시되지 않은 것에 유의하여야 한다. 실제로, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의로 증가되거나 감소되었을 수 있다.
도 1은 몇몇 실시양태에 따른 캐리어를 도시한다.
도 2는 몇몇 실시양태에 따른 재분배층의 형성을 도시한다.
도 3은 몇몇 실시양태에 따른 제1 패시베이션층의 형성을 도시한다.
도 4a-4b는 몇몇 실시양태에 따른 제1 패시베이션층의 패턴화를 도시한다.
도 5는 몇몇 실시양태에 따른 제2 재분배층의 형성을 도시한다.
도 6은 몇몇 실시양태에 따른 제3 재분배층의 형성을 도시한다.
도 7은 몇몇 실시양태에 따른 제3 패시베이션 구조체의 형성을 도시한다.
도 8은 몇몇 실시양태에 따른 필름 테이프의 제거를 도시한다.
도 9는 몇몇 실시양태에 따른 캐리어 웨이퍼의 부착을 도시한다.
도 10은 몇몇 실시양태에 따른 제4 재분배층의 형성을 도시한다.
도 11은 몇몇 실시양태에 따른 제1 반도체 디바이스의 배치를 도시한다.
도 12는 몇몇 실시양태에 따른 봉지재의 배치를 도시한다.
도 13은 몇몇 실시양태에 따른 재분배층의 제1 세트의 형성을 도시한다.
도 14는 몇몇 실시양태에 따른 제2 반도체 디바이스의 배치를 도시한다.
도 15는 몇몇 실시양태에 따른 고리 구조체의 부착을 도시한다.
도 16은 몇몇 실시양태에 따른 제2 외부 연결부의 형성을 도시한다.
도 17은 몇몇 실시양태에 따른 웨이퍼 상의 시스템을 도시한다.
도 18은 몇몇 실시양태에 따른 집적 기판 상의 시스템을 도시한다.
후술하는 개시내용은 본 발명의 상이한 특징들을 구현하기 위한 다수의 다양한 실시양태 또는 실시예를 제공한다. 부품 및 배열의 구체적인 실시예가 본 개시내용을 단순화하기 위해 후술된다. 이들은 물론 단지 실시예에 지나지 않으며 제한하려는 의도는 없다. 예를 들어, 후술하는 기재에서 제2 특징부 위에 또는 상에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시양태를 포함할 수 있고, 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시양태도 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 실시예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적이며, 그 자체가 논의되는 다양한 실시양태 및/또는 구성 사이의 관계를 지시하는 것은 아니다.
또한, "밑에", "아래에, "하부", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는 도면에 도시된 바와 같이 하나의 부품 또는 특징부의 또 다른 부품(들) 또는 특징부(들)에 대한 관계를 기재하고자 설명을 쉽게 하기 위해 본 출원에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향에 더하여 사용중이거나 동작중인 디바이스의 상이한 배향들을 망라하도록 의도된다. 장치는 달리 배향될 수 있고(90도 회전되거나 또는 다른 배향으로), 본 출원에서 사용된 공간적으로 상대적인 디스크립터는 마찬가지로 그에 따라 해석될 수 있다.
이하에서 실시양태는 집적 팬 아웃 패키지(integrated fan out package)와 같은 특징적인 구조체 및 물질에 관하여 기재될 것이다. 그러나, 본 출원에 기재된 실시양태는 매우 다양한 실시양태에서 사용될 수 있고, 이러한 모든 실시양태는 전적으로 실시양태의 범위 내에 포함되는 것으로 의도된다.
이하에서 도 1과 관련하여, 캐리어(101), 캐리어(101)의 한 측면 상에 배치된 필름 테이프(103), 및 캐리어(101) 상에 형성된 제1 시드층(105)이 도시된다. 한 실시양태에서, 캐리어는 알루미늄 니트라이드(AlN), 실리콘 옥사이드, 실리콘, 알루미늄 옥사이드, 이들의 조합 등을 포함할 수 있다. 추가적으로, 캐리어(101)는 오버레이층의 형성을 수용하기 위해 성형될 수 있다. 그러나, 임의의 적합한 물질 및 형상이 이용될 수 있다.
추가적으로, 캐리어(101)는 캐리어(101)를 통과하는 제1 개구부(107)를 포함한다. 제1 개구부(107)는 전도성 비아(203)(도 1에 도시되지 않으나, 도 2와 관련하여 도시되고 추가로 후술됨)의 형성을 조력하기 위해 배치된다. 한 실시양태에서, 제1 개구부(107)는 포토리소그래피 마스킹 및 에칭 공정을 이용하여 형성될 수 있다. 그러나, 임의의 적합한 공정이 이용될 수 있다.
필름 테이프(103)는 캐리어(101)의 제1 측면을 따라 배치되고 배치된다. 한 실시양태에서, 필름 테이프(103)는 자외광에 노광되는 경우 그의 접착 특성을 손실하는 자외선 테이프일 수 있다. 그러나, 다른 유형의 테이프, 예를 들어 감압 테이프, 방사선 경화 테이프, 이들의 조합 등도 사용될 수 있다. 임의의 적합한 필름 테이프(103)가 이용될 수 있다.
제1 시드층(105)은 캐리어(101) 위에 그리고 제1 개구부(107) 내에 형성된다. 한 실시양태에서, 제1 시드층(105)은 후속 공정 단계 과정에서의 더 두꺼운 층의 형성에 도움이 되는 전도성 물질의 박층이다. 제1 시드층(105)은 약 1,000 Å 두께의 티타늄 층, 이어서 약 5,000 Å 두께의 구리층을 포함할 수 있다. 제1 시드층(105)은 요망되는 물질에 따라 스퍼터링, 증발, 또는 PECVD 공정과 같은 공정을 이용하여 생성될 수 있다. 제1 시드층(105)은 약 0.3 μm 내지 약 1 μm 사이의 두께, 예를 들어 약 0.5 μm의 두께를 갖도록 형성될 수 있다.
도 2는 캐리어(101) 상에 있는 그리고 캐리어(101)를 통과하는 제1 재분배층(201) 및 쓰루 비아(203)의 형성을 도시한다. 한 실시양태에서, 제1 재분배층(201) 및 쓰루 비아(203)는 초기에 제1 시드층(105) 상에 포토레지스트(도 2에는 별도로 도시하지 않음)를 형성함으로써 형성된다. 한 실시양태에서, 포토레지스트는 약 50 μm 내지 약 250 μm 사이, 예를 들어 약 120 μm의 높이로 예를 들어 스핀 코팅 기법을 이용하여 제1 시드층(105) 상에 배치될 수 있다. 일단 배치되면, 이어서 포토레지스트는 화학 반응을 유도하기 위해 패턴화 에너지원(예를 들어, 패턴화 광원)에 포토레지스트를 노광시킴으로써 패턴화되어 패턴화된 광원에 노광된 포토레지스트의 부분에 물리적 변화를 유도할 수 있다. 이어서, 현상제는 노광된 포토레지스트에 적용되어 원하는 패턴에 따라 물리적 변화를 이용하고, 포토레지스트의 노광된 부분 또는 포토레지스트의 비노광된 부분을 선택적으로 제거한다.
한 실시양태에서, 포토레지스트 내에 형성된 패턴은 쓰루 비아(203) 및 제1 재분배층(201)을 위한 패턴이다. 일단 포토레지스트가 배치되면, 쓰루 비아(203) 및 제1 재분배층(201)은 포토레지스트 내에 형성된다. 한 실시양태에서, 쓰루 비아(203) 및 제1 재분배층(201)은 하나 이상의 전도성 물질, 예를 들어 구리, 텅스텐, 다른 전도성 물질 등을 포함하고, 예를 들어 전기도금, 무전해 도금 등에 의해 형성될 수 있다. 한 실시양태에서, 전기도금이 사용되며, 여기서 제1 시드층(105) 및 포토레지스트는 전기도금 용액 중에 담궈지거나 침지된다. 제1 시드층(105) 표면은 외부 DC 파워 서플라이의 음극 측에 전기적으로 접속되어 제1 시드층(105)이 전기도금 공정에서 캐소드로서 기능하도록 한다. 고체 전도성 애노드, 예를 들어 구리 애노드는 또한 상기 용액 중에 침지되고, 파워 서플라이의 양극 측에 부착된다. 애노드 유래의 원자는 캐소드, 예를 들어 제1 시드층(105)이 용해된 원자를 획득하는 용액 중에 용해됨으로써 포토레지스트의 개구부 내의 제1 시드층(105)의 노광된 전도성 영역을 도금한다.
일단 쓰루 비아(203) 및 제1 재분배층(201)이 포토레지스트 및 제1 시드층(105)을 이용하여 형성되면, 포토레지스트는 적합한 제거 공정을 이용하여 제거될 수 있다. 한 실시양태에서, 플라즈마 애싱 공정은 포토레지스트를 제거하기 위해 사용됨으로써 포토레지스트에 열적 변형이 진행되어 제거될 수 있을 때까지 포토레지스트의 온도를 증가시킬 수 있다. 그러나, 임의의 적합한 공정, 예를 들어 습윤 스트립이 이용될 수 있다. 포토레지스트의 제거는 제1 시드층(105)의 기저부를 노광시킬 수 있다.
일단 노광되면, 제1 시드층(105)의 노광된 부분의 제거가 수행될 수 있다. 한 실시양태에서, 제1 시드층(105)의 노광된 부분(예를 들어, 쓰루 비아(203) 및 제1 재분배층(201)에 의해 커버되지 않은 부분)은 예를 들어 습식 또는 건식 에칭 공정에 의해 제거될 수 있다. 예를 들어, 건식 에칭 공정에서, 반응물은 마스크로서 쓰루 비아(203) 및 제1 재분배층(201)을 이용하여 제1 시드층(105)을 향해 유도될 수 있다. 다른 실시양태에서, 에칭제는 스프레이되거나, 또는 제1 시드층(105)과 접촉시켜 제1 시드층(105)의 노광된 부분을 제거할 수 있다. 제1 시드층(105)의 노광된 부분이 에칭 제거된 이후, 캐리어(101)의 일부는 쓰루 비아(203)와 제1 재분배층(201) 사이에서 노광된다.
한 실시양태에서, 제1 재분배층(201)(제1 시드층(105)을 동반하거나 동반하지 않음)은 약 20 μm 초과, 예를 들어 약 20 μm 내지 약 70 μm의 두께를 보유하도록 형성될 수 있다. 이렇게 큰 두께를 이용함으로써, 투과율 손실은 감소될 수 있고, 이는 또한 증가된 전력 효율을 초래할 수 있다. 그러나, 임의의 적합한 두께가 이용될 수 있다.
도 3은 제1 재분배층(201) 위에 제1 패시베이션층(301)의 배치를 도시한다. 한 실시양태에서, 제1 패시베이션층(301)은 후속 공정 과정에서 유의적으로 수축되지 않는, 또한 후속 노광 공정(예를 들어, 포토리소그래피 노광) 과정에서 높은 투과율을 갖는 물질을 포함한다. 예를 들어, 몇몇 실시양태에서, 제1 패시베이션층(301)은 폴리이미드, 폴리벤족사졸(PBO), 에폭시, 비스말레이미드 트리아진(BT), 폴리(p-페닐렐 옥사이드), 이들의 조합 등과 같은 물질일 수 있다. 그러나, 임의의 적합한 물질이 사용될 수 있다.
제1 패시베이션층(301)이 폴리이미드 물질인 한 실시양태에서, 제1 패시베이션층(301)은 초기에 폴리이미드 조성물을 생성함으로써 형성될 수 있는데, 이는 폴리이미드 용매 내에 배치된 광활성 성분(PAC)과 함께 폴리이미드 수지를 포함할 수 있다. 한 실시양태에서, 폴리이미드 수지는 하기 화학식의 모노머로 구성되는 폴리머를 포함할 수 있다:
추가적으로, 폴리이미드 수지는 상기 기재된 바와 같은 실시양태일 수 있지만, 폴리이미드 수지는 본 출원에 기재된 단지 특정 실시예로 제한되는 것으로 의도되지 않는다. 오히려, 임의의 적합한 폴리이미드 수지가 이용될 수 있고, 이러한 모든 감광성 폴리이미드 수지는 전적으로 상기 실시양태의 범위 내에 포함되는 것으로 의도된다.
PAC는 광활성 성분, 예를 들어 광산 발생제, 광염기 발생제, 자유 라디칼 생성제 등일 수 있고, PAC는 포지티브 작용성이거나 네거티브 작용성일 수 있다. 한 실시양태에서, PAC는 하나 이상의 화합물, 예를 들어 제1 PAC 화합물, 제2 PAC 화합물, 제3 PAC 화합물, 및 제4 PAC 화합물의 제1 PAC 혼합물을 포함할 수 있다. 그러나, 임의의 적합한 수의 PAC 화합물이 이용될 수 있다.
한 실시양태에서, 제1 PAC 화합물은 포스핀기를 갖는 다중 고리 화합물을 포함할 수 있다. 몇몇 실시양태에서, 다중 고리 화합물은 3개 이상의 탄소 고리를 포함하고, 이때 하나 이상의 탄소 고리는 포스핀기를 통해 서로 연결된다. 특정 실시양태에서, 제1 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제2 PAC 화합물은 포스핀기를 갖는 다른 다중 고리 화합물을 포함할 수 있다. 몇몇 실시양태에서, 다른 다중 고리 화합물은 3개 이상의 탄소 고리를 포함하는데, 이때 하나 이상의 탄소 고리는 제1 PAC 화합물과는 상이한 구조로 포스핀기를 이용하여 서로 연결된다. 특정 실시양태에서, 제2 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제3 PAC 화합물은 다른 다중 고리 화합물을 포함할 수 있지만, 포스핀기를 갖지 않는다. 오히려, 한 실시양태에서, 제3 PAC 화합물은 포스핀기 없이 서로 직접 연결된 3개 이상의 탄소 고리를 포함한다. 몇몇 실시양태에서, 제3 PAC 화합물은 3개 이상의 탄소 고리를 포함하는데, 이때 하나 이상의 탄소 고리는 제1 PAC 화합물과는 상이한 구조로 포스핀기 없이 서로 연결된다. 특정 실시양태에서, 제2 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제4 PAC 화합물은 다른 고리 구조를 포함할 수 있지만, 본 실시양태에서 고리의 수는 3개 미만이고, 예를 들어 단일 탄소 고리를 갖는다. 추가적으로, 제4 PAC 화합물은 탄소 고리에 연결된 아민기를 포함할 수 있다. 이와 같이, 한 실시양태에서, 제4 PAC 화합물은 하기 구조를 포함한다:
상기 식에서, n은 1 내지 1000이다. 그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제1 PAC 화합물, 제2 PAC 화합물, 제3 PAC 화합물, 및 제4 PAC 화합물은 집합적으로 제1 PAC 혼합물을 형성한다. 예를 들어, 제1 PAC 혼합물 내에서, 제1 PAC 화합물은 약 0.03 중량% 내지 약 1.0 중량% 사이의 농도를 가질 수 있고, 제2 PAC 화합물은 약 0.03 중량% 내지 약 1.0 중량% 사이의 농도를 가질 수 있고, 제3 PAC 화합물은 약 0.03 중량% 내지 약 1.0 중량% 사이의 농도를 가질 수 있고, 제4 PAC 화합물은 약 0.03 중량% 내지 약 1.0 중량% 사이의 농도를 보유할 수 있다. 그러나, 임의의 적합한 농도가 이용될 수 있다.
제1 PAC 혼합물을 위해 본 출원에 제시된 물질을 이용함으로써, 제1 패시베이션층(301)의 전체적인 투과율은 증가될 수 있다. 투과율을 증가시킴으로써, 후속 이미징(도 4a와 관련하여 추가로 후술됨)은 제1 패시베이션층(301) 내에서 더 큰 가교결합이 더 깊게 발생하는 것을 가능하게 한다. 그러한 가교결합은 현상 과정에서 더 양호한 내화학성을 가능하게 함으로써 더 잘 제어된 각도를 갖는 비아 홀이 달성된다.
다른 실시양태에서, 제1 PAC 혼합물에 대해 앞에 기재된 바와 같은 물질의 조성물을 이용하는 것 대신에, 제2 PAC 혼합물은 제1 패시베이션층(301) 내에서 PAC의 전체적인 농도의 감소를 가능하게 하기 위해 사용될 수 있다. 본 실시양태에서, 제2 PAC 혼합물은 제5 PAC 화합물, 제6 PAC 화합물, 제7 PAC 화합물, 제8 PAC 화합물, 제9 PAC 화합물, 및 제10 PAC 화합물을 포함할 수 있다. 본 실시양태에서, 제5 PAC 화합물, 제6 PAC 화합물, 제7 PAC 화합물, 제8 PAC 화합물, 제9 PAC 화합물, 및 제10 PAC 화합물 중 하나 이상은 2개 이하의 고리 수를 갖는 탄소 고리(포화 및 불포화 고리를 포함함)를 포함한다.
예를 들어, 한 실시양태에서, 제5 PAC 화합물은 고리 구조를 포함할 수 있고, 본 실시양태에서, 고리의 수는 2개 이하, 예를 들어 2개의 탄소 고리를 갖는다. 그에 따라, 본 실시양태에서, 제5 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
추가적으로, 한 실시양태에서, 제6 PAC 화합물은 또한 고리 구조를 포함할 수 있고, 본 실시양태에서, 고리의 수는 2개 이하, 예를 들어 2개의 탄소 고리를 갖는다. 그에 따라, 본 실시양태에서, 제6 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제7 PAC 화합물은 여전히 다른 고리 구조를 포함할 수 있고, 고리의 수는 2개 이하, 예를 들어 2개의 탄소 고리를 갖는다. 추가적으로, 본 실시양태에서, 고리는 메톡시기를 포함하는 구조를 통해 연결된다. 예를 들어, 본 실시양태에서, 제7 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제8 PAC 화합물은 고리 구조를 포함할 수 있지만, 본 실시양태에서, 고리의 수는 2개 이하, 예를 들어 1개의 탄소 고리를 갖는다. 그에 따라, 본 실시양태에서, 제8 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제9 PAC 화합물은 고리 구조를 포함할 수 있지만, 본 실시양태에서, 고리의 수는 3개 이상, 예를 들어 3개의 탄소 고리를 갖는다. 그에 따라, 본 실시양태에서, 제9 PAC 화합물은 하기 구조를 포함한다:
그러나, 임의의 적합한 구조가 이용될 수 있다.
마지막으로, 한 실시양태에서, 제10 PAC 화합물은 하기 구조를 포함할 수 있다:
상기 식에서, A는 -(CH2)n-를 포함하고, 이때 n은 1 내지 1000이고, 하기 구조를 가질 수 있다:
.
그러나, 임의의 적합한 구조가 이용될 수 있다.
한 실시양태에서, 제5 PAC 화합물, 제6 PAC 화합물, 제7 PAC 화합물, 제8 PAC 화합물, 제9 PAC 화합물 및 제10 PAC 화합물은 집합적으로 제2 PAC 혼합물을 형성한다. 예를 들어, 제2 PAC 혼합물 내에서, 제5 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있고, 제6 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있고, 제7 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있고, 제8 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있고, 제9 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있고, 및 제10 PAC 화합물은 약 0.03 중량% 내지 약 1 중량% 사이의 농도를 가질 수 있다. 그러나, 임의의 적합한 농도가 이용될 수 있다.
제2 PAC 혼합물을 위해 본 출원에 제시된 물질을 이용함으로써 PAC의 더 낮은 전체적인 농도가 이용될 수 있고, 따라서 존재하는 PAC의 양을 감소시킴으로써 제1 패시베이션층(301)의 전체적인 투과율을 감소시킬 수 있다. 투과율을 증가시킴으로써, 후속 이미징(도 4a와 관련하여 추가로 후술됨)은 제1 패시베이션층(301) 내에서 더 큰 가교결합이 더 깊게 발생하는 것을 가능하게 한다. 그러한 가교결합은 현상 과정에서 더 양호한 내화학성을 가능하게 함으로써 더 잘 제어된 각도를 갖는 비아 홀이 달성된다.
한 실시양태에서, 폴리이미드 용매는 유기 용매일 수 있고, 임의의 적합한 용매, 예를 들어 케톤, 알코올, 폴리알코올, 에테르, 글리콜 에테르, 시클릭 에테르, 방향족 탄화수소, 에스테르, 프로피오네이트, 락테이트, 락트산 에스테르, 알킬렌 글리콜 모노알킬 에테르, 알킬 락테이트, 알킬 알콕시프로피오네이트, 시클릭 락톤, 고리를 함유하는 모노케톤 화합물, 알킬렌 카르보네이트, 알킬 알콕시아세테이트, 알킬 피루베이트, 에틸렌 글리콜 알킬 에테르 아세테이트, 디에틸렌 글리콜, 프로필렌 글리콜 알킬 에테르 아세테이트, 알킬렌 글리콜 알킬 에테르 에스테르, 알킬렌 글리콜 모노알킬 에스테르 등을 포함할 수 있다.
폴리이미드 조성물을 위한 폴리이미드 용매로서 사용될 수 있는 물질의 구체적인 예는 아세톤, 메탄올, 에탄올, 톨루엔, 크실렌, 4-히드록시-4-메틸-2-펜타톤, 테트라히드로푸란, 메틸 에틸 케톤, 시클로헥사논, 메틸 이소아밀 케톤, 2-헵타논, 에틸렌 글리콜, 에틸렌 글리콜 모노아세테이트, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 메틸에틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트, 디에틸렌 글리콜, 디에틸렌 글리콜 모노아세테이트, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 에틸메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 에틸 2-히드록시프로피오네이트, 메틸 2-히드록시-2-메틸프로피오네이트, 에틸 2-히드록시-2-메틸프로피오네이트, 에틸 에톡시아세테이트, 에틸 히드록시아세테이트, 메틸 2-히드록시-2-메틸부타네이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 락테이트 및 에틸 락테이트, 프로필렌 글리콜, 프로필렌 글리콜 모노아세테이트, 프로필렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 모노프로필 메틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노부틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르 프로피오네이트, 프로필렌 글리콜 모노에틸 에테르 프로피오네이트, 프로필렌 글리콜 메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노에틸 에테르 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 모노프로필 에테르, 프로필렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 프로필 락테이트, 및 부틸 락테이트, 에틸 3-에톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 및 에틸 3-메톡시프로피오네이트, β-프로피오락톤, β-부티로락톤, γ-부티로락톤, α-메틸-γ-부티로락톤, β-메틸-γ-부티로락톤, γ-발레로락톤, γ-카프로락톤, γ-옥탄올 락톤, α-히드록시-γ-부티로락톤, 2-부타논, 3-메틸부타논, 피나콜론, 2-펜타논, 3-펜타논, 4-메틸-2-펜타논, 2-메틸-3-펜타논, 4,4-디메틸-2-펜타논, 2,4-디메틸-3-펜타논, 2,2,4,4-테트라메틸-3-펜타논, 2-헥사논, 3-헥사논, 5-메틸-3-헥사논, 2-헵타논, 3-헵타논, 4-헵타논, 2-메틸-3-헵타논, 5-메틸-3-헵타논, 2,6-디메틸-4-헵타논, 2-옥타논, 3-옥타논, 2-노나논, 3-노나논, 5-노나논, 2-데카논, 3-데카논, 4-데카논, 5-헥센-2-온, 3-펜텐-2-온, 시클로펜타논, 2-메틸시클로펜타논, 3-메틸시클로펜타논, 2,2-디메틸시클로펜타논, 2,4,4-트리메틸시클로펜타논, 시클로헥사논, 3-메틸시클로헥사논, 4-메틸시클로헥사논, 4-에틸시클로헥사논, 2,2-디메틸시클로헥사논, 2,6-디메틸시클로헥사논, 2,2,6-트리메틸시클로헥사논, 시클로헵타논, 2-메틸시클로헵타논, 3-메틸시클로헵타논, 필렌 카르보네이트, 비닐렌 카르보네이트, 에틸렌 카르보네이트, 및 부틸렌 카르보네이트, 아세테이트-2-메톡시에틸, 아세테이트-2-에톡시에틸, 아세테이트-2-(2-에톡시에톡시)에틸, 아세테이트-3-메톡시-3-메틸부틸, 아세테이트-1-메톡시-2-프로필, 디프로필렌 글리콜, 모노메틸에테르, 모노에틸에테르, 모노프로틸에테르, 모노부틸에테르, 모노페닐에테르, 디프로필렌 글리콜 모노아세테이트, 디옥산, 에틸 락테이트, 메틸 아세테이트, 에틸 아세테이트, 부틸 아세테이트, 메틸 피루베이트, 에틸 피루베이트, 프로필 피루베이트, 메틸 메톡시프로피오네이트, 에틸 에톡시프로피오네이트, n-메틸피롤리돈(NMP), 2-메톡시에틸 에테르(디그림), 에틸렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르; 메틸 프로피오네이트, 에틸 프로피오네이트 및 에틸 에톡시 프로피오네이트, 메틸에틸 케톤, 시클로헥사논, 2-헵타논, 이산화탄소, 시클로펜타톤, 시클로헥사논, 에틸 3-에톡시프로피오네이트, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 메틸렌 셀로솔브, 부틸 아세테이트, 및 2-에톡시에탄올, N-메틸포름아마이드, N,N-디메틸포름아마이드, N-메틸포름아닐라이드, N-메틸아세트아마이드, N,N-디메틸아세트아마이드, N-메틸피롤리돈, 디메틸설폭사이드, 벤질 에틸 에테르, 디헥실 에테르, 아세토닐아세톤, 이소포론, 카프로산, 카프릴산, 1-옥타놀, 1-노나놀, 벤질 알코올, 벤질 아세테이트, 에틸 벤조에이트, 디에틸 옥살레이트, 디에틸 말리에이트, γ-부티로락톤, 에틸렌 카르보네이트, 프로필렌 카르보네이트, 페닐 셀로솔브 아세테이트 등을 포함한다.
한 실시양태에서, 임의의 원하는 첨가제 또는 다른 제제와 함께 폴리이미드 수지 및 PAC(예를 들어, 제1 PAC 혼합물 및/또는 제2 PAC 혼합물)는 적용을 위해 폴리이미드 용매에 첨가된다. 예를 들어, 폴리이미드 수지는 약 15% 내지 약 25% 사이의 농도를 보유할 수 있다. 추가적으로, 제1 PAC 혼합물이 이용되는 한 실시양태에서, PAC는 총괄적으로 약 0.1 중량% 내지 약 15 중량% 사이의 농도를 보유할 수 있다. 다른 실시양태, 예를 들어 제2 PAC 혼합물이 이용되는 실시양태에서, PAC는 총괄적으로 약 5 중량% 미만의 농도를 보유할 수 있다. 그러나, 임의의 적합한 농도가 이용될 수 있다.
일단 첨가되면, 이어서 혼합물은 폴리이미드 조성물 전체에서 균일한 조성을 달성하기 위해 혼합되어 불균일 혼합 또는 일정하지 않은 조성으로 인해 야기되는 결함이 존재하지 않도록 보장한다. 일단 함께 혼합되면, 폴리이미드 조성물은 사용 전에 저장될 수 있거나, 또는 즉시 사용될 수 있다.
일단 준비되면, 제1 패시베이션층(301)은 제1 재분배층(201) 상에 폴리이미드 조성물을 초기에 적용함으로써 이용될 수 있다. 폴리이미드 조성물이 바니시인 한 실시양태에서, 제1 패시베이션층(301)은 제1 재분배층(201)에 적용되어, 제1 패시베이션층(301)이 제1 재분배층(201)의 상부 노광된 표면을 코팅하도록 할 수 있고, 스핀-온 코팅 공정, 딥 코팅법, 에어-나이프 코팅법, 커튼 코팅법, 와이어-바 코팅법, 그라비어 코팅법, 적층법, 압출 코팅법, 이들의 조합 등과 같은 공정을 이용하여 적용될 수 있다.
일단 적용되면, 제1 패시베이션층(301)은 노광 이전에 제1 패시베이션층(301)을 경화하고 건조하기 위해 소성될 수 있다(추가로 후술함). 제1 패시베이션층(301)의 경화 및 건조는 용매 성분을 제거하면서 수지, PAC 및 임의의 다른 선택된 첨가제는 아래에 잔류시킨다. 한 실시양태에서, 예비소성은, 정확한 온도가 제1 패시베이션층(301)을 위해 선택된 물질에 따라 달라짐에도 불구하고, 용매를 증발시키기에 적합한 온도, 예를 들어 약 40℃ 내지 150℃ 사이의 온도, 예를 들어 약 150℃에서 수행될 수 있다. 예비소성은 제1 패시베이션층(301)을 경화 및 건조시키기 위해 충분한 시간, 예를 들어 약 10초 내지 약 5분, 예를 들어 약 270초 동안 수행된다.
도 4a는, 일단 경화되고 건조되면, 제1 패시베이션층(301)이 제1 재분배층(201)에 제1 개구부(401)(예를 들어, 비아 개구부)를 형성하기 위해 패턴화될 수 있음을 도시한다. 한 실시양태에서, 패턴화는 노광을 위해 이미징 디바이스(도 4a에는 별도로 도시하지 않음) 내에 제1 패시베이션층(301)을 배치시킴으로써 개시될 수 있다. 이미징 디바이스는 지지판, 에너지원, 및 지지판과 에너지원 사이의 패턴화된 마스크를 포함할 수 있다.
한 실시양태에서, 에너지원은 PAC의 반응을 유도하기 위해 제1 패시베이션층(301)에 광과 같은 에너지를 공급하는데, 이는 결국 수지와 반응하여 에너지가 영향을 미치는 제1 패시베이션층(301)의 부분을 화학적으로 변경시킨다. 한 실시양태에서, 에너지는 전자기선, 예를 들어 g-선(약 436 nm의 파장을 가짐), i-선(약 365 nm의 파장을 가짐), 자외선 복사, 원자외선 복사, x-선, 전자빔 등일 수 있다. 에너지원은 전자기 복사의 공급원일 수 있고, 임의의 다른 에너지원, 예를 들어 수은 증기 램프, 제논 램프, 탄소 아크 램프 등도 이용될 수 있음에도 불구하고, KrF 엑시머 레이저 광(248 nm의 파장을 가짐), ArF 엑시머 레이저 광(193 nm의 파장을 가짐), F2 엑시머 레이저 광(157 nm의 파장을 가짐) 등일 수 있다.
패턴화된 마스크는 에너지의 일부를 차단하기 위해 에너지원과 제1 패시베이션층(301) 사이에 배치되어 에너지가 실질적으로 제1 패시베이션층(301)에 영향을 미치기 이전에 패턴화된 에너지를 형성한다. 한 실시양태에서, 패턴화된 마스크는 일련의 층(예를 들어, 기판, 흡수층, 반사방지 코팅층, 쉴드층 등)을 포함하여 에너지의 일부를 반사하거나, 흡수하거나, 또는 에너지를 비추는 것이 바람직하지 않은 제1 패시베이션층(301)의 일부에 에너지가 도달하지 않도록 차단할 수 있다. 원하는 패턴은 원하는 형상의 조명에서 패턴화된 마스크를 통과하는 개구부를 형성함으로써 패턴화된 마스크에서 형성될 수 있다.
한 실시양태에서, 제1 패시베이션층(301)은 지지판 상에 배치된다. 일단 패턴이 제1 패시베이션층(301)에 정렬되면, 에너지원은 제1 패시베이션층(301)에 가는 도중에 패턴화된 마스크를 통과하는 바람직한 에너지(예를 들어, 광)를 생성한다. 예를 들어, PAC가 제1 PAC 혼합물을 포함하는 한 실시양태에서, 패턴화된 에너지는 약 380 nm 내지 약 440 nm의 파장을 갖는 광(예를 들어, G/H-선)을 포함할 수 있지만, PAC가 제2 PAC 혼합물을 포함하는 한 실시양태에서, 패턴화된 에너지는 약 200 nm 내지 약 380 nm의 파장을 갖는 광(예를 들어, I-선)을 포함할 수 있다. 그러나, 임의의 적합한 파장의 광이 이용될 수 있다.
제1 패시베이션층(301)의 일부에 영향을 미치는 패턴화된 에너지는 제1 패시베이션층(301) 내에서 PAC의 반응을 유도한다. 그 후, 패턴화된 에너지의 PAC의 흡수의 화학 반응 생성물(예를 들어, 산/염기/자유 라디칼)은 수지와 반응하고, 패턴화된 마스크를 통해 조명된 부분에서 제1 패시베이션층(301)을 화학적으로 변경시킨다. 몇몇 실시양태에서, 화학적 변경은 폴리머 수지의 개별 폴리머 사이의 가교결합을 포함한다.
그러나, 제1 PAC 혼합물 또는 제2 PAC 혼합물의 감소된 농도에 의해 야기된 증가된 투과율(예를 들어, 약 0.5% 초과 내지 약 1%의 투과율) 때문에, 더 많은 패턴화된 에너지가 노광 공정 과정에서 제1 패시베이션층(301)을 통과할 것이다. 그 후, 패턴화된 에너지는 기저 전도성 물질(예를 들어, 구리)에 도달하여 산란될 것이고, 이어서 산란된 광은 PAC가 더 많은 자유 라리칼을 생성하게 함으로써 기저 전도성 물질에 인접한 훨씬 더 큰 가교결합도를 야기할 것이다. 그에 따라, 노광 공정이 가교결합을 개시한 후, 제1 패시베이션층(301)의 제1 영역은 제1 패시베이션층(301)의 제2 영역보다 더 높은 가교결합도를 갖는데, 제1 영역은 제2 영역과 캐리어(101) 사이에 배치된다.
제1 패시베이션층(301)이 노광된 이후, 제1 노광 후 소성(FEB)은 노광 과정에서 PAC에 대한 에너지의 영향으로부터 생성된 산/염기/자유 라디칼의 생성, 분산, 및 반응에 조력하기 위해 사용될 수 있다. 그러한 조력은 에너지에 의해 영향을 받은 영역과 에너지에 의해 영향을 받지 않은 영역 사이에서 화학적 차이 및 상이한 극성을 생성하는 화학 반응을 생성하거나 증강시키는데 도움이 된다. 또한, 이들 화학적 차이는 에너지에 의해 영향을 받은 영역과 에너지에 의해 영향을 받지 않은 영역 사이에서 용해도의 차이를 야기한다. 한 실시양태에서, 제1 패시베이션층(301)의 온도는 약 40초 내지 약 120초 사이, 예를 들어 약 2분의 기간 동안 약 70℃ 내지 약 150℃의 온도로 증가될 수 있다. 그러나, 임의의 적합한 온도 및 시간이 이용될 수 있다.
일단 제1 패시베이션층(301)이 노광되고 소성되면, 제1 패시베이션층(301)은 현상제를 사용하여 현상될 수 있다. 제1 패시베이션층(301)이 폴리이미드인 한 실시양태에서, 제1 현상제는 유기 용매일 수 있거나, 또는 임계 유체가 에너지에 노광되지 않고 그에 따라 그들 본래의 용해도를 갖는 제1 패시베이션층(301)의 일부를 제거하기 위해 이용될 수 있다. 이용될 수 있는 물질의 구체적 예는 탄화수소 용매, 알코올 용매, 에테르 용매, 에스테르 용매, 임계 유체, 이들의 조합 등을 포함한다. 네가티브 톤 용매에 사용될 수 있는 재료의 구체적 예는, 시클로펜타논, 헥산, 헵탄, 옥탄, 톨루엔, 크실렌, 디클로로메탄, 클로로포름, 사염화탄소, 트리클로로에틸렌, 메탄올, 에탄올, 프로판올, 부탄올, 임계 이산화탄소, 디에틸 에테르, 디프로필 에테르, 디부틸 에테르, 에틸 비닐 에테르, 디옥산, 프로필렌 옥사이드, 테트라히드로푸란, 셀로솔브, 메틸 셀로솔브, 부틸 셀로솔브, 메틸 카르비톨, 디에틸렌 글리콜 모노에틸 에테르, 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 이소포론, 시클로헥사논, 메틸 아세테이트, 에틸 아세테이트, 프로필 아세테이트, 부틸 아세테이트, 피리딘, 포름아미드, N,N-디메틸 포름아미드 등을 포함한다.
제1 현상제는 예를 들어 스핀-온 공정을 이용하여 제1 패시베이션층(301)에 적용될 수 있다. 이 공정에서, 제1 현상제는 제1 패시베이션층(301)이 회전하는 동안 제1 패시베이션층(301)의 상부로부터 제1 패시베이션층(301)에 적용된다. 한 실시양태에서, 제1 현상제는 약 10℃ 내지 약 80℃의 온도, 예를 들어 약 50℃에서 존재할 수 있고, 현상은 약 1분 내지 약 60분 사이, 예를 들어 약 30분 동안 계속될 수 있다.
그러나, 본 출원에 기재된 스핀-온 방법이 노광 후 제1 패시베이션층(301)을 현상하기 위한 하나의 적합한 방법이지만, 이는 예시적인 것으로 의도되고, 실시양태를 제한하려는 의도는 없다. 오히려, 딥 공정, 퍼들 공정, 스프레이-온 공정, 이들의 조합 등을 포함하는 임의의 바람직한 현상 방법이 대안적으로 사용될 수 있다. 그러한 모든 현상 공정은 전적으로 실시양태의 범위 내에 포함되는 것으로 의도된다.
일단 제1 패시베이션층(301)이 현상되면, 제1 패시베이션층(301)은 세정될 수 있다. 한 실시양태에서, 제1 패시베이션층(301)은, 임의의 적합한 세정 용액, 예를 들어 물이 사용될 수 있음에도 불구하고, 세정액, 예를 들어 프로필렌 글리콜 모노메틸 에테르 아세테이트(C260)로 세정될 수 있다.
현상 이후, 현상 후 소성 공정이 이용되어 현상 공정 이후 제1 패시베이션층(301)을 중합하고 안정화하는데 조력할 수 있다. 한 실시양태에서, 현상 후 소성 공정은 약 80℃ 내지 약 200℃의 온도, 예를 들어 약 140℃에서 약 60초 내지 약 300초의 시간, 예를 들어 약 2분 동안 수행될 수 있다.
현상 후 소성 이후, 제1 패시베이션층(301)은 경화될 수 있다. 제1 패시베이션층(301)이 폴리이미드를 포함하는 한 실시양태에서, 경화 공정은 약 230℃ 미만의 온도, 예를 들어 약 200℃ 내지 230℃의 온도, 예를 들어 약 220℃에서 약 1시간 내지 약 2시간의 시간 동안 수행될 수 있다. 그러나, 임의의 적합한 온도 및 시간이 이용될 수 있다.
도 4b는 도 4a에서 파선 박스에 의해 둘러싸인 제1 개구부(401) 중 하나의 근접도를 도시한다. 본 출원에 기재된 바와 같은 제1 패시베이션층(301)을 이용함으로써, 제1 개구부(401)는 약 55° 내지 약 78° 사이, 예를 들어 약 78°의 제1 각 θ1(예를 들어, 테이퍼 각도)으로 형성될 수 있다. 예를 들어, 제1 PAC 혼합물이 이용되는 경우, 제1 각도 θ1은 약 78°일 수 있는 반면, 제2 PAC 혼합물이 이용되는 경우, 제1 각도 θ1은 약 55° 내지 약 78° 사이일 수 있다. 그러나, 임의의 적합한 각도가 이용될 수 있다.
제2 PAC 혼합물을 이용하는 특정 실시양태에서, 제1 개구부(401)는 약 45 μm의 폭을 보유할 수 있다. 추가적으로, 제1 패시베이션층(301)은 약 30 μm의 두께를 보유할 수 있다. 이들 치수와 관련하여, 제1 각도 θ1의 테이퍼는 78° 초과, 예를 들어 100°(실질적으로 오목 표면을 형성하도록 함)의 테이퍼 각도 대신에 약 55° 내지 약 78° 사이일 수 있다.
제1 PAC 혼합물을 이용하는 다른 특정 실시양태에서, 제1 개구부(401)는 약 40 μm의 폭을 보유할 수 있다. 추가적으로, 제1 패시베이션층(301)은 약 28 μm의 두께를 보유할 수 있다. 이들 치수와 관련하여, 제1 각도 θ1의 테이퍼는 약 78°일 수 있다. 그러나, 제1 개구부(401)에 대한 치수는 본 출원에 기재된 치수로 제한되지 않는데, 그 이유는 제1 개구부(401)는 또한 제1 패시베이션층(301)이 5 μm 또는 5.5 μm의 두께인 경우 7 μm의 두께를 가질 수 있거나, 또는 제1 패시베이션층(301)이 19 μm의 두께인 경우 제1 개구부(401)는 21 μm의 폭일 수 있기 때문이다. 임의의 적합한 치수가 이용될 수 있다.
추가적으로, 제1 패시베이션층(301)의 형성 과정에서, 제1 패시베이션층(301)은 약간의 수축이 진행될 것이다. 그러나, 본 출원에 기재된 수축을 이용함으로써, 수축은 약 1% 내지 약 5% 사이로 제한될 수 있다. 그에 따라, 더 얇은 제1 패시베이션층(301)은 여전히 적합한 커버리지 및 분리를 보장하면서 적용될 수 있다. 몇몇 실시양태에서, 형성 이후, 제1 패시베이션층(301)은 약 10 μm 내지 약 60 μm의 두께를 보유할 수 있다.
도 5는 제1 패시베이션층(301)이 패턴화된 이후, 제2 재분배층(501)이 제1 개구부(401)의 형상을 취하면서 제1 패시베이션층(301) 내에 형성된 개구부를 통해 연장되도록 형성될 수 있고, 제1 재분배층(201)과 전기적으로 접속되도록 할 수 있음을 도시한다. 한 실시양태에서, 제2 재분배층(501)은 제1 재분배층(201)과 유사한 물질 및 공정을 이용하여 비아 부분 및 라인 부분과 함께 형성될 수 있다. 예를 들어, 시드층은 패턴화된 포토레지스트에 의해 적용되고 커버될 수 있고, 전도성 물질, 예를 들어 구리는 시드층 상에 도포될 수 있고, 패턴화된 포토레지스트는 제거될 수 있고, 시드층은 마스크로서 전도성 물질을 이용하여 에칭될 수 있다. 그러나, 임의의 적합한 물질 또는 제조 공정이 사용될 수 있다.
그러나, 한 실시양태에서, 제2 재분배층(501)은 제1 재분배층(201)보다 더 박형으로 형성될 수 있다. 그에 따라, 제2 재분배층(501)은 약 5 μm 내지 약 8 μm 사이의 두께로 형성될 수 있다. 그러나, 임의의 적합한 두께가 이용될 수 있다.
제2 재분배층(501)이 형성된 이후, 제2 패시베이션층(503)은 제2 재분배층(501) 위에 적용되고, 노광되고, 현상되어 제2 재분배층(501)을 분리하고 보호하는데 조력한다. 한 실시양태에서, 제2 패시베이션층(503)은 제1 패시베이션층(301)과 유사한 물질 및 유사한 방식으로 형성될 수 있다. 예를 들어, 제2 패시베이션층(503)은 제1 패시베이션층(301)과 관련하여 앞에서 기재한 바와 같이 적용되고 패턴화된 폴리이미드로 형성될 수 있다.
그러나, 다른 실시양태에서, 제2 패시베이션층(503)은 제1 패시베이션층(301)보다 더 높은 농도로 제2 PAC 혼합물을 이용하여 형성될 수 있다. 예를 들어, 본 실시양태에서, 제2 패시베이션층(503)은 제1 패시베이션층(301)과 동일한 물질(예를 들어, 중합체 수지, 용매, PAC)을 이용하여 형성되지만, 제2 PAC 혼합물의 농도는 약 15 중량%로 증가되고, 이는 약 65%의 투과율(I-선을 이용함)로 귀착된다. 그에 따라, 본 실시양태에서, 제2 패시베이션층(503)의 두께는 약 10 μm 미만, 예를 들어 약 5 μm 내지 약 7 μm 사이로 감소될 수 있다. 그러나, 임의의 적합한 두께가 이용될 수 있다.
도 6은, 제2 패시베이션층(503)이 패턴화된 이후, 제3 재분배층(601)이 제2 패시베이션층(503) 내에 형성된 개구부를 통해 연장되는 비아와 함께 형성될 수 있고, 제2 재분배층(501)과 전기적으로 접속될 수 있음을 도시한다. 한 실시양태에서, 제3 재분배층(601)은 제1 재분배층(201)과 유사한 물질 및 공정을 이용하여 형성될 수 있다. 예를 들어, 시드층은 패턴화된 포토레지스트에 의해 적용되고 커버될 수 있고, 전도성 물질, 예를 들어 구리는 시드층 상에 적용될 수 있고, 패턴화된 포토레지스트는 제거될 수 있고, 시드층은 마스크로서 전도성 물질을 이용하여 에칭될 수 있다. 그러나, 임의의 적합한 물질 또는 제조 공정이 사용될 수 있다.
그러나, 제2 패시베이션층(503)이 증가된 양의 제2 PAC 혼합물(예를 들어, 약 15 중량%의 제2 PAC 혼합물)을 이용하여 형성되는 실시양태에서, 제2 패시베이션층(503)을 통과하는 비아는 약 7 μm의 높이 및 약 0.8 내지 약 1.0 사이의 종횡비, 및 약 78°의 테이퍼 각도로 형성될 수 있다. 그에 따라, 제1 패시베이션층(301)을 통해 연장되는 비아는 제2 패시베이션층(503)을 통해 연장되는 비아와 약 0 내지 약 20 사이의 테이퍼 각도의 차이를 갖는다.
추가적으로, 본 실시양태에서, 제2 패시베이션층(501)을 통해 연장되는 비아는 약 30%의 스텝 커버리지(예를 들어, 제2 패시베이션층(503) 위의 시드층의 두께에 대한 제2 패시베이션층(503) 내의 시드층의 박형 두께의 두께 비)를 갖는다. 그러나, 제1 패시베이션층(301)을 통해 연장되는 비아의 시드층은 30% 초과의 스텝 커버리지를 갖는다.
도 7은, 제3 재분배층(601)이 형성된 이후, 제3 패시베이션층(701)이 제3 재분배층(601) 위에 적용되고, 노광되고, 현상되어 제3 재분배층(601)을 분리하고 보호하는데 조력하는 것을 도시한다. 한 실시양태에서, 제3 패시베이션층(701)은 제2 패시베이션층(503)과 유사한 물질 및 유사한 방식으로 형성될 수 있다. 예를 들어, 제3 패시베이션층(701)은 제2 패시베이션층(503)과 관련하여 앞에서 기재한 바와 같이 적용되고 패턴화된 폴리이미드로 형성될 수 있다. 그러나, 임의의 적합한 물질 또는 제조 공정이 이용될 수 있다.
도 8은 필름 테이프(103)로부터 캐리어(101)의 디본딩을 도시한다. 필름 테이프(103)가 자외선 테이프인 한 실시양태에서, 에너지원, 예를 들어 자외선(UV) 레이저, 이산화탄소(CO2) 레이저, 또는 적외선(IR) 레이저가 이용되어, 필름 테이프(103)가 그의 접착 특성의 적어도 일부를 상실할 때까지 필름 테이프(103)를 조사하여 가열한다. 일단 수행되면, 캐리어(101) 및 필름 테이프(103)는 물리적으로 분리될 수 있다.
도 9는, 일단 필름 테이프(103)가 제거되면, 캐리어 기판(901)이 제3 패시베이션층(701)에 부착되는 것을 도시한다. 한 실시양태에서, 캐리어 기판(901)은 글라스 웨이퍼, 실리콘 웨이퍼, 실리콘 게르마늄 웨이퍼, 이들의 조합 등일 수 있고, 융합 본딩, 유전체 대 유전체 본딩, 이들의 조합 등과 같은 방법을 이용하여 본딩될 수 있다. 다른 실시양태에서, 캐리어 기판(901)은 접착층을 이용하여 부착될 수 있고, 예를 들어 또한 자외선 테이프, 감압성 테이프, 방사선 경화 테이프, 이들의 조합 등도 사용될 수 있다. 그러나, 임의의 적합한 물질 및 본딩 방법이 이용될 수 있다.
도 10은, 캐리어 웨이퍼(901)가 본딩된 이후, 구조체가 전도되고, 제4 재분배층(1001)이 이후 노광된 쓰루 비아(203)와 접촉하여 형성될 수 있다. 한 실시양태에서, 제4 재분배층(1001)은 제1 재분배층(201)과 유사한 물질 및 공정을 이용하여 형성될 수 있다. 예를 들어, 시드층은 패턴화된 포토레지스트에 의해 적용되어 커버될 수 있고, 전도성 물질, 예를 들어 구리는 시드층 상에 적용될 수 있고, 패턴화된 포토레지스트는 제거될 수 있고, 시드층은 마스크로서 전도성 물질을 이용하여 에칭될 수 있다. 그러나, 임의의 적합한 물질 또는 제조 공정이 사용될 수 있다.
도 11은 제4 재분배층(1001)의 부분 사이 내에 제1 반도체 다이(1101)의 배치를 도시한다. 한 실시양태에서, 제1 반도체 다이(1101)는 오버레이 제2 반도체 다이(1403)에 원하는 기능을 제공하도록 디자인되고 제조될 수 있다(예를 들어, 센서 다이-도 11에 도시되지 않지만 도 14와 관련하여 도시되어 있고 추가로 후술된다). 예를 들어, 제1 반도체 다이(1101)는 디지털 신호 프로세싱 다이, I/O 다이, 고전압 다이(오버레이 센서 다이의 감도를 증가시키기 위해 이용됨), 이들의 조합 등일 수 있다. 그러나, 임의의 적합한 다이가 이용될 수 있다.
한 실시양태에서, 제1 반도체 다이(1101)는 제1 반도체 다이(1101)를 상호접속하기 위해 제1 반도체 다이(1101)의 능동 디바이스와 제1 외부 접속부(1103)를 상호접속하기 위해 이용된 반도체 기판(별도로 도시하지 않음), 능동 디바이스(별도로 도시하지 않음), 금속화층(별도로 도시하지 않음)을 포함할 수 있다. 반도체 기판은 벌크 실리콘, 도핑되거나 도핑되지 않은, 또는 SOI(silicon-on-insulator) 기판의 활성층을 포함할 수 있다. 일반적으로, SOI 기판은 실리콘, 게르마늄, 실리콘 게르마늄, SOI, SGOI(silicon germanium on insulator), 또는 이들의 조합과 같은 반도체 재료의 층을 포함한다. 사용될 수 있는 다른 기판은 다층 기판, 그라디언트 기판(gradient substrate), 또는 하이브리드 배향 기판(hybrid orientation substrate)을 포함한다.
능동 디바이스는 제1 반도체 다이(1101)를 위한 디자인의 요망되는 구조적 및 기능적 요구조건을 발생시키기 위해 사용될 수 있는 매우 다양한 능동 디바이스 및 수동 디바이스, 예를 들어 커패시터, 레지스터, 인덕터 등을 포함한다. 능동 디바이스는 반도체 기판 내에 또는 상에 임의의 적합한 방법을 이용하여 형성될 수 있다.
금속화층은 반도체 기판 및 제1 반도체 다이(1101)의 능동 디바이스 위에 형성되고, 다양한 능동 디바이스를 접속하여 기능적 회로를 형성하도록 디자인된다. 한 실시양태에서, 금속화층은 유전체 및 전도성 물질의 교호층으로 형성되고, 임의의 적합한 공정(예를 들어, 퇴적, 다마신, 이중 다마신 등)을 통해 형성될 수 있다. 한 실시양태에서, 적어도 하나의 층간 유전체층(ILD)에 의해 반도체 기판으로부터 분리되는 4개의 금속화층이 존재할 수 있지만, 금속화층의 정확한 수는 제1 반도체 다이(1101)의 디자인에 따라 달라진다.
제1 외부 접속부(1103)는 제1 반도체 다이(1101)를 다른 기판에 상호접속하기 위해 형성될 수 있다. 그에 따라, 몇몇 실시양태에서, 제1 외부 접속부(1103)는 예를 들어 전도성 필러, 예를 들어 구리 필러일 수 있다. 그러나, 임의의 적합한 접속부, 예를 들어 컨택 범프가 이용될 수 있다.
제1 보호층(1105)은 제1 외부 접속부(1103) 주위에 추가적으로 형성될 수 있다. 제1 보호층(1105)은 하나 이상의 적합한 유전 물질, 예를 들어 실리콘 옥사이드, 실리콘 니트라이드, 저-k 유전체, 예를 들어 탄소 도핑된 옥사이드, 극저-k 유전체, 예를 들어 다공성 탄소 도핑된 실리콘 다이옥사이드, 이들의 조합 등으로 제조될 수 있다. 제1 보호층(1105)은 임의의 적합한 공정이 이용될 수 있음에도 불구하고 화학 기상 증착(CVD)과 같은 공정을 통해 형성될 수 있다.
도 12는 봉지재(1201)를 이용하는 제1 반도체 다이(1101) 및 제4 재분배층(1001)의 캡슐화를 도시한다. 캡슐화는 몰딩 디바이스(도 12에 도시하지 않음) 내에서 수행될 수 있는데, 이는 상부 몰딩부 및 상부 몰딩부로부터 분리될 수 있는 하부 몰딩부를 포함할 수 있다. 상부 몰딩부가 하부 몰딩부에 인접하도록 하강되는 경우, 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 포함하는 구조체를 위한 몰딩 공동이 형성될 수 있다.
캡슐화 공정 도중에, 상부 몰딩부는 하부 몰딩부에 인접하게 배치됨으로써 몰딩 공동 내에 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 포함하는 구조체를 밀봉할 수 있다. 일단 밀봉되면, 상부 몰딩부 및 하부 몰딩부는 기밀 밀봉을 형성하여 몰딩 공동으로부터의 가스의 유입 및 유출을 조절할 수 있다. 일단 밀봉되면, 봉지재(1201)는 몰딩 공동 내에 배치될 수 있다. 봉지재(1201)는 몰딩 화합물 수지, 예를 들어 폴리이미드, PPS, PEEK, PES, 내열성 결정 수지, 이들의 조합 등일 수 있다. 봉지재(1201)는 상부 몰딩부 및 하부 몰딩부의 정렬 이전에 몰딩 공동 내에 배치될 수 있거나, 또는 주입 포트를 통해 몰딩 공동 내로 주입될 수 있다.
일단 봉지재(1201)가 몰딩 공동 내에 배치되어 봉지재(1201)가 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 포함하는 구조체를 캡슐화하면, 봉지재(1201)는 최적 보호를 위해 봉지재(1201)를 경화하기 위해 경화될 수 있다. 정확한 경화 공정은 봉지재(1201)를 위해 선택된 특정 물질에 적어도 부분적으로 의존하지만, 몰딩 화합물이 봉지재(1201)로서 선택되는 한 실시양태에서, 경화는 봉지재(1201)를 약 100℃ 내지 약 130℃ 사이, 예를 들어 약 125℃에서 약 60초 내지 약 3000초, 예를 들어 약 600초 동안 가열하는 것과 같은 공정을 통해 발생할 수 있다. 추가적으로, 개시제 및/또는 촉매는 경화 공정을 더 양호하게 조절하기 위해 봉지재(1201) 내에 포함될 수 있다.
그러나, 당해 기술분야의 통상의 기술자가 인식하는 바와 같이, 상기한 경화 공정은 단지 예시적인 공정이고, 본 실시양태를 제한하려는 의도는 없다. 다른 경화 공정, 예를 들어 조사 또는 봉지재(1201)를 상온에서 경화시키는 공정이 대안적으로 사용될 수 있다. 임의의 적합한 경화 공정이 사용될 수 있고, 그러한 모든 공정은 전적으로 본 출원에서 논의된 실시양태의 범위 내에 포함되는 것으로 의도된다.
또한, 도 12는 추가 공정을 위해 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 노광시키기 위한 봉지재(1201)의 티닝(thinning)을 도시한다. 티닝은 예를 들어 기계적 연마 또는 화학적 기계적 연마(CMP) 공정을 이용하여 수행될 수 있는데, 이때 화학적 에칭제 및 연마제는 제1 반도체 다이(1101) 및 제4 재분배층(1001)이 노광될 때까지 봉지재(1201), 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 반응 및 연마 제거하기 위해 이용된다. 그에 따라, 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 포함하는 구조체는 봉지재(1201)와 평행인 평행 표면을 보유할 수 있다.
그러나, 상기한 CMP 공정은 하나의 예시적인 실시양태로서 제시되지만, 이는 본 실시양태를 제한하려는 의도는 없다. 임의의 다른 적합한 제거 공정이 봉지재(1201), 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 티닝하기 위해 대안적으로 사용될 수 있다. 예를 들어, 일련의 화학적 에칭이 이용될 수 있다. 이러한 공정 및 임의의 다른 적합한 공정이 봉지재(1201), 제1 반도체 다이(1101) 및 제4 재분배층(1001)을 티닝하기 위해 이용될 수 있고, 그러한 모든 공정은 전적으로 본 실시양태의 범위 내에 포함되는 것으로 의도된다.
도 13은, 일단 봉지재(1201)가 배치되면, 제1 세트의 재분배층(1301)은 봉지재(1201) 위에 형성될 수 있음을 도시한다. 한 실시양태에서, 제1 세트의 재분배층(1301)은 복수의 유전 패시베이션층(명확성을 위해 개별적으로 표지하지 않음)에 의해 분리된 전도성 재분배층을 포함한다. 복수의 유전 패시베이션층 각각은 제2 패시베이션층(503)과 관련하여 상기한 바와 같이 배치되고 패턴화될 수 있고, 복수의 전도성 재분배층 각각은 제2 재분배층(501)과 관련하여 상기한 바와 같이 형성될 수 있다. 그러나, 임의의 적합한 방법 및 물질이 이용될 수 있다.
도 14에서, 제1 세트의 재분배층(1301)의 가장 높은 유전체층으로부터 연장되는 쓰루 비아(1401)가 형성된다. 쓰루 비아(1401)를 형성하는 한 예로서, 시드층(도시하지 않음)이 예를 들어, 제1 세트의 재분배층(1301) 상에 형성된다. 몇몇 실시양태에서, 시드층은 금속층이고, 이는 단일층 또는 상이한 물질로 형성된 복수의 서브층을 포함하는 복합층일 수 있다. 특정 실시양태에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들어, PVD 등을 이용하여 형성될 수 있다. 포토레지스트가 시드층 상에 형성되고 패턴화된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패턴화를 위해 광에 노광될 수 있다. 포토레지스트의 패턴은 쓰루 비아(1401)의 레이아웃에 상응한다. 패턴화는 포토레지스트를 통과하는 개구부를 형성하여 시드층을 노광시킨다. 전도성 물질은 포토레지스트의 개구부 내에 및 시드층의 노광된 부분 상에 형성된다. 전도성 물질은 도금, 예를 들어 전기도금 또는 무전해 도금 등에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 전도성 물질이 형성되지 않은 포토레지스트 및 시드층의 일부는 제거된다. 포토레지스트는 허용 가능한 애싱 또는 스트립핑 공정, 예를 들어 산소 플라즈마 등을 이용하는 공정에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노광분 부분은 예를 들어 허용 가능한 에칭 공정, 예를 들어 습식 또는 건식 에칭에 의해 제거된다. 시드층의 잔여 부분 및 전도성 물질은 쓰루 비아(1401)를 형성한다.
도 14는 또한 쓰루 비아(1401) 사이의 제2 반도체 다이(1403)의 배치를 도시한다. 제2 반도체 다이(1403)는 제1 반도체 다이(1101)와 함께 작동하도록 디자인된 센서 다이일 수 있다. 몇몇 실시양태에서, 센서 다이는 예를 들어 픽 및 배치 공정을 이용하여 배치된 핑거프린트 센서, 이미지 센서, MEM 센서, 이들의 조합 등일 수 있다. 그러나, 임의의 적합한 공정이 이용될 수 있다.
한 실시양태에서, 제2 반도체 다이(1403)는 제2 반도체 기판, 제2 반도체 기판 내에 또는 위에 형성된 감지 부재, 전기 루팅, 및 컨택 패드를 포함한다. 제2 반도체 기판, 전기 루팅, 및 컨택 패드는 제1 반도체 다이(1101)와 관련하여 앞에서 논의된 구조체와 유사할 수 있고, 감지 부재는 요망되는 타입의 센서에 기초하여 임의의 적합한 방법 및 공정을 이용하여 형성될 수 있다. 그러나, 임의의 적합한 구조체 및 방법이 이용될 수 있다.
일단 제2 반도체 다이(1403)가 배치되면, 봉지재(1405)는 다양한 부품 상에 및 주위에 형성된다. 형성 이후, 봉지재(1405)는 쓰루 비아(1401) 및 제2 반도체 다이(1403)를 캡슐화한다. 봉지재(1405)는 몰딩 화합물, 에폭시 등일 수 있다. 봉지재(1405)는 압축 몰딩, 트랜스퍼 몰딩 등에 의해 적용되고, 배치 또는 형성되어 쓰루 비아(1401) 및/또는 제2 반도체 다이(1403)가 매립되거나 커버되도록 할 수 있다. 봉지재(1405)는 액체 또는 반액체 형태로 적용되고, 이어서 후속적으로 경화된다.
봉지재(1405)가 배치된 이후, 쓰루 비아(1401) 및 제2 반도체 다이(1403)를 노광시키기 위해 봉지재(1405)에 대해 평탄화 공정이 수행된다. 또한, 평탄화 공정은 쓰루 비아(1401)가 노광될 때까지 쓰루 비아(1401)의 물질을 제거할 수 있다. 쓰루 비아(1401) 및 봉지재(1405)의 상부 표면은 공정 변수 내에서 평탄화 공정 이후에 실질적으로 동일평면이다. 평탄화 공정은 예를 들어 화학적 기계적 연마(CMP), 연마 공정 등일 수 있다. 몇몇 실시양태에서, 평탄화는 예를 들어 쓰루 비아(1401)이 이미 노광된 경우 생략될 수 있다.
일단 봉지재(1405)가 평탄화되면, 전면 재분배층(1407)은 봉지재(1405), 쓰루 비아(1401), 및 집적 회로 다이(1403) 위에 형성된다. 전면 재분배층(1407)은 유전체층 및 금속화 패턴을 포함한다. 또한, 금속화 패턴은 재분배층 또는 재분배라인으로 언급될 수 있다. 전면 재분배층(1407)은 하나의 금속화 패턴을 갖는 예로서 도시된다. 더 많은 유전체층 및 금속화 패턴이 형성되는 경우, 후술하는 단계 및 공정이 반복될 수 있다.
한 실시양태에서, 제1 유전체층은 봉지재(1405) 및 쓰루 비아(1401) 상에 증착된다. 몇몇 실시양태에서, 제1 유전체층은 감광성 물질, 예를 들어 PBO, 폴리이미드, BCB 등으로 형성되고, 이는 리소그래프 마스크를 이용하여 패턴화될 수 있다. 제1 유전체층은 스핀 코팅, 적층, CVD 등 또는 이의 조합에 의해 형성될 수 있다. 몇몇 실시양태에서, 평탄화 공정은 제1 유전체층에 실질적으로 평평한 상부 표면을 제공하기 위해 수행된다.
일단 배치되면, 이어서 제1 유전체층은 패턴화된다. 패턴화는 쓰루 비아(1401)의 부분을 노광하는 개구부, 컨택 패드의 부분을 노광하는 개구부, 및 감지 부재를 노광하는 개구부를 형성한다. 패턴화는 허용 가능한 공정, 예를 들어 제1 유전체층이 감광성 물질인 경우 제1 유전체층을 노광 또는 현상함으로써, 또는 예를 들어 비등방성 에칭을 이용하는 에칭에 의해 수행될 수 있다. 다른 실시양태에서, 마스크 층(구체적으로 도시하지 않음)은 제1 유전체층 위해 형성되고 패턴화될 수 있고, 제1 유전체층의 노광된 부분은 예를 들어 에칭에 의해 제거될 수 있다.
일단 제1 유전체층이 패턴화된 경우, 이어서 금속화 패턴이 형성된다. 금속화 패턴은 제1 유전체층의 주표면을 따라 연장하고 집적 회로 다이(1403)의 쓰루 비아(1401) 및 컨택 패드에 물리적으로 및 전기적으로 커플링하는 제1 유전체층을 통해 연장되는 전도성 부재를 포함한다. 한 예로서, 금속화 패턴을 형성하기 위해, 시드층(구체적으로 도시하지 않음)은 제1 유전체층 위에 및 제1 유전체층을 통해 연장되는 개구부 내에 형성된다. 몇몇 실시양태에서, 시드층은 금속층이고, 이는 단일층 또는 상이한 물질로 형성된 복수의 서브층을 포함하는 복합층일 수 있다. 몇몇 실시양태에서, 시드층은 티타늄층 및 티타늄층 위의 구리층을 포함한다. 시드층은 예를 들어 PVD 등을 이용하여 형성될 수 있다. 이어서, 포토레지스트가 시드층 상에 형성되고 패턴화된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, 패턴화를 위해 광에 노광될 수 있다. 포토레지스트의 패턴은 금속화 패턴에 상응한다. 패턴화는 포토레지스트를 통과하는 개구부를 형성하여 시드층(쓰루 비아(1401) 내의 개구부 및 컨택 패드 위의 개구부 내의 시드층의 일부를 포함함)을 노광시킨다. 이어서, 전도성 물질은 포토레지스트의 개구부 내에 및 시드층의 노광된 부분 상에 형성된다. 전도성 물질은 도금, 예를 들어 전기도금 또는 무전해 도금에 의해 형성될 수 있다. 전도성 물질은 구리, 티타늄, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 전도성 물질과 시드층의 기저부의 연합은 금속화 패턴을 형성한다. 전도성 물질이 형성되지 않은 포토레지스트 및 시드층의 일부(포토레지스트 및 감지 부재 위의 개구부 내의 시드층의 일부를 포함함)는 제거된다. 포토레지스트는 허용 가능한 애싱 또는 스트립핑 공정, 예를 들어 산소 플라즈마 등을 이용하는 공정에 의해 제거될 수 있다. 일단 포토레지스트가 제거되면, 시드층의 노광분 부분은 예를 들어 허용 가능한 에칭 공정, 예를 들어 습식 또는 건식 에칭에 의해 제거된다.
일단 금속화 패턴이 형성되면, 제2 유전체층이 금속화 패턴 및 금속화 패턴 밑의 제1 유전체층에 증착된다. 제2 유전체층은 금속화 패턴 밑의 제1 유전체층과 유사한 방식으로 형성될 수 있고, 금속화 패턴 밑의 제1 유전체층과 유사한 물질로 형성될 수 있다. 또한, 제2 유전체층은 개구부를 형성하도록 패턴화되어 감지 부재를 노광시킬 수 있다. 예를 들어, 패턴화는 허용 가능한 공정, 예를 들어 제2 유전체층이 감광성 물질인 경에 광에 제2 유전체층을 노광시키고 현상함으로써, 또는 예를 들어 비등방성 에칭을 이용하는 에칭에 의해 수행될 수 있다. 개구부는 금속화 패턴 밑의 제1 유전체층을 통과하는 개구부와 상이하거나, 또는 실질적으로 동일한 측면 폭을 가질 수 있고, 몇몇 실시양태에서, 더 큰 측면 폭을 갖는다. 이어서, 존재하는 경우, 추가적인 금속화 패턴 및 유전체층이 형성될 수 있다.
도 15는 고리 구조체(1501)에 대한 구조체의 부착을 도시한다. 고리 구조체(1501)는 디본딩 공정 도중 및 이후 구조체를 위한 지지 및 안정성을 제공하도록 의도된 금속 고리일 수 있다. 한 실시양태에서, 전면 재분배 구조체(1407)는 임의의 다른 적합한 접착 또는 부착이 사용될 수 있음에도 불구하고 예를 들어 자외선 테이프를 이용하여 고리 구조체에 부착된다.
도 16은 일단 전면 재분배 구조체(1407)가 고리 구조체(1501)에 부착되면, 캐리어 기판(901)은 예를 들어 접착층의 접착 특성을 변경시키는 공정을 이용하여 디본딩될 수 있다(캐리어 기판(901)이 접착층을 이용하여 부착되는 한 실시양태에서). 접착층이 자외선 접착제인 특정 실시양태에서, 에너지원, 예를 들어 자외선(UV) 레이저, 이산화탄소(CO2) 레이저, 또는 적외선(IR) 레이저가 이용되어 접착층이 그의 접착 특성 중 적어도 일부를 손실할 때까지 접착층을 조사하고 가열한다. 일단 형성되면, 캐리어 기판(901) 및 접착층은 제3 패시베이션층(701)으부터 물리적으로 분리되고 제거될 수 있다.
도 16은 추가적으로 제3 재분배층(601)을 노광하기 위한 제3 패시베이션층(701)의 패턴화를 도시한다. 한 실시양태에서, 제3 패시베이션층(701)은 예를 들어 레이저 드릴링법을 이용하여 패턴화된다. 그러한 방법에서, 보호층, 예를 들어 광열 전환(LTHC) 층 또는 호고맥스 층(hogomax layer)(도 16에 별도로 도시하지 않음)은 먼저 제3 패시베이션층(701) 위에 증착된다. 일단 보호되면, 레이저는 기저 제3 재분배층(601)을 노광시키기 위해 제거되는 것이 바람직한 제3 패시베이션층(701)의 일부를 지향한다. 레이저 드릴링 공정 중에, 드릴 에너지는 0.1 mJ 내지 약 30 mJ 범위일 수 있고, 드릴 각은 약 0도(제3 패시베이션층(701)에 수직임) 내지 제3 패시베이션층(701)의 법선에 대해 약 85도일 수 있다.
다른 실시양태에서, 제3 패시베이션층(701)은 제3 패시베이션층(701)에 포토레지시트(도 16에 개별적으로 도시하지 않음)를 초기에 적용하고, 이어서 포토레지스트를 패턴화 에너지원(예를 들어, 패턴화된 광원)에 노광시켜 화학 반응을 유도하여 패턴화된 광원에 노광된 포토레지스트의 부분에 물리적 변화를 유도함으로써 패턴화될 수 있다. 이어서 현상제가 노광된 포토레지스트에 적용되어 물리적 변화를 이용하고, 요망되는 패턴에 따라 포토레지스트의 노광된 부분 또는 포토레지스트의 비노광된 부분을 선택적으로 제거하고, 제3 패시베이션층(701)의 기저 노광된 부분은 예를 들어 건식 에칭 공정을 이용하여 제거된다. 그러나, 제3 패시베이션층(701)을 패턴화하기 위한 임의의 다른 적합한 방법이 이용될 수 있다.
추가적으로, 캐리어 기판(901)이 접착층과 함께 유지되는 실시양태에서, 일단 제3 패시베이션층(701)이 패턴화되면, 접착층의 임의의 잔여 부분이 제거될 수 있도록 보장하기 위해 클리닝 공정이 수행될 수 있다. 한 실시양태에서, 클리닝 공정은 추가의 제조 단계를 위해 표면을 클리닝하고 준비하기 위해 적합한 용매, 에칭제, 이들의 조합 등을 포함할 수 있다.
도 16은 추가적으로 제1 외부 접속부(1601)가 형성될 수 있는 배치를 도시한다. 한 실시양태에서, 제2 외부 접속부(1601)는 컨택 범프, 예를 들어 마이크로범프 또는 제어형 콜랩스 칩 접속(C4) 범프일 수 있고, 주석과 같은 물질 또는 이의의 다른 적합한 물질, 예를 들어 은 또는 구리를 포함할 수 있다. 제2 외부 접속부(1601)가 컨택 범프인 한 실시양태에서, 제2 외부 접속부(1601)는 주석과 같은 물질, 또는 다른 적합한 물질, 예를 들어 은, 무연 주석, 또는 구리를 포함할 수 있다. 제2 외부 접속부(1601)가 주석 솔더 범프인 한 실시양태에서, 제2 외부 접속부(1601)는 초기에 통상적으로 사용되는 방법, 예를 들어 증발, 전기도금, 프린팅, 솔더 전이, 볼 배치 등을 통해 주석 층을 예를 들어 약 100 μm의 두께로 형성함으로써 형성될 수 있다. 일단 구조체 상에 주석층이 형성되면, 물질을 약 60 μm 내지 약 100 μm 사이의 임계 치수를 보유할 수 있는 요망되는 범프 형상으로 성형하기 위해 리플로우 공정이 수행될 수 있고, 원형 또는 타원형으로 형성될 수 있다.
일단 제2 외부 접속부(1601)가 배치되면, 패키지는 개별화될 수 있다. 한 실시양태에서, 개별화는 톱날(도시되지 않음)을 이용하여 구조체를 슬라이싱하여 하나의 섹션과 다른 섹션을 분리함으로써 수행될 수 있다. 그러나, 당해 기술분야의 통상의 기술자가 인식하는 바와 같이, 구조체를 개별화하기 위해 톱날을 이용하는 것은 단지 예시적인 실시양태이고, 제한하려는 의도는 없다. 구조체를 개별화하기 위한 다른 방법, 예를 들어 구조체를 분리하기 위해 하나 이상의 에칭을 이용할 수도 있다. 이들 방법 및 임의의 다른 적합한 방법은 구조체를 개별화하기 위해 이용될 수 있다.
제1 패시베이션층(301)을 형성하기 위해 사용된 물질의 투과율을 변형함으로써, 더 잘 제어된 비아 형상이 달성될 수 있다. 특히, 더 높은 투과율을 달성함으로써, 더 많은 에너지가 이미징 공정 중에 산란될 것이고, 이는 상기 물질의 더 낮은 영역 내에 더 많은 가교결합을 유발할 것이다. 그러한 가교결합은 다른 방법으로 달성할 수 있는 것보다 더 제어된 형상을 유도한다.
도 17은 본 출원에 기재된 실시양태가 다른 실시양태, 예를 들어 시스템-온-웨이퍼(SOW) 실시양태를 포함하는 실시양태에 적용될 수 있음을 도시한다. 이들 실시양태에서, 시스템-온-칩(SoC)(1701)은 캐리어(1703) 상에 배치되고, 봉지재(1705) 내에 매립된다. 제1 시리즈의 금속화층(1707)(본 출원에 기재된 바와 같이 형성된 재분배층 및 패시베이션층과 함께) 및 제2 시리즈의 금속화층(1709)(본 출원에 기재된 바와 같이 형성된 재분배층 및 패시베이션층과 함께)은 봉지재(1705) 위에 형성된다. 그러나, 임의의 적합한 구조체가 이용될 수 있다.
도 18은 또한 본 출원에 기재된 실시양태가 다른 실시양태, 예를 들어 시스템 온 집적 기판(SOI)을 포함하는 실시양태에 적용될 수 있음을 도시한다. 이들 실시양태에서, 집적 기판(1801)이 이용되고, 복수의 재분배층, 비아, 및 유전체층(각각 본 출원에 기재된 방법 중 하나 이상을 이용하여 형성됨)를 갖는 재분배 구조체(1803)가 예를 들어 솔더 볼 및 언더필을 이용하여 집적 기판(1801)에 부착된다. 그러나, 임의의 적합한 구조체가 이용될 수 있다.
한 실시양태에서, 반도체 디바이스의 제조방법이 제공되는데, 상기 방법은 기판 위에 재분배층을 형성하는 단계; 재분배층 및 기판에 제1 유전 물질을 적용하는 단계로서, 제1 유전 물질은 약 0.5% 초과의 제1 에너지에 대한 투과율을 갖는 단계; 및 제1 에너지를 이용하여 제1 유전 물질을 이미징하는 단계를 포함한다. 한 실시양태에서, 제1 유전 물질은 약 20 μm 내지 약 60 μm의 두께를 갖는다. 한 실시양태에서, 재분배층은 약 20 μm 이상의 두께를 갖는다. 한 실시양태에서, 제1 유전 물질은 15 중량% 미만의 광활성 성분의 농도를 갖는다. 한 실시양태에서, 상기 방법은 제1 유전 물질을 현상하는 단계를 추가로 포함하는데, 여기서 제1 유전 물질을 현상한 이후, 제1 개구부는 약 55° 내지 약 78°의 테이퍼 각도를 갖는다. 한 실시양태에서, 제1 유전 물질은 5 중량% 미만의 광활성 성분의 농도를 갖는다. 한 실시양태에서, 상기 방법은 제1 유전 물질을 현상하는 단계를 추가로 포함하는데, 이때 제1 유전 물질을 현상한 이후, 제1 개구부는 약 78°의 테이퍼 각도를 갖는다.
한 실시양태에서, 반도체 디바이스의 제조방법이 제공되는데, 상기 방법은 캐리어 기판 상에 유전체 코팅을 적용하는 단계; 패턴화 에너지원에 유전체 코팅을 노광시킴으로써 유전체 코팅 내에서 가교결합을 개시하는 단계로서, 이때 가교결합을 개시한 이후, 유전체 코팅의 제1 영역은 유전체 코팅의 제2 영역보다 더 높은 가교결합도를 갖고, 제1 영역은 제2 영역과 캐리어 기판 사이에 배치되는 단계; 및 비아 홀을 형성하기 위해 유전체 코팅을 현상하는 단계; 및 비아 홀 내에 전도성 비아를 형성하는 단계를 포함한다. 한 실시양태에서, 비아 홀은 약 55° 내지 약 78°의 테이퍼 각도를 갖는다. 한 실시양태에서, 테이퍼 각도는 약 78°이다. 한 실시양태에서, 전도성 코팅은 약 15 중량% 미만의 광활성 화합물 농도를 갖는다. 한 실시양태에서, 유전체 코팅은 약 5 중량% 미만의 광활성 화합물 농도를 갖는다. 한 실시양태에서, 광활성 화합물은 아민기 및 포스핀기를 포함한다. 한 실시양태에서, 광활성 화합물은 제1 탄소 고리 및 제2 탄소 고리를 갖는 화학물질을 포함하고, 제1 탄소 고리는 포화되고, 제2 탄소 고리는 불포화된다.
한 실시양태에서, 반도체 디바이스가 제공되는데, 상기 디바이스는 제1 유전체층; 제1 유전체층을 통해 연장되는 제1 비아로서, 상기 비아는 약 55° 내지 약 78° 사이의 측벽 테이퍼 각도를 갖는 제1 비아; 캐리어 기판을 통해 연장되는 제2 비아로서, 상기 제2 비아는 제1 비아에 전기적으로 접속되는 제2 비아; 및 제1 비아로부터 캐리어 기판의 반대면 위에 배치된 제1 반도체 다이로서, 상기 제1 반도체 다이는 제2 비아에 전기적으로 접속되는 제1 반도체 다이를 포함한다. 한 실시양태에서, 측벽 테이퍼 각도는 약 78°이다. 한 실시양태에서, 제1 유전체층은 약 20 μm 내지 약 60 μm의 두께를 갖는다. 한 실시양태에서, 반도체 디바이스는 제1 유전체층과 제1 비아 사이에 배치된 재분배층을 추가로 포함하고, 상기 재분배층은 약 20 μm 이상의 두께를 갖는다. 한 실시양태에서, 반도체 디바이스는 제1 유전체층에 인접한 제2 유전체층을 추가로 포함하는데, 상기 제2 유전체층은 약 5 μm 내지 약 7 μm 사이의 두께를 갖는다.
전술한 내용은 당해 기술분야에서의 통상의 기술자가 본 개시내용의 관점을 보다 잘 이해할 수 있도록 여러 실시양태의 특징을 나타낸 것이다. 당해 기술 분야의 통상의 기술자는 본 출원에 소개된 실시양태와 동일한 목적을 수행하고/하거나 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시내용을 용이하게 사용할 수 있다는 것을 인지하여야 한다. 또한, 당해 기술분야의 통상의 기술자는 이러한 등가의 구성이 본 개시내용의 진정한 의미 및 범위로부터 벗어나지 않으며, 본 개시의 진정한 의미 및 범위에서 벗어나지 않고서 다양한 변화, 치환 및 변경을 실시할 수 있다는 것을 인식하여야 한다.

Claims (10)

  1. 반도체 디바이스의 제조 방법으로서,
    기판 위에 재분배층을 형성하는 단계;
    재분배층과 기판에 제1 유전 물질을 적용하는 단계로서, 제1 유전 물질은 0.5% 초과의 제1 에너지에 대한 투과율을 갖는 단계; 및
    제1 에너지를 이용하여 제1 유전 물질을 이미징하는 단계
    를 포함하고,
    제1 유전 물질은 광활성 성분을 포함하고,
    광활성 성분은, 포스핀기와 3개 이상의 탄소 고리를 갖는 다중 고리 화합물을 포함하는, 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서, 제1 유전 물질은 15 중량% 미만의 광활성 성분의 농도를 갖는 제조 방법.
  3. 제2항에 있어서, 제1 유전 물질을 현상하는 단계를 추가로 포함하고, 제1 유전 물질의 현상 후, 제1 개구부는 55°내지 78°의 테이퍼 각도(taper angle)를 갖는 제조 방법.
  4. 반도체 디바이스의 제조 방법으로서,
    캐리어 기판 상에 유전체 코팅을 적용하는 단계;
    패턴화 에너지원에 유전체 코팅을 노광시킴으로써 유전체 코팅 내에서 가교결합을 개시하는 단계로서, 가교결합의 개시 후, 유전체 코팅의 제1 영역은 유전체 코팅의 제2 영역보다 더 높은 가교결합도를 갖고, 제1 영역은 제2 영역과 캐리어 기판 사이에 배치되는 단계;
    유전체 코팅을 현상하여 비아 홀을 형성하는 단계; 및
    비아 홀 내에 전도성 비아를 형성하는 단계
    를 포함하는, 반도체 디바이스의 제조 방법.
  5. 제4항에 있어서, 유전체 코팅은 광활성 성분을 포함하고,
    광활성 성분은 제1 탄소 고리 및 제2 탄소 고리를 갖는 화학물질을 포함하고, 제1 탄소 고리는 포화되고, 제2 탄소 고리는 불포화된 것인 제조 방법.
  6. 제1 유전체층;
    제1 유전체층을 통해 연장되고 55°내지 78°의 측벽 테이퍼 각도를 갖는 제1 비아;
    캐리어 기판을 통해 연장되고 제1 비아에 전기적으로 접속되는 제2 비아; 및
    제1 비아로부터 캐리어 기판의 반대면 위에 배치되고 제2 비아에 전기적으로 접속되는 제1 반도체 다이
    를 포함하고,
    제1 유전체층은 제1 광활성 성분, 제2 광활성 성분 또는 이들의 조합을 포함하는 물질로 형성되고,
    제1 광활성 성분은, 포스핀기와 3개 이상의 탄소 고리를 갖는 다중 고리 화합물을 포함하고,
    제2 광활성 성분은 2개 이하의 탄소 고리를 갖는 화학물질을 포함하는, 반도체 디바이스.
  7. 제6항에 있어서, 제1 유전체층은 20 μm 내지 60 μm의 두께를 갖는 반도체 디바이스.
  8. 제7항에 있어서, 제1 유전체층과 제1 비아 사이에 배치된 재분배층을 추가로 포함하고, 재분배층은 20 μm 이상의 두께를 갖는 반도체 디바이스.
  9. 제6항에 있어서, 제1 유전체층에 인접한 제2 유전체층을 추가로 포함하고, 제2 유전체층은 5 μm 내지 7 μm의 두께를 갖는 반도체 디바이스.
  10. 제9항에 있어서, 제2 유전체층과 제1 유전체층 사이에 배치된 제2 재분배층을 추가로 포함하고, 제2 재분배층은 5 μm 내지 8 μm의 두께를 갖는 반도체 디바이스.
KR1020210084895A 2020-11-04 2021-06-29 반도체 디바이스 및 제조 방법 KR102656022B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063109474P 2020-11-04 2020-11-04
US63/109,474 2020-11-04
US17/245,856 2021-04-30
US17/245,856 US12119235B2 (en) 2020-11-04 2021-04-30 Methods of manufacture of semiconductor devices having redistribution layer using dielectric material having photoactive component

Publications (2)

Publication Number Publication Date
KR20220060461A KR20220060461A (ko) 2022-05-11
KR102656022B1 true KR102656022B1 (ko) 2024-04-08

Family

ID=80283086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210084895A KR102656022B1 (ko) 2020-11-04 2021-06-29 반도체 디바이스 및 제조 방법

Country Status (5)

Country Link
US (2) US12119235B2 (ko)
KR (1) KR102656022B1 (ko)
CN (1) CN114078714A (ko)
DE (1) DE102021111824A1 (ko)
TW (1) TWI790664B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220161767A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 반도체 패키지 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061669A1 (en) * 2016-08-23 2018-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US9575409B2 (en) * 2014-11-26 2017-02-21 Promerus, Llc Photoimageable compositions containing oxetane functionality
US10221862B2 (en) 2015-04-24 2019-03-05 United Technologies Corporation Intercooled cooling air tapped from plural locations
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
DE102016115788A1 (de) 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren
US10090194B2 (en) * 2016-03-18 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10700008B2 (en) 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
US10861710B2 (en) 2018-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US10872842B2 (en) * 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR20210046429A (ko) * 2019-10-18 2021-04-28 삼성전자주식회사 재배선 기판 및 이를 포함하는 반도체 패키지
KR20210105255A (ko) * 2020-02-18 2021-08-26 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11830823B2 (en) * 2020-09-09 2023-11-28 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
KR20220033177A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180061669A1 (en) * 2016-08-23 2018-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Also Published As

Publication number Publication date
KR20220060461A (ko) 2022-05-11
US20220139725A1 (en) 2022-05-05
TWI790664B (zh) 2023-01-21
TW202220106A (zh) 2022-05-16
CN114078714A (zh) 2022-02-22
US12119235B2 (en) 2024-10-15
DE102021111824A1 (de) 2022-05-05
US20230386861A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US11699598B2 (en) Semiconductor device
TWI751996B (zh) 半導體元件的製造方法
US11728181B2 (en) Semiconductor device and method
US10861710B2 (en) Methods of manufacturing semiconductor devices
US12094728B2 (en) Semiconductor device
US11977333B2 (en) Semiconductor devices and methods of manufacturing
US11145560B2 (en) Semiconductor device and methods of manufacturing
US20230386861A1 (en) Semiconductor devices and methods of manufacture

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant