CN107068612B - 一种过孔的制作方法及显示基板的制作方法、显示基板 - Google Patents

一种过孔的制作方法及显示基板的制作方法、显示基板 Download PDF

Info

Publication number
CN107068612B
CN107068612B CN201710335236.4A CN201710335236A CN107068612B CN 107068612 B CN107068612 B CN 107068612B CN 201710335236 A CN201710335236 A CN 201710335236A CN 107068612 B CN107068612 B CN 107068612B
Authority
CN
China
Prior art keywords
via hole
layer
insulating layer
organic insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710335236.4A
Other languages
English (en)
Other versions
CN107068612A (zh
Inventor
万云海
杨成绍
王文龙
曹可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710335236.4A priority Critical patent/CN107068612B/zh
Publication of CN107068612A publication Critical patent/CN107068612A/zh
Priority to PCT/CN2018/080001 priority patent/WO2018205753A1/zh
Priority to US16/315,406 priority patent/US10872807B2/en
Application granted granted Critical
Publication of CN107068612B publication Critical patent/CN107068612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种过孔的制作方法及显示基板的制作方法、显示基板，涉及显示制作技术领域，为解决因像素电极与漏极不能良好连接造成显示装置的画面显示质量降低的问题。所述过孔的制作方法：在源漏极层上形成钝化保护层；在钝化保护层与源漏极层的漏极对应的部位形成第一过孔；在钝化保护层上形成有机绝缘层；在有机绝缘层与第一过孔对应的部位形成第二过孔，第二过孔暴露出漏极，且第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径。采用所述过孔的制作方法形成第二过孔，第二过孔的孔壁均与有机绝缘层对应，像素电极通过第二过孔与漏极连接不会出现断线的现象，像素电极与漏极可以良好连接，从而可以改善显示装置的画面显示质量。

Description

一种过孔的制作方法及显示基板的制作方法、显示基板
技术领域
本发明涉及显示制作技术领域，尤其涉及一种过孔的制作方法及显示基板的制作方法、显示基板。
背景技术
显示装置是一种用于显示文字、数字、符号、图片，或者由文字、数字、符号和图片中至少两种组合形成的图像等画面的装置。显示装置通常包括显示基板，显示基板通常包括形成在衬底基板上、呈阵列排布的多个像素单元，每个像素单元通常包括薄膜晶体管和位于薄膜晶体管远离衬底基板一侧的像素电极，像素电极与薄膜晶体管的源漏极层中的漏极连接。
目前，显示基板中，像素电极与源漏极层之间通常设置有绝缘层，像素电极与源漏极层中的漏极连接时，像素电极通常通过设置在绝缘层内的过孔与漏极连接。然而，在现有的显示基板中，绝缘层通常包括依次层叠在源漏极层上的钝化保护层和有机绝缘层，因此，绝缘层内的过孔的孔壁包括对应于钝化保护层的部分和对应于有机绝缘层的部分，在有机绝缘层上形成像素电极，并使像素电极通过绝缘层内的过孔与漏极连接时，在过孔的孔壁对应于钝化保护层与有机绝缘层的界面处，通常会出现断线的现象，造成像素电极与漏极不能良好连接，进而造成显示装置的画面显示质量降低，例如，造成显示装置出现暗线的现象。
发明内容
本发明的目的在于提供一种过孔的制作方法，用于解决因像素电极与漏极不能良好连接造成显示装置的画面显示质量降低的技术问题。
为了实现上述目的，本发明提供如下技术方案：
一种过孔的制作方法，包括：
在源漏极层上形成钝化保护层；
在所述钝化保护层与所述源漏极层的漏极对应的部位形成第一过孔；
在所述钝化保护层上形成有机绝缘层；
在所述有机绝缘层与所述第一过孔对应的部位形成第二过孔，所述第二过孔暴露出所述漏极，且所述第二过孔与所述第一过孔对应的部分的孔径小于所述第一过孔的孔径。
优选地，所述有机绝缘层的材料与光刻胶的材料相同。
进一步地，在所述有机绝缘层与所述第一过孔对应的部位形成第二过孔的步骤包括：
利用第一掩膜版，对所述有机绝缘层进行曝光；
对曝光后的所述有机绝缘层进行显影，形成第二过孔。
进一步地，在所述钝化保护层与所述源漏极层的漏极对应的部位形成第一过孔的步骤包括：
在所述钝化保护层上涂覆光刻胶；
利用第二掩膜版，对所述光刻胶进行曝光；
对曝光后的所述光刻胶进行显影；
对所述钝化保护层进行刻蚀，形成所述第一过孔；
去除残留的所述光刻胶。
优选地，所述第一掩膜版和所述第二掩膜版共用一个掩膜版。
优选地，对所述有机绝缘层进行曝光时的曝光量为对所述光刻胶进行曝光时的曝光量的80％～90％。
本发明提供的过孔的制作方法中，先在钝化保护层与源漏极层的漏极对应的部位形成第一过孔；然后在钝化保护层上形成有机绝缘层，有机绝缘层会完全覆盖第一过孔；然后在有机绝缘层与第一过孔对应的部位形成第二过孔，第二过孔暴露出漏极，第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径，第一过孔套在第二过孔外部，第一过孔的孔壁与第二过孔的孔壁之间由有机绝缘层填充，第二过孔的孔壁均与有机绝缘层对应，第二过孔的孔壁不存在与钝化保护层对应的部分，在有机绝缘层上形成像素电极，像素电极通过第二过孔与漏极连接。与现有技术中像素电极通过绝缘层内的过孔与漏极连接时，在过孔的孔壁对应于钝化保护层与有机绝缘层的界面处出现断线的现象相比，采用本发明提供的过孔的制作方法形成的第二过孔的孔壁均与有机绝缘层对应，因而像素电极通过第二过孔与漏极连接不会出现断线的现象，像素电极与漏极可以良好连接，从而可以改善显示装置的画面显示质量。
本发明的目的还在于提供一种显示基板的制作方法，用于解决因像素电极与漏极不能良好连接造成显示装置的画面显示质量降低的技术问题。
为了实现上述目的，本发明提供如下技术方案：
一种显示基板的制作方法，所述显示基板的制作方法包括如上述技术方案所述的过孔的制作方法。
进一步地，在源漏极层上形成钝化保护层之前，所述显示基板的制作方法还包括：
在衬底基板上依次形成栅极、栅极绝缘层、有源层和源漏极层；
在有机绝缘层与第一过孔对应的部位形成第二过孔之后，所述显示基板的制作方法还包括：
在所述有机绝缘层上形成像素电极，所述像素电极通过第二过孔与源漏极层的漏极连接；
在所述像素电极上形成钝化绝缘层；
在所述钝化绝缘层上形成公共电极。
所述显示基板的制作方法与上述过孔的制作方法相对于现有技术所具有的优势相同，在此不再赘述。
本发明的目的还在于提供一种显示基板，用于解决因像素电极与漏极不能良好连接造成显示装置的画面显示质量降低的技术问题。
为了实现上述目的，本发明提供如下技术方案：
一种显示基板，包括：衬底基板，以及位于所述衬底基板上方的源漏极层、钝化保护层、有机绝缘层和像素电极，所述源漏极层包括漏极；所述钝化保护层与所述漏极对应的部位设置有第一过孔；所述有机绝缘层覆盖所述钝化保护层，并填充所述第一过孔，所述有机绝缘层与所述第一过孔对应的部位设置有第二过孔，所述第二过孔暴露出所述漏极，所述第二过孔与所述第一过孔对应的部分的孔径小于所述第一过孔的孔径；所述像素电极通过所述第二过孔与所述漏极连接。
进一步地，所述显示基板还包括：位于所述衬底基板与所述源漏极之间且依次层叠的栅极、栅极绝缘层和有源层，以及位于所述像素电极上且依次层叠的钝化绝缘层和公共电极。
所述显示基板与上述显示基板的制作方法相对于现有技术所具有的优势相同，在此不再赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的过孔的制作方法的流程图一；
图2为本发明实施例提供的过孔的制作方法的流程图二；
图3至图11为本发明实施例提供的过孔的制作工艺流程图；
图12为本发明实施例提供的显示基板的制作方法的流程图；
图13为本发明实施例提供的显示基板的结构示意图。
附图标记：
1-衬底基板， 2-栅极，
3-栅极绝缘层， 4-有源层，
5-源极， 6-漏极，
7-钝化保护层， 71-第一过孔，
8-有机绝缘层， 81-第二过孔，
9-像素电极， 10-钝化绝缘层，
11-公共电极， 12-光刻胶，
13-第二掩膜版， 14-第一掩膜版。
具体实施方式
为了进一步说明本发明实施例提供的过孔的制作方法及显示基板的制作方法、显示基板，下面结合说明书附图进行详细描述。
请参阅图1，本发明实施例提供的过孔的制作方法包括：
步骤S100、在源漏极层上形成钝化保护层。
步骤S200、在钝化保护层与源漏极层的漏极对应的部位形成第一过孔。
步骤S300、在钝化保护层上形成有机绝缘层。
步骤S400、在有机绝缘层与第一过孔对应的部位形成第二过孔，第二过孔暴露出漏极，且第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径。
请参阅图1以及图3至图11，采用本发明实施例提供的过孔的制作方法制作用于使像素电极与漏极连接的过孔时，请参阅图3，先在源漏极层上形成钝化保护层7；然后，请参阅图4至图8，在钝化保护层7与源漏极层的漏极6对应的部位形成第一过孔71，第一过孔71暴露出漏极6；然后，请参阅图9，在钝化保护层7上形成有机绝缘层8，有机绝缘层8覆盖钝化保护层7，并覆盖经第一过孔71暴露出来的漏极6；然后，请参阅图10和图11，在有机绝缘层8与第一过孔71对应的部位形成第二过孔81，第二过孔81暴露出漏极6，第二过孔81与第一过孔71对应的部分的孔径小于第一过孔71的孔径，第一过孔71套在第二过孔81外部，第一过孔71的孔壁与第二过孔81的孔壁之间由有机绝缘层8填充，第二过孔81的孔壁均与有机绝缘层8对应，第二过孔81的孔壁不存在于钝化保护层7对应的部分，与现有技术中绝缘层内的过孔的孔壁包括对应于钝化保护层的部分和对应于有机绝缘层的部分相比，请参阅图13，在有机绝缘层8上形成像素电极9，像素电极9通过第二过孔81与漏极6连接时，不会存在断线的现象，像素电极9与漏极6可以良好连接，从而可以改善显示装置的画面显示质量。
另外，在本发明实施例提供的过孔的制作方法中，在不采用特殊步骤的情况下，完成过孔的制作，过孔的制作方法简单易行，可以适用于大规模量产。
在上述实施例中，有机绝缘层的材料可以根据实际需要进行选择，例如有机绝缘层的材料可以选择具有较好的介电性能的材料，例如，有机绝缘层的材料可以与光刻胶的材料相同，尤其地，有机绝缘层的材料可以选择为负性光刻胶的材料。
有机绝缘层的材料与光刻胶的材料相同时，则有机绝缘层本身可以作为光刻胶使用，当形成第二过孔时，请参阅图2，步骤S400可以包括：
步骤S410、利用第一掩膜版，对有机绝缘层进行曝光。
步骤S420、对曝光后的有机绝缘层进行显影，形成第二过孔。
具体地，在有机绝缘层与第一过孔对应的部位形成第二过孔时，在完成有机绝缘层的形成后，首先，请参阅图10，利用个第一掩膜版14，对有机绝缘层8进行曝光；然后，请参阅图11，对曝光后的有机绝缘层8进行显影，形成第二过孔81。在本发明实施例中，在形成第二过孔时，在钝化保护层上形成有机绝缘层后，无需在有机绝缘层上涂覆光刻胶，可以直接利用掩膜版对有机绝缘层进行曝光，并对曝光后的有机绝缘层进行显影后，即可形成第二过孔，避免了涂覆光刻胶、刻蚀有机绝缘层、去除未被曝光的光刻胶等步骤，因而第二过孔的形成步骤简单，减少了形成第二过孔所需要的时间，提高了形成第二过孔时的效率，并降低了形成第二过孔的成本。
请继续参阅图2，在本发明实施例中，步骤S200、在钝化保护层与源漏极层的漏极对应的部位形成第一过孔可以包括：
步骤S210、在钝化保护层上涂覆光刻胶。
步骤S220、利用第二掩膜版，对光刻胶进行曝光。
步骤S230、对曝光后的光刻胶进行显影。
步骤S240、对钝化保护层进行刻蚀，形成第一过孔。
步骤S250、去除残留的光刻胶。
具体地，在源漏极层上形成钝化保护层后，请参阅图4，在钝化保护层7上涂覆光刻胶12，该光刻胶12的材料与有机绝缘层8的材料可以相同；然后，请参阅图5，利用第二掩膜版13，对光刻胶12进行曝光；然后，请参阅图6，对曝光后的光刻胶12进行显影，显影后，将钝化保护层7待形成第一过孔的区域暴露出来；然后，请参阅图7，对钝化保护层7进行刻蚀，即将暴露出来的钝化保护层7刻蚀掉，形成第一过孔71；然后，请参阅图8，将残留在钝化保护层7上的光刻胶12去除。
在本发明实施例中，有机绝缘层的材料与形成第一过孔时所采用的光刻胶的材料可以不同，例如，有机绝缘层的材料为负性光刻胶的材料，形成第一过孔时所采用的光刻胶的材料为正性光刻胶的材料，或者，有机绝缘层的材料为正性光刻胶的材料，形成第一过孔时所采用的光刻胶的材料为负性光刻胶的材料，此时，形成第一过孔时所采用的第二掩膜版和形成第二过孔时所采用的第一掩膜版不同。
在本发明实施例中，有机绝缘层的材料与形成第一过孔时所采用的光刻胶的材料还可以相同，例如，有机绝缘层的材料与形成第一过孔时所采用的光刻胶的材料均采用负性光刻胶的材料或正性光刻胶的材料，此时，形成第一过孔时所采用的第二掩膜版和形成第二过孔时所采用的第一掩膜版可以共用一个掩膜版，因此，可以控制掩膜版的使用数量，从而可以降低制作过孔时的成本，进而降低制作显示基板时的成本。
在本发明实施例中，对有机绝缘层进行曝光时的曝光量可以与对光刻胶进行曝光时的曝光量相同，此时，由于有机绝缘层的材料采用光刻胶的材料，在形成第二过孔时，无需对有机绝缘层进行刻蚀，因而可以保证第二过孔对应于第一过孔的部分的孔径小于第一过孔的孔径。
在实际应用中，对有机绝缘层进行曝光时的曝光量可以与对光刻胶进行曝光时的曝光量不同，优选地，对有机绝缘层进行曝光时的曝光量可以小于对光刻胶进行曝光时的曝光量，例如，对有机绝缘层进行曝光时的曝光量为对光刻胶进行曝光时的曝光量的80％～90％，从而进一步使得第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径。
请参阅图12，本发明实施例还提供一种显示基板的制作方法，所述显示基板的制作方法包括如上述实施例所述的过孔的制作方法。
所述显示基板的制作方法与上述过孔的制作方法相对于现有技术所具有的优势相同，在此不再赘述。
请继续参阅图12，在制作过孔之前，即步骤S100、在源漏极层上形成钝化保护层之前，所述显示基板的制作方法还包括：
步骤S10、在衬底基板上依次形成栅极、栅极绝缘层、有源层和源漏极层。
请继续参阅图12，在完成过孔的制作后，即步骤S400、在有机绝缘层与第一过孔对应的部位形成第二过孔之后，所述显示基板的制作方法还包括：
步骤S500、在有机绝缘层上形成像素电极，像素电极通过第二过孔与源漏极层的漏极连接。
请继续参阅图12，步骤S500、在有机绝缘层上形成像素电极之后，所述显示基板的制作方法还包括：
步骤S600、在像素电极上形成钝化绝缘层。
步骤S700、在钝化绝缘层上形成公共电极。
具体地，请参阅图13，显示基板包括衬底基板1、以及依次位于衬底基板1上的薄膜晶体管、钝化保护层7、有机绝缘层8、像素电极9、钝化绝缘层10和公共电极11，薄膜晶体管包括依次位于衬底基板1上的栅极2、栅极绝缘层3、有源层4、源漏极层，其中，有源层4的材料可以为单晶硅、多晶硅或金属氧化物，源漏极层包括源极5和漏极6。
制作上述显示基板的步骤可以为：首先，在衬底基板上形成薄膜晶体管，即执行步骤S10，具体地，先在衬底基板上形成栅极，然后在衬底基板和栅极上覆盖栅极绝缘层，然后在栅极绝缘层上形成有源层，然后在有源层上形成源漏极层，源漏极层包括源极和漏极；然后，在薄膜晶体管的源漏极层上形成钝化保护层，即执行步骤S100；然后，在钝化保护层与源漏极层的漏极对应的部位形成第一过孔，即执行步骤S200；然后，在钝化保护层上形成有机绝缘层，即执行步骤S300；然后，在有机绝缘层与第一过孔对应的部位形成第二过孔，第二过孔暴露出漏极，且第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径，即执行步骤S400；然后，在有机绝缘层上形成像素电极，像素电极通过第二过孔与源漏极层的漏极连接，即执行步骤S500；然后，在像素电极上形成钝化绝缘层，即执行步骤S600；然后，在钝化绝缘层上形成公共电极，即执行步骤S700。
请参阅图13，本发明实施例还提供一种显示基板，包括：衬底基板1，以及位于衬底基板1上方的源漏极层、钝化保护层7、有机绝缘层8和像素电极9，源漏极层包括漏极6；钝化保护层7与漏极6对应的部位设置有第一过孔；有机绝缘层8覆盖钝化保护层7，并填充第一过孔，有机绝缘层8与第一过孔对应的部位设置有第二过孔，第二过孔暴露出漏极6，第二过孔与第一过孔对应的部分的孔径小于第一过孔的孔径；像素电极9通过第二过孔与漏极6连接。
所述显示基板与上述显示基板的制作方法相对于现有技术所具有的优势相同，在此不再赘述。
请继续参阅图13，本发明实施例提供的显示基板还包括：位于衬底基板1与源漏极之间且依次层叠的栅极2、栅极绝缘层3和有源层4，以及位于像素电极9上且依次层叠的钝化绝缘层10和公共电极11，栅极2、栅极绝缘层3、有源层4和源漏极层构成薄膜晶体管，源漏极层包括薄膜晶体管的源极5和漏极6。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种过孔的制作方法，其特征在于，包括：
在源漏极层上形成钝化保护层；
在所述钝化保护层与所述源漏极层的漏极对应的部位形成第一过孔；
在所述钝化保护层上形成有机绝缘层；
在所述有机绝缘层与所述第一过孔对应的部位形成第二过孔，所述第二过孔暴露出所述漏极，且所述第二过孔与所述第一过孔对应的部分的孔径小于所述第一过孔的孔径；
在所述钝化保护层与所述源漏极层的漏极对应的部位形成第一过孔的步骤包括：
在所述钝化保护层上涂覆光刻胶；
利用第二掩膜版，对所述光刻胶进行曝光；
对曝光后的所述光刻胶进行显影；
对所述钝化保护层进行刻蚀，形成所述第一过孔；
去除残留的所述光刻胶；
在所述有机绝缘层与所述第一过孔对应的部位形成第二过孔的步骤包括：
利用第一掩膜版，对所述有机绝缘层进行曝光；
对曝光后的所述有机绝缘层进行显影，形成第二过孔；
其中，所述有机绝缘层的材料与所述光刻胶的材料相同，所述第一掩膜版和所述第二掩膜版共用一个掩膜版；
对所述有机绝缘层进行曝光时的曝光量为对所述光刻胶进行曝光时的曝光量的80％～90％。
2.一种显示基板的制作方法，其特征在于，所述显示基板的制作方法包括如权利要求1所述的过孔的制作方法。
3.根据权利要求2所述的显示基板的制作方法，其特征在于，在源漏极层上形成钝化保护层之前，所述显示基板的制作方法还包括：
在衬底基板上依次形成栅极、栅极绝缘层、有源层和源漏极层；
在有机绝缘层与第一过孔对应的部位形成第二过孔之后，所述显示基板的制作方法还包括：
在所述有机绝缘层上形成像素电极，所述像素电极通过第二过孔与源漏极层的漏极连接；
在所述像素电极上形成钝化绝缘层；
在所述钝化绝缘层上形成公共电极。
4.一种采用如权利要求2-3任一项所述制作方法制作的显示基板，包括：衬底基板，以及位于所述衬底基板上方的源漏极层、钝化保护层、有机绝缘层和像素电极，所述源漏极层包括漏极；其特征在于，所述钝化保护层与所述漏极对应的部位设置有第一过孔；所述有机绝缘层覆盖所述钝化保护层，并填充所述第一过孔，所述有机绝缘层与所述第一过孔对应的部位设置有第二过孔，所述第二过孔暴露出所述漏极，所述第二过孔与所述第一过孔对应的部分的孔径小于所述第一过孔的孔径；所述像素电极通过所述第二过孔与所述漏极连接；
所述显示基板还包括：位于所述衬底基板与所述源漏极之间且依次层叠的栅极、栅极绝缘层和有源层，以及位于所述像素电极上且依次层叠的钝化绝缘层和公共电极。
CN201710335236.4A 2017-05-12 2017-05-12 一种过孔的制作方法及显示基板的制作方法、显示基板 Active CN107068612B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710335236.4A CN107068612B (zh) 2017-05-12 2017-05-12 一种过孔的制作方法及显示基板的制作方法、显示基板
PCT/CN2018/080001 WO2018205753A1 (zh) 2017-05-12 2018-03-22 过孔的制作方法、显示基板及其制作方法
US16/315,406 US10872807B2 (en) 2017-05-12 2018-03-22 Manufacturing method of via hole, display substrate, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710335236.4A CN107068612B (zh) 2017-05-12 2017-05-12 一种过孔的制作方法及显示基板的制作方法、显示基板

Publications (2)

Publication Number Publication Date
CN107068612A CN107068612A (zh) 2017-08-18
CN107068612B true CN107068612B (zh) 2021-04-13

Family

ID=59597363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710335236.4A Active CN107068612B (zh) 2017-05-12 2017-05-12 一种过孔的制作方法及显示基板的制作方法、显示基板

Country Status (3)

Country Link
US (1) US10872807B2 (zh)
CN (1) CN107068612B (zh)
WO (1) WO2018205753A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068612B (zh) * 2017-05-12 2021-04-13 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板
CN115830996A (zh) * 2019-11-12 2023-03-21 群创光电股份有限公司 显示装置
WO2022082747A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112117235B (zh) * 2020-11-17 2021-02-12 中芯集成电路制造(绍兴)有限公司 一种优化化学镀金属的方法及具有化学镀金属的结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127357A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN104538348A (zh) * 2015-01-19 2015-04-22 京东方科技集团股份有限公司 过孔和显示基板的制作方法
CN105720004A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579198B1 (ko) * 2004-09-08 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US8148259B2 (en) * 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9117881B2 (en) * 2013-03-15 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line system and process
JP6355374B2 (ja) * 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105607365A (zh) * 2015-12-31 2016-05-25 深圳市华星光电技术有限公司 一种coa基板及其制作方法
CN105742292B (zh) * 2016-03-01 2019-02-19 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN205427390U (zh) * 2016-03-22 2016-08-03 天马微电子股份有限公司 一种阵列基板、显示面板及显示装置
CN106098614A (zh) * 2016-08-16 2016-11-09 昆山龙腾光电有限公司 在多层绝缘薄膜上开接触孔的制作方法
CN106094361B (zh) * 2016-08-22 2019-04-30 深圳市华星光电技术有限公司 液晶显示面板
CN107068612B (zh) * 2017-05-12 2021-04-13 京东方科技集团股份有限公司 一种过孔的制作方法及显示基板的制作方法、显示基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127357A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN105720004A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104538348A (zh) * 2015-01-19 2015-04-22 京东方科技集团股份有限公司 过孔和显示基板的制作方法
CN106653774A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制造方法、掩膜版、显示装置

Also Published As

Publication number Publication date
CN107068612A (zh) 2017-08-18
US10872807B2 (en) 2020-12-22
WO2018205753A1 (zh) 2018-11-15
US20190311943A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN107068612B (zh) 一种过孔的制作方法及显示基板的制作方法、显示基板
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104600079B (zh) 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
CN110854304B (zh) 显示面板的制备方法
CN107425010B (zh) 阵列基板及其制作方法、显示面板
TWI418903B (zh) 陣列基板及其製造方法
KR20080060400A (ko) 어레이 기판의 제조 방법 및 이를 이용한 유기 광 발생장치의 제조 방법
JP2007243144A (ja) 画素アレイ基板の製造方法
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
CN110620118B (zh) 触控阵列基板及其制备方法
WO2019205333A1 (zh) 阵列基板及其制作方法
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
TWI442152B (zh) 顯示裝置及其製造方法
CN102116977B (zh) 阵列基板及其制造方法
US9494837B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display device
CN110148618B (zh) 一种显示基板及其制作方法、显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
CN113964191B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN110783368B (zh) 显示面板及其制造方法、显示终端
CN108831895B (zh) 显示面板及其制造方法
KR20020091695A (ko) 박막트랜지스터 제조방법
JP2005159323A (ja) 薄膜トランジスタの製造方法
CN109148483B (zh) 阵列基板的制作方法及阵列基板
CN111710645B (zh) 一种显示装置制程方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant