TWI418903B - 陣列基板及其製造方法 - Google Patents

陣列基板及其製造方法 Download PDF

Info

Publication number
TWI418903B
TWI418903B TW098133259A TW98133259A TWI418903B TW I418903 B TWI418903 B TW I418903B TW 098133259 A TW098133259 A TW 098133259A TW 98133259 A TW98133259 A TW 98133259A TW I418903 B TWI418903 B TW I418903B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
array substrate
conductive structure
pixel electrode
Prior art date
Application number
TW098133259A
Other languages
English (en)
Other versions
TW201111883A (en
Inventor
yu cheng Chen
Chih Hung Lin
yi hui Li
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098133259A priority Critical patent/TWI418903B/zh
Priority to US12/712,209 priority patent/US8872184B2/en
Publication of TW201111883A publication Critical patent/TW201111883A/zh
Application granted granted Critical
Publication of TWI418903B publication Critical patent/TWI418903B/zh
Priority to US14/494,570 priority patent/US9224765B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

陣列基板及其製造方法
本發明是有關於一種陣列基板及其製造方法，且特別是有關於一種液晶顯示面板之陣列基板及其製造方法。
液晶顯示器具有高畫質、體積小、重量輕、低電壓驅動、低消耗功率及應用範圍廣等優點，因此其已取代陰極射線管(cathode ray tube,CRT)成為新一代顯示器的主流。傳統的液晶顯示面板是由彩色濾光基板(color filter substrate)、薄膜電晶體陣列基板(thin film transistor array substrate,TFT array substrate)以及配置於此兩基板之間的液晶層(liquid crystal layer)所構成。一般而言，薄膜電晶體陣列基板上設置有多個畫素單元，且彩色濾光基板上則設置有多個對應畫素單元的濾光單元。為了使彩色濾光基板與薄膜電晶體陣列基板之間保持一定的間隙，一般都會在兩基板之間設置間隙物。
在目前之液晶顯示器中，間隙物通常是形成在彩色濾光基板上。後續將兩基板進行組立之後便可以使得間隙物的兩端各自與兩基板表面接觸，進而維持兩基板之間的間隙。為了在彩色濾光基板上形成上述之間隙物，通常需另外使用一道光罩來形成此間隙物。
因此，如果可以將間隙物之製造程序整合於薄膜電晶體陣列基板的製造程序中，便能省去彩色濾光基板製造程 序中用來形成間隙物的光罩，進而降低製造成本。
本發明提供一種陣列基板的製造方法以及以此方法所製造出的陣列基板，其可以將間隙物之製造程序整合於薄膜電晶體陣列基板的製造程序中，以省去彩色濾光基板製造程序中用來形成間隙物的光罩。
本發明提出一種陣列基板，其包括薄膜電晶體、保護層、畫素電極、第一連接層以及第一間隙物。薄膜電晶體包括閘極、源極以及汲極。保護層覆蓋薄膜電晶體。畫素電極位於保護層上。第一連接層位於畫素電極上，其電性連接畫素電極與汲極。第一間隙物位於第一連接層上。
本發明另提出一種陣列基板的製造方法，此方法包括在基板上形成薄膜電晶體，其包括閘極、源極以及汲極。接著，依序形成保護層以及畫素電極材料層，覆蓋薄膜電晶體。之後，在畫素電極材料層以及保護層中形成第一接觸窗開口，暴露出汲極。圖案化畫素電極材料層以定義出畫素電極。之後，形成連接材料層以覆蓋畫素電極並填入第一接觸窗開口。接著在連接材料層上形成第一間隙物，其中第一間隙物對應設置於第一接觸窗開口的上方。之後，以第一間隙物為罩幕移除未被第一間隙物覆蓋的連接材料層，以形成第一連接層，使畫素電極與汲極電性連接。
本發明可將間隙物整合於薄膜電晶體陣列基板的陣列基板的製造程序中，而且此製造程序不會增加原先陣列 基板所需的光罩數目。換言之，本發明之方法可以省去傳統彩色濾光基板製造程序中用來形成間隙物的光罩，因此，本發明可以節省光罩的使用數目，以降低製造成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1N為根據本發明一實施例之陣列基板的製造流程剖面示意圖。請參照圖1A，首先提供基板100，基板100具有畫素區102以及周邊區104。為了詳細說明，以下之描述以及圖式在畫素區102中是以一個陣列基板為例來說明。事實上，在基板100的畫素區102內會形成有多個陣列基板。另外，周邊區104是位於畫素區102的外圍。
接著，在基板100之畫素區102中形成閘極G以及電容電極C，並且在基板100的周邊區104中形成第一導電結構P1。在本實施例中，上述之閘極G、電容電極C以及第一導電結構P1是以同一道光罩定義出的，因而閘極G、電容電極C以及第一導電結構P1是同時形成的且材質是相同的，因此其又可稱為第一金屬層。第一金屬層除了上述元件之外，通常還包括與閘極G連接的掃描線，而且每一掃描線延伸至周邊區104之後會與其中一個第一導電結構P1電性連接。第一導電結構P1可以是位於周邊區104內的接墊、線路或是其他元件。本發明不限閘極G、電容 電極C以及第一導電結構P1必須是同時形成的。在其他的實施例中，閘極G、電容電極C以及第一導電結構P1亦可以是各自形成的，且其材質也可以是不完全相同的。
之後，在基板100上依序形成絕緣層110、半導體層112以及導電層116。在一較佳實施例中，在形成導電層116之前更包括在半導體層112上形成歐姆接觸層114。絕緣層110之材質包括氧化矽、氮化矽或是氮氧化矽，其主要是用來作為閘極絕緣層之用。半導體層112之材質包括非晶矽或是多晶矽，歐姆接觸層114之材質包括經摻雜的非晶矽。而導電層116之材質包括具有高導電性的金屬。
請參照圖1B，在導電層116上形成光阻層120，光阻層120具有較厚部分120a以及較薄部分120b。光阻層120例如是使用灰階光罩或是半色調光罩來進行微影程序而形成。特別是，在畫素區102中，光阻層120之較薄部分120b是對應設置於閘極G的上方，而較厚部分120a是位於較薄部分120b的周圍。在周邊區104中，光阻層120僅有較厚部分120a是位於第一導電結構P1的附近，但未覆蓋第一導電結構P1。
接著，以光阻層120為罩幕圖案化導電層116、歐姆接觸層114以及半導體層112，以形成如圖1C所示之圖案化導電層116a、圖案化歐姆接觸層114a以及圖案化半導體層112a。上述之圖案化程序例如是進行乾式蝕刻或是濕式蝕刻程序。特別是，位於周邊區104中所形成的圖案化導電層116a即為第二導電結構P2。類似地，第二導電結 構P2可為位於周邊區104內的接墊、線路或是其他元件。
請參照圖1D，移除光阻層120的較薄部分120b，留下較厚部分120a。移除光阻層120的較薄部分120b的方法例如是進行灰化(ashing)程序。
接著，請參照圖1E，以光阻層120的較厚部分120a為罩幕以移除未被光阻層之較厚部分120a遮蓋的導電層116a，以定義出源極S以及汲極D。上述之移除程序例如是進行乾式蝕刻或是濕式蝕刻程序。特別是，在形成源極S以及汲極D之後，更包括進一步移除未被源極S以及汲極D覆蓋的歐姆接觸層114a，以使位於源極S與汲極D之間的半導體層112a暴露出來。此時，半導體層112a即可作為通道層之用。此時，即已在畫素區102中形成具有閘極G、源極S以及汲極D的薄膜電晶體。
之後，將光阻層120的較厚部分120a移除，也就是將光阻層120自基板100移除。然後，如圖1F所示，在基板100上依序形成保護層122以及畫素電極材料層124。保護層122之材質包括氮化矽、氮氧化矽、氧化矽或是其他合適的材料。畫素電極材料層124包括透明導電材料或是反射金屬材料。
接著，請參照圖1G，在畫素電極材料層124上形成光阻層130，其具有較厚部分130a以及較薄部分130b。類似地，光阻層130例如是使用灰階光罩或是半色調光罩來進行微影程序而形成。在畫素區102中，光阻層130之較薄部分130b是對應設置於閘極G以及源極S的上方，且 光阻層130之較厚部分130b則覆蓋其他區域。而周邊區104僅由光阻層130之較薄部分130b所覆蓋。特別是，光阻層130具有開口H1、H2、H3，開口H1暴露出汲極D上方的畫素電極材料層124，開口H2暴露出第一導電結構P1上方的畫素電極材料層124，且開口H3暴露出第二導電結構P2上方的畫素電極材料層124。
請參照圖1H，以光阻層130為罩幕移除部分畫素電極材料層124以及保護層122以及絕緣層110，以形成暴露出汲極D的接觸窗開口C1、暴露出第一導電結構P1的接觸窗開口C2以及暴露出第二導電結構P2的接觸窗開口C3。上述之移除程序例如是進行乾式蝕刻或是濕式蝕刻程序。
接著，移除光阻層130的較薄部分130b並且保留較厚部分130a，如圖1I所示。類似地，移除光阻層130的較薄部分130b例如是進行灰化(ashing)程序。之後，以光阻層130的較厚部分130a為罩幕圖案化畫素電極材料層124，以定義出畫素電極124a，如圖1J所示。上述之圖案化程序例如是進行乾式蝕刻或是濕式蝕刻程序。
緊接著，如圖1K所示，將光阻層130的較厚部分130a移除，也就是將光阻層130自基板100移除，以使畫素電極124a暴露出來。值得一提的是，此時，畫素電極124a尚未與汲極D電性連接。
請參照圖1L，在基板100上形成連接材料層131覆蓋畫素電極124a，並且在連接材料層131上形成間隙物材料 層132。特別是，連接材料層131直接與畫素電極124a接觸，並且填入接觸窗開口C1、C2、C3以分別與汲極D、第一導電結構P1以及第二導電結構P2電性連接。連接材料層131包括具有導電性質的材料，其可為金屬或是透明金屬氧化物。間隙物材料層132之材質例如為有機感光材料。
接著，對間隙物材料層132進行微影程序，以形成第一間隙物S1，如圖1M所示。特別是，第一間隙物S1是位於接觸窗開口C1上方的連接材料層131上。
請參照圖1N，以第一間隙物S1為罩幕移除未被第一間隙物S1覆蓋的連接材料層131，以形成第一連接層131a。上述之移除程序例如是進行乾式蝕刻或是濕式蝕刻程序。特別是，由於第一連接層131a填入接觸窗開口C1而與汲極D電性接觸，且第一連接層131a又與畫素電極124電性連接。因此，畫素電極124是藉由第一連接層131a而與汲極D電性連接。
以上述方法所製造出的陣列基板如圖1N所述，其包括具有閘極G、源極S以及汲極D之薄膜電晶體、保護層122、畫素電極124a、第一連接層131a以及第一間隙物S1。保護層122覆蓋薄膜電晶體。畫素電極124a位於保護層122上，其中畫素電極124a以及保護層122中具有一接觸窗開口C1以暴露出汲極D。第一連接層131a位於接觸窗開口C1中，其電性連接畫素電極124a與汲極D。第一間隙物S1位於第一接觸窗開口C1處上方並覆蓋第一連接層 131a。特別是，由於第一連接層131a是以第一間隙物S1作為蝕刻罩幕所定義出的，因此第一間隙物S1與第一連接層131a具有相同的圖案輪廓。
上述圖1N之實施例之陣列基板是將第一間隙物S1設置於薄膜電晶體的接觸窗開口處上方。在其他的實施例中，還可以另外在周邊區104中設置第二間隙物。請參照圖2，圖2之實施例與圖1N之實施例相似，不同之處在於在周邊區104中還包括設置有第二間隙物S2，且第二間隙物S2位於接觸開口C2、C3處上方。而且，在第二間隙物S2與第一及第二導電結構P1、P2之間更包括第二連接層131b。而第一與第二導電結構P1、P2透過第二連接層131b以及接觸開口C2、C3而彼此電性連接。因此，在圖2之實施例中，第一與第二導電結構P1、P2以及第二連接層131b即構成轉線結構。
而在圖2之實施例中，第二連接層131b是與第一連接層131a同時形成，且第二間隙物S2是與第一間隙物S1同時形成。更詳細而言，圖2之實施例的製造方法包括先進行如圖1A至圖1L所述之步驟。之後，當於進行圖1L的微影程序時，除了在畫素區102形成第一間隙物S1之外，更包括於周邊區104中形成第二間隙物S2。之後，當於進行圖1M之移除步驟時，除了會留下第一間隙物S1底下的連接材料層131以形成第一連接層131a之外，還會留下第二間隙物S2底下的連接材料層131以形成第二連接層131b。如此，即構成如圖2所示之結構。類似地，由 於第二連接層131b是以第二間隙物S2作為蝕刻罩幕所定義出的，因此，第二間隙物S2與第二連接層131b具有相同的圖案輪廓。
圖3是根據本發明另一實施例之陣列基板的剖面示意圖。請參照圖3，圖3之結構與圖1或圖2之結構相似，不同之處在於在形成第一間隙物S1以及第一連接層131a之後，更包括對第一連接層131a進行側向蝕刻程序，以於第一間隙物S1與第一連接層131a之間形成底切結構R1。更詳細而言，底切結構R1是位於第一間隙物S1之底部周圍。類似地，如果在周邊區104中形成有第二間隙物S2以及第二連接層131b，亦可更包括對第二連接層131b進行側向蝕刻程序，以於第二間隙物S2與第二連接層131b之間形成底切結構R2。更詳細而言，底切結構R2是位於第二間隙物S2之底部周圍。當然，對第一連接層131a所進行的側向蝕刻程序以及對第二連接層131b所進行的側向蝕刻程序可以同時進行。形成底切結構R1、R2可以使得第一與第二連接層131a,131b與其他線路之間產生誤導電的機會大大減低。更詳細來說，在一些實施例中，圖2以及圖3所述之周邊區104的轉線結構可設置於框膠區(sealant region)內，而框膠區通常會設置有金球來使上下基板電性連通。因此若於轉線結構上方的第二間隙物S2底部形成底切結構R2，便可以大大降低第二連接層131b與金球產生誤導電的機率。
綜上所述，本發明將間隙物整合於薄膜電晶體陣列基 板的製造程序中，而且此製造程序不會增加原先陣列基板所需的光罩數目。換言之，本發明之方法可以省去傳統彩色濾光基板製造程序中用來形成間隙物的光罩，因此，本發明可以節省光罩的使用數目，以降低製造成本。更詳細來說，本發明因將畫素電極與接觸窗開口整合於同一道光罩，並且省去傳統彩色濾光基板製造程序中用來形成間隙物的光罩，因此可以達到降低整體光罩數目之目的。
另外，在本發明中，用來電性連接畫素電極與汲極的連接層是以間隙物作為蝕刻罩幕而定義出的。換言之，間隙物是位於薄膜電晶體之接觸窗開口處上方，也就是位於陣列基板的非透光區中。由於間隙物所設置的位置不會影響陣列基板的開口率，因此不需要另外對間隙物結構進行設計來降低開口率的損失。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧畫素區
104‧‧‧周邊區
110‧‧‧絕緣層
112、112a‧‧‧半導體層
114、114a‧‧‧歐姆接觸層
116、116a導電層
120、120a、120b、130、130a、130b‧‧‧光阻層
122‧‧‧保護層
124‧‧‧畫素電極材料層
124a‧‧‧畫素電極
131‧‧‧連接材料層
131a、131b‧‧‧連接層
G‧‧‧閘極
C‧‧‧電容電極
S‧‧‧源極
D‧‧‧汲極
P1、P2‧‧‧第一與第二導電結構
H1、H2、H3‧‧‧開口
C1、C2、C3‧‧‧接觸窗開口
S1、S2‧‧‧間隙物
R1、R2‧‧‧底切
圖1A至圖1N是根據本發明一實施例之陣列基板的製造流程剖面示意圖。
圖2是根據本發明另一實施例之陣列基板的剖面示意圖。
圖3是根據本發明另一實施例之陣列基板的剖面示意圖。
100‧‧‧基板
102‧‧‧畫素區
104‧‧‧周邊區
110‧‧‧絕緣層
112a‧‧‧半導體層
114a‧‧‧歐姆接觸層
122‧‧‧保護層
124a‧‧‧畫素電極
131a、131b‧‧‧連接層
G‧‧‧閘極
C‧‧‧電容電極
S‧‧‧源極
D‧‧‧汲極
P1、P2‧‧‧第一與第二導電結構
S1、S2‧‧‧間隙物

Claims (18)

  1. 一種陣列基板，具有一周邊區，該陣列基板包括：一薄膜電晶體，其包括一閘極、一源極以及一汲極；一保護層，覆蓋該薄膜電晶體；一畫素電極，位於該保護層上；一第一連接層，位於該畫素電極上，其電性連接該畫素電極與該汲極；一第一間隙物，位於該第一連接層上；一第一導電結構；一絕緣層；覆蓋該第一導電結構；一第二導電結構，位於該絕緣層上；一第二連接層，位於該保護層上，其電性連接該第一導電結構以及該第二導電結構；以及一第二間隙物，覆蓋該第二連接層，其中該第一導電結構、該第二導電結構、該第二連接層以及該第二間隙物位在該周邊區。
  2. 如申請專利範圍第1項所述之陣列基板，其中該第一間隙物與該第一連接層具有相同的圖案輪廓。
  3. 如申請專利範圍第1項所述之陣列基板，更包括一底切結構，位於該第一間隙物與該第一連接層之間。
  4. 如申請專利範圍第1項所述之陣列基板，其中該第二間隙物與該第二連接層具有相同的圖案輪廓。
  5. 如申請專利範圍第1項所述之陣列基板，更包括一底切結構，位於該第二間隙物與該第二連接層之間。
  6. 如申請專利範圍第1項所述之陣列基板，其中該第二連接層與該第一連接層之材質為金屬或是透明導電材料。
  7. 如申請專利範圍第1項所述之陣列基板，其中該第一間隙物以及該第二間隙物包括有機感光材料。
  8. 一種陣列基板的製造方法，包括：在一基板上形成一薄膜電晶體，其包括一閘極、一源極以及一汲極，其中該基板具有一周邊區；依序形成一保護層以及一畫素電極材料層，覆蓋該薄膜電晶體；在該畫素電極材料層以及該保護層中形成一第一接觸窗開口，暴露出該汲極；圖案化該畫素電極材料層以定義出一畫素電極；形成一連接材料層，覆蓋該畫素電極並填入該第一接觸窗開口；在該連接材料層上形成一第一間隙物，其中該第一間隙物對應設置於該第一接觸窗開口的上方；以該第一間隙物為罩幕移除未被該第一間隙物覆蓋的該連接材料層，以形成一第一連接層，使該畫素電極與該汲極電性連接；在該基板上形成一第一導電結構、位於該第一導電結構上的一絕緣層以及位於該絕緣層上的一第二導電結構，且該保護層位於該第二導電結構上，其中該第一導電結構以及該第二導電結構位在該周邊區； 在該保護層與該絕緣層中形成暴露出該第一導電結構的一第二接觸窗開口，且在該保護層中形成暴露出該第二導電結構的一第三接觸窗開口；該連接材料層更填入該第二與第三接觸窗開口內；在該連接材料層上形成一第二間隙物，其中該第二間隙物對應設置於該第二與第三接觸窗開口的上方，且該第二間隙物位在該周邊區；以及以該第二間隙物為罩幕移除未被該第二間隙物覆蓋的該連接材料層，以形成一第二連接層，使該第一導電結構與第二導電結構電性連接，其中該第二連接層位在該周邊區。
  9. 如申請專利範圍第8項所述之陣列基板的製造方法，其中形成該薄膜電晶體的方法包括：形成該閘極；依序形成一絕緣層、一半導體層以及一導電層，覆蓋該閘極；在該導電層上形成一光阻層，該光阻層具有一較薄部分以及一較厚部分，該較薄部分對應設置於該閘極上方的該導電層上；以該光阻層為罩幕圖案化該導電層以及該半導體層；移除該光阻層的較薄部分，留下該較厚部分；以該光阻層的較厚部分為罩幕移除未被該較厚部分遮蓋的該導電層，以定義出一源極以及一汲極；以及移除該光阻層的較厚部分。
  10. 如申請專利範圍第8項所述之陣列基板的製造方法，其中形成該第一接觸窗開口以及定義出該畫素電極的方法包括：在該畫素電極材料層上形成一光阻層，其暴露出該汲極上方的該畫素電極材料層，且具有一較薄部分以及一較厚部分，該較薄部分對應設置於該閘極以及該源極的上方；以該光阻層為罩幕移除部分該畫素電極材料層以及該保護層，以形成暴露出該汲極的該第一接觸窗開口；移除該光阻層的較薄部分；以該光阻層的較厚部分為罩幕圖案化該畫素電極材料層，以定義出該畫素電極；以及移除該光阻層的較厚部分。
  11. 如申請專利範圍第8項所述之陣列基板的製造方法，其中於移除未被該第一間隙物覆蓋的該連接材料層以形成該第一連接層之後，更包括對該第一連接層進行一側蝕刻程序。
  12. 如申請專利範圍第8項所述之陣列基板的製造方法，其中於移除未被該第二間隙物覆蓋的該連接材料層以形成該第二連接層之後，更包括對該第二連接層進行一側蝕刻程序。
  13. 如申請專利範圍第8項所述之陣列基板的製造方法，其中該第一、第二、第三接觸窗開口是同時形成。
  14. 如申請專利範圍第8項所述之陣列基板的製造方法，其中該第一間隙物與該第二間隙物是同時形成。
  15. 如申請專利範圍第8項所述之陣列基板的製造方法，其中移除未被該第一間隙物覆蓋的該連接材料層之步驟以及移除未被該第二間隙物覆蓋的該連接材料層之步驟是同時進行。
  16. 如申請專利範圍第8項所述之陣列基板的製造方法，其中該第一導電結構與該薄膜電晶體之閘極是同時形成。
  17. 如申請專利範圍第8項所述之陣列基板的製造方法，其中該第二導電結構與該薄膜電晶體之源極與汲極是同時形成。
  18. 一種陣列基板，包括：一薄膜電晶體，其包括一閘極、一源極以及一汲極；一保護層，覆蓋該薄膜電晶體；一畫素電極，位於該保護層上；一第一連接層，位於該畫素電極上，其電性連接該畫素電極與該汲極；以及一第一間隙物，位於該第一連接層上，其中該第一間隙物覆蓋在該第一連接層而不暴露出該第一連接層。
TW098133259A 2009-09-30 2009-09-30 陣列基板及其製造方法 TWI418903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098133259A TWI418903B (zh) 2009-09-30 2009-09-30 陣列基板及其製造方法
US12/712,209 US8872184B2 (en) 2009-09-30 2010-02-25 Array structure and fabricating method thereof
US14/494,570 US9224765B2 (en) 2009-09-30 2014-09-23 Fabricating method of array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098133259A TWI418903B (zh) 2009-09-30 2009-09-30 陣列基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201111883A TW201111883A (en) 2011-04-01
TWI418903B true TWI418903B (zh) 2013-12-11

Family

ID=43779297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133259A TWI418903B (zh) 2009-09-30 2009-09-30 陣列基板及其製造方法

Country Status (2)

Country Link
US (2) US8872184B2 (zh)
TW (1) TWI418903B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825845B2 (en) 2017-08-07 2020-11-03 Au Optronics Corporation Display panel having a plurality of spacers

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120427A (ko) * 2013-04-02 2014-10-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI514039B (zh) * 2014-01-13 2015-12-21 Au Optronics Corp 畫素結構
KR102205401B1 (ko) * 2014-01-14 2021-01-21 삼성디스플레이 주식회사 유기발광표시장치
CN104091806B (zh) * 2014-06-19 2017-06-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
US10134771B2 (en) 2014-06-19 2018-11-20 Boe Technology Group Co., Ltd. Array substrate, method of producing array substrate, and display panel
US20160252119A1 (en) * 2015-02-27 2016-09-01 Foremost Industries Lp Serrated shaft-engaging surface for shrink disc
CN105353571A (zh) * 2015-11-27 2016-02-24 深圳市华星光电技术有限公司 Coa基板、液晶显示面板及液晶显示装置
TWI575436B (zh) 2016-03-22 2017-03-21 友達光電股份有限公司 觸控顯示裝置以及其製造方法
CN106681069A (zh) * 2017-01-03 2017-05-17 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN107015399B (zh) * 2017-05-11 2020-04-24 京东方科技集团股份有限公司 彩膜基板及其制作方法、显示装置及其制作方法
TWI680603B (zh) 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601890A (en) * 2004-04-07 2006-01-01 Semiconductor Energy Lab Co Ltd Light emitting device, electronic device, and television device
TW200615612A (en) * 2004-11-11 2006-05-16 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
TWI259025B (en) * 2005-03-03 2006-07-21 Tpo Displays Corp Array substrate, methods for forming the same, and electroluminescent display panel, display device and electronic device using the same
US20060187369A1 (en) * 2004-05-13 2006-08-24 Quanta Display Inc. Liquid crystal display without storage capacitance electrode lines

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100776768B1 (ko) 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
TWI302996B (en) * 2002-07-25 2008-11-11 Toppoly Optoelectronics Corp Method for forming a self-aligned pixel electrode of lcd
JP4283020B2 (ja) 2003-03-28 2009-06-24 シャープ株式会社 液晶パネルおよびその製造方法
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
JP4289332B2 (ja) * 2004-09-30 2009-07-01 セイコーエプソン株式会社 Ｅｌ表示装置、ｅｌ表示装置の製造方法、及び電子機器
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101127817B1 (ko) 2004-12-24 2012-03-20 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법
WO2006098207A1 (en) * 2005-03-14 2006-09-21 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same
KR101157262B1 (ko) * 2005-12-14 2012-06-15 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US20090289257A1 (en) * 2008-05-20 2009-11-26 Nec Lcd Technologies, Ltd. Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate
KR20090126765A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP5408914B2 (ja) * 2008-07-03 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
TW201009434A (en) * 2008-08-29 2010-03-01 Au Optronics Corp Method for fabricating pixel structure, display panel and electro-optical apparatus
KR101281748B1 (ko) * 2008-10-23 2013-07-04 엘지디스플레이 주식회사 상부 발광방식 유기전계발광소자
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
JP5461372B2 (ja) * 2010-11-26 2014-04-02 株式会社ジャパンディスプレイ 配向膜形成用溶媒、それを用いた配向膜材料および液晶表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601890A (en) * 2004-04-07 2006-01-01 Semiconductor Energy Lab Co Ltd Light emitting device, electronic device, and television device
US20060187369A1 (en) * 2004-05-13 2006-08-24 Quanta Display Inc. Liquid crystal display without storage capacitance electrode lines
TW200615612A (en) * 2004-11-11 2006-05-16 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
TWI259025B (en) * 2005-03-03 2006-07-21 Tpo Displays Corp Array substrate, methods for forming the same, and electroluminescent display panel, display device and electronic device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825845B2 (en) 2017-08-07 2020-11-03 Au Optronics Corporation Display panel having a plurality of spacers

Also Published As

Publication number Publication date
US9224765B2 (en) 2015-12-29
US20150011054A1 (en) 2015-01-08
US8872184B2 (en) 2014-10-28
US20110073862A1 (en) 2011-03-31
TW201111883A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
TWI418903B (zh) 陣列基板及其製造方法
TWI453516B (zh) 畫素結構及其製作方法
US8853066B2 (en) Method for manufacturing pixel structure
US6911669B2 (en) Thin film transistor array panel
US7537973B2 (en) Method for fabricating structure of thin film transistor array
US6436740B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US6274400B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
TWI442152B (zh) 顯示裝置及其製造方法
TWI575577B (zh) 畫素結構及畫素結構的製造方法
US6406928B1 (en) Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
TWI545734B (zh) 畫素結構與其製造方法
CN107425011B (zh) 阵列基板及其制作方法、显示装置
US20160109739A1 (en) Manufacturing method of tft array substrate, tft array substrate and display device
CN111446264A (zh) 阵列基板及其制造方法
WO2021097995A1 (zh) 一种阵列基板及其制备方法
WO2016165275A1 (zh) 阵列基板及其制作方法和测试方法、显示装置
US20090045402A1 (en) TFT array substrate and manufacturing method the same
KR101268388B1 (ko) 액정표시소자 제조방법
KR20070038824A (ko) 액정표시장치와 그 제조방법
US6387740B1 (en) Tri-layer process for forming TFT matrix of LCD with reduced masking steps
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN118363220B (zh) 阵列基板及其制备方法、显示面板
CN101566768B (zh) 薄膜晶体管液晶显示器像素结构及其制造方法