CN104091806B - 一种阵列基板及其制作方法和显示面板 - Google Patents
一种阵列基板及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN104091806B CN104091806B CN201410276679.7A CN201410276679A CN104091806B CN 104091806 B CN104091806 B CN 104091806B CN 201410276679 A CN201410276679 A CN 201410276679A CN 104091806 B CN104091806 B CN 104091806B
- Authority
- CN
- China
- Prior art keywords
- array base
- base palte
- data wire
- grid line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000012212 insulator Substances 0.000 claims abstract description 69
- 238000009413 insulation Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 34
- 239000010410 layer Substances 0.000 description 144
- 239000010408 film Substances 0.000 description 13
- 239000002994 raw material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002699 waste material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000012797 qualification Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000809 Alumel Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- -1 tungsten alloy Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
本发明的实施例提供一种阵列基板及其制作方法和显示面板，涉及显示技术领域，解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和/或数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀，降低了生产成本。包括：基板、栅线、栅绝缘层和数据线，其中：所述阵列基板的所述栅线和/或所述数据线上与隔垫物对应的位置处设置有过孔。本发明应用于显示器制造。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法和显示面板。
背景技术
现有的技术方案中对于薄膜晶体管液晶显示屏(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)面板的制备过程中，由于栅线和数据线一般都是采用溅射sputter设备来形成的。但是由于sputter设备自身的结构上的缺陷，使得最后通过该sputter设备形成的栅线和数据线的膜厚存在不均一的问题。
TFT-LCD面板形成过程中需要在阵列基板和彩膜基板之间形成隔垫物，现有的技术方案中的隔垫物一般都是做在阵列基板上的栅线和/或数据线对应位置处的。由于栅线和数据线的膜厚不均一，隔垫物是起支撑整个基板的作用的，最终可能导致阵列基板和彩膜基板对盒后两个基板之间的间隙大小不均一，从而形成的显示器会出现色彩不均匀的问题，这样该显示器则不可用，造成生产原料的浪费，使得生产成本增加。
发明内容
本发明的实施例提供一种阵列基板及其制作方法和显示面板，解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和/或数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，降低了生产成本。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括：基板、栅线、栅绝缘层和数据线，其中：
所述阵列基板的所述栅线和所述数据线上与隔垫物对应的位置处设置有过孔。
可选的，所述阵列基板的所述栅线和所述栅绝缘层上与所述隔垫物对应位置处均设置有过孔。
可选的，所述阵列基板的所述钝化层上与所述隔垫物对应位置处设置有过孔。
可选的，所述隔垫物位置对应的阵列基板上包含：有源层、钝化层和ITO像素电极层。
可选的，所述隔垫物位置对应的阵列基板上包含：第一层ITO像素电极层、有源层、钝化层和第二层ITO像素电极层。
第二方面，提供一种阵列基板的制作方法。包括：
在基板上形成一层栅金属层；所述栅金属层上与隔垫物对应的位置处形成有过孔；
在所述栅金属层上形成一层栅绝缘层；
在所述栅绝缘层上形成源极、漏极和数据线；所述数据线上与所述隔垫物对应的位置处形成有过孔。
可选的，所述在基板上形成一层栅金属层，包括：
通过构图工艺在所述基板上形成包括栅线和栅极的栅金属层以及所述栅线上与所述隔垫物对应位置处的过孔。
可选的，所述在基板上形成一层栅金属层，包括：
通过构图工艺在所述基板上形成包括栅线和栅极的栅金属层；
所述在所述栅金属层上形成一层栅绝缘层之后，还包括：
在与所述隔垫物对应位置处形成贯穿所述栅线和栅绝缘层的过孔。
可选的，在所述栅绝缘层上形成源极、漏极和数据线，包括：
通过构图工艺在所述栅绝缘层上形成源极、漏极、数据线和所述数据线上与所述隔垫物对应位置处的过孔。
可选的，所述方法还包括：
在所述栅绝缘层上与所述隔垫物对应的位置处形成过孔。
可选的，所述方法还包括：
在所述钝化层上与所述隔垫物对应的位置处形成过孔。
第三方面，提供一种显示面板，包括阵列基板，其中：
所述阵列基板为第一方面所述的任一阵列基板。
本发明的实施例提供的阵列基板及其制作方法和显示面板，通过在阵列基板上的栅线和/或数据线上与隔垫物对应的位置处设置过孔，这样隔垫物位置对应的阵列基板上的栅线和/或数据线被处理掉了，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和/或数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种阵列基板的结构示意图；
图2为本发明的实施例提供的另一种阵列基板的结构示意图；
图3为本发明的实施例提供的又一种阵列基板的结构示意图；
图4为本发明的实施例提供的一种阵列基板的制作方法的流程示意图；
图5为本发明的实施例提供的另一种阵列基板的制作方法的流程示意图；
图6为本发明的实施例提供的又一种阵列基板的制作方法的流程示意图；
图7为本发明的另一实施例提供的一种阵列基板的制作方法的流程示意图；
图8为本发明的另一实施例提供的另一种阵列基板的制作方法的流程示意图；
图9为本发明的另一实施例提供的又一种阵列基板的制作方法的流程示意图。
附图标记：1-基板；2-栅线；3-栅绝缘层；4-钝化层；5-有源层；6-第二层ITO像素电极层、7-第一层ITO像素电极层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提供一种阵列基板，参照图1所示，该阵列基板包括：基板1、栅线2、栅绝缘层3和数据线，(图中未示出)，其中：
当隔垫物设置在与栅线对应位置处，同时还设置在与数据线对应的位置处时，阵列基板的栅线上与隔垫物对应的位置处设置有过孔，且数据线上与隔垫物对应的位置处设置有过孔。
或者，参照图1所示，当隔垫物设置在与栅线1对应位置处时，阵列基板的栅线2上与隔垫物对应的位置处设置有过孔。
该栅线上对应位置处的过孔可以是在栅线形成过程中，通过采用一定形状的掩膜板，通过构图工艺与栅线一起形成的。
或者，当隔垫物设置在与数据线对应位置处时，阵列基板的数据线上与隔垫物对应的位置处设置有过孔。
该数据线上对应位置的过孔可以是在数据线形成过程中，通过采用可以在数据线上形成过孔的掩膜板，通过构图工艺与数据线一起形成的。其中，对于掩膜板的形状不作唯一的限定，只要是可以形成数据线并且数据线上与隔垫物对应位置处可以形成过孔的掩膜板均可以适用。
进一步，阵列基板的栅线2和栅绝缘层3上与隔垫物对应位置处分别均设置有过孔，图中未示出。该过孔贯穿栅线2和栅绝缘层3。
具体的，贯穿栅线和栅绝缘层的过孔可以是分别在制作栅线和栅绝缘层的过程中利用掩膜板通过构图工艺形成的。或者，贯穿栅线和栅绝缘层的过孔也可以是在形成栅绝缘层的过程中，通过刻蚀、构图等工艺形成的。
进一步可选的，如图1中所示，阵列基板还包括钝化层4和有源层5，其中：
阵列基板的钝化层4上与隔垫物对应位置处设置有过孔，图中未示出。
若栅绝缘层和钝化层在制作过程中是采用溅射设备通过溅射工艺形成的，则由于溅射设备本身存在的缺陷，若隔垫物所在位置处的阵列基板上具有栅绝缘层和钝化层，则同样会存在由于栅绝缘层和钝化层的厚度不均一而导致显示面板对盒后间隙大小不一，显示器色彩不均匀的问题。此时，在栅绝缘层和钝化层上与隔垫物对应的位置处设置过孔，这样，阵列基板上隔垫物对应的位置处没有栅绝缘层和钝化层，不存在膜厚不均一的问题，当然可以有效的避免显示器色彩不均匀的问题出现。
其中，参照图2所示，阵列基板上还可以包括：源极、漏极和氧化铟锡(Indium TinOxide，简称ITO)像素电极层6，源极和漏极图2中未示出，本发明中只是对与本发明相关的层结构进行介绍。
其中，如图3中所示为阵列基板上包括两层ITO即第一层ITO像素电极层7和第二层ITO像素电极层6时，栅线上与隔垫物对应位置处设置有过孔的结构示意图。
需要说明的是图1中只是举例说明一种栅线上设置有过孔时，过孔在栅线上的位置，并没有限定过孔只能是设置在该位置，在实际的应用中，过孔在栅线上的位置是根据隔垫物实际所在的位置来确定的。
可选的，一种可行的实现方案为，隔垫物位置对应的阵列基板上包含：有源层、钝化层和ITO像素电极层。
可选的，另一种可行的实现方案为，隔垫物位置对应的阵列基板上包含：第一层ITO像素电极层、有源层、钝化层和第二层ITO像素电极层。
需要说明的是，此处只是举例说明隔垫物位置对应的阵列基板上包含的结构，并不限定只能是包含这些结构，实际中隔垫物位置对应的阵列基板的结构由隔垫物设置中具体所在的位置决定。
本实施例中，栅线、数据线、栅绝缘层、钝化层上与隔垫物对应位置处的过孔的大小此处不做唯一的限定，过孔实际制作过程中的大小，可以根据隔垫物端口处的大小来设置；过孔的形状此处也不做唯一的限定，过孔的形状只要是在方便制作的基础上，满足本实施例中隔垫物的端口可以通过的形状均可以。
本发明的实施例提供的阵列基板，通过在阵列基板上的栅线和/或数据线上与隔垫物对应的位置处设置过孔，这样隔垫物位置对应的阵列基板上的栅线和/或数据线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线和/或数据线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和/或数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
本发明的实施例提供一种阵列基板的制作方法，参照图4所示，该方法包括以下步骤：
101、通过构图工艺在基板上形成一层包括栅线和栅极的栅金属层以及栅金属层上与隔垫物对应位置处的过孔。
具体的，可以采用磁控溅射的方法在基板例如玻璃基板或石英基板上沉积一层厚度在至的金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成栅金属层。
102、在栅金属层上形成一层栅绝缘层。
具体的，可以利用化学汽相沉积法或者磁控溅射的方法在玻璃基板上沉积厚度为至的栅电极绝缘层薄膜，该栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
103、在栅绝缘层上形成源极、漏极和数据线。
采用和制作栅金属层类似的方法，在基板上沉积一层类似于栅金属的厚度在到金属薄膜。通过构图工艺处理在一定区域形成源极、漏极和数据线。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板上的栅线上与隔垫物对应的位置处形成过孔，这样隔垫物位置对应的阵列基板上的栅线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
本发明的实施例提供一种阵列基板的制作方法，参照图5所示，该方法包括以下步骤：
201、在基板上形成一层栅金属层。
202、在栅金属层上形成一层栅绝缘层。
203、通过构图工艺在栅绝缘层上形成源极、漏极、数据线和数据线上与隔垫物对应位置处的过孔。
本实施例中的流程与上述实施例中的步骤相同的描述与上述实施例中的说明类似，此处不再赘述。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板上的数据线上与隔垫物对应的位置处形成过孔，这样隔垫物位置对应的阵列基板上的数据线被处理掉了，不存在隔垫物位置对应的阵列基板上的数据线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
本发明的实施例提供一种阵列基板的制作方法，参照图6所示，该方法包括以下步骤：
301、通过构图工艺在基板上形成一层包括栅线和栅极的栅金属层以及栅金属层上与隔垫物对应位置处的过孔。
302、在栅金属层上形成一层栅绝缘层。
303、通过构图工艺在栅绝缘层上形成源极、漏极、数据线和数据线上与隔垫物对应位置处的过孔。
本实施例中的流程与上述实施例中的步骤相同的描述与上述实施例中的说明类似，此处不再赘述。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板上的栅线和数据线上与隔垫物对应的位置处形成过孔，这样隔垫物位置对应的阵列基板上的栅线和数据线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线和数据线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
本发明的实施例提供一种阵列基板的制作方法，参照图7所示，该方法包括以下步骤：
401、在基板上形成一层栅金属层。
具体的，通过构图工艺在基板上形成一层包括栅线和栅极的栅金属层。
402、在栅金属层上与隔垫物对应位置处形成过孔。
403、在栅金属层上形成一层栅绝缘层。
404、在栅绝缘层上与隔垫物对应的位置处形成过孔。
其中，栅绝缘层上的过孔与栅金属层上的过孔连通。
步骤403形成栅绝缘层和步骤404形成栅绝缘层上的过孔在执行上没有先后顺序之分。
步骤402中的过孔可以是与通过与形成步骤401中的栅金属层相同的工艺同时形成的，也可以是与步骤404中形成栅绝缘层上的过孔同时形成的，具体的操作顺序由实际中栅金属层上和栅绝缘层上的过孔形成过程来确定。
405、通过构图工艺在栅绝缘层上形成源极、漏极、数据线和数据线上与隔垫物对应位置处的过孔。
参照图8所示，一种可行的方案为：步骤405之后还包括以下步骤：
406、制作覆盖源极、漏极和数据线的保护层。
具体的，采用和栅绝缘层以及有源层相类似的方法，在整个基板上涂覆一层厚度在到的钝化层，其材料通常是氮化硅或透明的有机树脂材料。
407、在钝化层上与隔垫物对应的位置处形成过孔。
具体的，该过孔可以是采用例如刻蚀等工艺形成的。现有技术方案中任何可以形成该过孔的制作工艺都可以适用，此处不作唯一的限定。
本实施例中的流程与上述实施例中的步骤相同的描述与上述实施例中的说明类似，此处不再赘述。
若栅绝缘层在制作过程中是采用溅射设备通过溅射工艺形成的，则由于溅射设备本省存在的缺陷，若隔垫物所在位置处的阵列基板上具有栅绝缘层，则同样会存在由于栅绝缘层厚度不均一导致显示面板对盒后间隙大小不一，显示器色彩不均匀的问题。而，本实施例中在栅绝缘层上与隔垫物对应的位置处设置过孔，可以更有效的避免显示器色彩不均匀的问题出现，极大的减少了生产成本，提高了生产效率。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板上的栅线上与隔垫物对应的位置处形成过孔，这样隔垫物位置对应的阵列基板上的栅线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。进而，在栅绝缘层上与隔垫物对应的位置处形成过孔，避免了栅绝缘层是采用溅射设备形成时造成的显示面板盒厚不均一的问题。
本发明的实施例提供一种阵列基板的制作方法，以在隔垫物对应位置处的栅线和数据线上均设置有过孔为例进行说明，参照图9所示，该方法包括以下步骤：
501、通过构图工艺在基板上形成包括栅极、栅线和栅线引线的栅金属层以及栅线上与隔垫物对应位置处的过孔。
该过孔可以是使用掩膜板通过刻蚀工艺形成的。
具体的，采用磁控溅射或者热蒸发的方法在基板例如玻璃基板或石英基板上沉积一层厚度在至的金属薄膜，该金属薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，用掩模板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成多条横向的栅线和与栅线相连的栅极和位于栅线之间的栅线引线。
502、在栅极、栅线和栅线引线上形成一层栅绝缘层。
具体的，可以利用化学汽相沉积法或者磁控溅射的方法在玻璃基板上沉积厚度为至的栅电极绝缘层薄膜，该栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
503、在栅绝缘层上形成有源层、源极、漏极和数据线。
具体的，可以利用化学汽相沉积法在栅绝缘层上沉积金属氧化物半导体薄膜，然后对金属氧化物半导体薄膜进行一次构图工艺形成有源层，即在光刻胶涂覆后，用普通的掩模板对基板进行曝光、显影、刻蚀形成有源层即可。
进而，采用和制作栅线类似的方法，在基板上沉积一层类似于栅金属的厚度在到金属薄膜。通过构图工艺处理在一定区域形成源极、漏极和数据线。
504、在数据线上与隔垫物对应位置处形成过孔。
该过孔可以是使用掩膜板通过刻蚀工艺形成的。
需要说明的是步骤505形成数据线上的过孔是与步骤504形成数据线在实际的执行过程中同时完成的。
505、制作覆盖有源层、源极、漏极和数据线的保护层。
具体的，采用和栅绝缘层以及有源层相类似的方法，在整个基板上涂覆一层厚度在到的钝化层，其材料通常是氮化硅或透明的有机树脂材料。
本发明的实施例提供的阵列基板的制作方法，通过在阵列基板上的栅线和数据线上与隔垫物对应的位置处形成过孔，这样隔垫物位置对应的阵列基板上的栅线和数据线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线和数据线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
本发明的实施例还提供了一种显示面板，包括上述实施例中的任一阵列基板，该显示面板可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件的显示面板。
本发明的实施例提供的显示面板，通过在阵列基板上的栅线和/或数据线上与隔垫物对应的位置处设置过孔，这样隔垫物位置对应的阵列基板上的栅线和/或数据线被处理掉了，不存在隔垫物位置对应的阵列基板上的栅线和/或数据线厚度不均一的问题，从而解决了现有显示面板中由于隔垫物对应阵列基板上的栅线和/或数据线的厚度不均一造成显示面板对盒后间隙大小不一的问题，避免显示器出现色彩不均匀。同时，得到的显示器合格率大大提高，减少了对生产原料的浪费，从而极大的降低了生产成本，提高了生产效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板，包括：基板、栅线、栅绝缘层和数据线，所述栅线、数据线通过溅射工艺形成，其特征在于，还包括：
所述阵列基板的所述栅线和所述数据线上与隔垫物对应的位置处设置有过孔；所述栅线上对应位置处的过孔是在所述栅线形成过程中通过构图工艺与所述栅线一起形成的；所述数据线上对应位置处的过孔是在所述数据线形成过程中通过构图工艺与所述数据线一起形成的；通过在所述阵列基板上的所述栅线和所述数据线上与所述隔垫物对应的位置处设置所述过孔，所述隔垫物位置对应的阵列基板上的所述栅线和所述数据线被处理掉；
所述阵列基板还包括钝化层，所述钝化层通过溅射工艺形成，所述阵列基板的所述钝化层上与所述隔垫物对应位置处设置有过孔。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：
所述阵列基板的所述栅线和所述栅绝缘层上与所述隔垫物对应位置处均设置有过孔。
3.根据权利要求1所述的阵列基板，其特征在于，所述隔垫物位置对应的阵列基板上包含：有源层、钝化层和ITO像素电极层。
4.根据权利要求1所述的阵列基板，其特征在于，所述隔垫物位置对应的阵列基板上包含：第一层ITO像素电极层、有源层、钝化层和第二层ITO像素电极层。
5.一种显示面板，其特征在于，包括权利要求1～4任一项所述的阵列基板。
6.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成一层栅金属层，包括：通过构图工艺在所述基板上形成包括栅线和栅极的栅金属层；
在所述栅金属层上形成一层栅绝缘层；
在所述栅绝缘层上形成源极、漏极和数据线，所述数据线通过溅射工艺形成；
其中，所述栅金属层上与隔垫物对应的位置处形成有过孔和所述数据线上与所述隔垫物对应的位置处形成有过孔；所述栅线上对应位置处的过孔是在所述栅线形成过程中通过构图工艺与所述栅线一起形成的；所述数据线上对应位置处的过孔是在所述数据线形成过程中通过构图工艺与所述数据线一起形成的；通过在所述阵列基板上的所述栅线和所述数据线上与所述隔垫物对应的位置处设置所述过孔，所述隔垫物位置对应的阵列基板上的所述栅线和所述数据线被处理掉；
所述方法还包括：在钝化层上与所述隔垫物对应的位置处形成过孔，所述钝化层通过溅射工艺形成。
7.根据权利要求6所述的方法，其特征在于，所述在基板上形成一层栅金属层，包括：
通过构图工艺在所述基板上形成包括栅线和栅极的栅金属层以及所述栅线上与所述隔垫物对应位置处的过孔。
8.根据权利要求6所述的方法，其特征在于，所述在所述栅金属层上形成一层栅绝缘层之后，还包括：
在与所述隔垫物对应位置处形成贯穿所述栅线和栅绝缘层的过孔。
9.根据权利要求6所述的方法，其特征在于，所述在所述栅绝缘层上形成源极、漏极和数据线，包括：
通过构图工艺在所述栅绝缘层上形成源极、漏极、数据线和所述数据线上与所述隔垫物对应的位置处的过孔。
10.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在所述栅绝缘层上与所述隔垫物对应的位置处形成过孔。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410276679.7A CN104091806B (zh) | 2014-06-19 | 2014-06-19 | 一种阵列基板及其制作方法和显示面板 |
| US14/500,402 US20150372012A1 (en) | 2014-06-19 | 2014-09-29 | Array substrate, method of producing array substrate, and display panel |
| US15/276,221 US10134771B2 (en) | 2014-06-19 | 2016-09-26 | Array substrate, method of producing array substrate, and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410276679.7A CN104091806B (zh) | 2014-06-19 | 2014-06-19 | 一种阵列基板及其制作方法和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104091806A CN104091806A (zh) | 2014-10-08 |
| CN104091806B true CN104091806B (zh) | 2017-06-27 |
Family
ID=51639508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410276679.7A Expired - Fee Related CN104091806B (zh) | 2014-06-19 | 2014-06-19 | 一种阵列基板及其制作方法和显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150372012A1 (zh) |
| CN (1) | CN104091806B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10134771B2 (en) | 2014-06-19 | 2018-11-20 | Boe Technology Group Co., Ltd. | Array substrate, method of producing array substrate, and display panel |
| CN105633015B (zh) | 2016-03-09 | 2018-04-17 | 合肥京东方显示技术有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN106324895A (zh) * | 2016-10-24 | 2017-01-11 | 京东方科技集团股份有限公司 | 显示面板及其制备方法 |
| CN106997129B (zh) * | 2017-03-03 | 2019-11-15 | 上海中航光电子有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN112086471B (zh) * | 2020-09-28 | 2022-11-29 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI418903B (zh) * | 2009-09-30 | 2013-12-11 | Au Optronics Corp | 陣列基板及其製造方法 |
| KR20120058106A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US9019440B2 (en) * | 2011-01-21 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2014
- 2014-06-19 CN CN201410276679.7A patent/CN104091806B/zh not_active Expired - Fee Related
- 2014-09-29 US US14/500,402 patent/US20150372012A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20150372012A1 (en) | 2015-12-24 |
| CN104091806A (zh) | 2014-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104950541B (zh) | Boa型液晶显示面板及其制作方法 | |
| CN104091806B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| US9627414B2 (en) | Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device | |
| CN104183648B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
| CN105182625A (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN103700628A (zh) | 阵列基板制作方法、阵列基板及显示装置 | |
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102468243B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| WO2015010416A1 (zh) | 阵列基板及其制作方法和显示面板 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103728797A (zh) | 显示面板及其制作方法和显示装置 | |
| US9268182B2 (en) | Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel | |
| CN105097840A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
| US20190115371A1 (en) | Display substrate, manufacturing method therefor, and display device | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105070765B (zh) | 薄膜晶体管、阵列基板、显示装置及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170627 |