CN112086471B - 阵列基板的制造方法、阵列基板及显示面板 - Google Patents

阵列基板的制造方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN112086471B
CN112086471B CN202011042971.4A CN202011042971A CN112086471B CN 112086471 B CN112086471 B CN 112086471B CN 202011042971 A CN202011042971 A CN 202011042971A CN 112086471 B CN112086471 B CN 112086471B
Authority
CN
China
Prior art keywords
protective layer
array substrate
region
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011042971.4A
Other languages
English (en)
Other versions
CN112086471A (zh
Inventor
荣孟欣
曾柯
叶宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202011042971.4A priority Critical patent/CN112086471B/zh
Publication of CN112086471A publication Critical patent/CN112086471A/zh
Application granted granted Critical
Publication of CN112086471B publication Critical patent/CN112086471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板的制造方法、阵列基板及显示面板。本发明提供的阵列基板的制造方法包括在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线；在栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形；在半导体图形上方形成源极、漏极和数据线；在缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使保护层的不同区域具有不同的厚度，从而解决了隔垫物被压迫产生横向位移后无法复位的问题。

Description

阵列基板的制造方法、阵列基板及显示面板
技术领域
本发明涉及显示设备技术领域，尤其涉及一种阵列基板的制造方法、阵列基板及显示面板。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机发光二极管显示器件(Organic Light Emitting Display，OLED)，而平面显示器通常由上层基板和下层基板对合形成，下层基板为薄膜晶体管(Thin Film Transistor，TFT)阵列基板，在上层基板与下层基板之间支撑有隔垫物，隔垫物通常设置在与金属配线相对应的非显示区域，由于TFT基板在金属配线的位置会有凸起结构，导致隔垫物在受到按压移动后从凸起结构上滑落而无法复位，产生漏光现象。
现有技术中，为了解决这一问题，采用增加金属线的设计方式，具体的，在现有的金属配线的两侧增加金属线，使得在隔垫物对应的凸起结构的两侧同样形成相应的两个凸起结构，同时多个凸起结构的高度一致，如此设置，当隔垫物收到压迫移动时便不会由于高度落差而难以复位。
然而，上述方法增加的金属线会遮挡部分原有的显示区域，降低了产品的透过率，影响产品的显示质量。
发明内容
本发明提供了一种阵列基板的制造方法、阵列基板及显示面板，可以将金属配线对应的位置平坦化，在解决漏光现象的同时保证了产品透过率。
第一方面，本发明提供了一种阵列基板的制造方法，在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线；在栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形；在半导体图形上方设置源极、漏极和数据线，以形成薄膜晶体管；在缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使保护层在第一区域的厚度小于保护层的对应于薄膜晶体管的区域的厚度，第一区域与阵列基板的像素区域相对应。如此设置，可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下面板发红的问题。
第二方面，本发明提供了一种阵列基板，包括层叠设置的衬底基板、薄膜晶体管和保护层，薄膜晶体管包括依次层叠设置的栅极、缓冲层、半导体层、源漏极金属层，保护层在第一区域的厚度小于保护层的对应薄膜晶体管的部分的厚度，第一区域与阵列基板的像素区域相对应。
第一区域和像素区域的位置相对，保护层在第一区域的厚度小于保护层在对应薄膜晶体管的部分的厚度，这样，薄膜晶体管位置对应的保护层较厚，保持了薄膜晶体管的驱动特性，也保证了对离子及水汽的防护性能，同时对应像素区域的位置的保护层厚度较薄，减弱了红光波段的光线透射，改善了产品大视角下面板发红的问题。
作为一种可选的方式，本发明提供一种阵列基板，保护层上还具有第二区域；第二区域与隔垫物的位置相对应，且第二区域的边缘延伸至隔垫物的周侧，且保护层在第二区域的表面为平坦面，其中，隔垫物位于阵列基板的非显示区域。这样，在隔垫物受到压迫产生横向位移后，当压迫力取消，隔垫物可以沿着平坦面移动，从而可以正常复位。
作为一种可选的方式，本发明提供一种阵列基板，保护层在第一区域的厚度小于保护层其余部分的厚度。这样在减薄第一区域的厚度的同时，减小了对其他区域的影响。
作为一种可选的方式，本发明提供一种阵列基板，第二区域的边缘与隔垫物的距离大于或等于8μm，从而使得非显示区域可以趋于平坦，这样，在隔垫物的最大移动范围内，均可以保证其较为容易的实现复位。
第三方面，本发明提供一种显示面板，包括上述的阵列基板。
本发明提供了一种阵列基板的制造方法、阵列基板及显示面板，阵列基板的制造方法包括：在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线；在栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形；在半导体图形上方设置源极、漏极和数据线，以形成薄膜晶体管；在缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使保护层在第一区域的厚度小于保护层的对应于薄膜晶体管的区域的厚度，第一区域与阵列基板的像素区域相对应，可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下面板发红的问题。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的制造方法的流程图；
图2为本发明实施例中在缓冲层上方沉积保护层并通过半掩膜曝光工艺进行光刻的流程图；
图3为本发明实施例提供的阵列基板的结构示意图；
图4为图3沿A-A向的剖视图；
图5为图3沿B-B向的剖视图；
图6为本发明实施例提供的阵列基板中隔垫物处于正常状态时的结构示意图；
图7为本发明实施例提供的阵列基板中隔垫物处于压迫状态时的结构示意图。
附图标记说明：
10-衬底基板；20-栅金属层；21-栅极；22-扫描线；30-缓冲层；40-半导体图形；50-源极；51-漏极；52-数据线；60-保护层；601-第一区域；602-第二区域；61-接触过孔；70-透明导电层；100-隔垫物；200-彩膜基板。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
首先，本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。本领域技术人员可以根据需要对其作出调整，以便适应具体的应用场合。
其次，需要说明的是，在本发明的描述中，术语“内”、“外”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示装置或构件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个构件内部的连通。对于本领域技术人员而言，可根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机发光二极管显示器件(Organic Light Emitting Display，OLED)，而平面显示器通常由上层基板和下层基板对合形成，下层基板为薄膜晶体管(Thin Film Transistor，TFT)阵列基板，在上层基板与下层基板之间支撑有隔垫物，隔垫物通常设置在与金属配线相对应的非显示区域，由于TFT基板在金属配线的位置会有凸起结构，导致隔垫物在受到按压移动后从凸起结构上滑落而无法复位，产生漏光现象。
此外，由于透过显示区域的光线收到膜层干涉的影响，在大视角的情况下，由于不同颜色光波的波长存在差异，因此不同颜色的光波穿透率会存在差异，会造成产品在大视角下产生发红的现象。
现有技术中，为了解决上述的问题，首先，采用增加金属线的设计方式，具体的，在现有的金属配线的两侧增加金属线，使得在隔垫物对应的凸起结构的两侧同样形成相应的两个凸起结构，同时多个凸起结构的高度一致，如此设置，当隔垫物收到压迫移动时便不会由于高度落差而难以复位。
其次，按照膜层干涉的原理，光线在经过显示区域的膜层的上下界面时，在上界面的反射光线和下界面的反射光线会存在两倍膜层厚度的光程差，而当光程差是光线半波长的奇数倍时，上下界面的反射光便会相长降低透过率，光程差是光线半波长的偶数倍时，上下界面的反射光便会相消增加透过率，因此通过调整绝缘层的厚度，降低膜厚，可以减弱红光波段的光线透射，从而改善大视角发红的现象。
然而，上述方法增加的金属线会遮挡部分原有的显示区域，降低了产品的透过率，影响产品的显示质量，且直接降低整个绝缘层的膜厚，会影响到栅源电容、栅漏电容及存储电容，进而影响到薄膜晶体管器件的驱动特性，而当绝缘层的厚度减薄，也会降低其保护能力，不利于对薄膜晶体管沟道上方离子及水汽的隔离防护。
为了解决上述问题，本发明实施例提供了一种阵列基板的制造方法、阵列基板及显示面板，使得位于非显示区域的隔垫物的对应的保护层表面平坦化，从而避免隔垫物被压迫产生横向移动后无法复位，且保证了产品的透过率，同时可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下显示发红的问题。
实施例一
图1为本发明实施例提供的阵列基板的制造方法的流程图，如图1所示，本实施例提供的阵列基板的制造方法包括：
S100、在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线。
具体的，衬底基板10可以为透明玻璃基板，在衬底基板10上通过成膜设备形成一层栅金属层20，栅金属层20的材料可以是钛或铜等金属，再经过涂布、曝光、显影、蚀刻后在相应的预设位置形成栅极21和扫描线22。
需要说明的是，本实施例中的阵列基板的制造方法所形成的扫描线22为多个，且多个扫描线22在衬底基板10上间隔阵列分布，从而在后续的制造步骤中可以与位于其他层的数据线52共同围设形成多个呈阵列排布的显示区域，即扫描线22和数据线52均位于显示区域之间的非显示区域，且部分配线走线的位置对应设置有隔垫物100。
此外，本实施例的阵列基板的制造方法所形成的栅极21也为多个，且每个扫描线22上均连接有多个间隔设置的栅极21，且栅极21从扫描线22上向显示区域内凸出，从而在后续的制造步骤中，每个显示区域内的相应位置都设置有栅极21，使得栅极21与后续步骤形成的其他电路结构可以构成薄膜晶体管(Thin Film Transistor，TFT)，且在每个显示区域内均可形成薄膜晶体管。
S200、在栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形。
具体的，在衬底基板10上沉积形成缓冲层30，缓冲层30覆盖栅极21，其中，缓冲层30为绝缘层，并在缓冲层30上形成半导体图形40，缓冲层30可以将栅极21与半导体图形40隔离。
可选的，缓冲层30的构成材料可以选用氧化物、氮化物或者氧氮化合物，进一步的，缓冲层30也可以有多个，且多个缓冲层30依次层叠设置，且每个缓冲层30可以由氧化物、氮化物或者氧氮化合物中的任一种构成，本实施例对缓冲层30的具体材料选择及厚度不做具体限定。
可选的，半导体图形40的材质为金属氧化物半导体，且金属氧化物半导体可以是非晶氧化物半导体，或者可以是多晶氧化物半导体，此外金属氧化物半导体所形成的半导体层40可以是单层也可以是多层，本发明实施例对半导体层40的金属氧化物半导体的具体构成成分以及沉积厚度不做具体限制。
S300、在半导体图形上方形成源极、漏极和数据线。
具体的，在上述制造步骤的基础上，沉积形成源漏极金属层，源漏极金属层的材料可以选用Cr、W、Ti、Ta、Mo等金属或合金，其中，源漏极金属层既可以是上述一种金属或合金材料沉积形成的单层金属层，也可以是多种金属或合金材料依次沉积形成的多层金属层，完成源漏极金属层的沉积后，通过一次光刻工艺形成源极50和漏极51，以及数据线52。
需要说明的是，在上述的步骤中，形成的数据线52为多个，且其在阵列基板的厚度方向上的投影与扫描线22交错形成多个显示区域，形成的显示区域呈阵列排布；上述步骤中，形成的源极50和漏极51为薄膜晶体管的电极，且源极50和漏极51分别与半导体图形40的两端接触，同时与栅极21共同形成薄膜晶体管的三极，即在每个显示区域内都具有一个源极40、漏极51、栅极21和半导体图形40，此外，源极40与数据线52连接，在后续步骤中会在显示区域形成像素电极，通过扫描线22的电信号，可以使得源极50和漏极51导通，从而实现对像素电极的充电，以实现显示功能。
S400、在缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使保护层的不同区域具有不同的厚度。
具体的，在缓冲层30上形成保护层60后，保护层60覆盖薄膜晶体管，其后，在保护层60上利用光刻工艺，形成第一区域601或第二区域602，第二区域602与隔垫物100的位置相对，且第二区域602的投影延伸至隔垫物100的周侧，保护层60在第二区域602的表面为平坦面，而保护层60在第一区域601的厚度小于保护层60其它部位的厚度。
可选的，第二区域602对应非显示区域上配线走线的位置，包括扫描线22等金属配线，而在配线走线的上方部分位置会设置有隔垫物100，隔垫物100固定在与本实施例的阵列基板相对设置的上层基板上，即固定在彩膜基板200上，并朝向阵列基板，隔垫物100可以保证阵列基板与彩膜基板200的间隙，隔垫物100在受到压迫时，会产生横向的位移，由于其对应的第二区域602具有平坦化的表面，因此在隔垫物100受到的压迫力消失后，会沿着第二区域602的表面滑动复位，而第二区域602的宽度应当超出隔垫物100的宽度以及其相对的金属配线的宽度，从而保证隔垫物100复位的顺畅。
示例性的，第二区域602的宽度为在隔垫物100与保护层60的接触位置的边缘向两侧分别延伸8μm，这样，可以保证在受到的正常压力范围内，隔垫物100的位移范围不会超出第二区域602的范围。
可选的，第一区域601和像素区域的位置相对，保护层60在第一区域601的厚度小于保护层60在对应薄膜晶体管的部分的厚度，这样，保护层60覆盖薄膜晶体管的部分可以具有较大的厚度从而具备较好的保护效果，保证了在后续工艺工程中离子和水汽不会渗入薄膜晶体管的器件层影响其性能，特别是在薄膜晶体管的沟道位置，避免了离子和水汽渗透至半导体图形40的表面，同时在第一区域601，保护层60可以具有较薄的厚度，这样可以通过调整像素区域的总的膜厚而减弱红光波段的光线透射，从而改善大视角发红的现象。
示例性的，在薄膜晶体管对应区域的保护层60的膜厚整体为
Figure BDA0002707181690000071
而在第一区域601对应的保护层60的膜厚通过半掩膜工艺进行减薄，其厚度的数值包括但不限于
Figure BDA0002707181690000072
Figure BDA0002707181690000073
等。需要说明的是，根据膜层干涉理论，减薄的膜厚应当满足避免红光波段干涉相长及绿光波段干涉相消，从而消除产品大视角下发红的问题，因此只需满足上述光线不同波段的干涉要求，第一区域601的不同厚度数值均可解决大视角发红的问题，本发明实施例对保护层60的厚度数值不做具体限定。
图2为本发明实施例中在缓冲层30上方沉积保护层60并通过半掩膜曝光工艺进行光刻的流程图，如图2所示，在缓冲层30上方沉积保护层60，并通过半掩膜曝光工艺进行光刻，具体包括：
S401、在缓冲层上方沉积保护层，并在保护层上涂覆光敏材料。
具体的，在缓冲层30上通过旋涂方式旋涂保护层60，保护层60可以为有机绝缘层，通过阵列基板旋转时的离心力以及重力的作用，将落在阵列基板表面的有机材料流布涂覆在阵列基板的表面，其中，有机绝缘层为C、H、O的有机化合物，如亚克力树脂等。其后，在保护层60表面涂覆一层光敏材料，光敏材料可以为光刻胶。
S402、使用掩膜版进行曝光显影，形成不同厚度的光敏材料，其中，掩膜板具有半透光区域，半透光区域与第一区域和第二区域中至少一者的位置相对应。
具体的，掩膜板具有半透光区域、全透光区域以及不透光区域，半透光区域与第二区域602的部分位置以及第一区域601的位置相对应，全透光区域与保护层60上需要形成接触过孔61的位置相对应，而不透光区域与薄膜晶体管对应的位置以及第二区域602的部分位置相对应。
可选的，掩膜版可以是灰度掩膜版或者半色调掩膜版，即在掩膜版的半透光区域通过调整灰度值或者色调可以改变掩膜版在该区域的透光性，不同的透光性在曝光后透光的光线强度不同，可以形成层不同厚度的光敏材料，透光性越好的区域，曝光后光敏材料的厚度越薄，透光性越弱的地方，曝光后光敏材料的厚度越后厚，从而通过后续的蚀刻工艺，可以实现保护层60在不同区域可以具有不同的厚度。
需要说明的是，在发明本实施中，在第二区域602上，隔垫物100与金属配线相对的部分在沉积保护层60时，会高于金属配线的两侧区域，因此在光刻时，隔垫物100与金属配线相对的第二区域602的部分对应掩膜版的半透光区域，而金属配线两侧的第二区域602的部分对应掩膜版的不透光区域，如此设置，在曝光后，金属配线对应位置的光敏材料的剩余厚度会少于其两侧位置的光敏材料的剩余厚度，从而可以实现整个第二区域602的平坦化。此外，由于第一区域601对应掩膜版的半透光区域，薄膜晶体管位置的保护层60对应不透光区域，因此第一区域601在曝光后剩余光敏材料的厚度薄于薄膜晶体管位置光敏材料的厚度，从而蚀刻后，在维持薄膜晶体管位置的保护层60厚度的同时，可以调整第一区域601的保护层60的厚度，即像素区域的薄膜厚度。
S403、通过蚀刻工艺使保护层的不同区域具有不同的厚度。
具体的，通过蚀刻工艺形成接触过孔61，接触过孔61的位置与漏极51相对，从而使得漏极51露出，同时由于保护层60上剩余光敏材料厚度的差异，因此在蚀刻后保护层60的不同区域维持前述的厚度差异，此处不再赘述。
S500、在保护层的上方形成透明导电层，并通过光刻工艺形成像素电极。
具体的，在保护层60上沉积透明导电层70，透明导电层70通过接触过孔61与漏极51电连接，通过光刻工艺将透明导电层70形成相应的像素电极。
在本发明实施例中，通过上述工艺步骤形成的阵列基板结构如图3至5所示，在第二区域602对应的位置，保护层60的表面趋于平坦化，隔垫物100设置在与扫描线22相对的位置，这样在隔垫物100受到压迫产生横向位移时，可以较为容易复位，同时，第一区域601对应的位置的保护层60的厚度进行了调整，减薄后的显示区域透光时消除了大视角发红的现象，而薄膜晶体管对应的位置保持的原有的厚度，从而保证了薄膜晶体管的性能。
本发明实施例提供的阵列基板的制造方法包括在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线；在栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形；在半导体图形上方形成源极、漏极和数据线；在缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使保护层的不同区域具有不同的厚度，如此设置，使得位于非显示区域的隔垫物的对应的保护层表面平坦化，在保证了产品透过率的同时，解决了隔垫物被压迫产生横向位移后无法复位的问题，同时可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下显示发红的问题。
实施例二
如图3至图5所示，本发明提供了一种阵列基板，包括层叠设置的衬底基板10、薄膜晶体管和保护层60，薄膜晶体管包括依次层叠设置的栅极21、缓冲层30、半导体图形40、源漏极金属层，其中，源漏极金属层包括源极50和漏极51，保护层60的不同区域具有不同的厚度。
作为一种可选的方式，本发明提供一种阵列基板，保护层60上具有第一区域601和/或第二区域602。
其中，第二区域602与隔垫物100的位置相对，且第二区域602的投影延伸至隔垫物100的周侧，保护层60在第二区域602的表面为平坦面，这样，在隔垫物100受到压迫产生横向位移后，当压迫力取消，隔垫物100可以沿着平坦面移动，从而可以正常复位。
具体的，如图6和图7所示，图6示出了隔垫物100处于正常状态时的位置示意图，隔垫物100处于阵列基板与彩膜基板200之间，在受到压迫后隔垫物100会产生横向移动，而压迫消失后隔垫物100会沿着图7中的C方向复位，从而避免产生无法复位而带来的漏光问题。
此外，第一区域601和像素区域的位置相对，保护层60在第一区域601的厚度小于保护层60在对应薄膜晶体管的部分的厚度，这样，薄膜晶体管位置对应的保护层60较厚，保持了薄膜晶体管的驱动特性，也保证了对离子及水汽的防护性能，同时对应像素区域的位置的保护层60厚度较薄，减弱了红光波段的光线透射，改善了产品大视角下面板发红的问题。
作为一种可选的方式，本发明提供一种阵列基板，保护层60在第一区域601的厚度低于保护层60其余部分的厚度，这样在减薄第一区域601的厚度的同时，减小了对其他区域的影响。
作为一种可选的方式，本发明提供一种阵列基板，第二区域602延伸至像素区域的边缘，从而使得非显示区域可以趋于平坦，这样，在隔垫物100的最大移动范围内，均可以保证其较为容易的实现复位。
本发明提供了一种阵列基板包括层叠设置的衬底基板、薄膜晶体管和保护层，薄膜晶体管包括依次层叠设置的栅极、缓冲层、半导体图形、源漏极金属层，其中，源漏极金属层包括源极和漏极，保护层的不同区域具有不同的厚度，如此设置，使得位于非显示区域的隔垫物的对应的保护层表面平坦化，在保证了产品透过率的同时，解决了隔垫物被压迫产生横向位移后无法复位的问题，同时可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下显示发红的问题。
实施例三
本实施例提供一种显示面板，包括实施例二中的阵列基板，其中，阵列基板的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。
具体的，本实施例提供的显示面板包括实施例二中的阵列基板和彩膜基板，隔垫物设置在阵列基板与彩膜基板之间，而显示面板也包括多个呈阵列排布的像素区域，通过半掩膜工艺形成各个区域厚度不同的保护层，使得位于非显示区域的隔垫物的对应的保护层表面平坦化，在保证了产品透过率的同时，解决了隔垫物被压迫产生横向位移后无法复位的问题，同时可以使得像素区域对应的保护层可以具有较薄的膜厚，从而解决了产品在大视角的情况下显示发红的问题。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上沉积栅金属层，并通过光刻工艺形成栅极和扫描线；
在所述栅金属层上方沉积缓冲层，并在缓冲层上形成半导体图形；
在所述半导体图形上方设置源极、漏极和数据线，以形成薄膜晶体管；
在所述缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，以使所述保护层在第一区域的厚度小于所述保护层的对应于所述薄膜晶体管的区域的厚度，所述第一区域与所述阵列基板的像素区域相对应；
在所述缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，还包括：
使所述保护层形成第二区域，所述保护层在所述第二区域的表面为平坦面，所述第二区域的各个位置到所述衬底基板的相对距离均相同，且所述第二区域与隔垫物的位置对应，以使隔垫物偏移后复位。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述缓冲层上方沉积保护层，并通过半掩膜曝光工艺进行光刻，具体包括：
在所述缓冲层上方沉积保护层；
使用半色调掩膜版对所述保护层进行光刻，其中，所述半色调掩膜板具有半透光区域，所述第一区域与所述半透光区域相对应。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第二区域位于所述扫描线的上方，且所述第二区域的投影延伸至所述扫描线的外侧。
4.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述第二区域为使用半色调掩膜版对所述保护层进行光刻而形成，且所述半色调掩膜板具有半透光区域，所述第二区域和所述扫描线重合的部分与所述半透光区域相对应。
5.根据权利要求1-4任一项所述的阵列基板的制造方法，其特征在于，所述在所述缓冲层上方沉积保护层，通过半掩膜曝光工艺进行光刻后，还包括：在所述保护层的上方形成透明导电层，并通过光刻工艺形成像素电极。
6.一种阵列基板，其特征在于，包括层叠设置的衬底基板、薄膜晶体管和保护层，所述薄膜晶体管包括依次层叠设置的栅极、缓冲层、半导体层、源漏极金属层，所述保护层在第一区域的厚度小于所述保护层的对应所述薄膜晶体管的部分的厚度，所述第一区域与所述阵列基板的像素区域相对应；
所述保护层上还具有第二区域，所述保护层在所述第二区域的表面为平坦面，所述第二区域到所述衬底基板的相对距离均相同，且所述第二区域与隔垫物的位置对应，用于使所述隔垫物偏移后复位。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二区域位于扫描线的上方，且所述第二区域的投影延伸至所述扫描线外。
8.根据权利要求6所述的阵列基板，其特征在于，所述保护层在所述第一区域的厚度小于所述保护层其余部分的厚度。
9.根据权利要求7所述的阵列基板，其特征在于，所述第二区域的边缘与所述隔垫物的距离大于或等于8μm。
10.一种显示面板，其特征在于，包括权利要求6-9任一项所述的阵列基板。
CN202011042971.4A 2020-09-28 2020-09-28 阵列基板的制造方法、阵列基板及显示面板 Active CN112086471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011042971.4A CN112086471B (zh) 2020-09-28 2020-09-28 阵列基板的制造方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011042971.4A CN112086471B (zh) 2020-09-28 2020-09-28 阵列基板的制造方法、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN112086471A CN112086471A (zh) 2020-12-15
CN112086471B true CN112086471B (zh) 2022-11-29

Family

ID=73740015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011042971.4A Active CN112086471B (zh) 2020-09-28 2020-09-28 阵列基板的制造方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN112086471B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR20040059001A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 공정을 단순화한 액정표시장치의 제조방법
KR20070001659A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR20070076842A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 액정 표시 패널 및 그 제조방법
CN103293776A (zh) * 2013-05-07 2013-09-11 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102054850B1 (ko) * 2013-05-30 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104062821B (zh) * 2014-06-05 2017-01-04 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、显示面板和显示装置
CN104091806B (zh) * 2014-06-19 2017-06-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN204101855U (zh) * 2014-10-27 2015-01-14 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR102528294B1 (ko) * 2015-11-12 2023-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105607323A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 显示面板和显示装置
WO2017145943A1 (ja) * 2016-02-24 2017-08-31 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
CN106324895A (zh) * 2016-10-24 2017-01-11 京东方科技集团股份有限公司 显示面板及其制备方法
CN106502005A (zh) * 2017-01-03 2017-03-15 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
CN110112194A (zh) * 2019-04-30 2019-08-09 深圳市华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法
CN110703511B (zh) * 2019-11-19 2022-11-18 京东方科技集团股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN112086471A (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
WO2017202256A1 (zh) 阵列基板、显示装置及制备方法
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US20060186409A1 (en) Liquid crystal display device and method for manufacturing the same
JP2007148345A (ja) 液晶表示装置及びその製造方法
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP2010190933A (ja) 液晶表示装置及びそれを用いた電子機器
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP5627774B2 (ja) 液晶表示装置およびその製造方法
CN100485470C (zh) 液晶显示器及其制造方法
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN111916463B (zh) 阵列基板、其制备方法及显示面板
CN112086471B (zh) 阵列基板的制造方法、阵列基板及显示面板
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR20090088180A (ko) 표시 장치 및 이의 제조 방법
JP4946250B2 (ja) 液晶表示装置
JP2008225514A (ja) 液晶表示装置及びその製造方法
CN111490055B (zh) 像素阵列基板
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
JP4131520B2 (ja) 液晶表示装置
KR20020076449A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100806893B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
US11392003B2 (en) Active device substrate and method for manufacturing the same
WO2024020767A1 (zh) 阵列基板及其制备方法、液晶盒、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address