KR101366537B1 - 액정표시장치의 어레이 기판 및 그의 제조방법 - Google Patents

액정표시장치의 어레이 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101366537B1
KR101366537B1 KR1020070027695A KR20070027695A KR101366537B1 KR 101366537 B1 KR101366537 B1 KR 101366537B1 KR 1020070027695 A KR1020070027695 A KR 1020070027695A KR 20070027695 A KR20070027695 A KR 20070027695A KR 101366537 B1 KR101366537 B1 KR 101366537B1
Authority
KR
South Korea
Prior art keywords
electrode
common
forming
layer
gate
Prior art date
Application number
KR1020070027695A
Other languages
English (en)
Other versions
KR20080086062A (ko
Inventor
손현호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070027695A priority Critical patent/KR101366537B1/ko
Publication of KR20080086062A publication Critical patent/KR20080086062A/ko
Application granted granted Critical
Publication of KR101366537B1 publication Critical patent/KR101366537B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 화소영역에서 공통전극과 화소전극으로 캐패시터를 형성하는 것에 의해 개구율을 증가시키고, 구동전압 대비 투과율을 증가시킨 액정표시장치의 어레이 기판 및 그의 제조방법에 관한 것으로, 기판 상의 게이트 배선, 상기 게이트 배선과 교차하며 화소영역을 정의하는 데이터 배선, 및 상기 게이트 배선과 평행한 공통배선; 상기 게이트 배선과 상기 데이터 배선과 교차부와 대응하는 상기 기판 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 연결되며, 상기 화소영역에 형성되는 화소전극; 상기 화소전극 및 상기 박막 트랜지스터를 포함한 상기 기판 상에 형성되는 유기 절연막; 상기 공통배선과 연결되며, 상기 유기절연막 상에 형성되는 공통전극;을 포함하는 것을 특징으로 한다.
액정표시장치, 어레이 기판, 캐패시터, 공통전극, 유기절연막

Description

액정표시장치의 어레이 기판 및 그의 제조방법{Array substrate in liquid crystal display device and Method for fabricating the same}
도 1은 종래기술에 따른 액정표시장치의 분해 사시도
도 2는 종래기술에 따른 액정표시장치의 어레이 기판의 평면도
도 3a 내지 도 3d는 도 2의 A-A'의 절단한 공정 순서도
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 평면도
도 5a 내지 도 5g는 도 4의 B-B'를 절단한 공정 순서도
도 6은 본 발명과 종래기술의 투과율을 비교한 그래프
* 도면의 주요 부분에 대한 부호의 설명*
110 : 어레이 기판 114 : 게이트 배선
116 : 데이터 배선 118 : 화소전극
122 : 투명기판 140 : 게이트 전극
141 : 게이트 절연막 142 : 액티브층
154 : 보호층 163 : 화소영역
본 발명은 액정표시장치의 어레이 기판 및 그의 제조방법에 관한 것이며, 보다 구체적으로는 화소영역에서 공통전극과 화소전극으로 캐패시터를 형성하는 것에 의해 개구율을 증가시키고, 구동전압 대비 투과율을 증가시킨 액정표시장치의 어레이 기판 및 그의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. 이러한 액정표시장치 중에서도 각각의 화소전극에 인가되는 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다. 일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판의 제조공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판의 제조공정을 통해 어레이 기판 및 컬러필터 기판을 형성하고, 어레이 기판과 컬러필터 기판의 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
도 1은 종래기술에 따른 액정표시장치의 분해 사시도이다. 도 1을 참조하여 설명하면, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 합착 되는 구성을 가진다. 어레이 기판(10)은 제 1 투명기판(12)의 상부에서 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(14)과 다수의 데이터 배선(16)을 포함하며, 다수의 게이트 배선(14)과 다수의 데이터 배선(16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 화소영역(P)에 마련된 화소전극(18)과 일대일 대응으로 접속되어 있다. 어레이 기판(10)과 대향하는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 다수의 게이트 배선(14)과 다수의 데이터 배선(16), 및 박막 트랜지스터(T) 등의 비표시영역을 차폐하고 다수의 화소영역(P)을 개구하는 격자 형상의 블랙매트릭스(25)와, 화소영역(P)과 대응되게 순차적으로 반복 배열된 적색(26a), 녹색(26b), 및 청색(26c)의 컬러필터층(26)과, 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 어레이 기판(10)과 컬러필터 기판(20)의 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 주변부를 따라 실링제(sealant) 등으로 봉함된 상태에서 어레이 기판(10) 및 컬러필터 기판(20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상부 및 하부 배향막이 개재되며, 어레이 기판(10) 및 컬러필터 기판(20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다. 또한, 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하여, 다수의 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직 전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래기술에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 3a 내지 도 3d는 도 2의 A-A'의 절단한 공정 순서도이다.
도 2와 같이, 종래기술의 어레이 기판(10)은 서로 평행하게 배열되는 다수의 게이트 배선(14)과 다수의 게이트 배선(14)과 수직하며 서로 평행하게 배열되는 다수의 데이터 배선(16)과, 다수의 게이트 배선(14) 및 다수의 데이터 배선(14)의 각각이 교차하며 정의되는 화소영역(P)으로 구성된다. 또한 게이트 배선(14)과 함께 패터닝되는 화소영역(P)의 상부 및 하부에는 공통배선(17)과 스토리지 배선(43)을 포함한다. 그리고 다수의 게이트 배선(14) 및 다수의 데이터 배선(16)의 각각의 교차지점에, 박막 트랜지스터(T)가 형성되며, 박막 트랜지스터(T)는, 액티브층(42)과, 액티브층(42)과 대응되는 게이트 배선(14)에 위치하는 게이트 전극(40)과, 게이트 전극(40)의 양측과 대응되며, 액티브층(42) 상에 각각 형성되는 소스 전극(45a) 및 드레인 전극(45b)으로 구성된다.
드레인 콘택홀(47)을 통하여, 드레인 전극(45b)과 연결되는 화소전극(18)이 형성되고, 화소전극(18)은 스토리지 배선(43)과 중첩되며, 화소전극(18)과 스토리지 배선(43)은 각각 캐패시터의 제 1 전극 및 제 2 전극으로 기능한다. 공통전극(38)은 공통배선 콘택홀(36)을 통하여 공통배선(17)과 연결된다. 화소전극(18)은 드레인 콘택홀(47)을 통하여 드레인 전극(45b)과 연결되는 제 1 연결부(18a)와 제 1 연결부(18a)에서 확장되며 이격공간(13)을 사이에 두고 배치되는 다수의 서브 화소전극(18b)으로 구성된다. 공통전극(38)은 공통배선 콘택홀(36)을 통하여 공통배선(17)과 연결되는 제 2 연결부(38a)와, 제 2 연결부(38a)에서 확장되며, 이격공간(13)에 위치하며, 다수의 서브 화소전극(18b)와 이격되어 배열되는 다수의 서브 공통전극(38b)으로 구성된다.
도면에는 도시하지 않았지만, 다수의 게이트 배선(14)의 각각의 말단에는 게이트 패드와, 게이트 패드 콘택홀을 통하여 게이트 패드와 연결되는 게이트 패드전극이 형성되고, 다수의 데이터 배선(16)의 각각의 말단에는 데이터 패드와 데이터 패드 콘택홀을 통하여 데이터 패드와 연결되는 데이터 패드전극이 형성된다.
도 2를 A-A'로 절단한 단면도는 도 3을 참조하여, 종래기술에 따른 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 3a과 같이, 투명기판(22) 상에 도전층(도시하지 않음)을 형성한다. 도전층은 알루미늄, 알루미늄합금, 몰리브덴, 크롬, 구리, 및 구리합금 중 하나를 선택하여 형성하거나, 또는 알루미늄합금 상에 몰리브덴 등을 적층한 이중층의 구조를 사용한다. 그리고 도전층 상에 제 1 감광막(도시하지 않음)을 도포하고, 제 1 마스크(도시하지 않음)를 사용하여, 제 1 감광막을 노광하고, 노광된 제 1 감광막을 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 식각 마 스크로 이용하여 도전층을 식각하여, 게이트 전극(40), 스토리지 배선(43) 및 공통배선(17)을 형성한다. 그리고, 게이트 전극(40)을 포함한 투명기판(22) 상에 무기절연물질인 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막(41)을 형성하고, 게이트 절연막(41) 상에 비정질 실리콘층과 비정질 실리콘층 상에 불순물이 도핑된 불순물 반도체층으로 구성된 반도체층(39)과 반도체층(39) 상에 금속층(45)을 형성한다.
도 3b와 같이, 금속층(45) 상에 제 2 감광막(도시하지 않음)을 형성하고, 게이트 전극(40)과 대응되는 영역에 반투과 영역을 가지는 제 2 마스크(도시하지 않음)를 이용하여 제 2 감광막을 노광하고, 현상하여 제 2 감광막 패턴(도시하지 않음)을 형성하고, 제 2 감광막 패턴을 식각 마스크로 사용하여, 반도체층(39) 및 금속층(45)을 패터닝한다. 금속층(45)의 패터닝에 의해 데이터 배선(16)이 형성된다. 차광영역에 대응되는 제 2 감광막의 패턴보다, 반투과 영역과 대응되는 제 2 감광막은 일부가 노광되어 작은 두께를 가지고 있으며, 제 2 감광막 패턴을 애싱(ashing)하여, 게이트 전극(40)과 대응되는 금속층(45)의 패턴을 노출시킨다. 애싱된 제 2 감광막의 패턴을 이용하여, 금속층(45)의 패턴을 식각하여 소스전극(45a) 및 드레인 전극(45b)을 형성하고, 계속해서 애싱된 제 2 감광막 패턴을 식각 마스크로 이용하여 불순물이 도핑된 반도체층을 식각하여 채널영역(78)을 형성한다. 그리고 소스전극(45a) 및 드레인 전극(45b)을 포함한 게이트 절연막(41) 상에 절연물질을 증착하여 보호층(52)을 형성한다.
도 3c와 같이, 보호층(52) 상에 제 3 감광막(도시하지 않음)을 형성하고, 제 3 마스크(도시하지 않음)를 이용하여 제 3 감광막 패턴을 형성하고, 제 3 감광막 패턴을 식각 마스크로 이용하여, 보호층(52) 및 게이트 절연막(41)을 식각하여 드레인 전극(45b)을 노출시키는 드레인 콘택홀(47)과 공통배선(17)을 노출시키는 공통배선 콘택홀(36)을 형성한다.
도 3d와 같이, 드레인 콘택홀(47) 및 공통배선 콘택홀(36)을 포함하는 보호층(52)의 상에 투명전극층(54)을 형성한다. 투명전극층(54) 상에 제 4 감광막(도시하지 않음)을 형성하고, 제 4 마스크(도시하지 않음)를 이용하여 제 4 감광막 패턴을 형성하고, 제 4 감광막 패턴을 식각 마스크로 이용하여, 투명전극층(54)을 식각하여, 드레인 콘택홀(47)을 통하여 드레인 전극(45b)과 연결되는 화소전극(18)과, 공통배선 콘택홀(36)을 통하여 공통배선(17)과 연결되는 공통전극(38)을 형성한다.
상기와 같은 종래기술의 액정표시장치의 어레이 기판에서는, 스토리지 배선을 설치하는 것에 의해, 화소영역이 축소되어 충분한 개구율의 확보가 어렵고, 또한 공통전극과 화소전극은 보호층 상의 투명전극층의 패터닝에 의해 형성되는 것으로, 서브 공통전극과 서브 화소전극의 간격(예를 들면 10 ㎛ 정도)이 투명전극층의 노광 및 현상과정에 CD(critical dimension) 등의 변화로 인해 일정하게 유지되지 못하여, 투과율 및 구동전압의 변화가 일어나는 문제가 있다.
본 발명은 화소영역에서 공통전극과 화소전극으로 캐패시터를 형성하는 것에 의해 개구율을 증가시키고, 구동전압 대비 투과율을 증가시킨 액정표시장치의 어레이 기판 및 그의 제조방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 유기 절연막 상에 공통전극을 형성하는 것에 의해, 공통전극과 화소전극의 간격이 증가하고, 무기절연막과 비교하여 유전율이 작은 유기절연막을 사용하는 것에 의해, 동일한 구동전압에 대하여 투과율이 개선되는 액정표시장치의 어레이 기판 및 그의 제조방법을 제공하는 것을 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 어레이 기판은, 기판 상의 게이트 배선, 상기 게이트 배선과 교차하며 화소영역을 정의하는 데이터 배선, 및 상기 게이트 배선과 평행한 공통배선; 상기 게이트 배선과 상기 데이터 배선과 교차부와 대응하는 상기 기판 상에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 연결되며, 상기 화소영역에 형성되는 화소전극; 상기 화소전극 및 상기 박막 트랜지스터를 포함한 상기 기판 상에 형성되는 유기 절연막; 상기 공통배선과 연결되며, 상기 유기절연막 상에 형성되는 공통전극;을 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판에 있어서, 상기 박막 트랜지스터는 상기 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극 상의 게이트 절연막과, 상기 게이트 절연막 상의 액티브층과 상기 게이트 전극과 대응되는 상기 액티브층의 양단에 형성되는 소스전극 및 상기 드레인 전극을 포함하며, 상기 드레인 전극과 중첩되어 상기 화소전극이 형성되는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판에 있어서, 제 1 전극으로 상기 화소전극, 제 2 전극으로 상기 공통전극, 및 유전체로 상기 유기 절연막을 사용하여, 캐패시터를 구성하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판에 있어서, 상기 공통전극은 상기 화소영역에 대응되는 상기 공통배선에 공통배선 콘택홀을 형성하여 연결하거나, 또는 상기 어레이 기판의 주변부에 콘택홀을 형성하여 연결하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판에 있어서, 상기 공통전극은, 상기 데이터 배선과 평행한 제 1 공통전극 연결부 및 제 2 공통전극 연결부와, 상기 제 1 공통전극 연결부 및 상기 제 2 공통전극 연결부와 연결되며, 상기 화소영역의 중앙 상부에 제 1 방향의 다수의 제 1 서브 공통배선과, 상기 화소영역의 중앙 하부에 제 2 방향의 다수의 제 2 서브 공통배선으로 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 어레이 기판의 제조방법은, 기판 상에 게이트 배선, 게이트 전극, 및 공통배선을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 상기 게이트 절연막 상에 반도체층과 상기 반도체층 상에 금속층을 형성하는 단계; 상기 반도체층과 상기 금속층을 패터닝하여 액티브층, 소스전극 및 드레인전극, 그리고 데이터 배선을 형성하는 단계; 화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계; 상기 화소전극을 포함한 상기 기판 상에 유기 절연막을 형성하는 단계; 상기 유기절연막 상에 상기 공통배선과 연결되는 공통배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 화소전극을 형성하는 단계는, 상기 소스전극 및 상기 드레인 전극을 포함한 상기 기판 상에 보호막을 형성하는 단계; 상기 소스전극, 채널영역 및 상기 드레인 전극의 일부와 상기 공통배선과 대응되는 상기 보호막 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 보호막을 패터닝하며, 상기 감광막 패턴의 단부에 상기 보호막이 과도식각되는 언더컷을 형성하는 단계; 상기 감광막 패턴을 포함한 상기 기판 상에 투명전극층을 형성하는 단계; 상기 감광막 패턴을 식각하여, 상기 화소영역에 상기 드레인 전극과 연결되는 상기 화소전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 제 2 전도층 상에 제 2 감광막을 형성하고, 투과영역, 차광영역 및 반투과영역을 가지는 상기 제 2 마스크를 이용하여, 상기 제 2 감광막을 노광 및 현상하는 것에 의해, 상기 차광영역과 대응되는 제 2 감광막 패턴과, 상기 제 2 감광막 패턴보다 낮은 두께로 형성되며, 상기 반투과영역과 대응되는 반투과 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴에 의해, 상기 반도체층 및 상기 제 2 전도층을 패터닝하여, 상기 액티브층과 제 2 전도층 패턴을 형성하는 단계; 상기 제 2 전도층 패턴 이 노출될 때까지 상기 제 2 감광막 패턴과 상기 반투과 감광막 패턴을 애싱처리하여, 애싱처리 감광막 패턴을 형성하는 단계; 상기 애싱처리 감광막 패턴을 마스크로 이용하여 상기 제 2 전도층 패턴을 패터닝하여 상기 소스전극 및 상기 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 5a 내지 도 5g는 도 4의 B-B'를 절단한 공정 순서도이다.
도 4와 같이, 어레이 기판(110)은 서로 평행하게 배열되는 다수의 게이트 배선(114)과 다수의 게이트 배선(114)과 수직하며 서로 평행하게 배열되는 다수의 데이터 배선(116)과, 다수의 게이트 배선(114) 및 다수의 데이터 배선(116)의 각각이 교차하며 정의되는 화소영역(160)으로 구성된다. 또한 화소영역(160)의 상부에는 게이트 배선(114)과 함께 패터닝되는 공통배선(117)이 배치된다. 그리고 다수의 게이트 배선(114) 및 다수의 데이터 배선(116)의 각각의 교차지점에, 박막 트랜지스터(T)가 형성되며, 박막 트랜지스터(T)는, 액티브층(142)과, 액티브층(142)과 대응되는 게이트 배선(114)에 위치하는 게이트 전극(140)과, 게이트 전극(140)의 양측과 대응되며, 액티브층(142) 상에 각각 형성되는 소스 전극(145a) 및 드레인 전극(145b)으로 구성된다.
화소영역(160)에는 드레인 전극(145b)과 중첩영역(147)을 통하여, 드레인 전극(145b)과 연결되는 화소전극(118)과, 공통배선 콘택홀(136)을 통하여 공통배선(117)과 연결되는 공통전극(138)이 형성된다. 공통전극(138)은, 멀티도메인을 구현하기 위하여 데이터 배선(116)과 평행한 제 1 공통전극 연결부(191a) 및 제 2 공통전극 연결부(191b)와 제 1 및 제 2 공통전극 연결부(191a, 191b)와 연결되어 제 1 방향 및 제 2 방향으로 서로 이격되어 형성되는 다수의 제 1 서브 공통전극(138a) 및 다수의 제 2 서브 공통전극(138b)으로 구성된다. 화소영역(160)의 중앙 상부에 형성되는 제 1 방향의 다수의 제 1 서브 공통배선(138a)은 게이트 배선(114)을 기준으로 반시계 방향에서 예각을 이루고, 화소영역(160)의 중앙 하부에 형성되는 제 2 방향의 다수의 제 2 서브 공통배선(138b)은 게이트 배선(114)을 기준으로 시계방향에서 예각을 이룬다. 다수의 제 1 서브 공통배선(138a) 및 다수의 제 2 서브 공통배선(138b)은 화소영역(160)의 중앙을 기준으로 상하 대칭이다. 공통전극(138)은 도 4와 같이 화소영역(160)의 각각에서 공통배선(117)과 공통배선 콘택홀(136)을 통하여 연결되거나 또는 어레이 기판(110)의 주변부에서 콘택홀(도시하지 않음)을 통하여 공통배선(138)과 연결될 수 있다.
중첩영역(147)을 통하여 드레인 전극(145b)과 연결되는 화소전극(118)과, 화소전극(118)과 절연물질을 개재하여 최상층에 형성되는 공통전극(138)은 각각 액정을 구동하기 위한 보조용량을 확보하기 위해 캐패시터의 제 1 전극 및 제 2 전극으로 기능한다. 그리고, 도면에는 도시하지 않았지만, 다수의 게이트 배선(114)의 각 각의 말단에는 게이트 패드와, 게이트 패드 콘택홀을 통하여 게이트 패드와 연결되는 게이트 패드전극이 형성되고, 다수의 데이터 배선(116)의 각각의 말단에는 데이터 패드와 데이터 패드 콘택홀을 통하여 데이트 패드와 연결되는 데이트 패드전극이 형성된다.
도 4를 B-B'로 절단한 단면도는 화소영역(160), 공통배선 영역(161) 및 박막 트랜지스터 영역(162)으로 구분되며, 도 5a 내지 도 5g를 참조하여, 본 발명에 따른 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 5a와 같이, 투명기판(122) 상에 제 1 전도층(도시하지 않음)을 형성한다. 제 1 전도층은 알루미늄, 알루미늄합금, 몰리브덴, 크롬, 구리, 및 구리합금 중 하나를 선택하여 형성하거나, 또는 알루미늄합금 상에 몰리브덴 등을 적층한 이중층의 구조를 사용한다. 제 1 전도층 상에 제 1 감광막(도시하지 않음)을 도포하고, 제 1 마스크(도시하지 않음)를 사용하여, 제 1 감광막을 노광하고, 노광된 제 1 감광막을 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 식각 마스크로 이용하여 제 1 전도층을 식각하는 것에 의해, 도 4의 게이트 배선(114)과, 박막 트랜지스터 영역(162)의 게이트 배선(114)을 이용한 게이트 전극(140), 및 공통배선(117)을 형성한다. 그리고 제 1 감광막 패턴을 제거한다.
도 5b와 같이, 게이트 전극(140)을 포함한 투명기판(122) 상에 무기절연물질 인 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막(141)을 형성하고, 게이트 절연막(141) 상에 비정질 실리콘층(143)과 비정질 실리콘층(143) 상에 불순물이 도핑된 불순물 반도체층(144)과 불순물 반도체층(144) 상에 제 2 전도층으로 금속층(145)을 형성한다. 그리고, 금속층(145) 상에 제 2 감광막(도시하지 않음)을 형성하고, 투광영역(171), 차광영역(172) 및 반투과영역(173)으로 구성되는 제 2 마스크(170)를 사용하여, 제 2 감광막을 노광하고 현상한다. 제 2 마스크(170)의 반투과영역(173)은 하프톤(half tone)으로 구성되며, 조사광의 20 ~ 80 %을 투과시킨다. 제 2 감광막의 노광 및 현상에 의해, 차광영역(172)과 대응되는 제 2 감광막 패턴(174)과 제 2 감광막 패턴(174) 보다 낮은 두께로 형성되는 반투과 감광막 패턴(175)이 형성된다.
도 5c와 같이, 제 2 감광막 패턴(174) 및 반투과 감광막 패턴(175)을 식각 마스크로 사용하여 비정질 반도체층(143), 불순물 반도체층(144) 및 금속층(145)을 식각한다. 이와 같은 식각에 의해, 투명기판(122)의 전체에 걸쳐 게이트 절연막(141)은 식각되지 않고, 박막 트랜지스터 영역(162) 상에는 비정질 반도체층(143) 및 불순물 반도체층(144)으로 구성되는 액티브층(142)과, 액티브층(142)의 상에 금속층(145)의 패턴이 형성되고, 화소영역(160) 및 공통배선 영역(161) 상에는 비정질 반도체층(143), 불순물 반도체층(144) 및 금속층(145)은 제거된다. 금속층(145)의 패터닝에 의해 데이터 배선(116)이 동시에 형성된다. 금속층(145)의 패턴의 표면이 노출되도록, 도 5b에 도시되어 있는 제 2 감광막 패턴(174) 및 반투과 감광막 패턴(175)을 애싱(ashing) 처리하여, 애싱처리 감광막 패턴(도시하지 않음)을 형성한다. 애싱처리 감광막 패턴을 식각 마스크로 사용하여, 금속층(145) 패턴을 식각하는 것에 의해, 소스전극(145a) 및 드레인 전극(145b)을 형성하고, 계속해서 소스전극(145a) 및 드레인 전극(145b) 사이의 불순물 반도체층(144)의 식각에 의해서 채널영역(178)을 형성한다. 그리고 애싱처리 감광막 패턴을 제거하고, 소스전극(145a) 및 드레인 전극(145b)을 포함한 투명기판(122) 상에 보호층(154)을 300 ~ 3000 Å의 두께로 형성한다. 보호층(154)은 무기절연 물질인 실리콘 산화막 또는 실리콘 질화막을 사용한다.
도 5d와 같이, 보호층(154) 상에 제 3 감광막(도시하지 않음)을 도포하고, 제 3 감광막을 노광 및 현상하여 박막 트랜지스터 영역(162) 및 공통배선 영역(161) 상에 제 3 감광막 패턴(176)을 형성한다. 드레인 전극(145b)과 화소전극(118)이 연결되는 중첩영역(147)과 화소영역(160)은 제 3 감광막 패턴(176)에 차폐되지 않고 노출된다. 제 3 감광막 패턴(176)을 식각 마스크로 하여 보호층(152)을 등방성 식각하여, 박막 트랜지스터 영역(162)의 소스전극(145a), 채널영역(178), 및 드레인 전극(145b) 일부의 상부와 공통배선 영역(164) 상에 보호층(152) 패턴을 형성한다. 보호층(154)은 등방성으로 식각되므로, 제 3 감광막 패턴(176)의 단부(177)에서는 보호층(154)이 제 3 감광막 패턴(176)의 내측으로 식각되는 언더컷(under cut)이 형성된다. 언더컷의 높이는 보호층(154)의 두께 정도이다. 계속해서, 제 3 감광막 패턴(176)과 박막 트랜지스터 영역(162) 상에 형성되는 액티브층(142)을 식각 마스크로 게이트 절연막(141)을 식각하는 것에 의해 화소영역(160)의 투명기판(122)을 노출시킨다.
도 5e와 같이, 제 3 감광막 패턴(176)을 포함하는 투명기판(122) 상에 투명전극층(152)을 300 ~ 2000 Å의 두께로 ITO(indium tin oxide)와 같은 물질을 사용하여 형성한다. 투명전극층(152)은 제 3 감광막 패턴(176)의 내열온도를 고려하여, 150 ℃ 정도의 낮은 온도에서 PECVD 방법 또는 스퍼터링 방법에 의해서 형성하며, 가능하면 투명전극층(152)이 언더컷 영역에 증착되지 않도록 하기 위하여, 단차 피복성이 낮은 조건을 사용한다. 따라서 제 3 감광막 패턴(176)의 단부(177)에서 투명전극층(152)은 언더컷으로 인해 형성되지 않거나, 투명전극층(152)이 형성되어도 대단히 얇은 막으로 형성된다.
도 5f와 같이, 제 3 감광막 패턴(176)을 스트립액에 노출시키면, 제 3 감광막 패턴(176)은 리프트 오프(lift off) 방식에 의해 투명기판(122)로부터 제거된다. 다시 말하면, 스트립액이 제 3 감광막 패턴(176)의 단부(177)로 침투되어, 제 3 감광막 패턴(176)의 하부를 투명기판(122)과 단절시키고 최종적으로는 제 3 감광막 패턴(176)을 투명기판(122)으로부터 일탈시킨다. 따라서 투명전극층(152)은 중첩영역(147)과 대응되는 드레인 전극(145b) 및 화소영역(160)에 잔류하여, 드레인 전극(145b)과 연결되는 화소전극(118)을 형성한다
도 5g와 같이, 화소전극(118)을 포함하는 투명기판(122) 상에 유기 절연막(148)을 적층하고, 투명전극 물질인 ITO 등을 형성하고 패터닝하여 공통전극(138)을 형성한다. 유기 절연막으로는 벤조사이클로부텐(benzocyclobutene:BCB) 또는 아크릴 수지(acryl resin)를 사용한다. 그리고 도면에는 도시하지 않았지만, 도 4와 같이, 각각의 화소영역에서 공통배선(117)에 공통배선 콘택홀(136)을 형성하여 공통배선(117)과 공통전극(138)을 연결시키거나, 어레이 기판(110)의 패드부에서 콘택홀을 형성하여 공통배선(117)과 공통전극(138)을 연결시킬 수 있다.
이상과 같이 본 발명에서는 공통전극(138)을 유기 절연막(148) 상에 형성하여, 액정을 구동하기 위해 보조용량을 확보하기 위한 캐패시터의 제 1 전극으로 화소전극(118)과 제 2 전극으로 공통전극(138)을 사용하고, 유전체로 유기 절연막(148)을 사용하여, 종래기술과 유사한 크기의 캐패시턴스를 확보할 수 있다. 따라서, 별도의 스토리지 배선을 형성하지 않는 본 발명은 종래기술과 비교하여 개구율을 증가시킬 수 있다. 그리고 종래기술과 본 발명의 캐패시턴스를 비교하면 표1과 같다.
표1
구분 종래기술 본 발명
두께 유전율 단면적 Cst(fF) 두께 유전율 단면적 Cst(fF)
게이트절연막 0.4 6.5 6,000 863
보호막 0.2 6.5 6,000 1.727
유기절연막 1.3 3.5 24,384 581
합계 576 581
두께의 단위는 ㎛이고, 단면적의 단위는 ㎛2 이다. 종래기술에서는 스토리지 배선을 형성하고, 스토리지 배선과 화소전극의 사이에 개재된 게이트 절연막과 보호층을 유전막으로 사용하여 캐패시터를 형성하는 것으로, 화소영역에서 스토리지 배선과 대응되는 화소영역은 개구영역에 기여하지 못하므로, 본 발명과 비교하여 당연히 개구율이 감소하게 된다.
또한 본 발명은 종래기술과 비교하여, 유기 절연막(148) 상에 공통전극(138)을 형성하는 것에 의해, 공통전극(138)과 화소전극(118)의 간격이 증가하고, 종래기술에서 유전체로 사용되는 무기절연막의 게이트 절연막과 보호막에 비하여 본 발명의 유기절연막(148)은 유전율이 작게 되어, 동일한 구동전압에 대하여 전기장이 강해지므로 투과율이 개선되는 효과가 있다. 따라서, 표 2는 구동전압의 변화에 따른 본 발명과 종래기술의 투과율이고, 도 6은 본 발명과 종래기술의 투과율을 비교한 그래프이다.
표 2
구분 본 발명 종래기술
0.5 0 % 0 %
1.0 0 % 0 %
1.5 1 % 1 %
2.0 3 % 2 %
2.5 11 % 6 %
3.0 22 % 14 %
3.5 35 % 27 %
4.0 47 % 43 %
4.5 56 % 56 %
5.0 63 % 64 %
5.5 68 % 69 %
6.0 72 % 70 %
6.5 74 % 69 %
7.0 75 % 67 %
7.5 75 % 64 %
8.0 75 % 61 %
8.5 74 % 59 %
9.0 73 % 56 %
9.5 71 % 54 %
10.0 69 % 52 %
본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
스토리지 배선을 형성하지 않고, 유기 절연막을 개재하여 화소전극 상에 공통전극을 사용하는 것에 의해, 캐패시터의 제 1 전극으로 화소전극과 제 2 전극으로 공통전극을 사용하여, 개구율을 증가시키는 효과가 있다. 또한, 유기 절연막 상에 공통전극을 형성하는 것에 의해, 공통전극과 화소전극의 간격이 증가하고, 유전율이 작은 유기절연막을 사용하여 동일한 구동전압에 대하여 투과율이 개선되는 효과가 있다.

Claims (9)

  1. 기판 상의 게이트 배선, 상기 게이트 배선과 교차하며 화소영역을 정의하는 데이터 배선, 및 상기 게이트 배선과 평행한 공통배선;
    상기 게이트 배선과 상기 데이터 배선과 교차부와 대응하는 상기 기판 상에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터의 상부로 제1두께로 형성하되, 상기 박막 트랜지스터의 드레인 전극 일부와 일 측부가 노출되도록 무기물질로 형성된 보호막과;
    상기 노출된 드레인 전극의 상부 일부분과 일 측부뿐만 아니라 상기 박막 트랜지스터의 일 측부를 덮으며 상기 기판 상의 화소영역에 형성되는 화소전극;
    상기 화소전극 및 상기 박막 트랜지스터를 덮도록 상기 기판 상에 상기 제1두께보다 두꺼운 제2두께로 형성되어 평탄한 표면을 가지는 유기 절연막;
    상기 공통배선과 연결되며, 상기 유기 절연막 상에 형성되는 공통전극;
    을 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터는 상기 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극 상의 게이트 절연막과, 상기 게이트 절연막 상의 액티브층과 상기 게이트 전극과 대응되는 상기 액티브층의 양단에 형성되는 소스전극 및 상기 드레인 전극을 포함하며, 상기 드레인 전극과 중첩되어 상기 화소전극이 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  3. 제 1 항에 있어서,
    제 1 전극으로 상기 화소전극, 제 2 전극으로 상기 공통전극, 및 유전체로 상기 유기 절연막을 사용하여, 캐패시터를 구성하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  4. 제 1 항에 있어서,
    상기 공통전극은 상기 화소영역에 대응되는 상기 공통배선에 공통배선 콘택홀을 형성하여 연결하거나, 또는 상기 어레이 기판의 주변부에 콘택홀을 형성하여 연결하는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  5. 제 1 항에 있어서,
    상기 공통전극은, 상기 데이터 배선과 평행한 제 1 공통전극 연결부 및 제 2 공통전극 연결부와, 상기 제 1 공통전극 연결부 및 상기 제 2 공통전극 연결부와 연결되며, 상기 화소영역의 중앙 상부에 제 1 방향의 다수의 제 1 서브 공통배선과, 상기 화소영역의 중앙 하부에 제 2 방향의 다수의 제 2 서브 공통배선으로 구성되는 것을 특징으로 하는 액정표시장치의 어레이 기판.
  6. 기판 상에 게이트 배선, 게이트 전극, 및 공통배선을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 상기 게이트 절연막 상에 반도체층과 상기 반도체층 상에 금속층을 형성하는 단계;
    상기 반도체층과 상기 금속층을 패터닝하여 액티브층, 소스전극 및 드레인 전극, 그리고 데이터 배선을 형성하는 단계;
    화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;
    상기 화소전극을 포함한 상기 기판 상에 유기 절연막을 형성하는 단계;
    상기 유기 절연막 상에 상기 공통배선과 연결되는 공통전극을 형성하는 단계;
    를 포함하고,
    상기 화소전극을 형성하는 단계는,
    상기 소스전극 및 상기 드레인 전극을 포함한 상기 기판 상에 보호막을 형성하는 단계;
    상기 소스전극, 채널영역 및 상기 드레인 전극의 일부와 상기 공통배선과 대응되는 상기 보호막 상에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 이용하여 상기 보호막을 패터닝하며, 상기 감광막 패턴의 단부에 상기 보호막이 과도식각되는 언더컷을 형성하는 단계;
    상기 감광막 패턴을 포함한 상기 기판 상에 투명전극층을 형성하는 단계;
    상기 감광막 패턴을 식각하여, 상기 화소영역에 상기 드레인 전극과 연결되는 상기 화소전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
  7. 삭제
  8. 기판 상에 게이트 배선, 게이트 전극, 및 공통배선을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판 상에 게이트 절연막 및 상기 게이트 절연막 상에 반도체층과 상기 반도체층 상에 금속층을 형성하는 단계;
    상기 반도체층과 상기 금속층을 패터닝하여 액티브층, 소스전극 및 드레인 전극, 그리고 데이터 배선을 형성하는 단계;
    화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;
    상기 화소전극을 포함한 상기 기판 상에 유기 절연막을 형성하는 단계;
    상기 유기 절연막 상에 상기 공통배선과 연결되는 공통전극을 형성하는 단계;를 포함하고,
    상기 액티브층, 소스전극 및 드레인 전극을 형성하는 단계는,
    상기 금속층 상에 감광막을 형성하고, 투과영역, 차광영역 및 반투과영역을 가지는 마스크를 이용하여, 상기 감광막을 노광 및 현상하는 것에 의해, 상기 차광영역과 대응되는 감광막 패턴과, 상기 감광막 패턴보다 낮은 두께로 형성되며, 상기 반투과영역과 대응되는 반투과 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴에 의해, 상기 반도체층 및 상기 금속층을 패터닝하여, 상기 액티브층과 전도층 패턴을 형성하는 단계;
    상기 전도층 패턴이 노출될 때까지 상기 감광막 패턴과 상기 반투과 감광막 패턴을 애싱처리하여, 애싱처리 감광막 패턴을 형성하는 단계;
    상기 애싱처리 감광막 패턴을 마스크로 이용하여 상기 전도층 패턴을 패터닝함으로써 상기 소스전극 및 상기 드레인 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
  9. 제 6 항 또는 제 8 항에 있어서,
    상기 공통전극은 상기 화소영역에 대응되는 상기 공통배선에 공통배선 콘택홀을 형성하여 연결하거나, 또는 상기 어레이 기판의 주변부에 콘택홀을 형성하여 연결하는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
KR1020070027695A 2007-03-21 2007-03-21 액정표시장치의 어레이 기판 및 그의 제조방법 KR101366537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027695A KR101366537B1 (ko) 2007-03-21 2007-03-21 액정표시장치의 어레이 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027695A KR101366537B1 (ko) 2007-03-21 2007-03-21 액정표시장치의 어레이 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080086062A KR20080086062A (ko) 2008-09-25
KR101366537B1 true KR101366537B1 (ko) 2014-02-24

Family

ID=40025490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027695A KR101366537B1 (ko) 2007-03-21 2007-03-21 액정표시장치의 어레이 기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101366537B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000039B1 (ko) * 2011-10-20 2019-07-16 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101885329B1 (ko) 2012-01-05 2018-08-06 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR20200082753A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR20050070770A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20060119573A (ko) * 2005-05-20 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494682B1 (ko) * 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
KR20050070770A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20060119573A (ko) * 2005-05-20 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080086062A (ko) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100494638B1 (ko) 능동매트릭스형 액정표시장치 및 그 제조방법
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
JP3269787B2 (ja) 液晶表示装置
US20050174503A1 (en) Thin film transistor array panel and liquid crystal display including the panel
US7352431B2 (en) Liquid crystal display and manufacturing method thereof
KR20040053636A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20100024640A (ko) 박막 트랜지스터 표시판
US20060290829A1 (en) Liquid crystal display and thin film transistor array panel therefor
US20070188682A1 (en) Method for manufacturing a display device
KR100908849B1 (ko) 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101222141B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
US8530291B2 (en) Method for manufacturing display device
KR20170080231A (ko) 어레이 기판과 그 제조 방법 및 이를 포함하는 액정표시장치
KR101590381B1 (ko) 액정표시장치 및 그 제조방법
KR102551694B1 (ko) 액정표시장치용 어레이 기판
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7