KR100905472B1 - 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 - Google Patents

박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 Download PDF

Info

Publication number
KR100905472B1
KR100905472B1 KR1020020080812A KR20020080812A KR100905472B1 KR 100905472 B1 KR100905472 B1 KR 100905472B1 KR 1020020080812 A KR1020020080812 A KR 1020020080812A KR 20020080812 A KR20020080812 A KR 20020080812A KR 100905472 B1 KR100905472 B1 KR 100905472B1
Authority
KR
South Korea
Prior art keywords
data line
layer
gate
line
thin film
Prior art date
Application number
KR1020020080812A
Other languages
English (en)
Other versions
KR20040053636A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020080812A priority Critical patent/KR100905472B1/ko
Priority to TW092135754A priority patent/TWI357590B/zh
Priority to CNB2003101212894A priority patent/CN100444004C/zh
Priority to JP2003420084A priority patent/JP4928712B2/ja
Priority to US10/738,648 priority patent/US7436474B2/en
Publication of KR20040053636A publication Critical patent/KR20040053636A/ko
Priority to US12/233,362 priority patent/US7768601B2/en
Application granted granted Critical
Publication of KR100905472B1 publication Critical patent/KR100905472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

우선, 박막 트랜지스터 어레이 기판에는 절연 기판 위에는 게이트선, 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 이를 덮는 게이트 절연막 위에는 비정질 규소로 이루어진 반도체층이 형성되어 있다. 반도체층 또는 게이트 절연막 위에는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 이때, 반도체층은 데이터선의 하부까지 일부 연장되어 있는데, 게이트 배선과 동일한 층에는 데이터선 하부에 위치하는 반도체층의 일부와 중첩되어 있는 광차단막이 형성되어 있다. 광차단막(129)은 기판의 하부로부터 입사하는 백 라이트의 빛이 비정질 규소층으로 입사하는 차단하는 기능을 가지는데, 이를 통하여 인버터(inverter)를 통하여 출력되는 온/오프(ON/OFF) 신호의 구형파에 의해 구동되는 액정 표시 장치에서 화상이 표시될 때에는 다른 밝기를 가지는 띠 또는 이러한 띠가 상하로 움직이는 물결 무늬 현상을 방지할 수 있다.
워터폴, 액정, 띠, 박막 트랜지스터, 광차단막

Description

박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치{thin film transistor array panel and liquid crystal display including the panel}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 액정 표시 장치의 단면도이고,
도 3a, 4a, 5a 및 6a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고,
도 8 및 도 9는 도 7에 도시한 박막 트랜지스터 어레이 기판을 VIII-VIII' 선 및 IX-IX'선을 따라 잘라 도시한 단면도이고,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 10b 및 10c는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이며,
도 11a 및 11b는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도로서, 도 10b 및 도 10c 다음 단계에서의 단면도이고,
도 12a는 도 11a 및 11b 다음 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 12b 및 12c는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이며,
도 13a, 14a, 15a와 도 13b, 14b, 15b는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서 도 12b 및 12c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 16a는 도 15a 및 도 15b의 다음 단계에서의 박막 트랜지스터 어레이 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이다.
도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어 레이 기판의 구조를 도시한 배치도이고,
도 18은 도 17에 도시한 박막 트랜지스터 어레이 기판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고,
도 19a, 20a, 21a 및 23a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 어레이 기판의 배치도이고,
도 19b는 도 19a에서 XIXb -XIXb' 선을 따라 절단한 단면도이고,
도 20b는 도 20a에서 XXb-XXb' 선을 따라 잘라 도시한 도면으로서 도 19b의 다음 단계를 도시한 단면도이고,
도 21b는 도 21a에서 XXIb-XXIb' 선을 따라 잘라 도시한 도면으로서 도 20b의 다음 단계를 도시한 단면도이고,
도 22는 도 21a에서 XXIb-XXIb' 선을 따라 잘라 도시한 도면으로서 도 21b의 다음 단계를 도시한 단면도이고,
도 23b는 도 23a에서 XXIIIb-XXIIIb' 선을 따라 잘라 도시한 도면으로서 도 22의 다음 단계를 도시한 단면도이고,
도 24는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 25는 도 24에 도시한 박막 트랜지스터 어레이 기판을 XXV-XXV 선을 따라 잘라 도시한 단면도이고,
도 26은 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어 레이 기판의 구조를 도시한 배치도이고,
도 27은 도 26에 도시한 박막 트랜지스터 어레이 기판을 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이고,
도 28은 본 발명의 제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고,
도 29는 도 28에 도시한 박막 트랜지스터 어레이 기판을 XXIX-XXIX' 선을 따라 잘라 도시한 단면도이고,
도 30은 본 발명의 제7 실시예에 따른 박막 트랜지스터 어레이 기판의 배치도이고,
도 31은 도 30에 도시한 박막 트랜지스터 어레이 기판을 XXXI-XXXI' 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.
이러한 액정 표시 장치의 한 기판에는 게이트 신호를 전달하는 게이트선 또는 화상 신호를 전달하는 데이터선을 포함하는 신호용 배선, 데이터선을 통하여 인가된 화상 신호가 전달되는 화소 전극 및 게이트 신호를 통하여 각 화소의 화소 전극에 전달되는 화상 신호를 제어하는 박막 트랜지스터 등이 형성되어 있으며, 다른 기판에는 다양한 색의 화상을 구현하기 위한 컬러 필터 및 화소 사이에서 누설되는 빛샘을 차단하거나 대비비의 저하를 방지하기 위한 블랙 매트릭스가 형성되어 있다.
이때, 박막 트랜지스터의 반도체층으로는 수소화된 비정질 규소를 주로 사용하는데, 배선이 단선되는 것을 방지하거나 제조 공정시에 배선을 하부에 비정질 규소층을 제거할 수 없어, 데이터선의 하부에 비정질 규소층을 잔류할 수 있다.
하지만, 액정 표시 장치의 광원인 백 라이트로부터 나오는 빛은 비정질 규소층에 입사하여 비정질 규소층에 전공이나 전자를 발생시켜 광누설 전류를 생성하며, 이러한 광누설 전류는 액정 표시 장치의 특성을 저하시키는 원인으로 작용한다. 특히, 이러한 광누설 전류는 데이터선을 통하여 전달되는 화상 신호를 변화시켜 결과적으로는 화소 전극에 전달되는 화소 전압을 변화시켜, 화상이 표시될 때에는 다른 밝기를 가지는 띠가 올라가거나 내려가는 현상으로 나타나 화질을 저하시키게 된다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 표시 특성을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
본 발명에 따른 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시 장치에는 데이터선의 하부에 위치하는 비정질 규소층의 하부에 광차단막이 형성되어 있다.
본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판에는, 절연 기판 상부에 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선을 덮는 게이트 절연막 상부에는 게이트선과 교차하는 데이터선, 데이터선에 연결되어 있는 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 이때, 게이트 전극의 게이트 절연막 상부에는 반도체층이 형성되어 있는데, 반도체층의 일부는 데이터선 하부까지 연장되어 있으며, 기판의 상부에는 게이트 배선과 동일한 층으로 데이터선 아래의 반도체층과 중첩되어 있는 광차단막이 형성되어 있다. 또한 기판 상부에는 드레인 전극과 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이때, 반도체층과 중첩하는 광차단막의 폭은 반도체층의 폭에 비하여 적어도 60% 이상인 것이 바람직하며, 데이터선 하부의 반도체층은 데이터선보다 동일하거 나 넓은 폭을 가질 수 있다.
여기서, 소스 전극과 드레인 전극 사이의 채널부를 제외한 반도체층은 데이터 배선과 동일한 패턴을 가질 수 있으며, 반도체층 일부는 데이터 배선의 가장자리 둘레 밖으로 드러나 있을 수 있다.
데이터 배선은 하부막과 하부막의 상부에 형성되어 있으며 하부막과 다른 모양을 가지는 상부막을 포함할 수 있다.
이러한 본 발명에 따른 박막 트랜지스터 어레이 기판을 포함하는 액정 표시 장치의 광원으로 사용하는 백 라이트는 온(ON)/오프(OFF)의 구형파 신호를 출력하는 인버터에 의해 구동된다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 이를 포함하 는 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도로서, 박막 트랜지스터 어레이 기판과 이와 마주하는 대향 기판과 함께 도시되어 있다.
박막 트랜지스터 어레이 기판(100)에는, 하부 절연 기판(110) 위에 단일의 알루미늄(Al)으로 이루어진 하부막(201)과 몰리브덴 또는 크롬 등과 다른 물질과 접촉 특성이 우수한 상부막(202)을 포함하는 게이트선(121)이 테이퍼 구조로 형성되어 있다. 게이트선(121)은 끝 부분(125)을 통하여 외부로부터의 게이트 신호를 인가받으며, 게이트선(121)에는 박막 트랜지스터의 게이트 전극(123)을 포함되어 있다. 또한, 게이트선(121)은 이후에 형성되는 화소 전극(190)과 연결되어 있는 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이때, 전하 보존 능력이 부족한 경우에 게이트 배선과 분리된 유지 배선을 추가할 수도 있다. 또한, 절연 기판(110) 상부에는 세로 방향으로 뻗어 있으며 플로팅(floating)되어 있는 광차단막(129)이 형성되어 있다. 광차단막(129)은 이후에 형성되는 데이터선(171) 하부에 위치하는 비정질 규소층(150, 163)과 중첩되어, 기판(110)의 하부로부터 입사하는 백 라이트의 빛이 비정질 규소층(150, 163)으로 입사하는 차단하는 기능을 가진다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)과 광차단막(129)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(150)이 형성되어 있으며, 반도체층(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(163, 165)이 각각 형성되어 있다. 이때, 비정질 규소층(150, 163)은 이후에 형성되는 데이터선(171)이 단차로 인하여 단선되는 것을 방지하기 위하여 데이터선(171)을 따라 세로 방향으로 뻗어 있는데, 광차단막(129)과 중첩되어 있다. 여기서는, 광차단막(129)이 비정질 규소층(150, 163)보다 넓은 폭을 가지고 있으나, 비정질 규소층(150, 163)보다 좁을 폭을 가질 수 있으며, 광차단막(129)과 비정질 규소층이 중첩하는 폭은 비정질 규소층(150, 163)의 폭에 대하여 적어도 60% 이상인 것이 바람직하다. 또한, 광차단막(129)은 이후에 형성되며 서로 이웃하는 화소 영역의 화소 전극(190) 사이에 위치하는데, 화소 전극(190)과 중첩하지 않는 것이 바람직하다.
저항 접촉층(163, 165) 또는 게이트 절연막(140) 위에는 몰리브덴 또는 몰리브덴 합금으로 이루어진 다수의 데이터선(171) 및 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하여 화소 영역을 정의하며, 광차단막(129) 및 세로 방향으로 뻗은 비정질 규소층(150, 163)과 중첩한다. 데이터선(171) 중에서 저항 접촉층(163)의 상부까지 연장되어 있는 부분은 박막 트랜지스터의 소스 전극(173)이며, 데이터선(171)의 한쪽 끝에 연결되어 있는 끝 부분(179)은 외부로부터의 화상 신호를 인가받는다. 또한, 데이터선(171)과 동일한 층에는 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있으며, 이후에 형성되는 화소 전극(190)과 전기적으로 연결되어 있는 유지 축전기용 도전체 패턴(177)이 형성되어 있다.
이때, 데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 동일하게 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금의 도전막을 포함하는 것이 바람직하며, 크롬 또는 몰리브덴 또는 몰리브덴 합금의 도전막을 포함하는 다층막으로 이루어질 수 있다. 또한, 몰리브덴 또는 몰리브덴 합금의 도전막/알루미늄의 도전막/몰리브덴 또는 몰리브덴 합금의 도전막의 3층막으로 이루어질 수도 있다.
데이터선(171)과 드레인 전극(175) 및 이들이 가리지 않는 반도체층(150) 상부에는 질화 규소 또는 a-Si:C:O:H 등을 포함하는 저유전율 절연 물질의 보호막(180)이 형성되어 있다. 여기서, 보호막(180)은 평탄화 특성이 우수하며 감광성을 가지는 유기 물질로 이루어진 유기 절연막을 더 포함할 수 있으며, 이러한 경우에 유기 절연막은 소스 및 드레인 전극(173, 175) 사이에서 드러나는 반도체층(150)을 직접 덮지 않는 것이 바람직하다. 또한, 게이트선(121) 및 데이터선(171) 각각의 끝 부분(125, 179)이 위치하는 패드부에서는 유기 절연 물질이 완전히 제거되는 것이 바람직한데, 이러한 구조는 패드부에 게이트선(121) 및 데이터선(171)의 상부에 주사 신호 및 영상 신호를 각각 전달하기 위해 박막 트랜지스터 기판의 상부에 게이트 구동 집적 회로 및 데이터 구동 집적 회로를 직접 실장하 는 COG(chip on glass) 방식의 액정 표시 장치에 적용할 때 특히 유리하다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체 패턴(177) 및 데이터선의 끝 부분(179)을 각각 드러내는 접촉 구멍(185, 187, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선의 끝 부분(125)를 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(180) 상부에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있고 화소 영역에 위치하며, 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 화소 전극(190)이 형성되어 있다. 이때, 개구율을 확보하기 위해 화소 전극(190)은 데이터선(171) 또는 게이트선(121)과 중첩하는 것이 바람직하다. 하지만, 보호막(180)의 유전율을 고려하여 데이터선(171) 및 게이트선(121)을 통하여 전달되는 신호의 간섭을 최소화하기 위해 화소 전극(190)은 데이터선(171) 또는 게이트선(121)과 중첩하지 않을 수도 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트선 및 데이터선 각각의 끝 부분(125, 179)와 연결되어 있는 보조 게이트 부재(92) 및 보조 데이터 부재(97)가 형성되어 있다. 여기서, 보조 게이트 및 데이터 부재(92, 97)는 게이트선 및 데이터선 각각의 끝 부분(125, 179)을 보호하기 위한 것이며, 필수적인 것은 아니다.
박막 트랜지스터 어레이 기판(100)과 마주하는 대향 기판(200)에는 상부 절연 기판(210)에 화소 영역에 개구부를 가지는 블랙 매트릭스(도시하지 않음)가 형성되어 있으며, 각각의 화소 영역에는 적색, 녹색, 청색의 컬러 필터(도시하지 않 음)가 형성되어 있으며, 화소 전극(190)과 마주하여 액정 분자를 구동하기 위해 공통 전압이 전달되는 공통 전극(210)이 전면적으로 형성되어 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판(100)을 포함하는 액정 표시 장치는 박막 트랜지스터 기판(100)과 마주하는 대향 기판(200) 및 박막 트랜지스터 어레이 기판(100)을 중심으로 대향 기판(200)의 반대편으로부터 입사하는 빛을 발광하는 백 라이트(500)를 포함한다. 이때, 백 라이트(500)는 인버터(inverter)를 통하여 출력되는 온/오프(ON/OFF)의 신호의 구형파에 의해 구동된다.
본 발명의 제1 실시예와 달리 광차단막(129)을 가지지 않는 액정 표시 장치의 경우에 백 라이트가 온(ON)되었을 때, 백 라이트로부터 발광한 빛은 비정질 규소층(150, 163)에 입사하며, 입사한 백 라이트의 빛에 의해 비정질 규소층(150, 163)에는 전자(electron)와 정공(hole)들이 생성되며, 이들은 화상 신호 인가시 데이터선(171)을 통하여 전달되는 전하들과 재결합하게 된다. 한편, 백 라이트가 오프(OFF)되었을 때에는 비정질 규소층(150, 163)에서는 전자와 정공들이 생성되지 않으며, 이 경우에 데이터선(171)을 통하여 전달되는 화상 신호는 지연(delay)만이 발생한다. 이로 인하여, 백 라이트의 온 및 오프에 따라 데이터선(171)을 통하여 전달되는 화상 신호가 변화되며, 결과적으로는 이후의 화소 전극(190)에 전달되는 화소 전압을 변화시키게 된다. 따라서, 화상이 표시될 때에는 다른 밝기를 가지는 띠가 형성된다. 또한, 백 라이트를 구동하는 인버터의 주파수 , 즉 백 라이트의 온(ON)/오프(OFF) 주파수와 프레임(frame) 주파수, 즉 모든 게이트선(121)에 대하 여 순차적으로 게이트 신호가 인가되는 주파수가 동기되지 않았을 때, 다른 밝기를 가지는 띠는 올라가거나 내려가게 되어 물결 무늬 현상을 발생시킨다.
본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판을 포함하는 액정 표시 장치는 데이터선(171)을 따라 형성된 비정질 규소층(150, 163)의 하부에 광차단막(129)을 구비하고 있어, 백 라이트가 온(ON)되었을 때 비정질 규소층(150, 163)으로 입사하는 백 라이트의 빛을 차단할 수 있다. 따라서, 광차단막(129)은 비정질 규소층(150, 163)에서 백 라이트에 의해 전자 또는 정공이 생성되는 것을 방지하여 화상이 표시될 때 밝기가 다른 띠가 발생하거나 띠가 움직이는 워터폴 현상이 발생하는 것을 방지할 수 있어 액정 표시 장치의 화질을 향상시킬 수 있다.
한편, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판은 게이트 배선(121) 또는 데이터선(171)이 낮은 비저항을 가지는 알루미늄을 포함하고 있어 대형화의 액정 표시 장치에 적용할 수 있으며, 표시 특성을 향상시킬 수 있다.
그러면, 도 3a 내지 도 6b 및 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 유리 기판(110) 상부에 알루미늄의 하부막(201)과 크롬 또는 몰리브덴 또는 몰리브덴 합금의 상부막(202)을 각각 2000Å~4000Å 및 500Å ~ 2000Å 정도의 두께로 차례로 적층하고, 마스크를 이용한 사진 식각 공정으로 상부막(202)과 하부막(201)을 함께 패터닝하여 게이트선(121)과 광차단막(29)을 형성한다. 이때, 게이트선(121) 및 광차단막(129)은 20-80° 범위의 테이퍼 각을 가지는 테이퍼 구조로 형성하며, 식각 공정은 습식 식각으로 실시하는 것이 바람직하다. 상부막(202)이 몰리브덴 또는 몰리브덴 합금인 경우에 동일한 식각액을 이용하여 하나의 식각 조건으로 패터닝할 수도 있다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소(SiNX)로 이루어진 게이트 절연막(140), 비정질 규소(a-Si:H)로 이루어진 반도체층(150), 도핑된 비정질 규소층(n+ a-Si:H, 160)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(150)과 도핑된 비정질 규소층(160)을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 반도체층(150)과 저항 접촉층(160)을 형성한다. 이때, 비정질 규소층(150, 160)은 건식 식각으로 한번에 패터닝하는데, 이후에 형성되는 데이터선(171)이 비정질 규소층(150, 160)의 단차로 인하여 단선되는 방지하기 위해 데이터선(171)을 따라 세로 방향으로 형성한다. 하지만, 앞에서 설명한 바와 같이 인버터를 이용하여 구동하는 백 라이트의 빛이 비정질 규소층(150, 160)으로 입사하는 경우에는 액정 표시 장치의 특성이 저하된다. 본 발명의 실시예에서는 백 라이트의 빛이 비정질 규소층(150, 160)으로 입사하는 것을 방지하기 위하여 데이터선(171)의 하부에 위치하는 비정질 규소층(150, 160)의 하부에 광차단막(129)을 형성한다.
다음, 도 5a 내지 도 5b에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 의 도전막 또는 크롬 또는 몰리브덴 또는 몰리브덴 합금의 도전막을 2,000Å 정도의 두께로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121)과 교차하는 데이터선(171)과 드레인 전극(175)과 유지 축전기용 도전체 패턴(177)을 테이퍼 구조로 형성한다.
이때, 데이터 배선(171)은 알루미늄의 도전막을 포함할 수 있으며, 이러한 경우에는 알루미늄의 도전막이 중앙에 위치하며 그 상부 및 하부에 몰리브덴 또는 몰리브덴 합금의 도전막을 형성하는 것이 바람직하다.
이어, 데이터 배선(171) 및 드레인 전극(175)으로 가리지 않는 도핑된 비정질 규소층 패턴(160)을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(163, 165) 사이의 반도체층 패턴(150)을 노출시킨다. 이어, 노출된 반도체층(150)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 6b에서 보는 바와 같이, 질화 규소를 적층하거나 PECVD(plasma enhanced chemical vapor deposition) 방법으로 a-Si:C:O 막 또는 a-Si:O:F 막 등의 저유전율 CVD막을 증착하여 보호막(180)을 형성한다. 이어, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여, 게이트선의 끝 부분(125), 드레인 전극(175), 데이터선의 끝 부분(179) 및 유지 축전기용 도전체 패턴(177)을 드러내는 접촉 구멍(182, 185, 189, 187)을 형성한다. 이때, 접촉 구멍(182, 185, 189, 187)을 통하여 드러난 부분에서 알루미늄의 도전막이 드러나는 경우에는 이후에 형성되는 ITO 또는 IZO의 화소 전극(190)과의 접촉 특성을 고려하여 알루미늄의 도전막을 제거하는 것이 바람직하다.
다음, 도 1 및 도 2에서 보는 바와 같이, ITO 또는 IZO의 투명 도전 물질을 900Å 정도의 두께로 증착하고 마스크를 사진 식각 공정으로 패터닝하여 접촉 구멍(187, 185)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결되는 화소 전극(190)과 접촉 구멍(182, 189)을 통하여 게이트선 및 데이터선 각각의 끝 부분(125, 179)와 각각 연결되는 보조 게이트 부재(92) 및 보조 데이터 부재(97)를 각각 형성한다.
앞에서는 반도체층을 데이터선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 제조 방법에 본 발명의 실시예를 적용하여 설명하였지만, 제조 비용을 최소화하기 위하여 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에서도 데이터선의 하부에 비정질 규소층이 남게되어 광차단막을 기지는 본 발명의 실시예를 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다. 이때, 도 8 및 도 9에는 대향 기판이 생략되어 있다.
먼저, 절연 기판(110) 위에 알루미늄으로 이루어진 도전막을 포함하며 다수의 게이트선(121)이 테이퍼 구조로 형성되어 있다. 이때, 게이트선(121)과 동일한 층에는 게이트선(121)과 평행하며 대향 기판(200, 도 2 참조)의 공통 전극(220, 도 2 참조)에 입력되는 공통 전극 전압 또는 이웃하는 화소 행의 박막 트랜지스터에 게이트 신호를 전달하는 전단의 게이트선(121)에 전기적으로 연결되어 전단의 게이트 전압 따위의 전압을 인가받는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 드레인 전극(175)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 또한, 게이트선(121)과 동일한 층에서는 이후에 형성되는 데이터선(171)의 하부에 위치하는 비정질 규소층(152, 163)과 중첩하여 기판(110)의 하부로부터 비정질 규소층(152, 163)으로 입사하는 빛을 차단하기 위한 광차단막(129)이 형성되어 있다. 여기서는, 광차단막(129)이 제1 실시예와 다르게 비정질 규소층(152, 163)보다 좁은 폭을 가지고 있다. 이때, 제1 실시예와 동일하게, 광차단막(129)과 비정질 규소층(152, 163)이 중첩하는 폭은 비정질 규소층(152, 163)의 폭에 대하여 적어도 60% 이상인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 게이트선(121), 유지 전극선(131) 및 광차단막(129)을 덮고 있다.
게이트 절연막(140) 위에는 다결정 규소 또는 비정질 규소 등으로 이루어진 반도체 패턴(152)이 형성되어 있으며, 반도체 패턴(152) 위에는 인(P) 따위의 n형 또는 p형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(163, 165)이 형성되어 있다.
저항성 접촉층 패턴(163, 165) 위에는 크롬 또는 몰리브덴 또는 몰리브덴 합금으로 이루어진 도전막 또는 알루미늄 또는 알루미늄 합금의 도전막을 포함하는 데이터선(171) 및 드레인 전극(175)이 테이퍼 구조로 형성되어 있다. 데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하고 있으며, 외부로부터 화상 신호를 인가받는 데이터선의 끝 부분(179)과 박막 트랜지스터의 소스 전극(173)을 가진다. 소스 전극(173)은 박막 트랜지스터의 채널부(C)에 대하여 유지 전극선(131)과 중첩하는 박막 트랜지스터의 드레인 전극(175)의 반대편에 위치한다.
접촉층 패턴(163, 165)은 그 하부의 반도체 패턴(152)과 그 상부의 데이터선(171) 및 드레인 전극(175)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터선(171) 및 드레인 전극(175)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(163)은 데이터선(171)와 동일하고, 드레인 전극용 중간층 패턴(163)은 드레인 전극(173)과 동일하다.
한편, 반도체 패턴(152)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층 패턴(163, 165)과 동일한 패턴을 하고 있다. 구체적으로는, 박막 트랜지스터의 채널부(C)에서 데이터선부(171), 특히 소스 전극(173)과 드레인 전극(175)이 분리되어 있고 데이터선부 중간층(163)과 드레인 전극용 접촉층 패턴(165)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(152)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 이때, 반도체 패턴(152)은 데이터선(171) 둘레 밖으로 나와 있으며, 데이터선(171) 하부에 위치하는 반도체 패턴(152)은 광차단막(129)보다 넓은 폭을 가진다.
데이터선(171) 및 드레인 전극(175)과 이들로 가리지 않는 반도체층(152) 상부에는 낮은 유전율을 가지는 유기 물질로 이루어진 유기 절연막 또는 제1 실시예에서와 같은 저유전율 PECVD막을 포함하는 보호막(180)이 형성되어 있다. 보호막(180)은 데이터선의 끝 부분(179) 및 드레인 전극(175)을 드러내는 접촉 구멍(189, 185)을 가지고 있으며, 또한 게이트 절연막(140)과 함께 게이트선의 끝 부분(125)를 드러내는 접촉 구멍(182)을 가지고 있다.
보호막(180) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 ITO 또는 IZO 따위의 투명한 도전 물질, 또는 알루미늄 또는 은 등과 같이 반사도를 가지는 도전 물질로 이루어져 있으며 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 이때, 보호막(180)은 낮은 유전율을 가지는 유기 절연막을 포함하고 있어, 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있더라도, 이들의 중첩으로 인하여 신호의 간섭은 거의 발생하지 않는다. 또한, 광차단막(129)은 서로 이웃하는 화소 영역의 화소 전극(190)과 중첩되어 이웃하는 화소 영역 사이에서 누설되는 빛을 차단하기도 한다. 한편, 게이트선 및 데이터선 각각의 끝 부분(125, 179) 위에는 접촉 구멍(182, 189)을 통하여 각각 이들과 연결되는 보조 게이트 부재(92) 및 보조 데이터 부재(97)가 형성되어 있으며, 이들은 게이트선 및 데이터선 각각의 끝 부분(125, 179)과 외부 회로 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판도 제1 실시예와 마찬가지로 백 라이트가 온(ON)되었을 때 데이터선(171) 하부의 비정질 규소층(163)으로 입사하는 빛을 차단하는 광차단막(129)을 구비하고 있어, 화상이 표시될 때 밝기가 다른 띠가 발생하거나 띠가 움직이는 워터폴 현상이 발생하는 것을 방지하여 액정 표시 장치의 화질을 향상시킬 수 있다.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 어레이 기판을 제조하는 방법에 대하여 상세하게 도 7 내지 도 9와 도 10a 내지 도 16c를 참조하여 설명하기로 한다.
먼저, 도 10a 내지 10c에 도시한 바와 같이, 알루미늄 또는 알루미늄을 포함하는 도전막 또는 몰리브덴 또는 몰리브덴 합금 또는 크롬의 도전막을 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121), 유지 전극선(131) 및 광차단막(129)을 테이퍼 구조로 형성한다.
다음, 도 11a 및 11b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 도핑되지 않은 비정질 규소의 반도체층(150), 도핑된 비정질 규소의 중 간층(160)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 1400 Å 내지 600 Å의 두께로 연속 증착한다. 이어, 몰리브덴 또는 몰리브덴 합금으로 이루어진 도전 물질 또는 알루미늄을 포함하는 도전 물질의 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(210)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(210)에 빛을 조사한 후 현상하여 도 12b 및 12c에 도시한 바와 같이, 감광막 패턴(212, 214)을 형성한다. 이때, 감광막 패턴(212, 214) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 제1 부분(214)은 데이터 배선부(A), 즉 데이터선(171)이 형성될 부분에 위치한 제2 부분(212)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(214)의 두께와 데이터 배선부(A)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(214)의 두께를 제2 부분(212)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이 용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(214) 및 그 하부의 막들, 즉 도전체층(170), 중간층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(212, 214)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(212, 214)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(212, 214)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(214)의 두께를 두껍게 하여 이 과정에서 제1 부분(214)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 13a 및 도 13b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(A)의 도전체층, 즉 소스/드레인용 도전체 패턴(178)만이 남고 기타 부분(B)의 도전체층(170)은 모두 제거되어 그 하부의 중간층(160)이 드러난다. 이때 남은 도전체 패턴(178)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터선(171)과 드레인 전극(175)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(212, 214)도 어느 정도의 두께로 식각된다.
이어, 도 14a 및 14b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(160) 및 그 하부의 반도체층(150)을 감광막의 제1 부분(214)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(212, 214)과 중간층(160) 및 반도체층(150)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O 2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 동일한 경우 제1 부분(214)의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 14a 및 14b에 나타낸 바와 같이, 채널부(C)의 제1 부분(214)이 제거되어 소스/드레인용 도전체 패턴(178)이 드러나고, 기타 부분(B)의 중간층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(212) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(152)이 완성된다. 도면 부호 168은 각각 소스/드레인용 도전체 패턴(178) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다. 이렇게 하면, 감광막 패턴(212)의 두께 및 폭도 일부가 제거되어, 소스/드레인용 도전체 패턴(178)과 그 하부의 중간층 패턴(168) 및 반도체 패턴(152)의 가장자리 둘레 부분이 감광막 패턴(212) 밖으로 드러난다.
다음, 도 15a 및 15b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(178) 및 그 하부의 소스/드레인용 중간층 패턴(168)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(178)에 대해서는 식각액을 이용하는 습식 식각으로, 중간층 패턴(168)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(152)의 두께를 조절하기가 쉽지 않기 때문이다. 중간층 패턴(168) 및 반도체 패턴(152)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2 를 사용하면 균일한 두께로 반도체 패턴(152)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(212)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(212)이 식각되어 그 하부의 데이터선(171) 및 드레인 전극(175)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도 12a에서 보는 바와 같이 데이터선(171)으로부터 드레인 전극(175)이 분리되면서 이들 하부의 접촉층 패턴(163, 165)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(212)을 제거한다. 그러나, 제2 부분(212)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(178) 을 제거한 후 그 밑의 중간층 패턴(168)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 도 16a 내지 16c에 도시한 바와 같이 유기 절연 물질을 적층하여 보호막(180)을 형성하고, 마스크를 이용하여 보호막(180)을 게이트 절연막(140)과 함께 식각하여 게이트선 및 데이터선 각각의 끝 부분(125, 179) 및 드레인 전극(175)을 각각 드러내는 접촉 구멍(182, 189, 185)을 형성한다.
이어, 도 7 내지 도 9에 도시한 바와 같이, 500 Å 내지 1,000 Å 두께의 ITO 또는 IZO를 증착하고 마스크를 사용하여 습식 식각하여 드레인 전극(175)과 연결된 화소 전극(190), 게이트선 및 데이터선 각각의 끝 부분(125, 179)와 연결된 보조 게이트 부재(92) 및 보조 데이터 부재(97)를 형성한다.
이러한 본 발명의 제2 실시예에서는 데이터선(171)과 그 하부의 접촉층 패턴(163, 165, 167) 및 반도체 패턴(152, 157)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(173)과 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.
한편, 본 발명의 제1 및 제2 실시예에서는 비정질 규소층(150, 152)이 데이터선(171)보다 넓거나 좁은 폭을 가지는 경우에 대하여 설명하였으나, 비정질 규소 층이 데이터선과 동일한 폭을 가질 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판이고, 도 18은 도 17에 도시한 박막 트랜지스터 어레이 기판을 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 저저항을 가지는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금의 금속 물질로 이루어진 도전막을 포함하는 게이트선(121)과 상판의 공통 전극에 입력되는 공통 전극 전압 또는 이웃하는 화소 행의 박막 트랜지스터에 전달되는 게이트 전압 따위의 전압을 외부로부터 인가받는 유지 전극선(131)이 30-70° 범위의 테이퍼 각을 가지는 테이퍼 구조로 형성되어 있다. 또한, 기판(110) 상부에는 제1 및 제2 실시예와 동일하게 세로 방향으로 광차단막(129)이 형성되어 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층 패턴(152) 및 저항성 접촉층(163, 165)이 30-80° 범위의 테이퍼 각을 가지는 테이퍼 구조로 형성되어 있다.
저항 접촉층(163, 165) 위에는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 배리어 금속(barrier metal)으로 이루어진 하부막(701)과 저저항의 은 또는 은 합금 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 상부막(702)을 포함하는 데이터선(171) 및 드레인 전 극(175)이 형성되어 있다.
이때, 데이터 배선(171) 중 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(702)은 접촉부, 즉 드레인 전극(175) 및 데이터선의 끝 부분(179) 일부에서는 제거되어 있으며, 상부막(702)이 제거된 접촉부에서는 다른 물질과 접촉 특성이 우수하며, 알루미늄 또는 알루미늄 합금이 규소층(150, 163, 165)으로 확산되는 것을 방지하기 위한 배리어 금속으로 이루어진 하부막(701)이 드러나 상부막(702)의 경계선이 하부막(701)의 상부에 위치하고 있어, 데이터선(171)은 서로 다른 모양의 패턴을 가지는 하부막(701)과 상부막(702)을 포함한다.
여기서, 반도체층 패턴(152)은 게이트 전극(123), 드레인 전극(175) 및 소스 전극(173)이 위치하는 박막 트랜지스터부를 제외하면 데이터선(171) 및 드레인 전극(175)은 저항성 접촉층 패턴(163, 165)과 동일한 모양을 하고 있다. 특히, 데이터선(171) 하부의 반도체 패턴(152)은 데이터선(171)과 동일한 폭을 가지는데, 이는 제조 공정시에 데이터선(171) 또는 이(171)를 패터닝하기 위한 감광막 패턴을 식각 마스크로 사용하여 반도체 패턴(152)을 패터닝하기 때문이다.
평탄화 특성이 우수하며 감광성을 가지는 유기 물질 또는 a-Si:C:O 막 또는 a-Si:O:F 막 등을 포함하는 저유전율 절연 물질 또는 질화 규소를 포함하는 보호막에는 접촉부인 드레인 전극(175) 및 데이터선의 끝 부분(179)의 하부막(701)을 각각 드러내는 접촉 구멍(185, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다. 이때, 접촉 구멍(185, 187, 189)을 통하여 드러난 하부막(701)의 표면은 단차를 가지는 요 철 구조를 이루며, 언더 컷 구조 없이 보호막(180)은 접촉 구멍(185, 189)의 둘레에서 하부막(701)과 접촉되어 접촉 구멍(185, 189)을 통하여 드러난 하부막(701)을 덮고 있다.
보호막(180) 위에는 제1 또는 제2 실시예와 동일하게 화소 전극(190), 보조 게이트 부재(92) 및 보조 데이터 부재(97)가 형성되어 있는데, 화소 전극(190)과 보조 데이터 부재(97)는 접촉 구멍을 통하여 드러난 드레인 전극(175)과 데이터 부재(179)의 요철 구조에 접촉되어 있다.
이러한 본 발명의 제3 실시예에 따른 박막 트랜지스터 어레이 기판에서도 광차단막(129)이 형성되어 있어 제1 및 제2 실시예에 따른 효과를 얻을 수 있으며, ITO막 또는 IZO막(190, 92, 97)은 접촉부에서 드레인 전극(175) 및 데이터선의 끝 부분(179)의 하부막(701) 상부에서 하부막(701)에만 접촉되어 있어 접촉부의 접촉 저항을 낮게 확보할 수 있으며, 이를 통하여 표시 장치의 특성을 향상시킬 수 있다.
여기에서는 화소 전극(190)의 재료의 예로 투명한 IZO 또는 ITO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 이러한 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 17 및 도 18과 도 19a 내지 도 23b를 참고로 하여 상세히 설명한다.
먼저, 도 19a 및 도 19b에 도시한 바와 같이, 유리 기판(110) 상부에 게이트 선(121) 및 유지 전극선(131)을 포함하는 게이트 배선을 테이퍼 구조로 형성한다.
다음, 도 20a 및 도 20b에 도시한 바와 같이, 게이트 절연막(140), 비정질 규소로 이루어진 반도체층(150), 도핑된 비정질 규소층(160)의 삼층막을 연속하여 적층한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~400℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다. 이어, 그 상부에 반도체층(150) 또는 도핑된 비정질 규소층(160)으로 다른 물질이 확산되는 것을 방지하는 동시에 ITO 또는 IZO 등과 같이 다른 물질과 접촉 특성이 우수한 베이어 금속 중 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부막(701)을 500Å 정도의 두께로, 저저항을 가지는 알루미늄 또는 알루미늄 합금 중 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 이용하여 상부막(702)을 150℃ 정도에서 2,500Å 정도의 두께로 차례로 적층한다. 이어, 데이터 배선용 마스크를 이용한 사진 식각 공정으로 상부막(702)과 하부막(701)을 패터닝하여 데이터선(171) 및 드레인 전극(175)을 형성한다. 여기서, 상부막(702) 및 하부막(701)은 모두 습식 식각으로 식각할 수 있으며, 상부막(702)은 습식 식각으로 하부막(701)은 건식 식각으로 식각할 수 있으며, 하부막(701)이 몰리브덴 또는 몰리브덴 합금막인 경우에는 하부막(701)과 상부막(702)을 하나의 식각 조건으로 패터닝할 수 있다.
이어, 도 21a 및 도 21b에서 보는 바와 같이, 반도체 패턴용 마스크를 이용한 사진 공정으로 노광 및 현상하여 반도체 패턴용 감광막 패턴(210)을 형성한다. 이때, 감광막 패턴(210)은 적어도 데이터 배선 중 접촉부로 사용하는 데이터선의 끝 부분(179) 및 드레인 전극(175)을 가리지 않도록 형성한다. 이어, 우선 감광막 패턴(210)을 식각 마스크로 이용하여 알루미늄을 포함하는 상부막(702)을 식각하여 접촉부에서 데이터선의 끝 부분(179) 및 드레인 전극(175)의 하부막(701)을 드러낸다. 이때, 감광막 패턴(210)은 적어도 접촉부로 사용하는 데이터선의 끝 부분(179) 및 드레인 전극(175)의 상부에도 일부 남겨, 이후에 형성되는 접촉 구멍(185, 187, 189)을 통하여 드러나는 접촉부에 상부막(702)을 남기도록 한다. 이는 이후의 제조 공정에서 건식 식각 공정을 진행할 때 접촉부에서 하부막(701)이 전면적으로 드러나는 경우에 하부막(701)의 표면이 손상될 수 있어 이를 방지하기 위함이다. 이때, 데이터선의 끝 부분(179) 및 드레인 전극(175)의 접촉부에 남겨진 상부막(702)은 이후에 형성되는 보호막(180)의 접촉 구멍(185, 189)보다 작고 섬 모양을 가지는 것이 바람직하다. 이어, 데이터 배선(171) 및 드레인 전극(175)과 감광막 패턴(210)을 식각 마스크로 사용하여 드러난 도핑된 비정질 규소층(160)과 반도체층(150)을 식각하여 반도체층 패턴(152)을 완성하고 그 상부에 도핑된 비정질 규소층(160)을 남긴다. 여기서, 반도체층 패턴(152)은 데이터선(171) 및 드레인 전극(175)의 하부와 감광막 패턴(210)으로 가리지 않는 부분에만 남게 되므로 적어도 데이터선(171) 및 드레인 전극(175)보다 넓은 면적을 가지게 된다. 이때, 감광막 패턴(210)을 식각 마스크로 이용하여 접촉부에서 알루미늄을 포함하는 상부막(702)을 제거해야 하기 때문에 감광막 패턴(210)은 적어도 데이터 배선 중 일부분인 데이터선의 끝 부분(179) 및 드레인 전극(175) 일부는 가리지 않으며, 소스 전극(173)과 드레인 전극(175) 사이의 채널부에서는 반도체층이 식각되는 것을 방지하기 위해 적어도 채널부는 덮어야 한다.
여기서, 데이터선(171) 및 드레인 전극(175)은 이중막으로 형성하였지만, 단일막으로 형성할 수도 있으며, 감광막 패턴(210)은 데이터선(171)을 완전히 덮도록 형성할 수도 있다.
이어, 감광막 패턴(210)을 제거하고, 도 22에서 보는 바와 같이 데이터선(171) 및 드레인 전극(175)으로 가리지 않는 도핑된 비정질 규소층 패턴(160)을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(163, 165) 사이의 반도체층 패턴(152)을 노출시킨다. 도핑된 비정질 규소층 패턴(160)을 식각하는 방법으로는 건식 식각을 적용하는데, 건식 식각시 데이터선의 끝 부분(179) 및 드레인 전극(175)의 접촉부에서 하부막(701)이 완전히 드러나는 경우에는 전면적으로 손상될 수 있어 앞에서 설명한 바와 같이 데이터선의 끝 부분(179) 및 드레인 전극(175)의 접촉부에 상부막(702)을 남긴 다음 건식 식각을 진행한다.
다음으로, 도 23a 및 도 23b에서 보는 바와 같이, 보호막(180)을 형성하고, 게이트 절연막(140)과 함께 건식 식각으로 패터닝하여, 게이트선의 끝 부분(125)과 드레인 전극(175) 및 데이터선의 끝 부분(179)의 하부막(701)을 각각 드러내는 접촉 구멍(182, 185, 187, 189)을 형성한다. 이때, 접촉 구멍(185, 189)은 보호막(180)을 건식 식각으로 패터닝하여 형성하는데, 건식 식각시 접촉 구멍(185, 189)을 통하여 드러난 데이터선의 끝 부분(179) 및 드레인 전극(175)의 접촉부에서 상부막(702)으로 가려지지 않고 드러난 하부막(701)이 일부 식각되고 상부막(702)으로 가려진 부분은 식각되지 않아, 접촉부에서 하부막(701)은 단차를 포함하는 요 철 구조를 가지게 된다.
다음, 알루미늄 전면 식각을 통하여 접촉 구멍(185, 189)을 통하여 드러난 알루미늄 또는 알루미늄 합금으로 이루어진 상부막(702)을 제거한 다음, 마지막으로 도 17 및 18에 도시한 바와 같이, 접촉 구멍(185)을 통하여 드레인 전극(175)의 하부막(701)과 연결되는 화소 전극(190)과 접촉 구멍(182, 189)을 통하여 게이트선 및 데이터선 각각의 끝 부분(125, 179)의 하부막(701)과 각각 연결되는 보조 게이트 부재(92) 및 보조 데이터 부재(97)를 각각 형성한다. 본 발명의 실시예에서 IZO막(190, 92, 97)을 형성하기 위한 표적(target)은 이데미츠(idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용하였으며, 표적은 In2O3 및 ZnO를 포함하며, In+Zn에서 Zn의 함유량은 15-20 at% 범위인 것이 바람직하다. 또한, 접촉 저항을 최소화하기 위해 IZO막은 250℃ 이하의 범위에서 적층하는 것이 바람직하다.
한편, 본 발명의 제3 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서 반도체 패턴용 감광막 패턴(210)을 데이터선(171)보다 넓은 폭으로 현상하여 형성할 수 있으며, 이러한 제조 공정을 통하여 완성된 구조에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 24는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판이고, 도 25는 도 24에 도시한 박막 트랜지스터 어레이 기판을 XXV-XXV 선을 따라 잘라 도시한 단면도이다.
도 24 및 도 25에서 보는 바와 같이, 대부분의 구조는 본 발명의 제3 실시예와 동일하다.
하지만, 반도체 패턴(152)이 데이터선(171)보다 넓은 폭을 가지고 있으며, 알루미늄을 포함하는 상부막(702)은 데이터선(171)에 전면적으로 형성되어 있다. 또한, 광차단막(129)은 데이터선(171)보다 좁은 폭으로 형성되어 있다.
한편, 기판에 거의 평행하게 배열되어 있는 액정 분자를 동일한 기판 상에 선형으로 마주하여 배치되어 있는 화소 전극과 공통 전극을 이용하여 제어하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판에도 동일하게 본 발명의 제1 내지 제4 실시예와 같이 광차단막을 적용할 수 있다.
도 26은 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조를 도시한 배치도이고, 도 27은 도 26에 도시한 박막 트랜지스터 어레이 기판을 XXVII-XXVII' 선을 따라 잘라 도시한 단면도이고, 도 28은 본 발명의 제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 29는 도 28에 도시한 박막 트랜지스터 어레이 기판을 XXIX-XXIX' 선을 따라 잘라 도시한 단면도이다.
도 26 및 도 27에 도시된 바와 같이, 절연 기판(110) 위에 게이트선(121) 및 공통 배선이 형성되어 있다. 공통 배선은 게이트선(121)과 평행하게 가로 방향으로 뻗어 있는 공통 신호선(136) 및 공통 신호선(136)에 연결되어 공통 신호선(136)을 통하여 공통 신호가 인가되는 공통 전극(138)을 포함한다. 여기서, 공통 배선(136, 138)은 이후에 형성되는 화소 배선(176, 178)과 중첩되어 유지 용량을 형성하는 유지 전극의 기능을 가질 수 있다. 또한, 절연 기판(110) 상부에는 이후에 형성되는 데이터선(171) 하부에 위치하는 반도체층(150)과 중첩하는 광차단막(129)이 세로 방향으로 뻗어 있다.
게이트선(121) 및 공통 배선(136, 138)을 덮고 있는 게이트 절연막(140) 상부에는 이후에 형성되는 데이터선(171)을 따라 세로 방향으로 뻗어 광차단막과 중첩하는 일부를 가지는 반도체층(150)이 형성되어 있으며, 그 상부에는 저항성 접촉층(165, 163)이 형성되어 있다.
저항성 접촉층(163, 165) 또는 게이트 절연막(140) 상부에는 데이터선(171) 및 드레인 전극(175)이 형성되어 있다. 또한, 데이터선과 동일한 층에서는 드레인 전극(175)과 연결되어 있으며 가로 방향으로 뻗어 공통 신호선(136)과 마주하거나 중첩하여 유지 축전기를 만드는 화소 신호선(176) 및 화소 신호선(176)과 연결되어 있으며 세로로 뻗어 공통 전극(138)과 평행하게 마주하는 화소 전극(178)을 포함하는 화소 배선이 형성되어 있다.
기판(110)의 상부에는 보호막(180)이 형성되어 있다. 보호막(180)에는 제1 내지 제4 실시예와 같이 게이트선 및 데이터선 각각의 끝 부분을 드러내는 접촉 구멍을 가질 수 있으며, 보호막의 상부에는 데이터 배선(171)과 연결되는 보조 데이터선을 형성될 수도 있으며, 게이트선 및 데이터선 각각의 끝 부분과 전기적으로 연결되는 보조 부재가 형성될 수 있다.
한편, 본 발명의 제6 실시예의 구조는 대부분의 제5 실시예에 따른 구조와 동일하다.
하지만, 채널부를 제외한 반도체층(152)이 데이터선(171) 및 드레인 전극(175)과 동일한 패턴을 가진다.
본 발명의 제5 및 제6 실시예에서 화소 배선(176, 178)은 데이터선(171) 및 드레인 전극(175)과 동일한 층에 위치하고 있지만, 게이트선(121)과 동일한 층 또는 보호막(180)의 상부에 형성될 수 있으며, 공통 배선(136, 138)은 게이트선(121)과 다른 층에 형성될 수 있으며 화소 배선(176, 178)과 동일한 층으로 형성될 수도 있다.
한편, 적색, 녹색, 청색의 컬러 필터는 대향 기판에 주로 배치되지만, 박막 트랜지스터 어레이 기판에 배치될 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 30은 본 발명의 제7 실시예에 따른 박막 트랜지스터 어레이 기판의 배치도이고, 도 31은 도 30에 도시한 박막 트랜지스터 어레이 기판을 XXXI-XXXI' 선을 따라 잘라 도시한 단면도이다.
도 30 및 도 31에서 보는 바와 같이, 본 발명의 제7 실시예에 따른 구조는 대부분 도 1 및 도 2와 동일하다.
이때, 본 발명의 제7 실시예에 따른 박막 트랜지스터 어레이 기판에는 화소 전극(190)의 상부 및 보호막(180)의 하부에 적색(R), 녹색(G), 청색(B)의 컬러 필터가 형성되어 있다.
이때, 적색(R), 녹색(G), 청색(B)의 컬러 필터가 가지는 접촉 구멍은 보호막(180)이 가지는 접촉 구멍(185. 187)보다 크지만 작을 수도 있어, 접촉 구멍(185, 187)의 측벽이 계단 모양이 될 수도 있으며, 접촉 구멍을 정의하는 측벽은 테이퍼 구조를 가지는 것이 바람직하다.
또한, 적색(R), 녹색(G), 청색(B)의 컬러 필터는 게이트선(121)과 기판(110) 사이에 배치될 수 있으며, 이들은 서로 데이터선(171)과 중첩하는 가장자리 부분이 겹칠 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이와 같이, 본 발명에서는 데이터선의 하부에 위치하는 비정질 규소층으로 입사하는 백 라이트의 빛을 차단하는 광차단막이 배치되어 있어, 액정 표시 장치의 표시 특성을 향상시킬 수 있다. 특히, 인버터에 의해 구동되는 백 라이트를 이용하는 액정 표시 장치에 있어서 화상이 표시될 때에는 다른 밝기를 가지는 띠가 형성되는 것을 방지할 수 있으며, 띠가 움직이는 물결 무늬 현상을 제거할 수 있다.

Claims (7)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있는 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선,
    상기 게이트 절연막 상부에 형성되어 있으며, 일부는 상기 데이터선 하부까지 연장되어 있는 반도체층,
    상기 데이터선 아래의 상기 반도체층과 중첩되어 있으며 상기 게이트 배선과 동일한 층으로 형성되어 있으며 상기 반도체층의 폭보다 넓은 폭을 가지는 광차단막,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 어레이 기판.
  2. 삭제
  3. 제1항에서,
    상기 데이터선 하부의 상기 반도체층은 상기 데이터선보다 동일하거나 넓은 폭으로 형성되어 있는 박막 트랜지스터 어레이 기판.
  4. 제1항에서,
    상기 소스 전극과 상기 드레인 전극 사이의 채널부를 제외한 상기 반도체층은 상기 데이터 배선과 동일한 패턴으로 형성되어 있는 박막 트랜지스터 어레이 기판.
  5. 제4항에서,
    상기 반도체층 일부는 상기 데이터 배선의 가장자리 둘레 밖으로 드러나 있는 박막 트랜지스터 어레이 기판.
  6. 제1항에서,
    상기 데이터 배선은 하부막과 상기 하부막의 상부에 형성되어 있으며 상기 하부막과 다른 모양을 가지는 상부막을 포함하는 박막 트랜지스터 어레이 기판.
  7. 삭제
KR1020020080812A 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 KR100905472B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
TW092135754A TWI357590B (en) 2002-12-17 2003-12-17 Thin film transistor array panel and liquid crysta
CNB2003101212894A CN100444004C (zh) 2002-12-17 2003-12-17 薄膜晶体管阵列面板及包括该面板的液晶显示器
JP2003420084A JP4928712B2 (ja) 2002-12-17 2003-12-17 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置
US10/738,648 US7436474B2 (en) 2002-12-17 2003-12-17 Thin film transistor array panel and liquid crystal display including the panel
US12/233,362 US7768601B2 (en) 2002-12-17 2008-09-18 Thin film transistor array panel and liquid crystal display including the panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20040053636A KR20040053636A (ko) 2004-06-24
KR100905472B1 true KR100905472B1 (ko) 2009-07-02

Family

ID=32768475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치

Country Status (5)

Country Link
US (2) US7436474B2 (ko)
JP (1) JP4928712B2 (ko)
KR (1) KR100905472B1 (ko)
CN (1) CN100444004C (ko)
TW (1) TWI357590B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798201B2 (en) 2015-09-08 2017-10-24 Samsung Display Co., Ltd. Liquid crystal display device and method of manufacturing the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101229413B1 (ko) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
TWI299573B (en) * 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
JP4245008B2 (ja) 2006-05-10 2009-03-25 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR101255307B1 (ko) 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101319301B1 (ko) 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101566766A (zh) * 2008-04-23 2009-10-28 深超光电（深圳）有限公司 画素布局结构及其制造方法
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
TWI398707B (zh) * 2008-05-16 2013-06-11 Au Optronics Corp 光感測單元及具有此光感測單元之畫素結構與液晶顯示面板
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN101872770B (zh) * 2009-04-27 2014-02-05 上海天马微电子有限公司 像素单元、共面转换型液晶显示装置及制造方法
KR20110067765A (ko) 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102102899B1 (ko) * 2013-01-24 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR102223145B1 (ko) * 2014-07-04 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
CN104299972B (zh) * 2014-09-12 2018-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
JP2016148807A (ja) * 2015-02-13 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置
KR20170035408A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105785682B (zh) 2016-05-23 2020-09-04 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN106444197B (zh) * 2016-11-30 2020-06-19 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
JP7083675B2 (ja) * 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7218467B2 (ja) * 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110488546A (zh) * 2019-08-21 2019-11-22 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶显示面板及液晶显示器
CN111679474B (zh) * 2020-06-15 2021-12-03 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051662A (ko) * 1996-12-23 1998-09-25 김광호 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치
KR20020056110A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5461419A (en) * 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP3239024B2 (ja) * 1994-09-29 2001-12-17 三洋電機株式会社 半導体装置の製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP4184522B2 (ja) * 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001312241A (ja) * 2000-05-02 2001-11-09 Sharp Corp 光変調情報表示装置および照明制御装置
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP2003172919A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051662A (ko) * 1996-12-23 1998-09-25 김광호 광차단막을 이용한 데이터 오픈 프리 박막 트랜지스터 액정 표시 장치
KR20020056110A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798201B2 (en) 2015-09-08 2017-10-24 Samsung Display Co., Ltd. Liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1508612A (zh) 2004-06-30
CN100444004C (zh) 2008-12-17
US20040169812A1 (en) 2004-09-02
US20090032818A1 (en) 2009-02-05
JP4928712B2 (ja) 2012-05-09
US7768601B2 (en) 2010-08-03
JP2004199074A (ja) 2004-07-15
TW200419519A (en) 2004-10-01
US7436474B2 (en) 2008-10-14
KR20040053636A (ko) 2004-06-24
TWI357590B (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR100925458B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
JP2011186484A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20090043798A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005018069A (ja) 液晶表示装置
KR20060112042A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20030055125A (ko) 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법
KR100864490B1 (ko) 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100951349B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060070835A (ko) 박막 트랜지스터 표시판
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028517A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 11