KR101970779B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101970779B1
KR101970779B1 KR1020120142971A KR20120142971A KR101970779B1 KR 101970779 B1 KR101970779 B1 KR 101970779B1 KR 1020120142971 A KR1020120142971 A KR 1020120142971A KR 20120142971 A KR20120142971 A KR 20120142971A KR 101970779 B1 KR101970779 B1 KR 101970779B1
Authority
KR
South Korea
Prior art keywords
signal
signal input
display device
line
input line
Prior art date
Application number
KR1020120142971A
Other languages
English (en)
Other versions
KR20140075103A (ko
Inventor
박은길
강현호
형용우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120142971A priority Critical patent/KR101970779B1/ko
Priority to US13/858,216 priority patent/US8981390B2/en
Priority to CN201310206909.8A priority patent/CN103871999B/zh
Publication of KR20140075103A publication Critical patent/KR20140075103A/ko
Application granted granted Critical
Publication of KR101970779B1 publication Critical patent/KR101970779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Abstract

본 발명은 구동부를 구성하는 소자들을 연결하는 연결 부재의 단선 불량 등을 방지할 수 있는 표시 장치에 관한 것으로, 본 발명의 일 실시예에 의한 표시 장치는 기판; 상기 기판 위에 형성되어 있는 복수의 신호선; 상기 기판 위에 형성되어 있고, 구동부와 연결되어 있는 신호 입력선; 상기 신호선과 상기 신호 입력선 사이에 형성되어 있는 제1 절연층; 상기 신호선, 상기 신호 입력선, 및 상기 제1 절연층 위에 형성되어 있는 제2 절연층; 상기 제2 절연층 위에 형성되어 있는 유기막; 상기 신호선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제1 접촉 구멍; 상기 신호 입력선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제2 접촉 구멍; 및, 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통해 상기 신호선과 상기 신호 입력선을 연결하도록 상기 유기막 위에 형성되어 있는 연결 부재를 포함하는 것을 특징으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 구동부를 구성하는 소자들을 연결하는 연결 부재의 단선 불량 등을 방지할 수 있는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하는 단위인 복수의 화소와 복수의 구동부를 포함한다. 구동부는 화소에 데이터 전압을 인가하는 데이터 구동부 및 데이터 전압의 전달을 제어하는 게이트 신호를 인가하는 게이트 구동부를 포함한다. 종래에는 게이트 구동부 및 데이터 구동부를 칩(Chip) 형태로 인쇄 회로 기판(printed circuit board, PCB)에 실장하여 표시판과 연결하거나 구동부 칩을 표시판에 직접 실장하는 방식이 주로 사용되었다. 그러나 최근에는 박막 트랜지스터 채널의 높은 이동도를 요하지 않는 게이트 구동부의 경우 이를 별도의 칩으로 형성하지 않고 표시판에 집적하는 구조가 개발되고 있다.
이러한 구동부는 복수의 트랜지스터 및 복수의 축전기 등의 전기 소자를 포함하며 각 전기 소자는 적어도 하나의 도전층을 포함한다. 구동부가 포함하는 전기 소자와 전기 소자 또는 구동부의 전기 소자와 외부의 신호 입출력 단자는 연결 부재를 통해 서로 전기적으로 연결되어 있을 수 있다. 소자와 연결 부재 사이 또는 단자와 연결 부재 사이에는 절연층이 형성될 수 있고, 절연층에 접촉 구멍이 형성되어 소자와 연결 부재 또는 단자와 연결 부재가 전기적으로 연결될 수 있다.
이때 접촉 구멍을 형성하는 과정에서 절연층의 변형이 발생하여 연결 부재가 단선되는 등의 문제점이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 구동부를 구성하는 소자들을 연결하는 연결 부재의 단선 불량 등을 방지할 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 표시 장치는 기판; 상기 기판 위에 형성되어 있는 복수의 신호선; 상기 기판 위에 형성되어 있고, 구동부와 연결되어 있는 신호 입력선; 상기 신호선과 상기 신호 입력선 사이에 형성되어 있는 제1 절연층; 상기 신호선, 상기 신호 입력선, 및 상기 제1 절연층 위에 형성되어 있는 제2 절연층; 상기 제2 절연층 위에 형성되어 있는 유기막; 상기 신호선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제1 접촉 구멍; 상기 신호 입력선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제2 접촉 구멍; 및, 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통해 상기 신호선과 상기 신호 입력선을 연결하도록 상기 유기막 위에 형성되어 있는 연결 부재를 포함하는 것을 특징으로 한다.
상기 신호 입력선은 반도체층 및 상기 반도체층 위에 형성되어 있는 금속층으로 이루어질 수 있다.
상기 유기막은 색필터, 블랙 매트릭스, 블랙 컬럼 스페이서, 및 투명 유기 절연 물질 중 어느 하나 이상으로 이루어질 수 있다.
상기 제1 절연층은 상기 신호선 위에 형성되고, 상기 신호 입력선은 상기 제1 절연층 위에 형성될 수 있다.
상기 제1 절연층 및 제2 절연층은 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어질 수 있다.
상기 신호선은 클럭 신호를 전달할 수 있다.
상기 구동부는 상기 기판 위에 집적될 수 있다.
상기 구동부는 게이트 신호를 전달하는 게이트 구동부로 이루어질 수 있다.
상기 연결 부재는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)를 포함하는 투명한 금속 물질로 이루어질 수 있다.
상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸도록 가장자리에 위치하는 주변 영역을 포함하고, 상기 신호선, 상기 구동부, 및 상기 신호 입력선은 상기 주변 영역에 형성될 수 있다.
상기 신호 입력선은 복수로 이루어지고, 상기 복수의 신호 입력선 중 적어도 하나의 신호 입력선은 상기 복수의 신호선 중 적어도 하나의 신호선과 중첩될 수 있다.
상기 제2 접촉 구멍은 상기 복수의 신호선 사이에 위치하는 신호 입력선의 적어도 일부를 노출시키도록 형성될 수 있다.
상기 신호 입력선은 복수로 이루어지고, 상기 복수의 신호 입력선은 상기 복수의 신호선으로부터 떨어진 지점에 위치할 수 있다.
상기 제2 접촉 구멍은 상기 복수의 신호선에 가까운 신호 입력선의 가장자리에 형성될 수 있다.
상기 유기막의 적어도 일부는 상기 복수의 신호선 중 적어도 두 개의 신호선과 중첩될 수 있다.
상기 유기막은 상기 신호 입력선의 개수와 동일한 수의 패턴으로 이루어질 수 있다.
상기 복수의 유기막 패턴들 중 적어도 일부는 상이한 길이로 이루어질 수 있다.
상기 복수의 유기막 패턴들은 모두 동일한 길이로 이루어질 수 있다.
상기 복수의 유기막 패턴들은 상기 신호 입력선의 가장자리 및 상기 복수의 신호선들과 중첩되도록 형성될 수 있다.
상기 유기막은 상기 신호 입력선의 가장자리 및 상기 복수의 신호들과 중첩되는 하나의 패턴으로 이루어질 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 의한 표시 장치는 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치는 무기 절연 물질로 이루어진 절연층 위에 유기막을 형성하는 구조를 가짐으로써, 접촉 구멍을 형성하는 과정에서 절연층 또는 절연층 하부에 위치하는 반도체층이 변형되는 것을 방지할 수 있다.
따라서, 절연층 위에 형성되는 연결 부재가 단선되는 등의 불량을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이다.
도 3은 도 2의 III-III'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이다.
도 5는 도 4의 V-V'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이다.
도 7은 도 6의 VII-VII'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이다.
도 9는 도 8의 IX-IX'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
본 발명의 일 실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 데이터 구동부(500) 등을 포함한다.
표시판(300)은 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 그리고 복수의 게이트선(G1-Gn) 및 복수의 데이터선(D1-Dm)에 연결되어 있는 복수의 화소(PX)를 포함한다. 한편, 표시판(300)은 복수의 화소(PX)가 배열되어 있는 표시 영역(DA) 및 표시 영역(DA) 주변의 주변 영역(PA)을 포함할 수 있다. 게이트선(G1-Gn)은 게이트 신호를 전달하며 데이터선(D1-Dm)은 데이터 전압을 전달한다. 각 화소(PX)는 하나의 게이트선(G1-Gn) 및 하나의 데이터선(D1-Dm)과 연결된 스위칭 소자 및 화소 전극을 포함할 수 있다. 스위칭 소자는 표시판(300)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다.
데이터 구동부(500)는 데이터선(D1-Dm)과 연결되어 데이터 전압을 전달한다. 데이터 구동부(500)는 직접 표시판(300)의 주변 영역(PA)에 실장될 수도 있고 화소(PX)를 포함하는 스위칭 소자와 동일한 제조 공정에서 주변 영역(PA)에 집적될 수도 있으며, 도 1에 도시한 바와 달리 표시판(300)에 부착된 가요성 인쇄 회로막(flexible printed circuit film)위에 위치할 수도 있다.
게이트 구동부(400)는 표시판(300)의 주변 영역(PA)에 집적되어 있으며 복수의 게이트선(G1-Gn)에 게이트 신호를 순차적으로 전달한다. 게이트 신호는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 포함한다. 게이트 구동부(400)는 복수의 게이트선(G1-Gn)을 순차적으로 구동하기 위해서 게이트 온 펄스의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV), 클럭 신호(CK, CKB) 등을 인가받는다. 이러한 신호들을 게이트 구동부(400)에 인가하기 위한 신호선들은 표시판(300)의 주변 영역(PA)에 배치될 수 있다.
본 발명의 한 실시예에 따른 표시 장치가 포함하는 표시판(300), 게이트 구동부(400), 데이터 구동부(500), 그리고 표시 장치가 포함하는 이외의 다양한 전기적 구성 요소는 복수의 트랜지스터, 복수의 축전기, 복수의 다이오드 등의 복수의 전기 소자를 포함할 수 있으며, 각 전기 소자 또는 이에 연결된 배선은 적어도 하나의 도전층을 포함할 수 있다. 이러한 두 개 이상의 전기 소자가 서로 연결되거나 한 전기 소자와 외부의 신호 입출력 단자가 서로 연결될 때 이들이 포함하는 서로 다른 층에 위치한 도전층들이 전기적으로 연결되어 있을 수 있다. 이러한 서로 다른 층에 위치한 도전층들은 연결 부재를 통해 전기적으로 연결될 수 있다.
이러한 본 발명의 일 실시예에 따른 서로 다른 층에 위치한 도전층들의 연결 구조에 대해 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이고, 도 3은 도 2의 III-III'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
절연 기판(110) 위에는 게이트 구동부(400)와 인접하도록 신호선(125)이 형성되어 있다.
신호선(125)은 주변 영역에 형성되고, 표시 영역에서 게이트선, 게이트 전극을 형성하는 게이트 도전층으로 이루어질 수 있다. 신호선(125)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 신호선(125)은 두 개 이상의 도전층을 포함하는 다중층 구조를 가질 수도 있다. 예를 들면, 다중층은 하부 도전층 및 상부 도전층으로 이루어진 이중층으로 이루어질 수 있다. 하부 도전층은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어질 수 있다. 상부 도전층은 하부 도전층과 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 등의 금속 산화물과의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어질 수 있다. 이러한 하부 도전층과 상부 도전층의 예로는 크롬 하부 도전층과 알루미늄 (합금) 상부 도전층, 알루미늄 (합금) 하부 도전층과 몰리브덴 (합금) 상부 도전층 등을 들 수 있다. 그러나 신호선(125)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
신호선(125)에는 클럭 신호가 인가될 수 있다. 신호선(125)은 복수로 형성될 수 있으며, 예를 들면, 도 2에 도시된 바와 같이 3개의 신호선(125)이 형성될 수 있다. 복수의 신호선(125)에는 서로 다른 타이밍의 클럭 신호들이 인가될 수 있다. 다른 예로써, 6개의 신호선(125)이 형성될 수 있으며, 이때 3개의 신호선(125)에는 클럭 신호들이 인가되고, 나머지 3개의 신호선(125)에는 클럭 바 신호들이 인가될 수 있다. 복수의 신호선(125)들은 소정의 거리를 가지고 서로 이격되도록 형성되어 있다.
신호선(125) 위에는 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어진 제1 절연층(140)이 형성되어 있다. 제1 절연층(140)은 신호선(125)을 포함하는 기판(110) 위의 전면에 형성되어 있다.
게이트 구동부(400)는 복수의 스테이지(SR)를 포함하고, 각 스테이지(SR)로부터 연장되어 있는 신호 입력선(175)이 제1 절연층(140) 위에 형성되어 있다.
신호 입력선(175)은 복수의 신호선(125)들 사이에 형성될 수 있다. 도 2에서 게이트 구동부(400)를 구성하는 스테이지(SR)가 3개이고, 각 스테이지(SR)마다 하나의 신호 입력선(175)이 연결되어 있는 것으로 도시되어 있으므로, 3개의 신호 입력선(175)이 형성되어 있는 것으로 도시되어 있다. 그러나, 게이트 구동부(400)는 4개 이상의 스테이지(SR)로 이루어질 수도 있으며, 각 스테이지(SR)와 연결되어 있는 4개 이상의 신호 입력선(175)들이 형성될 수 있다.
신호 입력선(175)은 신호선(125)과 인접하도록 형성되어 있다. 복수의 신호 입력선(175)들 중 적어도 하나의 신호 입력선(175)은 복수의 신호선(125)들 사이에 형성될 수 있다. 이때, 복수의 신호선(125)들 사이에 형성되어 있는 신호 입력선(175)은 적어도 하나의 신호선(125)과 중첩될 수 있다.
도 2에서, 첫 번째 스테이지(SR1)와 연결되어 있는 신호 입력선(175a)은 첫 번째 신호선(125a)과 두 번째 신호선(125b) 사이에 위치하며, 두 번째 신호선(125b) 및 세 번째 신호선(125c)과 중첩된다. 이때, 복수의 스테이지(SR) 중 가장 상측에 위치한 스테이지(SR1)를 첫 번째 스테이지(SR1)로 보고, 복수의 신호선(125) 중 가장 좌측에 위치한 신호선(125a)을 첫 번째 신호선(125a)으로 본다. 또한, 두 번째 스테이지(SR2)와 연결되어 있는 신호 입력선(175b)은 두 번째 신호선(125b)과 세 번째 신호선(125c) 사이에 위치하며, 세 번째 신호선(125c)과 중첩된다. 또한, 세 번째 스테이지(SR3)와 연결되어 있는 신호 입력선(175c)은 세 번째 신호선(125c)의 우측에 위치한다.
신호 입력선(175)의 단부는 다른 부분에 비해 그 폭 또는 면적이 넓게 형성될 수 있다. 도 2에서 신호 입력선(175)의 단부가 사각형으로 이루어져 있으나, 그 모양은 다양하게 변형이 가능하다.
신호 입력선(175)은 반도체층(175p) 및 반도체층(175p) 위에 형성되어 있는 금속층(175q)으로 이루어질 수 있다. 게이트 구동부(400) 및 신호 입력선(175)은 주변 영역에 형성된다. 신호 입력선(175)의 반도체층(175p)은 표시 영역에서 반도체층을 형성하는 반도체 물질로 이루어질 수 있고, 신호 입력선(175)의 금속층(175q)은 표시 영역에서 데이터선, 소스 전극, 및 드레인 전극을 형성하는 데이터 도전층으로 이루어질 수 있다.
금속층(175q)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등의 금속 또는 이들의 합금으로 만들어질 수 있다. 금속층(175q)은 두 개 이상의 도전층을 포함하는 다중층 구조를 가질 수도 있다. 예를 들면, 크롬 또는 몰리브덴 (합금) 하부 도전층과 알루미늄 (합금) 상부 도전층의 이중층으로 이루어질 수도 있고, 몰리브덴 (합금) 하부 도전층, 알루미늄 (합금) 중간 도전층, 및 몰리브덴 (합금) 상부 도전층의 삼중층으로 이루어질 수도 있다. 그러나 금속층(175q)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
도시는 생략하였으나, 반도체층(175p)과 금속층(175q) 사이에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어지는 저항성 접촉 부재(ohmic contact)가 더 형성될 수 있다.
반도체층(175p)과 금속층(175q)은 동일한 마스크를 이용하여 동시에 패터닝이 이루어질 수 있으며, 이때, 하부에 위치한 반도체층(175p)의 폭이 금속층(175q)의 폭보다 넓게 형성될 수 있다. 따라서, 금속층(175q)의 양측 가장자리에서 반도체층(175p)의 상부면이 노출되는 부분이 발생하게 된다.
도 2 및 도 3에서 신호선(125)과 신호 입력선(175)은 소정의 간격을 가지고 이격되어 있는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하며, 신호선(125)과 신호 입력선(175)의 적어도 일부가 중첩되도록 형성될 수도 있다.
신호 입력선(175) 위에는 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어진 제2 절연층(180)이 형성되어 있다. 제2 절연층(180)은 신호 입력선(175)을 포함하는 기판(110) 위의 전면에 형성되어 있다.
제2 절연층(180) 위에는 유기막(235)이 형성되어 있다. 유기막(235)은 신호선(125) 및 신호 입력선(175)과 적어도 일부 중첩되도록 형성된다. 유기막(235)은 도 2에서 하나의 신호 입력선(175)의 단부 및 그와 인접하는 신호선(125)의 부분만을 덮도록 형성되어 있다. 다만, 본 발명은 이에 한정되지 아니하며, 도시된 것보다 더 넓은 면적으로 이루어질 수도 있고, 더 좁은 면적으로 이루어질 수도 있다.
유기막은 도 2에서 사각형으로 이루어져 있으나, 본 발명은 이에 한정되지 아니하며, 다양한 형상으로 이루어질 수도 있다.
유기막(235)은 주변 영역에 형성되고, 표시 영역에서 색필터를 형성하는 감광막으로 이루어질 수 있다. 즉, 박막 트랜지스터가 형성되어 있는 기판에 색필터를 함께 형성하는 소위 컬러 필터 온 어레이(COA, Color Filter on Array) 구조에서 색필터를 형성하는 단계에서 유기막(235)을 함께 형성할 수 있다. 색필터는 화소가 고유의 색을 표시할 수 있게 한다. 색필터는 기본색 중 하나의 색을 나타낼 수 있고, 기본색은 적색, 녹색, 청색 등의 삼원색을 포함할 수 있다. 즉, 색필터는 적색 색필터, 녹색 색필터, 청색 색필터 등을 포함할 수 있다.
유기막(235) 및 제2 절연층(180)에는 신호선(125)의 적어도 일부를 노출시키도록 제1 접촉 구멍(237)이 형성되어 있다. 또한, 유기막(235)과 제2 절연층(180)에는 신호 입력선(175)의 적어도 일부를 노출시키도록 제2 접촉 구멍(239)이 형성되어 있다.
제1 접촉 구멍(237) 및 제2 접촉 구멍(239)은 복수로 형성될 수 있다. 예를 들면, 도 2에 도시된 바와 같이 한 부분의 유기막(235)에 3개의 제1 접촉 구멍(237)과 3개의 제2 접촉 구멍(239)이 형성될 수 있다.
제2 절연층(180) 위에 두꺼운 유기막(235)이 형성되어 있으므로, 제1 접촉 구멍(237) 및 제2 접촉 구멍(239)을 형성하기 위해 식각하는 단계에서 유기막(235) 아래에 위치하는 제2 절연층(180)이 손상 또는 변형되는 것을 방지할 수 있다. 아울러, 제2 절연층(180) 바로 아래에 형성되어 있는 반도체층(175p)에도 식각 공정의 영향이 미치지 않게 되므로, 금속층(175q)에 의해 덮여있지 않은 반도체층(175p) 부분이 손상 또는 변형되는 것을 방지할 수 있다.
유기막(235) 위에는 제1 접촉 구멍(237) 및 제2 접촉 구멍(239)을 통해 신호선(125)과 신호 입력선(175)을 연결하도록 연결 부재(195)가 형성되어 있다. 연결 부재(195)는 주변 영역에 형성되고, 표시 영역에서 화소 전극을 형성하는 도전성 물질로 이루어질 수 있다. 예를 들면, 연결 부재(195)는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속 등으로 이루어질 수 있다.
본 발명의 일 실시예에서는 연결 부재(195)의 아래에 위치한 유기막(235)의 상부면 및 측면, 제2 절연층(180)이 노출된 측면에 돌출된 부분이 발생하지 않는다. 즉, 연결 부재(195)의 하부막이 평탄하게 형성되므로 연결 부재(195)의 단선 불량 등이 발생하는 것을 방지할 수 있다.
도 2 및 도 3에서 연결 부재(195)는 유기막(235)의 전체를 덮도록 형성된다. 즉, 연결 부재(195)의 면적이 유기막(235)의 면적보다 더 넓다. 그러나, 본 발명은 이에 한정되지 아니하며, 연결 부재(195)의 면적이 유기막(235)의 면적보다 더 좁게 이루어질 수도 있다.
연결 부재(195)는 신호선(125) 및 신호 입력선(175)과 연결되어 있으므로, 신호선(125)에 인가되는 클럭 신호를 신호 입력선(175)을 통해 게이트 구동부(400)로 전달한다.
본 발명의 일 실시예에 의한 표시 장치에서는 기판(110) 위에 집적되어 있는 게이트 구동부(400)와 신호선(125)의 연결 구조에 대해 설명하였으나, 본 발명은 이에 한정되지 아니한다. 데이터 구동부가 기판 위에 집적될 수도 있으며, 데이터 구동부와 다른 신호선의 연결 구조에도 동일 또는 유사한 구조로 적용이 가능하다.
다음으로, 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 4 및 도 5에 도시된 본 발명의 일 실시예에 의한 표시 장치는 앞서 설명한 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 신호 입력선의 단부의 위치 및 이에 따른 다른 구성 요소들의 위치 및 면적 변화이며, 이하에서 더욱 상세히 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이고, 도 5는 도 4의 V-V'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
본 발명의 일 실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 데이터 구동부(500) 등을 포함한다는 점에서 앞선 실시예와 동일하다.
이하에서는 표시 장치의 주변 영역에서 서로 다른 층에 위치한 도전층들의 연결 구조에 대해 설명하면 다음과 같다.
절연 기판(110) 위에는 게이트 구동부(400)와 인접하도록 신호선(125)이 형성되어 있다. 신호선(125)은 게이트 도전층으로 이루어질 수 있고, 신호선(125)에는 클럭 신호가 인가될 수 있다. 복수의 신호선(125)들이 형성될 수 있으며, 복수의 신호선(125)에는 서로 다른 신호들이 인가될 수 있다.
신호선(125)을 포함하는 기판(110) 위의 전면에는 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어진 제1 절연층(140)이 형성되어 있다.
제1 절연층(140) 위에는 신호 입력선(175)이 형성되어 있다. 복수의 신호 입력선(175)들이 형성될 수 있으며, 복수의 신호 입력선(175)들은 모두 가장 우측에 위치한 신호선(125)의 우측에 위치할 수 있다.
신호 입력선(175)은 반도체층(175p) 및 반도체층(175p) 위에 형성되어 있는 금속층(175q)으로 이루어질 수 있다. 반도체층(175p)은 반도체 물질로 이루어지고, 금속층(175q)은 데이터 도전층으로 이루어질 수 있다.
도 4 및 도 5에서 신호선(125)과 신호 입력선(175)은 소정의 간격을 가지고 이격되어 있는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 아니하며, 신호 입력선(175)이 가장 우측에 위치한 신호선(125)의 적어도 일부와 중첩되도록 형성될 수도 있다.
앞선 실시예에서는 복수의 신호선(125)들이 소정의 간격을 가지고 형성되고, 신호선(125)들 사이에 신호 입력선(175)의 단부가 위치하고 있는 반면에, 본 실시예에서는 신호 입력선(175)의 단부가 신호선(125)들 사이에 위치하지 않고, 신호선(125)들의 간격이 더 좁게 형성되어 있다. 본 실시예에서는 주변 영역에 위치하는 신호선(125)들의 간격을 줄일 수 있으므로, 베젤 폭을 더 감소시킬 수 있다.
신호 입력선(175)을 포함하는 기판(110) 위의 전면에는 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어진 제2 절연층(180)이 형성되어 있다.
제2 절연층(180) 위에는 유기막(235)이 형성되어 있다. 유기막(235)은 신호선(125) 및 신호 입력선(175)과 적어도 일부 중첩되도록 형성된다. 유기막(235)은 복수의 패턴으로 이루어질 수 있다.
예를 들면, 도 4에 도시된 바와 같이 유기막(235)의 첫 번째 패턴은 첫 번째 신호선(125a) 및 첫 번째 신호 입력선(175a)의 적어도 일부와 중첩되도록 형성된다. 이때, 유기막(235)의 복수의 패턴 중 가장 상측에 위치한 패턴을 첫 번째 패턴으로 보고, 복수의 신호선(125) 중 가장 좌측에 위치한 신호선(125a)을 첫 번째 신호선(125a)으로 보며, 복수의 신호 입력선(175) 중 가장 상측에 위치한 신호 입력선(175a)을 첫 번째 신호 입력선(175a)으로 본다. 또한, 유기막(235)의 두 번째 패턴은 두 번째 신호선(125b) 및 두 번째 신호 입력선(175b)의 적어도 일부와 중첩되도록 형성된다. 또한, 유기막(235)의 세 번째 패턴은 세 번째 신호선(125c) 및 세 번째 신호 입력선(175c)의 적어도 일부와 중첩되도록 형성된다. 이때, 유기막(235)의 첫 번째 패턴이 가장 길게 형성되고, 두 번째 패턴은 첫 번째 패턴보다 짧게 형성되며, 세 번째 패턴이 가장 짧게 형성된다.
다만, 상기 설명은 하나의 예에 불과할 뿐 유기막(235)은 다양한 형상의 패턴으로 이루어질 수 있고, 색필터를 형성하는 감광막으로 이루어질 수 있다.
유기막(235) 및 제2 절연층(180)에는 신호선(125)의 적어도 일부를 노출시키도록 제1 접촉 구멍(237)이 형성되어 있다. 즉, 제1 접촉 구멍(237)은 유기막(235)과 신호선(125)이 중첩되는 부분에 형성된다.
또한, 유기막(235)과 제2 절연층(180)에는 신호 입력선(175)의 적어도 일부를 노출시키도록 제2 접촉 구멍(239)이 형성되어 있다. 즉, 제2 접촉 구멍(239)은 유기막(235)과 신호 입력선(175)이 중첩되는 부분에 형성된다.
유기막(235) 위에는 제1 접촉 구멍(237) 및 제2 접촉 구멍(239)을 통해 신호선(125)과 신호 입력선(175)을 연결하도록 연결 부재(195)가 형성되어 있다.
다음으로, 도 6 및 도 7을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 6 및 도 7에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 4 및 도 5에 도시된 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 유기막의 복수의 패턴의 길이가 동일 또는 유사하게 형성된다는 점이며, 이하에서 더욱 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이고, 도 7은 도 6의 VII-VII'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
본 발명의 일 실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 데이터 구동부(500) 등을 포함한다는 점에서 앞선 실시예와 동일하다.
이하에서는 표시 장치의 주변 영역에서 서로 다른 층에 위치한 도전층들의 연결 구조에 대해 설명하면 다음과 같다.
절연 기판(110) 위에 신호선(125)이 형성되어 있고, 신호선(125) 위에는 제1 절연층(140)이 형성되어 있으며, 제1 절연층(140) 위에 신호 입력선(175)이 형성되어 있다.
신호 입력선(175) 위에 제2 절연층(180)이 형성되어 있고, 제2 절연층(180) 위에 유기막(235)이 형성되어 있다.
유기막(235)은 신호선(125) 및 신호 입력선(175)과 적어도 일부 중첩되도록 형성된다. 유기막(235)은 복수의 패턴으로 이루어질 수 있다. 유기막(235)의 복수의 패턴은 모두 동일 또는 유사한 길이로 형성될 수 있다.
예를 들면, 도 6에 도시된 바와 같이 유기막(235)의 첫 번째 패턴은 세 개의 신호선(125) 및 첫 번째 신호 입력선(175a)의 적어도 일부와 중첩되도록 형성된다. 이때, 유기막(235)의 복수의 패턴 중 가장 상측에 위치한 패턴을 첫 번째 패턴으로 보고, 복수의 신호 입력선(175) 중 가장 상측에 위치한 신호 입력선(175a)을 첫 번째 신호 입력선(175a)으로 본다. 또한, 두 번째 패턴은 세 개의 신호선(125) 및 두 번째 신호 입력선(175b)의 적어도 일부와 중첩되도록 형성된다. 또한, 세 번째 패턴은 세 개의 신호선(125) 및 세 번째 신호 입력선(175c)의 적어도 일부와 중첩되도록 형성된다. 이때, 유기막(235)의 첫 번째 패턴, 두 번째 패턴, 및 세 번째 패턴은 동일한 길이로 형성되며, 공정상의 오차 범위 내에서 유사한 길이로 형성될 수도 있다.
따라서, 유기막(235)의 첫 번째 패턴, 두 번째 패턴, 및 세 번째 패턴이 신호선(125) 및 신호 입력선(175)과 중첩되는 면적이 동일하게 된다. 따라서, 복수의 신호선(125)과 각각 연결되는 복수의 신호 입력선(175)의 로드(load)를 동일하게 할 수 있다.
상기에서 첫 번째 신호선(125a)은 첫 번째 신호 입력선(175a)과 연결되고, 두 번째 신호선(125b)은 두 번째 신호 입력선(175b)과 연결되며, 세 번째 신호선(125c)은 세 번째 신호 입력선(175c)과 연결되는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니한다. 복수의 신호선(125)과 복수의 신호 입력선(175)의 연결은 다양한 변형이 가능하다. 예를 들면, 첫 번째 신호선(125a)은 첫 번째 신호 입력선(175a)과 연결되고, 두 번째 신호선(125b)은 세 번째 신호 입력선(175c)과 연결되며, 세 번째 신호선(125c)은 두 번째 신호 입력선(175b)과 연결될 수 있다. 또한, 첫 번째 신호선(125a)은 두 번째 신호 입력선(175b)과 연결되고, 두 번째 신호선(125b)은 세 번째 신호 입력선(175c)과 연결되며, 세 번째 신호선(125c)은 첫 번째 신호 입력선(175a)과 연결될 수도 있다. 또한, 첫 번째 신호선(125a)은 두 번째 신호 입력선(175b)과 연결되고, 두 번째 신호선(125b)은 첫 번째 신호 입력선(175a)과 연결되며, 세 번째 신호선(125c)은 세 번째 신호 입력선(175c)과 연결될 수도 있다.
유기막(235) 및 제2 절연층(180)에는 제1 접촉 구멍(237) 및 제2 접촉 구멍(239)이 형성되어 있고, 유기막(235) 위에는 신호선(125)과 신호 입력선(175)을 연결하는 연결 부재(195)가 형성되어 있다.
다음으로, 도 8 및 도 9를 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 8 및 도 9에 도시된 본 발명의 일 실시예에 의한 표시 장치는 도 6 및 도 7에 도시된 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 유기막이 하나의 패턴으로 형성된다는 점이며, 이하에서 더욱 상세히 설명한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부를 나타낸 평면도이고, 도 9는 도 8의 IX-IX'선을 따라 나타낸 본 발명의 일 실시예에 따른 표시 장치의 주변 영역의 일부의 단면도이다.
본 발명의 일 실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 데이터 구동부(500) 등을 포함한다는 점에서 앞선 실시예와 동일하다.
이하에서는 표시 장치의 주변 영역에서 서로 다른 층에 위치한 도전층들의 연결 구조에 대해 설명하면 다음과 같다.
절연 기판(110) 위에 신호선(125)이 형성되어 있고, 신호선(125) 위에는 제1 절연층(140)이 형성되어 있으며, 제1 절연층(140) 위에 신호 입력선(175)이 형성되어 있다.
신호 입력선(175) 위에 제2 절연층(180)이 형성되어 있고, 제2 절연층(180) 위에 유기막(235)이 형성되어 있다.
유기막(235)은 신호선(125) 및 신호 입력선(175)과 적어도 일부 중첩되도록 형성된다. 유기막(235)은 하나의 패턴으로 이루어질 수 있다. 유기막(235)은 첫 번째 내지 세 번째 신호선(125)의 일부와 중첩되고, 첫 번째 내지 세 번째 신호 입력선(175)의 일부와 중첩되도록 형성될 수 있다.
유기막(235)은 앞선 실시예들에서와 같이 색필터를 형성하는 감광막으로 이루어질 수 있다.
또한, 유기막(235)은 표시 영역에서 인접한 색필터들 사이에 형성되어 있는 차광 부재로 이루어질 수도 있다. 차광 부재는 인접한 두 화소 사이의 영역에서 빛샘이 발생하는 것을 방지하기 위해 매트릭스 형태로 배치되며, 블랙 매트릭스(BM, Black Matrix)라고도 한다. 블랙 매트릭스는 표시 장치를 구성하는 두 개의 기판 사이의 간격을 일정하게 유지 하기 위한 컬럼 스페이서와 동시에 형성될 수도 있다. 흑색 감광막을 형성하고, 슬릿 마스크 또는 하프톤 마스크를 이용하여 차광 부재가 형성되는 영역과 컬럼 스페이서가 형성되는 영역의 노광량을 조절하여 높이가 상이하게 형성되도록 할 수 있다. 이를 블랙 컬럼 스페이서(BCS, Black Column Spacer)라고도 한다.
또한, 유기막(235)은 투명한 유기 절연 물질로 형성될 수도 있다. 표시 영역에서 평탄화를 위해 사용되는 유기 절연층은 투명한 유기 절연 물질로 이루어지며, 이를 형성할 때 유기막(235)을 동시에 형성할 수도 있다.
즉, 유기막(235)은 색필터, 블랙 매트릭스, 블랙 컬럼 스페이서, 투명 유기 절연 물질 중 어느 하나 이상으로 이루어질 수 있다. 이러한, 유기막(235)의 다양한 재료는 앞서 설명한 도 2 내지 도 7에 도시된 다양한 실시예에 적용이 가능하다.
유기막(235) 및 제2 절연층(180)에는 제1 접촉 구멍(237) 및 제2 접촉 구멍(239)이 형성되어 있고, 유기막(235) 위에는 신호선(125)과 신호 입력선(175)을 연결하는 연결 부재(195)가 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 125: 신호선
140: 제1 절연층 180: 제2 절연층
175: 신호 입력선 175p: 반도체층
174q: 금속층 235: 유기막
237: 제1 접촉 구멍 239: 제2 접촉 구멍
300: 표시판

Claims (20)

  1. 기판;
    상기 기판 위에 형성되어 있는 복수의 신호선;
    상기 기판 위에 형성되어 있고, 구동부와 연결되어 있는 신호 입력선;
    상기 신호선과 상기 신호 입력선 사이에 형성되어 있는 제1 절연층;
    상기 신호선, 상기 신호 입력선, 및 상기 제1 절연층 위에 형성되어 있는 제2 절연층;
    상기 제2 절연층 위에 형성되어 있는 유기막;
    상기 신호선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제1 접촉 구멍;
    상기 신호 입력선의 적어도 일부를 노출시키도록 상기 유기막 및 상기 제2 절연층에 형성되어 있는 제2 접촉 구멍; 및,
    상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 통해 상기 신호선과 상기 신호 입력선을 연결하도록 상기 유기막 위에 형성되어 있는 연결 부재를 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    상기 신호 입력선은 반도체층 및 상기 반도체층 위에 형성되어 있는 금속층으로 이루어진,
    표시 장치.
  3. 제2 항에 있어서,
    상기 유기막은 색필터, 블랙 매트릭스, 블랙 컬럼 스페이서, 및 투명 유기 절연 물질 중 어느 하나 이상으로 이루어진,
    표시 장치.
  4. 제1 항에 있어서,
    상기 제1 절연층은 상기 신호선 위에 형성되고,
    상기 신호 입력선은 상기 제1 절연층 위에 형성되는,
    표시 장치.
  5. 제4 항에 있어서,
    상기 제1 절연층 및 제2 절연층은 실리콘 산화물(SiOX) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연 물질로 이루어진,
    표시 장치.
  6. 제1 항에 있어서,
    상기 신호선은 클럭 신호를 전달하는,
    표시 장치.
  7. 제6 항에 있어서,
    상기 구동부는 상기 기판 위에 집적되어 있는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 구동부는 게이트 신호를 전달하는 게이트 구동부로 이루어지는,
    표시 장치.
  9. 제1 항에 있어서,
    상기 연결 부재는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)를 포함하는 투명한 금속 물질로 이루어지는,
    표시 장치.
  10. 제1 항에 있어서,
    상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸도록 가장자리에 위치하는 주변 영역을 포함하고,
    상기 신호선, 상기 구동부, 및 상기 신호 입력선은 상기 주변 영역에 형성되어 있는,
    표시 장치.
  11. 제1 항에 있어서,
    상기 신호 입력선은 복수로 이루어지고,
    상기 복수의 신호 입력선 중 적어도 하나의 신호 입력선은 상기 복수의 신호선 중 적어도 하나의 신호선과 중첩되는,
    표시 장치.
  12. 제11 항에 있어서,
    상기 제2 접촉 구멍은 상기 복수의 신호선 사이에 위치하는 신호 입력선의 적어도 일부를 노출시키도록 형성되는,
    표시 장치.
  13. 제1 항에 있어서,
    상기 신호 입력선은 복수로 이루어지고,
    상기 복수의 신호 입력선은 상기 복수의 신호선으로부터 떨어진 지점에 위치하는,
    표시 장치.
  14. 제13 항에 있어서,
    상기 제2 접촉 구멍은 상기 복수의 신호선에 가까운 신호 입력선의 가장자리에 형성되는,
    표시 장치.
  15. 제14 항에 있어서,
    상기 유기막의 적어도 일부는 상기 복수의 신호선 중 적어도 두 개의 신호선과 중첩되는,
    표시 장치.
  16. 제1 항에 있어서,
    상기 유기막은 상기 신호 입력선의 개수와 동일한 수의 패턴으로 이루어지는,
    표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 유기막 패턴들 중 적어도 일부는 상이한 길이로 이루어지는,
    표시 장치.
  18. 제16 항에 있어서,
    상기 복수의 유기막 패턴들은 모두 동일한 길이로 이루어지는,
    표시 장치.
  19. 제18 항에 있어서,
    상기 복수의 유기막 패턴들은
    상기 복수의 신호선에 가까운 상기 신호 입력선의 가장자리 및 상기 복수의 신호선들과 중첩되도록 형성되는,
    표시 장치.
  20. 제1 항에 있어서,
    상기 유기막은
    상기 복수의 신호선에 가까운 상기 신호 입력선의 가장자리 및 상기 복수의 신호들과 중첩되는 하나의 패턴으로 이루어지는,
    표시 장치.
KR1020120142971A 2012-12-10 2012-12-10 표시 장치 KR101970779B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120142971A KR101970779B1 (ko) 2012-12-10 2012-12-10 표시 장치
US13/858,216 US8981390B2 (en) 2012-12-10 2013-04-08 Display device
CN201310206909.8A CN103871999B (zh) 2012-12-10 2013-05-29 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142971A KR101970779B1 (ko) 2012-12-10 2012-12-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20140075103A KR20140075103A (ko) 2014-06-19
KR101970779B1 true KR101970779B1 (ko) 2019-04-22

Family

ID=50879994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142971A KR101970779B1 (ko) 2012-12-10 2012-12-10 표시 장치

Country Status (3)

Country Link
US (1) US8981390B2 (ko)
KR (1) KR101970779B1 (ko)
CN (1) CN103871999B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102311728B1 (ko) * 2015-03-17 2021-10-12 삼성디스플레이 주식회사 표시 장치
CN104952879B (zh) * 2015-05-05 2018-01-30 深圳市华星光电技术有限公司 采用coa技术的双栅极tft基板结构
CN106169482B (zh) * 2016-08-01 2019-04-09 京东方科技集团股份有限公司 一种基板及其制作方法、电子器件
US10957268B2 (en) * 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN107799538B (zh) * 2017-10-26 2020-06-19 上海天马微电子有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196892A1 (en) 2000-12-28 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US20090243972A1 (en) 2008-03-28 2009-10-01 Samsung Electronics Co., Ltd. Display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272212B2 (ja) 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR100569272B1 (ko) 1999-12-28 2006-04-10 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치의 제조방법
KR100686225B1 (ko) 2000-02-25 2007-02-22 삼성전자주식회사 액정 표시 장치용 색 필터 기판의 제조 방법
KR100641628B1 (ko) 2000-08-21 2006-11-02 엘지.필립스 엘시디 주식회사 블랙레진을 이용한 반사형 및 반투과형 액정표시장치
KR100707013B1 (ko) 2000-12-29 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치용 스페이서 부착칼라 필터제조방법
KR100704510B1 (ko) 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
KR100816333B1 (ko) 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR100905472B1 (ko) 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100870701B1 (ko) 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20050094882A (ko) * 2003-01-27 2005-09-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 유기 ｅｌ 디스플레이의 제조 방법
KR101006436B1 (ko) 2003-11-18 2011-01-06 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판
KR101251997B1 (ko) * 2006-01-05 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080113596A (ko) 2007-06-25 2008-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100960129B1 (ko) 2008-02-21 2010-05-27 이성호 내로우 비엠을 갖는 액정표시장치
KR100960165B1 (ko) 2008-03-21 2010-05-26 이성호 내로우 베젤을 갖는 액정표시장치
KR20180137606A (ko) 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101574097B1 (ko) 2009-08-11 2015-12-03 엘지디스플레이 주식회사 액정표시장치
KR101599280B1 (ko) 2009-12-28 2016-03-14 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101148557B1 (ko) 2010-06-24 2012-05-25 하이디스 테크놀로지 주식회사 디스플레이 장치용 기판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196892A1 (en) 2000-12-28 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US20090243972A1 (en) 2008-03-28 2009-10-01 Samsung Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
CN103871999B (zh) 2018-04-03
US20140159068A1 (en) 2014-06-12
KR20140075103A (ko) 2014-06-19
CN103871999A (zh) 2014-06-18
US8981390B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
CN108255354B (zh) 内嵌式触控显示面板
CN108255355B (zh) 内嵌式触控显示面板
US9190421B2 (en) Display device and fabrication method thereof
JP6388298B2 (ja) 薄膜トランジスター表示板
KR101970779B1 (ko) 표시 장치
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20080068364A1 (en) Thin Film Transistor Panel and Liquid Crystal Display Apparatus Having the Same
KR20140077702A (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판
US20130027280A1 (en) Active matrix substrate and display device
EP3712874B1 (en) Array substrate, display panel and display device
US10606388B2 (en) Array substrate, manufacturing method thereof and touch display panel
KR20130122883A (ko) 액정표시장치 및 그 제조방법
KR20100022797A (ko) 액정 표시 장치 및 그의 제조 방법
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130057816A (ko) 표시장치 및 그 제조방법
KR101960076B1 (ko) 표시 장치
KR20130020068A (ko) 표시장치 및 그 제조방법
KR102384192B1 (ko) 인셀 터치 방식 액정표시장치
KR20170054597A (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR20110013799A (ko) 박막 트랜지스터 표시판
KR20090072548A (ko) 게이트 인 패널 구조 액정표시장치
KR102024158B1 (ko) 표시 장치
KR101983215B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US20200381456A1 (en) Array substrate and method for manufacturing the same, display device
KR20210080679A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant