KR20130057816A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20130057816A
KR20130057816A KR1020110123755A KR20110123755A KR20130057816A KR 20130057816 A KR20130057816 A KR 20130057816A KR 1020110123755 A KR1020110123755 A KR 1020110123755A KR 20110123755 A KR20110123755 A KR 20110123755A KR 20130057816 A KR20130057816 A KR 20130057816A
Authority
KR
South Korea
Prior art keywords
link
wiring
gate
wiring layer
layer
Prior art date
Application number
KR1020110123755A
Other languages
English (en)
Other versions
KR101586677B1 (ko
Inventor
권영철
김성현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110123755A priority Critical patent/KR101586677B1/ko
Priority to US13/572,860 priority patent/US9190421B2/en
Priority to CN201210290830.3A priority patent/CN102956672B/zh
Publication of KR20130057816A publication Critical patent/KR20130057816A/ko
Application granted granted Critical
Publication of KR101586677B1 publication Critical patent/KR101586677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시장치 및 그 제조방법은 내로우 베젤(narrow bezel)을 위한 듀얼 링크(dual link) 구조에 있어, 라인 점핑(line jumping) 구조를 통해 게이트배선 층의 링크 배선과 데이터배선 층의 링크 배선 각각을 다른 층의 링크 배선을 포함하도록 형성함으로써 이웃하는 링크 배선들 사이의 저항차이로 인한 화상불량을 개선하기 위한 것으로, 화소부와 구동부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성된 박막 트랜지스터; 상기 제 1 기판의 구동부에 교대로 형성된 제 1 링크 배선과 제 2 링크 배선; 및 상기 제 1 기판과 합착하는 제 2 기판을 포함하며, 상기 제 1 링크 배선은 게이트배선 층의 제 1 링크 배선과 데이터배선 층의 제 1 링크 배선으로 구성되며, 상기 제 2 링크 배선은 데이터배선 층의 제 2 링크 배선과 게이트배선 층의 제 2 링크 배선으로 구성되는 것을 특징으로 한다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 내로우 베젤(narrow bezel)을 구현하기 위해 듀얼 링크(dual link) 구조를 적용한 표시장치 및 그 제조방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Display: OLED) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.
이하, 상기의 표시장치에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 표시장치를 개략적으로 나타내는 평면도이다.
또한, 도 2는 상기 도 1에 도시된 표시장치의 일부를 확대하여 나타내는 평면도로써, E 부분을 확대하여 나타내고 있다.
도면을 참조하면, 앞서 설명한 표시장치(10) 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀(미도시)이 배치되는 화소부(20)와 상기 서브 픽셀을 구동하는 구동부로 구성된다.
상기 구동부에는 타이밍구동부(미도시)와 데이터구동부(30) 등이 포함된다. 이때, 상기 데이터구동부(30)는 표시장치(10)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 등에 형성된다.
이와 같이 구성되는 일반적인 표시장치(10)는 복수의 서브 픽셀의 각 게이트라인(미도시)에 게이트신호를 인가하기 위해서 상기 게이트라인에 대응하는 수만큼의 링크 배선(26)이 필요하게 된다. 이로 인해, 일반적인 표시장치(10)는 해상도의 증가에 따라 필요한 게이트라인의 수만큼 링크 배선(26)이 증가하게 되고, 이와 더불어 표시장치(10)의 베젤 폭(W)이 증가하게 되므로 이를 개선하기 위한 방안이 모색되어야 할 것이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 듀얼 링크(dual link) 구조를 적용하여 내로우 베젤(narrow bezel)을 구현하도록 한 표시장치 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 듀얼 링크 설계 시, 이웃하는 링크 배선들 사이의 저항차이를 완화하도록 한 표시장치 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 표시장치는 화소부와 구동부로 구분되는 제 1 기판; 상기 제 1 기판의 화소부에 형성된 박막 트랜지스터; 상기 제 1 기판의 구동부에 교대로 형성된 제 1 링크 배선과 제 2 링크 배선; 및 상기 제 1 기판과 합착하는 제 2 기판을 포함하며, 상기 제 1 링크 배선은 게이트배선 층의 제 1 링크 배선과 데이터배선 층의 제 1 링크 배선으로 구성되며, 상기 제 2 링크 배선은 데이터배선 층의 제 2 링크 배선과 게이트배선 층의 제 2 링크 배선으로 구성되는 것을 특징으로 한다.
이때, 상기 제 1 기판의 화소부에 형성된 게이트라인을 추가로 포함하며, 상기 화소부의 게이트라인은 상기 구동부 쪽으로 연장되어 링크부 게이트라인을 구성하는 것을 특징으로 한다.
이때, 상기 게이트배선 층의 제 2 링크 배선과 상기 링크부 게이트라인을 전기적으로 접속시키는 제 1 연결전극 및 상기 데이터배선 층의 제 1 링크 배선과 상기 링크부 게이트라인을 전기적으로 접속시키는 제 2 연결전극을 추가로 포함하는 것을 특징으로 한다.
이때, 상기 게이트배선 층의 제 2 링크 배선과 상기 데이터배선 층의 제 2 링크 배선을 전기적으로 접속시키는 제 3 연결전극 및 상기 데이터배선 층의 제 1 링크 배선과 상기 게이트배선 층의 제 1 링크 배선을 전기적으로 접속시키는 제 4 연결전극을 추가로 포함하는 것을 특징으로 한다.
상기 제 1 링크 배선과 제 2 링크 배선은 상기 링크부 게이트라인의 순서에 따라 교대로 형성되는 것을 특징으로 한다.
이때, 홀수 번째 링크부 게이트라인은 상기 제 1 링크 배선과 전기적으로 접속되고, 짝수 번째 링크부 게이트라인은 상기 제 2 링크 배선과 전기적으로 접속되는 것을 특징으로 한다.
상기 제 1 링크 배선은 상기 화소부 좌측에 위치하는 좌측 제 1 링크 배선 및 상기 화소부 우측에 위치하는 우측 제 1 링크 배선으로 구성되는 한편, 상기 제 2 링크 배선은 좌측 제 2 링크 배선 및 우측 제 2 링크 배선으로 구성되는 것을 특징으로 한다.
이때, 상기 제 1 링크 배선과 제 2 링크 배선은 상기 링크부 게이트라인의 순서 및 좌우 순서에 따라 교대로 형성되는 것을 특징으로 한다.
이때, 상기 화소부의 좌측을 기준으로 홀수 번째 링크부 게이트라인은 상기 좌측 제 1 링크 배선과 연결되고 짝수 번째 링크부 게이트라인은 상기 좌측 제 2 링크 배선과 연결되는 것을 특징으로 한다.
이때, 상기 화소부의 우측을 기준으로 홀수 번째 링크부 게이트라인은 상기 우측 제 1 링크 배선과 연결되고 짝수 번째 링크부 게이트라인은 상기 우측 제 2 링크 배선과 연결되는 것을 특징으로 한다.
본 발명의 표시장치의 제조방법은 화소부와 구동부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 박막 트랜지스터를 형성하는 단계; 상기 제 1 기판의 구동부에 게이트배선 층의 제 1, 제 2 링크 배선 및 상기 화소부에서 연장되는 링크부 게이트라인을 형성하는 단계; 상기 게이트배선 층의 제 1, 제 2 링크 배선 및 링크부 게이트라인이 형성된 제 1 기판 위에 게이트절연막이 개재된 상태에서 데이터배선 층의 제 1, 제 2 링크 배선을 형성하는 단계; 상기 데이터배선 층의 제 1, 제 2 링크 배선이 형성된 제 1 기판 위에 보호막을 형성하는 단계; 상기 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인을 전기적으로 접속시키는 제 1 연결전극을 형성하는 한편, 상기 게이트배선 층의 제 2 링크 배선 및 데이터배선 층의 제 2 링크 배선을 전기적으로 접속시키는 제 3 연결전극을 형성하는 단계; 상기 데이터배선 층의 제 1 링크 배선 및 링크부 게이트라인을 전기적으로 접속시키는 제 2 연결전극을 형성하는 한편, 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선을 전기적으로 접속시키는 제 4 연결전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
이때, 상기 게이트절연막과 보호막을 선택적으로 제거하여 상기 게이트배선 층의 제 2 링크 배선과 링크부 게이트라인 및 데이터배선 층의 제 2 링크 배선을 각각 노출시키는 제 1 콘택홀과 제 3 콘택홀 및 제 4 콘택홀을 형성하는 것을 특징으로 한다.
이때, 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선을 각각 노출시키는 제 2 콘택홀 및 제 5 콘택홀을 형성하는 것을 특징으로 한다.
이때, 상기 제 1 연결전극은 상기 제 1 콘택홀 및 제 3 콘택홀을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인에 전기적으로 접속하는 한편, 상기 제 3 연결전극은 상기 제 1 콘택홀 및 제 4 콘택홀을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 데이터배선 층의 제 2 링크 배선에 전기적으로 접속하는 것을 특징으로 한다.
이때, 상기 제 2 연결전극은 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 각각 상기 데이터배선 층의 제 1 링크 배선 및 링크부 게이트라인에 전기적으로 접속하는 한편, 상기 제 4 연결전극은 상기 제 2 콘택홀 및 제 5 콘택홀을 통해 각각 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선에 전기적으로 접속하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 표시장치 및 그 제조방법은 내로우 베젤을 위한 듀얼 링크 구조에 있어, 라인 점핑(line jumping) 구조를 통해 게이트배선 층의 링크 배선과 데이터배선 층의 링크 배선 각각을 다른 층의 링크 배선을 포함하도록 형성함으로써 이웃하는 링크 배선들 사이의 저항차이를 완화할 수 있게 된다. 그 결과 화면상에 가로로 희미하게 나타나는 가로 딤(dim) 불량을 방지함으로써 화상품질을 향상시킬 수 있는 효과를 제공한다.
도 1은 일반적인 표시장치를 개략적으로 나타내는 평면도.
도 2는 상기 도 1에 도시된 표시장치의 일부를 확대하여 나타내는 평면도.
도 3은 본 발명의 제 1 실시예에 따른 표시장치를 개략적으로 나타내는 평면도.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도.
도 5는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 표시장치에 있어, 링크부의 단면 일부를 개략적으로 나타내는 도면.
도 6은 본 발명의 제 2 실시예에 따른 표시장치를 개략적으로 나타내는 평면도.
도 7은 상기 도 6에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도.
도 8은 상기 도 7에 도시된 본 발명의 제 2 실시예에 따른 표시장치에 있어, A-A'선에 따른 어레이 기판의 단면을 개략적으로 나타내는 도면.
도 9a 내지 도 9e는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조공정을 순차적으로 나타내는 단면도.
도 10은 본 발명의 제 3 실시예에 따른 표시장치를 개략적으로 나타내는 평면도.
도 11은 상기 도 10에 도시된 본 발명의 제 3 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 표시장치를 개략적으로 나타내는 평면도이다.
또한, 도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도로써, 링크부(E')의 일부를 확대하여 나타내고 있다.
도 5는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 표시장치에 있어, 링크부의 단면 일부를 개략적으로 나타내는 도면이다.
상기 도면들을 참조하면, 본 발명의 제 1 실시예에 따른 표시장치(100)는 매트릭스 형태로 배치된 복수의 서브 픽셀(미도시)이 배치되는 화소부(120)와 상기 서브 픽셀을 구동하는 구동부로 구성된다.
상기 구동부에는 타이밍구동부(미도시)와 데이터구동부(130) 등이 포함된다. 이때, 상기 데이터구동부(130)는 표시장치(100)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 등에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이때, 상기 표시장치(100)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
상기 표시장치(100)로 액정표시장치를 예로 드는 경우, 도면에는 자세히 도시하지 않았지만, 상기 표시장치(100)의 패널은 크게 제 1 기판인 컬러필터 기판과 제 2 기판인 어레이 기판(110) 및 상기 컬러필터 기판과 어레이 기판(110) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 상기 컬러필터 기판은 적, 녹 및 청색의 서브컬러필터로 구성되는 컬러필터와 상기 서브컬러필터 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 상기 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어진다.
상기 어레이 기판(110)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있으며, 상기 게이트라인과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극, 상기 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극과 소오스/드레인전극 사이의 절연을 위한 게이트절연막(115a) 및 상기 게이트전극에 공급되는 게이트전압에 의해 상기 소오스전극과 드레인전극 사이에 전도채널(conductive channel)을 형성하는 액티브층을 포함한다. 또한, 상기 박막 트랜지스터는 상기 소오스/드레인전극과 화소전극 사이의 절연을 위한 보호막(115b)을 포함한다.
이와 같이 구성되는 본 발명의 제 1 실시예에 따른 표시장치(100)는 복수의 서브 픽셀의 각 게이트라인에 게이트신호를 인가하기 위해서 상기 게이트라인에 대응하는 수만큼의 링크 배선(126a, 126b)이 필요하게 된다.
이때, 상기 본 발명의 제 1 실시예에 따른 표시장치(100)는 게이트배선뿐만 아니라 데이터배선을 이용하여 링크 배선(126a, 126b)을 형성한 듀얼 링크(dual link) 구조를 적용함에 따라 동일한 수의 링크 배선(126a, 126b)을 기존보다 적은 폭의 링크부에 설계할 수 있어 표시장치(100)의 베젤 폭(W')을 감소시킬 수 있게 된다. 즉, 본 발명의 제 1 실시예의 경우에는 동일한 층에 링크 배선을 형성한 기존의 경우에 비해 서로 다른 층, 구체적으로 게이트배선 층과 데이터배선 층에 각각 제 1 링크 배선(126a)과 제 2 링크 배선(126b)을 형성함에 따라 이웃하는 링크 배선(126a, 126b)간 간격을 줄일 수 있어 동일한 수의 링크 배선(126a, 126b)을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
또한, 상기 게이트배선 층과 데이터배선 층 각각에 형성된 제 1 링크 배선(126a)과 제 2 링크 배선(126b)은 공정 진행 중 다소간의 오버레이 시프트(overlay shift)가 발생하더라도 서로 단락(short)되는 일이 없이 링크 간격을 최소화할 수 있게 된다.
상기 본 발명의 제 1 실시예에 따른 표시장치(100)는 듀얼 링크 구조를 적용함에 따라 데이터배선 층에 형성된 제 2 링크 배선(126b)을 링크부 게이트라인(116)(여기서, 상기 링크부 게이트라인(116)은 화소부의 게이트라인이 구동부 쪽으로 연장된 게이트라인을 의미하는 것으로 한다)과 연결시키기 위한 콘택홀(140b, 140c)이 필요하게 된다. 즉, 상기 데이터배선 층에 형성된 제 2 링크 배선(126b)은 제 2 콘택홀(140b)을 통해 상부의 제 2 연결전극(145b)과 전기적으로 접속하는 한편, 상기 제 2 연결전극(145b)은 제 3 콘택홀(140c)을 통해 하부의 링크부 게이트라인(116)에 전기적으로 접속함에 따라 데이터배선 층에 형성된 상기 제 2 링크 배선(126b)이 해당하는 링크부 게이트라인(116)과 연결되게 된다.
이때, 게이트배선 층에 형성된 상기 제 1 링크 배선(126a) 역시 동일한 방식으로 제 1 콘택홀(140a)을 통해 상부의 제 1 연결전극(145a)과 전기적으로 접속하는 한편, 상기 제 1 연결전극(145a)은 상기 제 3 콘택홀(140c)을 통해 하부의 링크부 게이트라인(116)에 전기적으로 접속함에 따라 게이트배선 층에 형성된 상기 제 1 링크 배선(126a)이 해당하는 링크부 게이트라인(116)과 연결되게 된다.
상기 제 1 링크 배선(126a)과 제 2 링크 배선(126b)은 링크부 게이트라인(116)의 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 홀수 번째 링크부 게이트라인(116)은 상기 제 1 링크 배선(126a)과 연결되고 짝수 번째 링크부 게이트라인(116)은 상기 제 2 링크 배선(126b)과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
상기 제 1, 제 2 연결전극(145a, 145b)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있다. 그리고, 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)은 각각 제 1 링크 배선(126a), 제 2 링크 배선(126b) 및 링크부 게이트라인(116)을 뚫는 형태로 형성될 수 있으며, 이 경우 상기 제 1 링크 배선(126a)과 링크부 게이트라인(116) 및 상기 제 2 링크 배선(126b)과 링크부 게이트라인(116)은 각각 그 상부의 제 1 연결전극(145a) 및 제 2 연결전극(145b)과 측면콘택(side contact)을 하게 된다. 다만, 본 발명이 이와 같은 측면콘택의 접속 방식에 한정되는 것은 아니다.
한편, 상기 본 발명의 제 1 실시예에 따른 듀얼 링크 구조는 게이트배선 층의 제 1 링크 배선(126a)과 링크부 게이트라인(116) 및 데이터배선 층의 제 2 링크 배선(126b)의 식각이 동시간에 진행되지 않기 때문에 상기 제 1 링크 배선(126a)과 링크부 게이트라인(116)의 CD(critical dimension)(l) 및 상기 제 2 링크 배선(126b)의 CD(l') 사이에 차이(l≠l')가 발생할 수 있다. 이러한 각 층의 CD 차이로 발생한 저항차이는 표시장치(100)의 화면상에 가로로 희미하게 나타나는 가로 딤(dim) 불량을 야기할 수 있다.
특히, 세계 모바일(mobile) 디스플레이 시장은 점차 고해상도, 내로우 베젤을 목표로 발전해 나가고 있으며, 이에 따라 베젤의 폭은 좁아지고 그 안에 패터닝 되어야할 링크 배선의 수는 증가하고 있다. 한정된 베젤 폭 안에 기존보다 더 많은 링크 배선을 배치하여야 함에 따라 링크 배선의 CD가 줄어들고 링크 배선간 스페이스(space) 또한 줄어드는 파인 피치(fine pitch)로 설계할 수밖에 없다. 이러한 파인 피치 설계에서 필연적으로 발생하는 CD의 슬림화는 링크 배선들 사이의 저항차이에 따른 화상왜곡 현상을 야기한다. 또한, 상기 듀얼 링크 구조에서는 먼저 증착되는 게이트배선 층의 링크 배선의 CD 형성에 따라 후에 증착되는 데이터배선 층의 링크 배선의 CD에 변동이 발생하게 된다.
이에 본 발명의 제 2 실시예 및 제 3 실시예에 따른 표시장치는 라인 점핑 구조를 통해 게이트배선 층의 링크 배선과 데이터배선 층의 링크 배선 각각을 다른 층의 링크 배선을 포함하도록 형성함으로써 이웃하는 링크 배선들 사이의 저항차이를 감소시킬 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 6은 본 발명의 제 2 실시예에 따른 표시장치를 개략적으로 나타내는 평면도이다.
또한, 도 7은 상기 도 6에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도이다.
도 8은 상기 도 7에 도시된 본 발명의 제 2 실시예에 따른 표시장치에 있어, A-A'선에 따른 어레이 기판의 단면을 개략적으로 나타내는 도면이다.
상기 도면들을 참조하면, 본 발명의 제 2 실시예에 따른 표시장치(200)는 매트릭스 형태로 배치된 복수의 서브 픽셀(미도시)이 배치되는 화소부(220)와 상기 서브 픽셀을 구동하는 구동부로 구성된다.
상기 구동부에는 타이밍구동부(미도시)와 데이터구동부(230) 및 레벨시프터(level shifter)(미도시) 등이 포함된다. 이때, 상기 데이터구동부(230)는 표시장치(200)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 상에 형성되거나 연성회로기판과 연결되는 외부시스템기판 등에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 타이밍구동부는 상기 데이터구동부(230) 내에 함께 형성될 수 있다.
구동부는 집적회로(Integrated Circuit; IC) 형태로 패널 상에 실장되고 패널에는 연성회로기판이 부착된다. 이때, 상기 패널과 연성회로기판은 이방성도전필름(Anisotropy Conductive Film; ACF)에 의해 부착될 수 있다.
이때, 상기 표시장치(200)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
상기 표시장치(200)로 액정표시장치를 예로 드는 경우, 도면에는 자세히 도시하지 않았지만, 상기 표시장치(200)의 패널은 크게 제 1 기판인 컬러필터 기판과 제 2 기판인 어레이 기판(210) 및 상기 컬러필터 기판과 어레이 기판(210) 사이에 형성된 액정층으로 구성될 수 있다.
이때, 상기 컬러필터 기판은 적, 녹 및 청색의 서브컬러필터로 구성되는 컬러필터와 상기 서브컬러필터 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 상기 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어진다.
상기 어레이 기판(210)에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있으며, 상기 게이트라인과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극, 상기 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극과 소오스/드레인전극 사이의 절연을 위한 게이트절연막(215a) 및 상기 게이트전극에 공급되는 게이트전압에 의해 상기 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함한다. 또한, 상기 박막 트랜지스터는 상기 소오스/드레인전극과 화소전극 사이의 절연을 위한 보호막(215b)을 포함한다.
이와 같이 구성되는 본 발명의 제 2 실시예에 따른 표시장치(200)는 복수의 서브 픽셀의 각 게이트라인에 게이트신호를 인가하기 위해서 상기 게이트라인에 대응하는 수만큼의 링크 배선(226a,226a', 226b,226b')이 필요하게 된다.
이때, 상기 본 발명의 제 2 실시예에 따른 표시장치(200)는 전술한 본 발명의 제 1 실시예와 동일하게 게이트배선뿐만 아니라 데이터배선을 이용하여 링크 배선(226a,226a', 226b,226b')을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다. 이와 같이 본 발명의 제 2 실시예의 경우에는 게이트배선 층과 데이터배선 층에 제 1 링크 배선(226a, 226a')과 제 2 링크 배선(226b, 226b')을 이웃하도록 형성함에 따라 이웃하는 링크 배선(226a,226a', 226b,226b')간 간격을 줄일 수 있어 동일한 수의 링크 배선(226a,226a', 226b,226b')을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
특히, 본 발명의 제 2 실시예의 경우에는 라인 점핑(line jumping) 구조를 통해 제 1 링크 배선(226a, 226a')과 제 2 링크 배선(226b, 226b') 각각을 다른 층의 링크 배선(226a', 226b')을 포함하도록 형성함으로써 이웃하는 링크 배선(226a,226a', 226b,226b')들 사이의 저항차이로 인한 화상불량을 방지할 수 있는 것을 특징으로 한다. 즉, 상기 제 1 링크 배선(226a, 226a')은 게이트배선 층의 제 1 링크 배선(226a)과 데이터배선 층의 제 1 링크 배선(226a')으로 구성되며, 상기 제 2 링크 배선(226b, 226b')은 데이터배선 층의 제 2 링크 배선(226b)과 게이트배선 층의 제 2 링크 배선(226b')으로 구성될 수 있다.
이때, 상기 본 발명의 제 2 실시예에 따른 표시장치(200)는 듀얼 링크 구조를 적용함에 따라 데이터배선 층의 제 1 링크 배선(226a')을 링크부 게이트라인(216)(여기서, 상기 링크부 게이트라인(216)은 화소부의 게이트라인이 구동부 쪽으로 연장된 게이트라인을 의미하는 것으로 한다)과 연결시키기 위한 콘택홀(240b, 240c)이 필요하게 된다. 즉, 상기 데이터배선 층의 제 1 링크 배선(226a')은 제 2 콘택홀(240b)을 통해 상부의 제 2 연결전극(245b)과 전기적으로 접속하는 한편, 상기 제 2 연결전극(245b)은 제 3 콘택홀(240c)을 통해 하부의 링크부 게이트라인(216)에 전기적으로 접속함에 따라 상기 데이터배선 층의 제 1 링크 배선(226a')이 해당하는 링크부 게이트라인(216)과 연결되게 된다. 그리고, 상기 데이터배선 층의 제 1 링크 배선(226a')은 제 4 연결전극(245d)을 통해 다른 층인 상기 게이트배선 층의 제 1 링크 배선(226a)과 전기적으로 접속하게 된다.
이때, 상기 게이트배선 층의 제 2 링크 배선(226b') 역시 동일한 방식으로 제 1 콘택홀(240a)을 통해 상부의 제 1 연결전극(2245a)과 전기적으로 접속하는 한편, 상기 제 1 연결전극(245a)은 상기 제 3 콘택홀(240c)을 통해 하부의 링크부 게이트라인(216)에 전기적으로 접속함에 따라 상기 게이트배선 층의 제 2 링크 배선(226b')이 해당하는 링크부 게이트라인(216)과 연결되게 된다. 그리고, 상기 게이트배선 층의 제 2 링크 배선(226b')은 제 3 연결전극(245c)을 통해 다른 층인 상기 데이터배선 층의 제 2 링크 배선(226b)과 전기적으로 접속하게 된다.
이러한 라인 점핑은 제 1 링크 배선(226a, 226a') 및 제 2 링크 배선(226b, 226b')의 적어도 하나의 지점에서 이루어지게 된다. 즉, 상기 제 1 링크 배선(226a, 226a') 및 제 2 링크 배선(226b, 226b')은 각각의 저항을 맞춰주기 위해 적절한 지점에서 적어도 1회 라인 점핑할 수 있으며, 일 예로 CD가 큰 라인은 CD가 작은 라인으로 1회 점핑하는 한편, CD가 작은 라인은 CD가 큰 라인으로 1회 점핑함에 따라 중간 값으로 저항이 보정 될 수 있게 된다.
이로 인하여 링크 배선(226a,226a', 226b,226b')간 저항의 편차를 보상하여 화면상에 라인별 색상이 다른 가로 딤 현상을 개선할 수 있게 된다.
상기 제 1 링크 배선(226a, 226a')과 제 2 링크 배선(226b, 226b')은 링크부 게이트라인(216)의 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 홀수 번째 링크부 게이트라인(216)은 상기 제 1 링크 배선(226a, 226a')과 연결되고 짝수 번째 링크부 게이트라인(216)은 상기 제 2 링크 배선(226b, 226b')과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
상기 제 1, 제 2, 제 3, 제 4 연결전극(245a, 245b, 245c, 245d)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성할 수 있다.
이하, 상기와 같이 구성되는 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 9a 내지 도 9e는 상기 도 8에 도시된 본 발명의 제 2 실시예에 따른 표시장치의 제조공정을 순차적으로 나타내는 단면도로써, 구동부 내의 링크부와 화소부의 TFT 영역의 액정표시장치용 어레이 기판의 제조공정을 예를 들어 나타내고 있다.
도 9a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)의 화소부에 게이트전극(221)과 게이트라인(미도시)을 형성하며, 상기 어레이 기판(210)의 구동부에 게이트배선 층의 제 1 링크 배선(226a)과 게이트배선 층의 제 2 링크 배선(미도시) 및 링크부 게이트라인(216)을 형성한다.
이때, 상기 게이트전극(221), 게이트라인, 게이트배선 층의 제 1 링크 배선(226a), 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인(216)은 제 1 도전막을 상기 어레이 기판(210) 전면에 차례대로 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 9b에 도시된 바와 같이, 상기 게이트전극(221), 게이트라인, 게이트배선 층의 제 1 링크 배선(226a), 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인(216)이 형성된 어레이 기판(210) 전면에 게이트절연막(215a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(210)의 TFT 영역에 상기 비정질 실리콘 박막으로 이루어진 액티브층(224)을 형성한다.
이때, 상기 액티브층(224) 위에는 상기 액티브층(224)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(225)이 형성되게 된다.
다음으로, 도 9c에 도시된 바와 같이, 상기 액티브층(224)과 n+ 비정질 실리콘 박막패턴(225)이 형성된 어레이 기판(210) 전면에 제 2 도전막을 형성한다. 이때, 상기 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(224) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(222)과 드레인전극(223)을 형성한다.
이때, 상기 제 3 마스크공정을 통해 상기 어레이 기판(210)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(미도시)을 형성하는 동시에 상기 어레이 기판(210)의 구동부에 상기 제 2 도전막으로 이루어진 데이터배선 층의 제 2 링크 배선(226b) 및 데이터배선 층의 제 1 링크 배선(226a')을 형성하게 된다.
상기 제 1 링크 배선(226a, 226a')과 제 2 링크 배선(226b, 226b')은 링크부 게이트라인(216)의 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 홀수 번째 링크부 게이트라인(216)은 상기 제 1 링크 배선(226a, 226a')과 연결되고 짝수 번째 링크부 게이트라인(216)은 상기 제 2 링크 배선(226b, 226b')과 연결될 수 있다.
이때, 상기 액티브층(224) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(224)의 소오스/드레인영역과 상기 소오스/드레인전극(222, 223) 사이를 오믹-콘택시키는 오믹-콘택층(225n)이 형성되게 된다.
여기서 상기 액티브층(224)과 데이터배선, 즉 소오스전극(222), 드레인전극(223), 데이터라인, 데이터배선 층의 제 2 링크 배선(226b) 및 데이터배선 층의 제 1 링크 배선(226a')은 2번의 마스크공정을 통해 개별적으로 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 액티브층(224)과 데이터배선은 회절노광이나 하프-톤(half tone) 노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있다.
다음으로, 도 9d에 도시된 바와 같이, 상기 소오스/드레인전극(222, 223), 데이터라인, 데이터배선 층의 제 2 링크 배선(226b) 및 데이터배선 층의 제 1 링크 배선(226a')이 형성된 어레이 기판(210) 전면에 보호막(215b)을 형성한다.
그리고, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 보호막(215b) 및 게이트절연막(215a)을 선택적으로 제거함으로써 상기 어레이 기판(210)의 구동부에 상기 게이트배선 층의 제 2 링크 배선, 데이터배선 층의 제 1 링크 배선(226a'), 링크부 게이트라인(216), 데이터배선 층의 제 2 링크 배선 및 게이트배선 층의 제 1 링크 배선(226a)의 일부를 각각 노출시키는 제 1 콘택홀(미도시), 제 2 콘택홀(240b), 제 3 콘택홀(240c), 제 4 콘택홀(미도시) 및 제 5 콘택홀(240e)을 형성하게 된다.
또한, 상기 제 4 마스크공정을 통해 상기 어레이 기판(210)의 화소부에 상기 드레인전극(223)의 일부를 노출시키는 제 6 콘택홀(240f)을 형성하게 된다.
이때, 상기 제 1 콘택홀(240a) 내지 제 6 콘택홀(240f)은 하부의 제 1 도전막 또는 제 2 도전막이 노출되도록 형성될 수도 있으며, 하부의 제 1 도전막 또는 제 2 도전막이 제거되어 그 측면이 노출되는 형태로 형성될 수도 있다.
다음으로, 도 9e에 도시된 바와 같이, 상기 보호막(215b)이 형성된 어레이 기판(210) 전면에 투명한 도전물질로 이루어진 제 3 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 어레이 기판(210)의 화소부에 상기 제 6 콘택홀(240f)을 통해 상기 드레인전극(223)과 전기적으로 접속하는 화소전극(228)을 형성하게 된다.
이때, 상기 제 5 마스크공정을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 1 콘택홀 및 제 3 콘택홀(240c)을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인(216)에 전기적으로 접속하는 제 1 연결전극(미도시)을 형성하는 한편, 상기 제 1 콘택홀 및 제 4 콘택홀을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 데이터배선 층의 제 2 링크 배선(226b)에 전기적으로 접속하는 제 3 연결전극(미도시)을 형성하게 된다. 이에 따라 상기 데이터배선 층의 제 2 링크 배선(226b)은 상기 제 3 연결전극을 통해 상기 게이트배선 층의 제 2 링크 배선과 전기적으로 접속하는 한편, 상기 게이트배선 층의 제 2 링크 배선은 상기 제 1 연결전극을 통해 상기 링크부 게이트라인(216)에 전기적으로 접속하게 된다.
또한, 상기 제 5 마스크공정을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 2 콘택홀(240b) 및 제 3 콘택홀(240c)을 통해 각각 상기 데이터배선 층의 제 1 링크 배선(226a') 및 링크부 게이트라인(216)에 전기적으로 접속하는 제 2 연결전극(245b)을 형성하는 한편, 상기 제 2 콘택홀(240b) 및 제 5 콘택홀(240e)을 통해 각각 상기 데이터배선 층의 제 1 링크 배선(226a') 및 게이트배선 층의 제 1 링크 배선(226a)에 전기적으로 접속하는 제 4 연결전극(245d)을 형성하게 된다. 이에 따라 상기 게이트배선 층의 제 1 링크 배선(226a)은 상기 제 4 연결전극(245d)을 통해 상기 데이터배선 층의 제 1 링크 배선(226a')과 전기적으로 접속하는 한편, 상기 데이터배선 층의 제 1 링크 배선(226a')은 상기 제 2 연결전극(245b)을 통해 상기 링크부 게이트라인(216)에 전기적으로 접속하게 된다.
이때, 상기 제 3 연결전극 및 제 4 연결전극(245d)은 상기 제 1 링크 배선(226a, 226a') 및 제 2 링크 배선(226b)의 적어도 하나의 지점에 각각 형성되게 된다.
한편, 상기 본 발명의 제 2 실시예는 화소부의 일측에 듀얼 링크 구조의 링크부를 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명은 상기 화소부의 양측에 듀얼 링크 구조의 링크부를 형성할 수도 있으며, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.
도 10은 본 발명의 제 3 실시예에 따른 표시장치를 개략적으로 나타내는 평면도이다.
또한, 도 11은 상기 도 10에 도시된 본 발명의 제 3 실시예에 따른 표시장치의 일부를 확대하여 나타내는 평면도이다.
상기 도면들을 참조하면, 본 발명의 제 3 실시예에 따른 표시장치(300)는 매트릭스 형태로 배치된 복수의 서브 픽셀(미도시)이 배치되는 화소부(320)와 상기 서브 픽셀을 구동하는 구동부로 구성된다.
상기 구동부에는 타이밍구동부(미도시)와 데이터구동부(330) 및 레벨시프터(미도시) 등이 포함된다. 이때, 상기 데이터구동부(330)는 표시장치(300)의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판(미도시) 상에 형성되거나 연성회로기판과 연결되는 외부시스템기판 등에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 타이밍구동부는 상기 데이터구동부(330) 내에 함께 형성될 수 있다.
구동부는 집적회로 형태로 패널 상에 실장되고 패널에는 연성회로기판이 부착된다. 이때, 상기 패널과 연성회로기판은 이방성도전필름에 의해 부착될 수 있다.
이때, 상기 표시장치(300)는 예를 들어, 액정표시장치나 유기전계발광표시장치와 같은 평판표시장치를 포함한다.
상기 표시장치(300)로 액정표시장치를 예로 드는 경우, 도면에는 자세히 도시하지 않았지만, 상기 표시장치(300)의 패널은 크게 제 1 기판인 컬러필터 기판과 제 2 기판인 어레이 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층으로 구성될 수 있다.
이때, 상기 컬러필터 기판은 적, 녹 및 청색의 서브컬러필터로 구성되는 컬러필터와 상기 서브컬러필터 사이를 구분하고 상기 액정층을 투과하는 광을 차단하는 블랙매트릭스, 그리고 상기 컬러필터와 블랙매트릭스 상부에 형성된 오버코트층으로 이루어진다.
상기 어레이 기판에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있으며, 상기 게이트라인과 데이터라인의 교차영역, 즉 TFT 영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
이때, 상기 박막 트랜지스터는 상기 게이트라인에 연결된 게이트전극, 상기 데이터라인에 연결된 소오스전극 및 화소전극에 연결된 드레인전극으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극과 소오스/드레인전극 사이의 절연을 위한 게이트절연막 및 상기 게이트전극에 공급되는 게이트전압에 의해 상기 소오스전극과 드레인전극 사이에 전도채널을 형성하는 액티브층을 포함한다. 또한, 상기 박막 트랜지스터는 상기 소오스/드레인전극과 화소전극 사이의 절연을 위한 보호막을 포함한다.
이와 같이 구성되는 본 발명의 제 3 실시예에 따른 표시장치(300)는 복수의 서브 픽셀의 각 게이트라인에 게이트신호를 인가하기 위해서 상기 게이트라인에 대응하는 수만큼의 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')이 필요하게 된다.
이때, 상기 본 발명의 제 3 실시예에 따른 표시장치(300)는 전술한 본 발명의 제 1 실시예 및 제 2 실시예와 동일하게 게이트배선뿐만 아니라 데이터배선을 이용하여 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')을 형성한 듀얼 링크 구조를 적용하는 것을 특징으로 한다. 이와 같이 본 발명의 제 3 실시예의 경우에는 게이트배선 층과 데이터배선 층에 제 1 링크 배선(326la,326la', 326ra,326ra')과 제 2 링크 배선(326lb,326lb', 326rb,326rb')을 이웃하도록 형성함에 따라 이웃하는 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')간 간격을 줄일 수 있어 동일한 수의 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')을 기존보다 적은 폭의 링크부에 설계할 수 있게 된다.
특히, 본 발명의 제 3 실시예는 전술한 본 발명의 제 2 실시예와 동일하게 라인 점핑 구조를 통해 제 1 링크 배선(326la,326la', 326ra,326ra')과 제 2 링크 배선(326lb,326lb', 326rb,326rb') 각각을 다른 층의 링크 배선(326la',326ra', 326lb',326rb')을 포함하도록 형성함으로써 이웃하는 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')들 사이의 저항차이로 인한 화상불량을 방지할 수 있는 것을 특징으로 한다. 즉, 상기 제 1 링크 배선(326la,326la', 326ra,326ra')은 게이트배선 층의 제 1 링크 배선(326la, 326ra)과 데이터배선 층의 제 1 링크 배선(326la', 326ra')으로 구성되며, 상기 제 2 링크 배선(326lb,326lb', 326rb,326rb')은 데이터배선 층의 제 2 링크 배선(326lb, 326rb)과 게이트배선 층의 제 2 링크 배선(326lb', 326rb')으로 구성될 수 있다. 또한, 상기 제 1 링크 배선(326la,326la', 326ra,326ra')은 화소부(320) 좌측에 위치하는 좌측 제 1 링크 배선(326la, 326la') 및 화소부(320) 우측에 위치하는 우측 제 1 링크 배선(326ra, 326ra')으로 구성되며, 상기 제 2 링크 배선(326lb,326lb', 326rb,326rb')은 좌측 제 2 링크 배선(326lb, 326lb') 및 우측 제 2 링크 배선(326rb, 326rb')으로 구성될 수 있다.
이때, 상기 본 발명의 제 3 실시예에 따른 표시장치(300)는 듀얼 링크 구조를 적용함에 따라 데이터배선 층의 제 1 링크 배선(326la', 326ra')(설명의 편의를 위해 좌측 링크 배선을 기준으로 설명한다)을 링크부 게이트라인(316)(여기서, 상기 링크부 게이트라인(316)은 화소부의 게이트라인이 구동부 쪽으로 연장된 게이트라인을 의미하는 것으로 한다)과 연결시키기 위한 콘택홀(340b, 340c)이 필요하게 된다. 즉, 상기 데이터배선 층의 제 1 링크 배선(326la', 326ra')은 제 2 콘택홀(340b)을 통해 상부의 제 2 연결전극(345b)과 전기적으로 접속하는 한편, 상기 제 2 연결전극(345b)은 제 3 콘택홀(340c)을 통해 하부의 링크부 게이트라인(316)에 전기적으로 접속함에 따라 상기 데이터배선 층의 제 1 링크 배선(326la', 326ra')이 해당하는 링크부 게이트라인(316)과 연결되게 된다. 그리고, 상기 데이터배선 층의 제 1 링크 배선(326la', 326ra')은 제 4 연결전극(345d)을 통해 다른 층인 상기 게이트배선 층의 제 1 링크 배선(326la, 326ra)과 전기적으로 접속하게 된다.
이때, 상기 게이트배선 층의 제 2 링크 배선(326lb', 326rb') 역시 동일한 방식으로 제 1 콘택홀(340a)을 통해 상부의 제 1 연결전극(345a)과 전기적으로 접속하는 한편, 상기 제 1 연결전극(3245a)은 상기 제 3 콘택홀(340c)을 통해 하부의 링크부 게이트라인(316)에 전기적으로 접속함에 따라 상기 게이트배선 층의 제 2 링크 배선(326lb', 326rb')이 해당하는 링크부 게이트라인(316)과 연결되게 된다. 그리고, 상기 게이트배선 층의 제 2 링크 배선(326lb', 326rb')은 제 3 연결전극(345c)을 통해 다른 층인 상기 데이터배선 층의 제 2 링크 배선(326lb, 326rb)과 전기적으로 접속하게 된다.
이러한 라인 점핑은 제 1 링크 배선(326la,326la', 326ra,326ra') 및 제 2 링크 배선(326lb,326lb', 326rb,326rb')의 적어도 하나의 지점에서 이루어지게 된다. 즉, 상기 제 1 링크 배선(326la,326la', 326ra,326ra') 및 제 2 링크 배선(326lb,326lb', 326rb,326rb')은 각각의 저항을 맞춰주기 위해 적절한 지점에서 적어도 1회 라인 점핑할 수 있다. 이로 인하여 링크 배선(326la,326la', 326lb,326lb', 326ra,326ra', 326rb,326rb')간 저항의 편차를 보상하여 화면상에 라인별 색상이 다른 가로 딤 현상을 개선할 수 있게 된다.
상기 제 1 링크 배선(326la,326la', 326ra,326ra')과 제 2 링크 배선(326lb,326lb', 326rb,326rb')은 링크부 게이트라인(316)의 순서 및 좌우 순서에 따라 교대로 형성되게 되는데, 이 경우 예를 들어 좌측을 기준으로 홀수 번째 링크부 게이트라인(316)은 상기 좌측 제 1 링크 배선(326la, 326la')과 연결되고 짝수 번째 링크부 게이트라인(316)은 상기 좌측 제 2 링크 배선(326lb, 326lb')과 연결될 수 있다. 또한, 우측을 기준으로 홀수 번째 링크부 게이트라인(316)은 상기 우측 제 1 링크 배선(326ra, 326ra')과 연결되고 짝수 번째 링크부 게이트라인(316)은 상기 우측 제 2 링크 배선(326rb, 326rb')과 연결될 수 있다. 다만, 본 발명이 이와 같은 연결 방식에 한정되는 것은 아니다.
이와 같이 구성된 상기 본 발명의 제 1, 제 2, 제 3 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100,200,300 : 표시장치 110,210,310 : 어레이 기판
116,216,316 : 링크부 게이트라인 120,220,320 : 화소부
126a,226a,226a',326la,326la',326ra,326ra' : 제 1 링크 배선
126b,226b,226b',326lb,326lb',326rb,326rb' : 제 2 링크 배선

Claims (15)

  1. 화소부와 구동부로 구분되는 제 1 기판;
    상기 제 1 기판의 화소부에 형성된 박막 트랜지스터;
    상기 제 1 기판의 구동부에 교대로 형성된 제 1 링크 배선과 제 2 링크 배선; 및
    상기 제 1 기판과 합착하는 제 2 기판을 포함하며,
    상기 제 1 링크 배선은 게이트배선 층의 제 1 링크 배선과 데이터배선 층의 제 1 링크 배선으로 구성되며, 상기 제 2 링크 배선은 데이터배선 층의 제 2 링크 배선과 게이트배선 층의 제 2 링크 배선으로 구성되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 상기 제 1 기판의 화소부에 형성된 게이트라인을 추가로 포함하며, 상기 화소부의 게이트라인은 상기 구동부 쪽으로 연장되어 링크부 게이트라인을 구성하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서, 상기 게이트배선 층의 제 2 링크 배선과 상기 링크부 게이트라인을 전기적으로 접속시키는 제 1 연결전극 및 상기 데이터배선 층의 제 1 링크 배선과 상기 링크부 게이트라인을 전기적으로 접속시키는 제 2 연결전극을 추가로 포함하는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서, 상기 게이트배선 층의 제 2 링크 배선과 상기 데이터배선 층의 제 2 링크 배선을 전기적으로 접속시키는 제 3 연결전극 및 상기 데이터배선 층의 제 1 링크 배선과 상기 게이트배선 층의 제 1 링크 배선을 전기적으로 접속시키는 제 4 연결전극을 추가로 포함하는 것을 특징으로 하는 표시장치.
  5. 제 2 항에 있어서, 상기 제 1 링크 배선과 제 2 링크 배선은 상기 링크부 게이트라인의 순서에 따라 교대로 형성되는 것을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서, 홀수 번째 링크부 게이트라인은 상기 제 1 링크 배선과 전기적으로 접속되고, 짝수 번째 링크부 게이트라인은 상기 제 2 링크 배선과 전기적으로 접속되는 것을 특징으로 하는 표시장치.
  7. 제 2 항에 있어서, 상기 제 1 링크 배선은 상기 화소부 좌측에 위치하는 좌측 제 1 링크 배선 및 상기 화소부 우측에 위치하는 우측 제 1 링크 배선으로 구성되는 한편, 상기 제 2 링크 배선은 좌측 제 2 링크 배선 및 우측 제 2 링크 배선으로 구성되는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서, 상기 제 1 링크 배선과 제 2 링크 배선은 상기 링크부 게이트라인의 순서 및 좌우 순서에 따라 교대로 형성되는 것을 특징으로 하는 표시장치.
  9. 제 8 항에 있어서, 상기 화소부의 좌측을 기준으로 홀수 번째 링크부 게이트라인은 상기 좌측 제 1 링크 배선과 연결되고 짝수 번째 링크부 게이트라인은 상기 좌측 제 2 링크 배선과 연결되는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서, 상기 화소부의 우측을 기준으로 홀수 번째 링크부 게이트라인은 상기 우측 제 1 링크 배선과 연결되고 짝수 번째 링크부 게이트라인은 상기 우측 제 2 링크 배선과 연결되는 것을 특징으로 하는 표시장치.
  11. 화소부와 구동부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계;
    상기 제 1 기판의 화소부에 박막 트랜지스터를 형성하는 단계;
    상기 제 1 기판의 구동부에 게이트배선 층의 제 1, 제 2 링크 배선 및 상기 화소부에서 연장되는 링크부 게이트라인을 형성하는 단계;
    상기 게이트배선 층의 제 1, 제 2 링크 배선 및 링크부 게이트라인이 형성된 제 1 기판 위에 게이트절연막이 개재된 상태에서 데이터배선 층의 제 1, 제 2 링크 배선을 형성하는 단계;
    상기 데이터배선 층의 제 1, 제 2 링크 배선이 형성된 제 1 기판 위에 보호막을 형성하는 단계;
    상기 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인을 전기적으로 접속시키는 제 1 연결전극을 형성하는 한편, 상기 게이트배선 층의 제 2 링크 배선 및 데이터배선 층의 제 2 링크 배선을 전기적으로 접속시키는 제 3 연결전극을 형성하는 단계;
    상기 데이터배선 층의 제 1 링크 배선 및 링크부 게이트라인을 전기적으로 접속시키는 제 2 연결전극을 형성하는 한편, 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선을 전기적으로 접속시키는 제 4 연결전극을 형성하는 단계; 및
    상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 게이트절연막과 보호막을 선택적으로 제거하여 상기 게이트배선 층의 제 2 링크 배선과 링크부 게이트라인 및 데이터배선 층의 제 2 링크 배선을 각각 노출시키는 제 1 콘택홀과 제 3 콘택홀 및 제 4 콘택홀을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  13. 제 12 항에 있어서, 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선을 각각 노출시키는 제 2 콘택홀 및 제 5 콘택홀을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 제 1 연결전극은 상기 제 1 콘택홀 및 제 3 콘택홀을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 링크부 게이트라인에 전기적으로 접속하는 한편, 상기 제 3 연결전극은 상기 제 1 콘택홀 및 제 4 콘택홀을 통해 각각 상기 게이트배선 층의 제 2 링크 배선 및 데이터배선 층의 제 2 링크 배선에 전기적으로 접속하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제 14 항에 있어서, 상기 제 2 연결전극은 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 각각 상기 데이터배선 층의 제 1 링크 배선 및 링크부 게이트라인에 전기적으로 접속하는 한편, 상기 제 4 연결전극은 상기 제 2 콘택홀 및 제 5 콘택홀을 통해 각각 상기 데이터배선 층의 제 1 링크 배선 및 게이트배선 층의 제 1 링크 배선에 전기적으로 접속하는 것을 특징으로 하는 표시장치의 제조방법.
KR1020110123755A 2011-08-18 2011-11-24 표시장치 및 그 제조방법 KR101586677B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110123755A KR101586677B1 (ko) 2011-11-24 2011-11-24 표시장치 및 그 제조방법
US13/572,860 US9190421B2 (en) 2011-08-18 2012-08-13 Display device and fabrication method thereof
CN201210290830.3A CN102956672B (zh) 2011-08-18 2012-08-15 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110123755A KR101586677B1 (ko) 2011-11-24 2011-11-24 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130057816A true KR20130057816A (ko) 2013-06-03
KR101586677B1 KR101586677B1 (ko) 2016-01-20

Family

ID=48857296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110123755A KR101586677B1 (ko) 2011-08-18 2011-11-24 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101586677B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002344A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 협 베젤 구조를 갖는 평판 표시 패널
KR20150042967A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR20150053154A (ko) * 2013-11-07 2015-05-15 엘지디스플레이 주식회사 표시패널용 어레이 기판 및 그 제조방법
KR20150077213A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 표시장치
KR20160012789A (ko) * 2014-07-25 2016-02-03 엘지디스플레이 주식회사 액정표시장치
KR20160071272A (ko) * 2014-12-11 2016-06-21 엘지디스플레이 주식회사 화질이 향상된 액정표시소자
KR20190014361A (ko) * 2017-08-02 2019-02-12 엘지디스플레이 주식회사 표시 패널
KR20200032675A (ko) * 2020-03-11 2020-03-26 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20040024666A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 액정 표시 장치 및 이의 제조방법
KR20060092712A (ko) * 2005-02-18 2006-08-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20110036456A (ko) * 2009-10-01 2011-04-07 엘지디스플레이 주식회사 액정표시소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
KR20040024666A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 액정 표시 장치 및 이의 제조방법
KR20060092712A (ko) * 2005-02-18 2006-08-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20110036456A (ko) * 2009-10-01 2011-04-07 엘지디스플레이 주식회사 액정표시소자

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002344A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 협 베젤 구조를 갖는 평판 표시 패널
KR20150042967A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR20150053154A (ko) * 2013-11-07 2015-05-15 엘지디스플레이 주식회사 표시패널용 어레이 기판 및 그 제조방법
KR20150077213A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 표시장치
KR20160012789A (ko) * 2014-07-25 2016-02-03 엘지디스플레이 주식회사 액정표시장치
KR20160071272A (ko) * 2014-12-11 2016-06-21 엘지디스플레이 주식회사 화질이 향상된 액정표시소자
KR20190014361A (ko) * 2017-08-02 2019-02-12 엘지디스플레이 주식회사 표시 패널
KR20200032675A (ko) * 2020-03-11 2020-03-26 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101586677B1 (ko) 2016-01-20

Similar Documents

Publication Publication Date Title
US9190421B2 (en) Display device and fabrication method thereof
KR101885806B1 (ko) 액정표시장치 및 그 제조방법
KR101586677B1 (ko) 표시장치 및 그 제조방법
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US8023088B2 (en) Liquid crystal display device and manufacturing method of the liquid crystal display device
CN108288620B (zh) 像素结构基板及其显示面板
KR101903667B1 (ko) 표시장치 및 그 제조방법
JP2010128418A (ja) 液晶表示装置及びその製造方法
JP5627774B2 (ja) 液晶表示装置およびその製造方法
JP2016051093A (ja) 液晶表示パネル、及びその製造方法
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
JP2015108765A (ja) 表示装置
KR101936368B1 (ko) 표시장치 및 그 제조방법
US9575374B2 (en) Liquid crystal display device and method of manufacturing the same
KR102430580B1 (ko) 표시장치
KR102244836B1 (ko) 컬러필터를 포함하는 어레이 기판
KR101893844B1 (ko) 표시장치 및 그 제조방법
JP5172177B2 (ja) 表示装置及び表示装置用基板の製造方法
JP2021177208A (ja) 表示装置及び表示装置の製造方法
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20070121266A (ko) 액정표시장치 및 그 제조방법
KR102508235B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR102317997B1 (ko) 어레이 기판
KR102098012B1 (ko) 액정표시장치
KR20070054015A (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 5