KR20160012789A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20160012789A
KR20160012789A KR1020140094965A KR20140094965A KR20160012789A KR 20160012789 A KR20160012789 A KR 20160012789A KR 1020140094965 A KR1020140094965 A KR 1020140094965A KR 20140094965 A KR20140094965 A KR 20140094965A KR 20160012789 A KR20160012789 A KR 20160012789A
Authority
KR
South Korea
Prior art keywords
data
sub
liquid crystal
crystal display
substrate
Prior art date
Application number
KR1020140094965A
Other languages
English (en)
Other versions
KR102175279B1 (ko
Inventor
안정진
김창훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140094965A priority Critical patent/KR102175279B1/ko
Publication of KR20160012789A publication Critical patent/KR20160012789A/ko
Application granted granted Critical
Publication of KR102175279B1 publication Critical patent/KR102175279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 액정표시장치는 데이터 드라이브 IC의 개수를 줄여 제조원가를 저감하도록 한 더블 레이트 드라이브(Double Rate Drive; DRD) 구조의 액정표시장치에 있어, 하나의 데이터라인을 2개의 서브-데이터라인으로 분리하는 한편, 표시영역 내의 모든 박막 트랜지스터의 채널 방향을 한 방향으로 설계함으로써 DRD 구조를 유지하면서 오버레이 틀어짐에 따른 기생용량 변동을 방지하기 위한 것으로, 복수의 서브-픽셀이 매트릭스 형태로 배치되는 표시영역 및 상기 표시영역 주변의 패드영역으로 구분되는 기판; 상기 기판 위에 형성되며, 교차하여 상기 서브-픽셀을 정의하는 복수의 게이트라인 및 복수의 서브-데이터라인; 상기 기판 위에 형성되며, 상기 서브-데이터라인으로부터 연장된 한 쌍의 소오스전극 및 상기 한 쌍의 소오스전극 사이에 위치하여 "U"자형의 채널을 형성하는 드레인전극; 및 상기 소오스/드레인전극 및 데이터라인이 형성된 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하며, 이웃하는 2개의 서브-데이터라인은 하나의 데이터라인으로부터 분리되어 동일한 데이터 전압을 인가 받는 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 데이터 드라이브 IC의 개수를 줄여 제조원가를 저감하도록 한 더블 레이트 드라이브(Double Rate Drive; DRD) 구조의 액정표시장치에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어들면서 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 경량화, 박형화, 저소비전력화의 우수한 성능을 지닌 박막 트랜지스터(Thin Film Transistor; TFT) 액정표시장치(Liquid Crystal Display; LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube; CRT)을 대체하고 있다.
특히, 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor; TFT)가 이용되는 액티브 매트릭스 방식의 액정표시장치는 동적인 영상을 표시하기에 적합하다.
이하, 도면을 참조하여 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 예시적으로 보여주는 도면이다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 복수의 게이트라인(GL) 및 데이터라인(DL)의 교차지점에 구비되는 복수의 스위칭 소자(T)로 이루어지는 액정패널(1)을 포함하며, 이러한 액정패널(1)은 디지털 비디오 신호를 감마전압을 기준으로 아날로그 신호로 변환하여 데이터라인(DL)에 공급함과 동시에 게이트 신호를 게이트라인(GL)에 공급함으로서, 데이터신호를 액정 셀(C)에 충전시키는 구조이다.
자세히 도시하지 않았지만, 스위칭 소자(T)의 게이트전극은 게이트라인(GL)에 접속되고, 소오스전극은 데이터라인(DL)에 접속되며, 그리고 스위칭 소자(T)의 드레인전극은 액정 셀(C)의 화소전극에 접속된다.
액정 셀(C)의 공통전극에는 공통라인(CL)을 통해 공통전압(Vcom)이 공급된다. 게이트 신호가 게이트라인(GL)에 인가되면 스위칭 소자(T)가 턴-온 되어 소오스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정 셀(C)의 화소전극에 공급한다. 이때, 액정 셀(C)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광에 따른 영상을 표시하게 된다.
이때, 액정표시장치의 액정패널(1)은 복수의 게이트라인(GL)을 구동하기 위한 게이트 구동부(2)와 복수의 데이터라인(DL)을 구동하기 위한 데이터 구동부(3)가 연결되며, 액정표시장치가 대형화 및 고해상도화 될수록 요구되는 구동부를 이루는 집적회로(Integrated Circuit; IC)의 개수는 증가하게 된다.
그런데, 데이터 구동부(3)의 IC는 타 소자에 비해 상대적으로 고가이기 때문에 최근에는 액정표시장치의 생산단가를 낮추기 위해 데이터 드라이브 IC 개수를 줄이는 기술이 연구 개발되고 있으며, 이중 하나로써 기존 대비 게이트라인(GL)들의 개수는 2배로 늘리는 대신 데이터라인(DL)들의 개수를 1/2배로 줄여 필요로 하는 IC의 개수를 반으로 줄이면서도 기존과 동일한 해상도를 구현하는 더블 레이트 드라이브(Double Rate Drive; DRD) 구조가 개발되고 있다.
도 2는 일반적인 DRD 구조의 액정표시장치용 어레이 기판의 화소구조를 개략적으로 보여주는 평면도이다.
도 2를 참조하면, 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 연장되어 서로 평행하게 형성된 복수의 게이트라인(Gn-2, Gn-1, Gn, Gn+1) 및 게이트라인(Gn-2, Gn-1, Gn, Gn+1)과 교차하도록 배치되어 서브-픽셀(P1, P2)을 정의하는 복수의 데이터라인(Dm, Dm+1)이 형성되어 있다.
일 예로, 제 1 서브-픽셀(P1)에는 게이트라인(Gn)과 연결되는 게이트전극(21), 액티브층(미도시), 데이터라인(Dm)과 연결되는 소오스전극(22) 및 이에 대향하여 "U"자형 채널을 형성하는 드레인전극(23)을 포함하는 박막 트랜지스터가 구비된다.
그리고, 박막 트랜지스터의 드레인전극(23)은 컨택홀(40)을 통해 제 1 서브-픽셀(P1)의 화소전극(18)에 접속된다.
제 1 서브-픽셀(P1)의 공통전극(미도시)에는 공통라인(CL)을 통해 공통전압이 공급된다. 전술한 바와 같이 게이트 신호가 게이트라인(Gn)에 인가되면 박막 트랜지스터가 턴-온 되어 소오스전극(22)과 드레인전극(23) 사이의 채널을 형성하여 데이터라인(Dm) 상의 전압을 제 1 서브-픽셀(P1)의 화소전극(18)에 공급한다. 이때, 제 1 서브-픽셀(P1)의 액정분자들은 화소전극(18)과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광에 따른 영상을 표시하게 된다.
이때, DRD 기술의 경우, 어느 한 수평 라인에 존재하는 2개의 서브-픽셀(P1, P2)들은 하나의 데이터라인(Dm)에 접속되나, 2개의 서브-픽셀(P1, P2)들 각각은 서로 다른 게이트라인(Gn-1, Gn)에 접속된다.
즉, 제 1 및 제 2 서브-픽셀(P1, P2)은 제 m(m은 1≤m≤M을 만족하는 자연수, M은 액정표시패널의 데이터라인의 개수)번째 데이터라인(Dm)에 접속되나, 제 1 서브-픽셀(P1)은 제 n(n은 1≤n≤N을 만족하는 자연수, N은 액정표시패널의 게이트라인의 개수)번째 게이트라인(Gn)에 접속되고 제 2 서브-픽셀(P2)은 제 m-1번째 게이트라인(Gn-1)에 접속된다.
이와 같이 DRD 기술은 1개의 데이터라인(Dm)에서 2개의 픽셀 데이터 전압을 공급하도록 데이터 드라이브 IC를 제어하므로, 제조원가를 크게 줄일 수 있는 장점이 있다.
하지만, 일반적인 DRD 구조에서는 서브-픽셀(P1, P2) 내에 채널이 서로 다른 방향, 일 예로 좌우 방향으로 설계되어 있어 각 층간 오버레이(overlay) 틀어짐 등에 의해 서브-픽셀(P1, P2)간 기생용량(parasitic capacitance)의 편차가 발생하게 된다.
이러한 오버레이 틀어짐에 따른 기생용량의 변동을 제어하기 위해 보상 패턴(25)을 추가하는 경우, 기생용량이 증가하는 동시에 수평 개구 영역이 감소하는 단점이 발생한다. 이러한 기생용량 때문에 화소전압은 △Vp(level-shift voltage or kickback voltage) 만큼의 전압 변동(voltage shift)이 발생하게 된다.
또한, 대형 인치에서는 공통전압의 로드(load)를 감소시키는 컨택 영역(9)으로 인해 개구율이 더욱 감소하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 데이터 드라이브 IC의 개수를 반으로 줄인 더블 레이트 드라이브(Double Rate Drive; DRD) 구조의 액정표시장치를 제공하는데 목적이 있다.
본 발명의 다른 목적은 DRD 구조의 액정표시장치에 있어, 기생용량의 발생을 억제할 수 있는 액정표시장치를 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 복수의 서브-픽셀이 매트릭스 형태로 배치되는 표시영역 및 상기 표시영역 주변의 패드영역으로 구분되는 기판; 상기 기판 위에 형성되며, 교차하여 상기 서브-픽셀을 정의하는 복수의 게이트라인 및 복수의 서브-데이터라인; 상기 기판 위에 형성되며, 상기 서브-데이터라인으로부터 연장된 한 쌍의 소오스전극 및 상기 한 쌍의 소오스전극 사이에 위치하여 "U"자형의 채널을 형성하는 드레인전극; 및 상기 소오스/드레인전극 및 데이터라인이 형성된 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하며, 이웃하는 2개의 서브-데이터라인은 하나의 데이터라인으로부터 분리되어 동일한 데이터 전압을 인가 받는 것을 특징으로 한다.
이때, 상기 하나의 데이터라인은 상기 이웃하는 2개의 서브-데이터라인으로 분리되어 링크배선을 통해 동일한 데이터 드라이버 IC로부터 동일한 데이터 전압을 인가 받을 수 있다.
상기 한 쌍의 소오스전극은 상기 게이트라인에 대해 평행한 방향으로 상기 서브-데이터라인으로부터 연장될 수 있다.
이때, 상기 "U"자형의 채널은 상기 표시영역 내에서 모두 동일한 방향을 향하도록 배치될 수 있다.
이때, 상기 "U"자형의 채널은 하나의 수직 라인에 대해 동일한 위치에 배치되는 한편, 하나의 수평 라인에 대해서는 상하 지그재그로 배치될 수 있다.
상기 기판에 연결되어 M개의 데이터라인 각각에 데이터 전압을 공급하는 M개의 데이터 드라이브 IC를 추가로 포함할 수 있다.
이때, 상기 M개의 데이터라인은 2M개의 서브-데이터라인에 연결되되, m(=1, 2, 3,.., M)번째 데이터라인은 2m-1번째, 2m번째 서브-데이터라인에 연결되어 m번째 데이터 드라이브 IC로부터 동일한 데이터 전압을 인가 받을 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 DRD 구조의 액정표시장치에 있어, 하나의 데이터라인을 2개의 서브-데이터라인으로 분리하는 한편, 표시영역 내의 모든 박막 트랜지스터의 채널 방향을 한 방향으로 설계함으로써 DRD 구조를 유지하면서 오버레이 틀어짐에 따른 기생용량 변동을 방지하는 것을 특징으로 한다. 이에 따라 보상패턴을 형성하지 않아도 되어 개구율이 증가하는 동시에 △Vp 값의 감소로 품질이 향상되는 효과를 제공한다.
도 1은 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 예시적으로 보여주는 도면.
도 2는 일반적인 DRD 구조의 액정표시장치용 어레이 기판의 화소구조를 개략적으로 보여주는 평면도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 예시적으로 보여주는 도면.
도 4는 본 발명의 실시예에 따른 액정표시장치의 화소 어레이를 예를 들어 보여주는 회로도.
도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 화소구조를 개략적으로 보여주는 평면도.
도 6은 도 5에 도시된 본 발명의 실시예에 따른 어레이 기판에 있어, A-A'선에 따라 절단한 단면을 개략적으로 보여주는 도면.
도 7a 내지 도 7e는 도 5에 도시된 본 발명의 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 평면도.
도 8a 내지 도 8e는 도 6에 도시된 본 발명의 실시예에 따른 어레이 기판의 제조공정을 순차적으로 보여주는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구조를 예시적으로 보여주는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 표시영역(AA)에 화소 어레이(100)가 형성된 액정표시패널, 데이터 드라이브 IC(112)들 및 타이밍 컨트롤러(미도시)를 구비한다. 액정표시패널의 아래에는 액정표시패널에 빛을 균일하게 조사하기 위한 백라이트 유닛(미도시)이 배치될 수 있다.
액정표시패널은 액정층을 사이에 두고 대향하는 상부 유리기판(미도시)과 하부 유리기판(110)을 포함한다.
액정표시패널에는 화소 어레이(100)가 형성된다. 화소 어레이(100)는 데이터라인(DL)들과 게이트라인(GL)들의 교차 구조에 의해 매트릭스 형태로 배열되는 서브-픽셀들을 이용하여 비디오 데이터를 표시한다. 화소 어레이(100)의 하부 유리기판(110)에는 데이터라인(DL)들, 게이트라인(GL)들, TFT(Thin Film Transistor)(미도시)들, TFT에 접속된 서브-픽셀의 화소전극(미도시) 및 화소전극에 접속된 스토리지 커패시터(미도시) 등을 포함한다.
화소 어레이(100)의 서브-픽셀들 각각은 TFT를 통해 데이터 전압이 충전되는 화소전극과 공통전압이 인가되는 공통전극의 전압차에 의해 액정층의 액정을 구동시켜 빛의 투과량을 조정함으로써 화상을 표시한다. 화소 어레이(100)의 구체적인 구조에 대하여는 하기의 도 4 내지 도 6을 결부하여 상세히 설명하기로 한다.
도시하지 않았지만, 액정표시패널의 상부 유리기판에는 블랙매트릭스와 컬러필터가 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식의 경우에 상부 유리기판에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식의 경우에 화소전극과 함께 하부 유리기판(110)에 형성된다. 본 발명의 액정표시장치는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
이러한 액정표시패널의 상부 유리기판과 하부 유리기판(110) 각각에는 편광판이 부착되고 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치 또는 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표시장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
데이터 드라이브 IC(112)들은 TCP(Tape Carrier Package)(115)에 실장되고, TAB(Tape Automated Bonding) 공정에 의해 액정표시패널의 하부 유리기판(110)에 접합되며, 데이터 PCB(Printed Circuit Board)(114)에 접속된다. 데이터 드라이브 IC(112)들은 COG(Chip On Glass) 공정에 의해 액정표시패널의 하부 유리기판(110)에 접착될 수도 있다.
데이터 드라이브 IC(112)들 각각은 타이밍 컨트롤러로부터 디지털 비디오 데이터와 소스 타이밍 제어신호를 입력받는다. 데이터 드라이브 IC(112)들은 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터를 정극성/부극성 데이터 전압들로 변환하여 화소 어레이(100)의 데이터라인(DL)들에 공급한다. 데이터 드라이브 IC(112)들은 타이밍 컨트롤러의 제어 하에 컬럼 인버젼(column inversion) 방식으로 데이터 전압들을 출력한다. 컬럼 인버젼 방식은 이웃한 데이터라인(DL)들에 서로 상반된 극성의 데이터 전압들을 공급하고, 데이터라인(DL)들 각각에 공급되는 데이터 전압들의 극성을 1프레임 기간 동안 동일하게 유지하는 방식을 의미한다.
게이트 구동회로(113)는 타이밍 컨트롤러로부터 게이트 타이밍 제어신호를 입력받는다. 게이트 구동회로(113)는 게이트 타이밍 제어신호에 응답하여 화소 어레이(100)의 게이트라인(GL)들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급한다. 게이트 구동회로(113)는 TCP 상에 실장되고, TAB 공정에 의해 액정표시패널의 하부 유리기판(110)에 접합될 수 있다. 또는, 게이트 구동회로(113)는 GIP(Gate In Panel) 공정에 의해 화소 어레이(100)와 동시에 하부 유리기판(110)에 직접 형성될 수도 있다. 게이트 구동회로(113)는 도시된 바와 같이 화소 어레이(100)의 양측에 배치되거나, 또는 화소 어레이(100)의 일측에 배치될 수 있다.
도시하지 않았지만, 타이밍 컨트롤러는 외부의 시스템 보드로부터 디지털 비디오 데이터와 수직동기신호, 수평동기신호, 데이터인에이블 신호, 및 도트 클럭과 같은 타이밍 신호들을 입력받는다. 타이밍 컨트롤러는 디지털 비디오 데이터와 타이밍 신호들에 기초하여 데이터 드라이브 IC(112)들의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와 게이트 구동회로(113)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 컨트롤러는 디지털 비디오 데이터와 소스 타이밍 제어신호를 데이터 드라이브 IC(112)들에 공급한다. 타이밍 컨트롤러는 게이트 타이밍 제어신호를 데이터 드라이브 IC(112)들에 공급한다. 타이밍 컨트롤러는 컨트롤 PCB에 실장 된다. 컨트롤 PCB와 데이터 PCB(114)는 FFC(Flexible Flat Cable)나 FPC(Flexible Printed Circuit)와 같은 연성회로기판을 통해 연결된다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 화소 어레이를 예를 들어 보여주는 회로도이다.
이때, 도 4에는 제 m-1(m은 2 이상의 자연수)번째 내지 제 m+1번째 데이터라인(Dm-1", Dm', Dm", Dm+1', Dm+1")들과 제 n-1(n은 2 이상의 자연수)번째 내지 제 n+3번째 게이트라인(Gn-1, Gn, Gn+1, Gn+2, Gn+3)들에 둘러싸인 서브-픽셀들을 포함하는 화소 어레이를 예를 들어 보여주고 있다.
그리고, 도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 화소구조를 개략적으로 보여주는 평면도이며, 도 6은 도 5에 도시된 본 발명의 실시예에 따른 어레이 기판에 있어, A-A'선에 따라 절단한 단면을 개략적으로 보여주는 도면이다.
도 4 내지 도 6을 참조하면, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 기판(110)에 일 방향으로 연장되어 서로 평행하게 형성된 복수의 게이트라인(Gn-1, Gn, Gn+1, Gn+2, Gn+3) 및 게이트라인(Gn-1, Gn, Gn+1, Gn+2, Gn+3)과 교차하도록 배치되어 서브-픽셀들을 정의하는 복수의 데이터라인(Dm-1", Dm', Dm", Dm+1', Dm+1")이 형성되어 있다.
본 발명의 실시예에 따른 화소 어레이는 제 1, 제 2 서브-픽셀(P1, P2)들이 규칙적으로 배열된 형태를 가진다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이때, 제 1 서브-픽셀(P1)은 제 1 TFT(T')를 통해 제 n번째 게이트라인(Gn)과 제 m번째 데이터라인(Dm')에 접속된다. 제 1 TFT(T')의 게이트전극(121')은 제 n번째 게이트라인(Gn)에 접속되고, 소오스전극(122')은 제 m번째 데이터라인(Dm')에 접속되며, 드레인전극(123')은 제 1 컨택홀(140')을 통해 제 1 서브-픽셀(P1)의 화소전극(118')에 접속된다.
제 2 서브-픽셀(P2)은 제 2 TFT(T")를 통해 제 n+1번째 게이트라인(Gn+1)과 제 m번째 데이터라인(Dm")에 접속된다. 제 2 TFT(T")의 게이트전극(121")은 제 n+1번째 게이트라인(Gn+1)에 접속되고, 소오스전극(122")은 제 m번째 데이터라인(Dm")에 접속되며, 드레인전극(123")은 제 2 컨택홀(140")을 통해 제 2 서브-픽셀(P2)의 화소전극(118")에 접속된다.
이때, 본 발명의 실시예에 따르면, 제 1 서브-픽셀(P1)의 제 m 데이터라인(Dm')과 제 2 서브-픽셀(P2)의 제 m 데이터라인(Dm")은 동일한 데이터 드라이버 IC(112)로부터 동일한 데이터 전압을 인가 받아 DRD 구조를 구성하게 된다(도 3 참조). 즉, 하나의 데이터라인(DL)을 2개의 서브-데이터라인(DL',DL"; Dm',Dm")으로 분리하여 링크배선(111)을 통해 동일한 데이터 드라이버 IC(112)로부터 동일한 데이터 전압을 인가 받음으로써 실질적인 DRD 구조를 구성하게 된다.
이렇게 하나의 데이터라인(DL)이 2개의 서브-데이터라인(DL',DL"; Dm',Dm")으로 분리가 일어나는 지점은 도 3과 같이 표시영역일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 패드영역 내에서 하나의 데이터라인(DL)이 2개의 서브-데이터라인(DL',DL"; Dm',Dm")으로 분리될 수도 있다.
이때, 제 2 서브-데이터라인(Dm", Dm+1")은 기존 DRD 구조에서 공통라인을 삭제하고 그 부분에 배치함으로써 개구율의 감소를 방지할 수 있는 것을 특징으로 한다.
이와 같이 본 발명의 실시예에 따른 화소 어레이는 동일한 수평 라인에 존재하는 2개의 서브-픽셀(P1, P2)들이 어느 하나의 데이터라인에 공통으로 접속되되, 각각 분리된 제 1, 제 2 서브-데이터라인(Dm',Dm+1', Dm",Dm+1")에 접속되어 있는 것을 특징으로 한다.
또한, 수직방향으로 연속하는 2개의 서브-픽셀(P1, P2)들은 4개의 연속하는 게이트라인(Gn-1, Gn, Gn+1, Gn+2)들 중 1개와 접속되어 있다. 다만, 본 발명이 이러한 서브-픽셀(P1, P2)의 배치에 한정되는 것은 아니다.
일 예로, 이러한 화소 어레이에서 적색 데이터가 인가되는 적색 액정 셀, 녹색 데이터가 인가되는 녹색 액정 셀, 청색 데이터가 인가되는 청색 액정 셀 각각은 컬럼(column) 방향을 따라 배치된다. 이 화소 어레이에서 하나의 화소는 컬럼 방향과 직교하는 로우(row) 방향을 따라 이웃하는 적색 액정 셀, 녹색 액정 셀 및 청색 액정 셀을 포함한다.
이때, 동일한 데이터라인을 공유하는 한 쌍의 액정 셀들은 이웃한 게이트라인(Gn-1, Gn, Gn+1, Gn+2, Gn+3)에 각각 접속된다.
이러한 구조에 따라, 일 예로 DRD 구조의 액정표시장치는 플리커(flicker)를 최소화함과 아울러 소비전력을 줄이기 위해 한 프레임동안 하나의 데이터라인(Dm-1", Dm', Dm", Dm+1', Dm+1")에 동일 극성의 데이터신호를 인가하는 경우에 컬럼 인버젼(column inversion)이 구현될 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치는 전술한 TN 모드, VA 모드, IPS 모드 또는 FFS 모드 등 어떠한 액정모드로도 구현될 수 있다.
또한, 본 발명은 투과형 액정표시장치, 반투과형 액정표시장치 또는 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
한편, 본 발명의 실시예에 따른 제 1, 제 2 TFT(T', T")는 기존의 DRD 구조와는 달리 "U"자형 채널을 동일한 방향을 향하도록 설계하는 것을 특징으로 하며, 이에 따라 DRD 구조를 유지하면서 각 층간 오버레이 틀어짐에 따른 기생용량의 편차 발생을 방지할 수 있게 된다. 따라서, 기존에 비해 보상패턴을 형성하지 않아도 되어 개구율이 증가하는 동시에 △Vp 값의 감소로 품질이 향상되는 효과를 제공한다.
즉, 기존에는 DRD 기술을 구현하기 위해 하나의 데이터라인에 대해 2개의 서브-픽셀을 배치함에 따라 이웃하는 서브-픽셀의 TFT간 서로 다른 방향으로 채널을 설계할 수밖에 없었다.
그러나, 본 발명과 같이 하나의 데이터라인을 2개의 서브-데이터라인으로 분리하는 한편, 표시영역 내의 모든 박막 트랜지스터의 채널 방향을 한 방향으로 설계함으로써 DRD 구조를 유지하면서 오버레이 틀어짐에 따른 기생용량의 편차 발생을 방지할 수 있게 된다.
이와 같이 기생용량의 편차가 발생하지 않아 기존과 같은 보상패턴이 불필요하게 되어 기생용량을 감소시킬 수 있게 된다. 이러한 기생용량의 감소는 △Vp 값의 감소를 가져와 액정표시장치의 품질이 향상되는 효과를 제공하게 된다.
참고로, 도면부호 115a 및 115b는 각각 게이트절연막 및 보호막을 나타낸다.
이하, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 도면을 참조하여 상세히 설명한다.
도 7a 내지 도 7e는 도 5에 도시된 본 발명의 실시예에 따른 어레이 기판의 제조방법을 순차적으로 보여주는 평면도이다.
그리고, 도 8a 내지 도 8e는 도 6에 도시된 본 발명의 실시예에 따른 어레이 기판의 제조방법을 순차적으로 보여주는 단면도이다.
도 7a 및 도 8a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121', 121")과 게이트라인(Gn-1, Gn, Gn+1, Gn+2)을 형성한다.
게이트전극(121', 121")은 게이트라인(Gn-1, Gn, Gn+1, Gn+2)의 일부를 구성할 수 있다.
이때, 게이트전극(121', 121")과 게이트라인(Gn-1, Gn, Gn+1, Gn+2)은 제 1 도전막을 기판(110) 전면에 증착한 후 포토리소그래피공정을 통해 선택적으로 패터닝하여 형성하게 된다.
제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 1 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 7b 및 도 8b에 도시된 바와 같이, 게이트전극(121', 121")과 게이트라인(Gn-1, Gn, Gn+1, Gn+2)이 형성된 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정을 통해 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 기판(110)에 비정질 실리콘 박막으로 이루어진 액티브층(124', 124")을 형성한다.
이때, 비정질 실리콘 박막 대신에 다결정 실리콘 박막이나 산화물 반도체로 액티브층(124', 124")을 형성할 수도 있다.
비정질 실리콘 박막으로 액티브층(124', 124")을 형성하는 경우에는, 액티브층(124', 124") 위에 액티브층(124', 124")과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(미도시)이 형성되게 된다.
다음으로, 도 7c 및 도 8c에 도시된 바와 같이, 액티브층(124', 124")과 n+ 비정질 실리콘 박막패턴이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 제 2 도전막은 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정을 통해 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 액티브층(124', 124") 상부에 제 2 도전막으로 이루어진 소오스전극(122', 122")과 드레인전극(123', 123")을 형성한다.
이때, 포토리소그래피공정을 통해 기판(110)의 데이터라인 영역에 제 2 도전막으로 이루어진 데이터라인(Dm', Dm", Dm+1', Dm+1")을 형성하게 된다.
소오스전극(122', 122")은 게이트라인(Gn-1, Gn, Gn+1, Gn+2)에 대해 평행한 방향으로 데이터라인(Dm', Dm", Dm+1', Dm+1")으로부터 쌍으로 연장되는 한편, 드레인전극(123', 123")은 한 쌍의 소오스전극(122', 122") 사이에 배치되어 소오스전극(122', 122")과 함께 "U"자형 채널을 구성하게 된다.
이때, 본 발명의 실시예의 경우에는 하나의 데이터라인이 2개의 서브-데이터라인(Dm', Dm", Dm+1', Dm+1")으로 분리되어 있는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터는 기존의 DRD 구조와는 달리 "U"자형 채널을 동일한 방향을 향하도록 설계하는 것을 특징으로 한다.
이러한 "U"자형 채널, 즉 박막 트랜지스터는 하나의 수직 라인에 대해 동일한 위치에 배치되는 한편, 하나의 수평 라인에 대해서는 상하 지그재그로 배치되는 것을 특징으로 한다.
그리고, 액티브층(124', 124") 상부에는 n+ 비정질 실리콘 박막으로 이루어지며, 액티브층(124', 124")의 소오스/드레인영역과 소오스/드레인전극(122',122", 123',123") 사이를 오믹-콘택시키는 오믹-콘택층(미도시)이 형성되게 된다.
다만, 본 발명이 이에 한정되는 것은 아니며, 액티브층(124', 124")과 소오스/드레인전극(122',122", 123',123") 및 데이터라인(Dm', Dm", Dm+1', Dm+1")은 동일한 마스크공정을 통해 형성할 수 있다.
이후, 도 7d 및 도 8d에 도시된 바와 같이, 소오스/드레인전극(122',122", 123',123")과 데이터라인(Dm', Dm", Dm+1', Dm+1")이 형성된 기판(110) 전면에 보호막(115b)을 형성한다.
이때, 보호막(115b)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막이나 포토 아크릴과 같은 유기절연막으로 형성할 수 있다.
이후, 포토리소그래피공정을 통해 보호막(115b)을 선택적으로 제거함으로써 드레인전극(123', 123")의 일부를 노출시키는 컨택홀(140', 140")을 형성한다.
다음으로, 도 7e 및 도 8e에 도시된 바와 같이, 보호막(115b)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정을 통해 선택적으로 제거함으로써 기판(110)에 제 3 도전막으로 이루어진 화소전극(118', 118")을 형성한다.
이때, 제 3 도전막은 화소전극(118', 118")을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
화소전극(118', 118")은 컨택홀(140', 140")을 통해 드레인전극(123', 123")에 전기적으로 접속되게 된다.
이와 같이 구성된 본 발명의 실시예에 따른 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 컬러필터 기판에는 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 컬러필터 기판과 어레이 기판의 합착은 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
118',118" : 화소전극 121',121" : 게이트전극
122',122" : 소오스전극 123',123" : 드레인전극
Dm',Dm",Dm+1',Dm+1" : 데이터라인
Gn-1,Gn,Gn+1,Gn+2 : 게이트라인

Claims (7)

  1. 복수의 서브-픽셀이 매트릭스 형태로 배치되는 표시영역 및 상기 표시영역 주변의 패드영역으로 구분되는 기판;
    상기 기판 위에 형성되며, 교차하여 상기 서브-픽셀을 정의하는 복수의 게이트라인 및 복수의 서브-데이터라인;
    상기 기판 위에 형성되며, 상기 서브-데이터라인으로부터 연장된 한 쌍의 소오스전극 및 상기 한 쌍의 소오스전극 사이에 위치하여 "U"자형의 채널을 형성하는 드레인전극; 및
    상기 소오스/드레인전극 및 데이터라인이 형성된 기판 위에 형성되며, 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함하며,
    이웃하는 2개의 서브-데이터라인은 하나의 데이터라인으로부터 분리되어 동일한 데이터 전압을 인가 받는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 하나의 데이터라인은 상기 이웃하는 2개의 서브-데이터라인으로 분리되어 링크배선을 통해 동일한 데이터 드라이버 IC로부터 동일한 데이터 전압을 인가 받는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 한 쌍의 소오스전극은 상기 게이트라인에 대해 평행한 방향으로 상기 서브-데이터라인으로부터 연장되는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서, 상기 "U"자형의 채널은 상기 표시영역 내에서 모두 동일한 방향을 향하도록 배치되는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 "U"자형의 채널은 하나의 수직 라인에 대해 동일한 위치에 배치되는 한편, 하나의 수평 라인에 대해서는 상하 지그재그로 배치되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 기판에 연결되어 M개의 데이터라인 각각에 데이터 전압을 공급하는 M개의 데이터 드라이브 IC를 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서, 상기 M개의 데이터라인은 2M개의 서브-데이터라인에 연결되되, m(=1, 2, 3,.., M)번째 데이터라인은 2m-1번째, 2m번째 서브-데이터라인에 연결되어 m번째 데이터 드라이브 IC로부터 동일한 데이터 전압을 인가 받는 것을 특징으로 하는 액정표시장치.
KR1020140094965A 2014-07-25 2014-07-25 액정표시장치 KR102175279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140094965A KR102175279B1 (ko) 2014-07-25 2014-07-25 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140094965A KR102175279B1 (ko) 2014-07-25 2014-07-25 액정표시장치

Publications (2)

Publication Number Publication Date
KR20160012789A true KR20160012789A (ko) 2016-02-03
KR102175279B1 KR102175279B1 (ko) 2020-11-06

Family

ID=55355757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140094965A KR102175279B1 (ko) 2014-07-25 2014-07-25 액정표시장치

Country Status (1)

Country Link
KR (1) KR102175279B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053969A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시패널 및 표시장치
CN114242007A (zh) * 2021-12-10 2022-03-25 重庆惠科金渝光电科技有限公司 像素驱动方法以及显示设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100066219A (ko) * 2008-12-09 2010-06-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120077579A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20120114108A (ko) * 2011-04-06 2012-10-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR20130020068A (ko) * 2011-08-18 2013-02-27 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130067923A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 액정표시장치
KR20140013936A (ko) * 2012-07-26 2014-02-05 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 액정 패널 및 액정 디스플레이 장치
KR20140080670A (ko) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 액정 디스플레이 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100066219A (ko) * 2008-12-09 2010-06-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120077579A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20120114108A (ko) * 2011-04-06 2012-10-16 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR20130020068A (ko) * 2011-08-18 2013-02-27 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130067923A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 액정표시장치
KR20140013936A (ko) * 2012-07-26 2014-02-05 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 액정 패널 및 액정 디스플레이 장치
KR20140080670A (ko) * 2012-12-13 2014-07-01 엘지디스플레이 주식회사 액정 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053969A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시패널 및 표시장치
CN114242007A (zh) * 2021-12-10 2022-03-25 重庆惠科金渝光电科技有限公司 像素驱动方法以及显示设备

Also Published As

Publication number Publication date
KR102175279B1 (ko) 2020-11-06

Similar Documents

Publication Publication Date Title
JP5441301B2 (ja) 液晶表示装置
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
US20200355970A1 (en) Array substrate, display panel and display device
KR101885806B1 (ko) 액정표시장치 및 그 제조방법
KR101381348B1 (ko) 액정 표시 장치
KR20150000926A (ko) 표시장치
US20110007257A1 (en) Liquid crystal display
US20080180372A1 (en) Display device
KR20070075686A (ko) 액정 표시 패널 및 그 제조 방법
KR101746862B1 (ko) 액정표시장치
KR20150054555A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US9897870B2 (en) Liquid crystal display
US9229284B2 (en) Liquid crystal display device
KR20110107659A (ko) 액정표시장치
KR101046927B1 (ko) 박막 트랜지스터 표시판
US8339533B2 (en) Vertical alignment mode liquid crystal display and method of manufacturing the same
JP2016212391A (ja) 表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
CN111381392B (zh) 显示装置
US10209541B2 (en) Liquid crystal display device and method for manufacturing the same
KR102175279B1 (ko) 액정표시장치
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
KR20150002254A (ko) 액정표시장치용 어레이 기판
US9117703B2 (en) Liquid crystal display device
KR101232149B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant