KR20150054555A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20150054555A
KR20150054555A KR1020130137132A KR20130137132A KR20150054555A KR 20150054555 A KR20150054555 A KR 20150054555A KR 1020130137132 A KR1020130137132 A KR 1020130137132A KR 20130137132 A KR20130137132 A KR 20130137132A KR 20150054555 A KR20150054555 A KR 20150054555A
Authority
KR
South Korea
Prior art keywords
line
electrode
gate
common
lines
Prior art date
Application number
KR1020130137132A
Other languages
English (en)
Other versions
KR102021106B1 (ko
Inventor
조성준
정영민
윤규상
장연희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130137132A priority Critical patent/KR102021106B1/ko
Priority to CN201410643110.XA priority patent/CN104635391B/zh
Priority to US14/538,987 priority patent/US9379140B2/en
Publication of KR20150054555A publication Critical patent/KR20150054555A/ko
Priority to US15/163,303 priority patent/US9595543B2/en
Application granted granted Critical
Publication of KR102021106B1 publication Critical patent/KR102021106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치용 어레이 기판 및 그 제조방법은 데이터라인의 개수를 반으로 줄인 DRD(double rate driving) 구조와 같이 데이터라인 영역에 빈 공간이 확보되는 구조에 있어, 빈 공간의 데이터라인 영역에 서브 스토리지 커패시터(sub storage capacitor)를 형성함으로써 메인 스토리지 커패시터의 면적을 축소하여 개구율을 향상시키기 위한 것으로, 기판 위에 형성된 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인; 상기 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브층; 상기 액티브층이 형성된 기판 위에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 화소를 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 기판 위에 형성된 보호막; 및 상기 보호막이 형성된 기판 위에 형성된 공통전극과 화소전극 및 제 2 연결라인을 포함하며, 적어도 2개 이상의 이웃하는 화소가 하나의 데이터라인을 공유하거나 이웃하는 2개의 데이터라인이 하나의 화소 내에 서로 인접하도록 배치됨에 따라 상기 데이터라인이 형성되지 않는 빈 공간의 데이터라인 영역이 형성되는 경우, 상기 제 1, 제 2 연결라인은 상기 빈 공간의 데이터라인 영역에 형성되는 것을 특징으로 한다.

Description

액정표시장치용 어레이 기판 및 그 제조방법{ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어들면서 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 경량화, 박형화, 저소비전력화의 우수한 성능을 지닌 박막 트랜지스터(Thin Film Transistor; TFT) 액정표시장치(Liquid Crystal Display; LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube; CRT)을 대체하고 있다.
특히, 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor; TFT)가 이용되는 액티브 매트릭스 방식의 액정표시장치는 동적인 영상을 표시하기에 적합하다.
이하, 도면을 참조하여 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 개략적으로 나타내는 도면이다.
상기 도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는 복수의 게이트라인(GL) 및 데이터라인(DL)의 교차지점에 구비되는 복수의 스위칭 소자(T)로 이루어지는 액정패널(1)을 포함하며, 이러한 액정패널(1)은 디지털 비디오 신호를 감마전압을 기준으로 아날로그 신호로 변환하여 데이터라인(DL)에 공급함과 동시에 게이트 신호를 게이트라인(GL)에 공급함으로서, 데이터신호를 액정 셀(C)에 충전시키는 구조이다.
자세히 도시하지 않았지만, 스위칭 소자(T)의 게이트전극은 게이트라인(GL)에 접속되고, 소오스전극은 데이터라인(DL)에 접속되며, 그리고 스위칭 소자(T)의 드레인전극은 액정 셀(C)의 화소전극에 접속된다.
액정 셀(C)의 공통전극에는 공통라인(CL)을 통해 공통전압(Vcom)이 공급된다. 게이트 신호가 게이트라인(GL)에 인가되면 스위칭 소자(T)가 턴-온 되어 소오스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정 셀(C)의 화소전극에 공급한다. 이때, 액정 셀(C)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광에 따른 영상을 표시하게 된다.
이때, 상기 액정패널(1)의 공통전극과 화소전극의 위치에 따라 액정표시장치의 구동모드인 트위스티드 네마틱(Twisted Nematic; TN) 모드 또는 인-플레인 스위칭(In Plane Switching; IPS) 모드가 결정되며, 특히 공통전극과 화소전극이 하나의 기판 상에 평행하게 배치되어 수평전계를 형성하는 IPS 모드는 공통전극과 화소전극이 서로 다른 기판에 대향하도록 배치되어 수직전계를 형성하는 TN 모드에 비해 시야각이 넓다는 장점이 있다.
이렇게 구성되는 액정표시장치의 액정패널(1)에는 복수의 게이트라인(GL)을 구동하기 위한 게이트 구동부(2)와 복수의 데이터라인(DL)을 구동하기 위한 데이터 구동부(3)가 연결되며, 액정표시장치가 대형화 및 고해상도화 될수록 요구되는 구동부(2, 3)를 이루는 집적회로(Integrated Circuit; IC)의 개수는 증가하게 된다.
그런데, 데이터 구동부(3)의 IC는 타 소자에 비해 상대적으로 고가이기 때문에 최근에는 액정표시장치의 생산단가를 낮추기 위해 상기 데이터 구동부(3)의 IC 개수를 줄일 수 있는 기술이 연구 개발되고 있으며, 이중 하나로써 기존 대비 게이트라인(GL)들의 개수는 2배로 늘리는 대신 데이터라인(DL)들의 개수를 1/2배로 줄여 필요로 하는 데이터 구동부(3)의 IC의 개수를 반으로 줄이면서도 기존과 동일한 해상도를 구현하는 DRD(double rate driving) 구조가 개발되고 있다.
한편, 이러한 DRD 구조에 의하면 비용이 저감되나, 이에 따르는 단점으로 게이트라인(GL)들의 개수 증가로 충전시간이 감소하게 됨에 따라 충전효율 및 충전율을 고려한 설계가 필요하게 된다. 또한, 수직 방향으로 게이트라인(GL)들이 추가됨에 따라 그만큼의 개구율 저하가 발생하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 데이터 구동부의 IC의 개수를 줄여 비용을 절감하는 한편, 이에 따른 충전시간의 감소 및 개구율의 저하를 방지하도록 한 액정표시장치용 어레이 기판 및 그 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 기판 위에 형성된 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인; 상기 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브층; 상기 액티브층이 형성된 기판 위에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 화소를 정의하는 데이터라인; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 기판 위에 형성된 보호막; 및 상기 보호막이 형성된 기판 위에 형성된 공통전극과 화소전극 및 제 2 연결라인을 포함하며, 적어도 2개 이상의 이웃하는 화소가 하나의 데이터라인을 공유하거나 이웃하는 2개의 데이터라인이 하나의 화소 내에 서로 인접하도록 배치됨에 따라 상기 데이터라인이 형성되지 않는 빈 공간의 데이터라인 영역이 형성되는 경우, 상기 제 1, 제 2 연결라인은 상기 빈 공간의 데이터라인 영역에 형성되는 것을 특징으로 한다.
이때, 상기 공통라인은 상기 게이트라인에 대해 평행한 방향으로 배열될 수 있다.
상기 공통라인에 연결된 상기 제 1 연결라인은 상기 게이트라인에 대해 수직한 방향으로 배열되되, 비 개구영역인 상기 빈 공간의 데이터라인 영역에 배열될 수 있다.
상기 드레인전극의 일부는 상기 공통라인 상부에서 상기 공통라인을 따라 연장되어 제 1 스토리지전극을 구성할 수 있다.
이때, 상기 제 1 스토리지전극의 일부는 상기 제 1 연결라인 상부에서 상기 제 1 연결라인을 따라 연장되어 제 2 스토리지전극을 구성할 수 있다.
상기 제 1 스토리지전극은 상기 공통라인 상부에서 상기 공통라인의 일부와 오버랩되어 메인 스토리지 커패시터를 구성할 수 있다.
이때, 상기 제 2 스토리지전극은 상기 제 1 연결라인 상부에서 상기 제 1 연결라인의 일부와 오버랩되어 제 1 서브 스토리지 커패시터를 구성할 수 있다.
이때, 상기 제 2 스토리지전극은 상기 제 2 연결라인 하부에서 상기 제 2 연결라인의 일부와 오버랩되어 제 2 서브 스토리지 커패시터를 구성할 수 있다.
이때, 상기 제 2 스토리지전극은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성할 수 있다.
복수의 상기 공통전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 공통전극라인에 연결되는 한편, 상기 공통전극라인은 데이터라인 영역(즉, 상기 데이터라인이 형성된 영역 또는 상기 데이터라인이 형성되지 않은 빈 공간)에 형성된 상기 제 2 연결라인에 연결될 수 있다.
복수의 상기 화소전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 화소전극라인에 연결될 수 있다.
본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판의 제조방법은 기판 위에 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인을 형성하는 단계; 상기 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막이 형성된 상기 게이트전극 상부에 액티브층을 형성하는 단계; 상기 액티브층이 형성된 기판 위에 소오스전극과 드레인전극을 형성하는 동시에 상기 게이트라인과 교차하여 화소를 정의하는 데이터라인을 형성하는 단계; 상기 소오스전극과 드레인전극 및 데이터라인이 형성된 기판 위에 보호막을 형성하는 단계; 및 상기 보호막이 형성된 기판 위에 공통전극과 화소전극 및 제 2 연결라인을 형성하는 단계를 포함하며, 적어도 2개 이상의 이웃하는 화소가 하나의 데이터라인을 공유하거나 이웃하는 2개의 데이터라인이 하나의 화소 내에 서로 인접하도록 배치됨에 따라 상기 데이터라인이 형성되지 않는 빈 공간의 데이터라인 영역이 형성되는 경우, 상기 제 1, 제 2 연결라인은 상기 빈 공간의 데이터라인 영역에 형성하는 것을 특징으로 한다.
이때, 상기 공통라인은 상기 게이트라인에 대해 평행한 방향으로 형성할 수 있다.
상기 공통라인에 연결된 상기 제 1 연결라인은 상기 게이트라인에 대해 수직한 방향으로 형성하되, 비 개구영역인 상기 빈 공간의 데이터라인 영역에 형성할 수 있다.
상기 드레인전극의 일부는 상기 공통라인 상부에서 상기 공통라인을 따라 연장되어 제 1 스토리지전극을 형성할 수 있다.
이때, 상기 제 1 스토리지전극의 일부는 상기 제 1 연결라인 상부에서 상기 제 1 연결라인을 따라 연장되어 제 2 스토리지전극을 형성할 수 있다.
상기 제 1 스토리지전극은 상기 공통라인 상부에서 상기 공통라인의 일부와 오버랩되어 메인 스토리지 커패시터를 형성할 수 있다.
상기 제 2 스토리지전극은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 형성할 수 있다.
복수의 상기 공통전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 공통전극라인에 연결되는 한편, 상기 공통전극라인은 데이터라인 영역(즉, 상기 데이터라인이 형성된 영역 또는 상기 데이터라인이 형성되지 않은 빈 공간)에 형성된 상기 제 2 연결라인에 연결될 수 있다.
복수의 상기 화소전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 화소전극라인에 연결될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판 및 그 제조방법은 데이터라인의 개수를 반으로 줄인 DRD 구조와 같이 데이터라인 영역에 빈 공간이 확보되는 구조에 있어, 빈 공간의 데이터라인 영역에 서브 스토리지 커패시터(sub storage capacitor)를 형성하여 커패시턴스(capacitance)를 충분히 확보함으로써 메인 스토리지 커패시터의 면적을 축소할 수 있게 된다. 이에 따라 비용을 절감하는 동시에 개구율을 향상시킬 수 있는 효과를 제공한다.
도 1은 일반적인 액티브 매트릭스 방식의 액정표시장치의 구조를 개략적으로 나타내는 도면.
도 2는 본 발명에 따른 DRD 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면.
도 5a 내지 도 5e는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 6a 내지 도 6e는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 7a 내지 도 7d는 다양한 서브 스토리지 커패시터의 구성을 예를 들어 나타내는 단면도.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 9는 본 발명에 따른 TRD 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면.
도 10은 본 발명에 따른 일반적인(normal) 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 2는 DRD 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면이다.
도면에 도시된 바와 같이, DRD 구조의 액정표시장치는 일 예로, 하나의 수평선상에 배치된 2개의 화소(P11, P12)(P13, P14)가 하나의 데이터라인(DL1)(DL2)과 2개의 게이트라인(GL1, GL2)(GL1, GL2)에 접속되며, 또한 차기 수평선상에 배치된 2개의 화소(P21, P22)(P23, P24)가 상기 하나의 데이터라인(DL1)(DL2)과 다른 2개의 게이트라인(GL3, GL4)(GL3, GL4)에 접속된다.
일 예로, 이러한 화소 어레이에서 적색 데이터가 인가되는 적색 액정 셀, 녹색 데이터가 인가되는 녹색 액정 셀 및 청색 데이터가 인가되는 청색 액정 셀은 컬럼(column) 방향을 따라 교대로 배치된다. 이 화소 어레이에서 하나의 화소(P11, P12, ...)는 컬럼 방향과 직교하는 로우(row) 방향을 따라 이웃하는 적색 액정 셀, 녹색 액정 셀 및 청색 액정 셀을 포함한다.
이때, 동일한 데이터라인(DL1, DL2, ...)을 공유하는 2개의 액정 셀들은 이웃하는 2개의 게이트라인(GL1, GL2, GL3, GL4, GL5, GL6, ...)에 순차적으로 접속된다.
이때, 일 예로 상기 DRD 구조의 액정표시장치는 플리커(flicker)를 최소화함과 아울러 소비전력을 줄이기 위해 한 프레임동안 하나의 데이터라인(DL1, DL2, ...)에 동일 극성의 데이터신호를 인가하는 경우에 컬럼 인버젼(column inversion)이 구현될 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 나타내는 평면도이다.
그리고, 도 4는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 A-A'선에 따른 단면을 개략적으로 나타내는 도면이다.
이때, 실제의 어레이 기판에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
상기 도 3은 공통전극과 화소전극이 하나의 기판 상에 평행하게 배치되어 수평전계를 형성하는 인-플레인 스위칭(In Plane Switching; IPS) 모드 액정표시장치용 어레이 기판 일부를 예를 들어 나타내고 있다. 다만, 본 발명이 상기 IPS 모드 액정표시장치에 한정되는 것은 아니며, 본 발명은 트위스티드 네마틱(Twisted Nematic; TN) 모드, 프린지 필드 스위칭(Fringe Field Switching; FFS) 모드 또는 수직 배향(Vertical Alignment; VA) 모드 등 어떠한 액정 모드로도 구현될 수 있다.
또한, 본 발명은 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 참고로, 상기 투과형 액정표시장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하며, 상기 백라이트 유닛은 직하형(direct type) 또는 에지형(edge type)으로 구현될 수 있다.
도면들에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판은, 기판(110) 상에 일 방향으로 연장되어 서로 평행하게 형성된 복수의 게이트라인(116) 및 상기 게이트라인(116)과 교차하도록 배치되어 복수의 화소를 정의하는 복수의 데이터라인(117)이 형성되어 있다.
상기 화소에는 상기 게이트라인(116)에 연결되는 게이트전극(121), 액티브층(124), 상기 데이터라인(117)과 연결되는 소오스전극(122) 및 이에 대향하여 "U"자 또는 "L"자형 채널을 형성하는 드레인전극(123)을 포함하는 박막트랜지스터가 구비된다.
이때, 상기 액티브층(124)은 비정질 실리콘 박막이나 다결정 실리콘 박막, 또는 산화물 반도체로 형성할 수 있다. 일 예로, 상기 비정질 실리콘 박막으로 액티브층(124)을 형성하는 경우 상기 액티브층(124)의 소오스/드레인영역은 상기 액티브층(124) 위에 형성된 오믹-콘택층(125n)을 통해 상기 소오스/드레인전극(122, 123)과 전기적으로 접속하게 된다.
상기 화소의 전면에는 상기 게이트라인(116) 및 데이터라인(117)과 이격된 공간을 두고 투명한 공통전극(108)과 화소전극(118)이 교대로 배치되어 있다.
상기 복수의 공통전극(108)은 그 일단이 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 공통전극라인(108l)에 연결되는 한편, 상기 공통전극라인(108l)은 데이터라인 영역(즉, 상기 데이터라인(117)이 형성된 영역 또는 상기 데이터라인(117)이 형성되지 않은 빈 공간)에 형성된 제 2 연결라인(108b)에 연결된다.
그리고, 상기 데이터라인(117)이 형성되지 않은 빈 공간에 형성된 제 2 연결라인(108b)은 게이트절연막(115a)과 보호막(115b)에 형성된 제 2 콘택홀(140b)을 통해 상기 제 2 공통라인(108b) 하부에 형성된 제 1 연결라인(108a)에 전기적으로 접속하게 된다. 이때, 상기 제 1 연결라인(108a)은 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 공통라인(108L)에 연결됨에 따라 상기 복수의 공통전극(108)은 상기 공통라인(108L)을 통해 공통전압을 인가 받게 된다.
상기 복수의 화소전극(118)은 그 일단이 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 화소전극라인(118l)에 연결되는 한편, 상기 화소전극라인(118l)은 상기 보호막(115b)에 형성된 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)에서 연장된 제 1 스토리지전극(123a)에 전기적으로 접속하게 된다. 따라서, 상기 복수의 화소전극(118)은 상기 드레인전극(123)을 통해 데이터신호를 인가 받게 된다.
여기서, 상기 제 1 스토리지전극(123a)은 상기 공통라인(108L) 상부에서 상기 공통라인(108L)의 일부와 오버랩(overlap)되어 메인 스토리지 커패시터(main storage capacitor)를 구성하게 된다.
그리고, 상기 제 1 스토리지전극(123a)은 상기 제 1 연결라인(108a) 상부로 연장되어 제 2 스토리지전극(123b, 123b')을 형성하게 되며, 상기 제 2 스토리지전극(123b, 123b')은 상기 제 1 연결라인(108a) 상부에서 상기 제 1 연결라인(108a)의 일부와 오버랩되어 제 1 서브 스토리지 커패시터(sub storage capacitor)를 구성하게 된다. 또한, 상기 제 2 스토리지전극(123b, 123b')은 상기 제 2 연결라인(108b) 하부에서 상기 제 2 연결라인(108b)의 일부와 오버랩되어 제 2 서브 스토리지 커패시터를 구성하게 된다.
이때, 상기 제 2 스토리지전극(123b, 123b')은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하게 된다. 즉, 상기 제 2 스토리지전극(123b, 123b')은 중간에서 끊어져서 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하는 스토리지전극으로 역할을 하게 되며, 끊어진 간격은 전체 길이에서 크게 차지하지 않고, 상기 제 2 콘택홀(140b)이 차지하는 영역을 제외한 이격거리를 가지면 된다.
전술한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는 기존 대비 데이터라인(117)의 개수를 반으로 줄여 필요로 하는 데이터 구동부의 IC의 개수를 반으로 줄이면서도 기존과 동일한 해상도를 구현하는 DRD 구조를 채택함으로써 액정표시장치의 생산단가를 낮추는 동시에 컬럼 인버젼 방식을 구현하는 경우 소비전력을 낮출 수 있게 된다.
이때, 기존 대비 데이터라인(117)의 개수가 반으로 줄어듦에 따라 상기 데이터라인(117)이 형성되지 않은 빈 공간의 데이터라인 영역이 존재하게 된다. 이때, 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 빈 공간의 데이터라인 영역에 전술한 제 1, 제 2 공통라인(108a, 108b)을 형성하여 공통신호를 인가함으로써 충전시간의 감소에 대응할 수 있는 것을 특징으로 한다.
즉, 상기 DRD 구조에서는 데이터 구동부 IC의 수가 반으로 줄어 비용이 절감되나, 게이트라인(116)의 수가 2배가되기 때문에 충전시간이 절반으로 줄어들게 되어 충전효율 및 충전율을 고려한 설계가 필요하다. 이에 본 발명의 경우 상기 빈 공간의 데이터라인 영역에 전술한 제 1, 제 2 공통라인(108a, 108b)을 형성하여 공통신호를 인가함으로써 충전시간의 감소에 대응할 수 있게 된다.
또한, 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 제 1 공통라인(108a)과 제 2 공통라인(108b) 사이에 제 2 스토리지전극(123b, 123b')을 형성하여 상기 제 2 스토리지전극(123b, 123b')과 함께 제 1, 제 2 서브 스토리지 커패시터를 형성함으로써 스토리지 커패시턴스를 충분히 확보할 수 있는 것을 특징으로 한다.
이때, 이와 같이 충분한 스토리지 커패시턴스의 확보로 메인 스토리지 커패시터의 면적을 기존에 비해 축소할 수 있어 개구영역의 확보에 따라 개구율을 향상시킬 수 있게 된다.
즉, 전술한 바와 같이 상기 DRD 구조를 적용할 경우 비용이 절감되나, 게이트라인(116)의 수가 2배가되기 때문에 그만큼의 개구율 저하가 발생하게 된다. 이는 DRD 구조에서 수직 방향으로의 게이트라인(116)의 추가로 개구율이 기존 대비 감소하게 되며, 한편 스토리지 커패시터는 충전된 전압을 1프레임(frame)동안 유지하기 위한 필수 구성요소로 일반적으로 개구영역에 위치하기 때문에 개구율에 영향을 주게 된다. 본 발명은 이러한 스토리지 커패시터, 즉 서브 스토리지 커패시터를 비 개구영역인 데이터라인 영역에 형성하는 한편, 이중 구조의 서브 스토리지 커패시터를 구성함으로써 기존 대비 개구율을 향상시킬 수 있게 된다.
이하, 상기와 같이 구성되는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5e는 상기 도 3에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
그리고, 도 6a 내지 도 6e는 상기 도 4에 도시된 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 게이트전극(121)과 게이트라인(116) 및 공통라인(108L)과 제 1 연결라인(108a)을 형성한다.
상기 게이트전극(121)은 상기 게이트라인(116)의 일부를 구성하며, 상기 공통라인(108L)은 상기 게이트라인(116)에 대해 실질적으로 평행한 방향으로 형성될 수 있다.
그리고, 상기 공통라인(108L)에 연결된 제 1 연결라인(108a)은 상기 게이트라인(116)에 대해 실질적으로 수직한 방향으로 형성되되, 비 개구영역인 빈 공간의 데이터라인 영역에 형성되는 것을 특징으로 한다.
이때, 자세히 도시하지 않았지만, 상기 게이트라인(116)은 DRD 구조를 적용하기 위해 하나의 화소 당 두개씩 배치되도록 형성될 수 있다.
이때, 상기 게이트전극(121)과 게이트라인(116) 및 공통라인(108L)과 제 1 연결라인(108a)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 공통라인(108L)과 제 1 연결라인(108a)이 형성된 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 기판(110)의 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성한다.
이때, 상기 액티브층(124) 위에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.
다음으로, 도 5c 및 도 6c에 도시된 바와 같이, 상기 액티브층(124)과 n+ 비정질 실리콘 박막패턴(125)이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 구리, 구리 합금, 알루미늄 등과 같은 저저항 불투명 도전물질로 형성할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 액티브층(124) 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
또한, 상기 제 3 마스크공정을 통해 상기 기판(110)의 데이터라인 영역에 상기 게이트라인(116)과 함께 화소를 정의하는 데이터라인(117)을 형성하게 된다. 상기 데이터라인(117)은 DRD 구조를 적용하기 위해 이웃하는 2개의 화소 당 하나씩 배치되도록 형성될 수 있으며, 이 경우 빈 공간의 데이터라인 영역에는 전술한 바와 같이 상기 제 1 연결라인(108a)이 배치될 수 있다.
이때, 상기 액티브층(124) 위에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
또한, 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 데이터라인(117)에 연결되게 된다.
그리고, 상기 드레인전극(123)의 일부는 상기 공통라인(108L) 상부에서 상기 공통라인(108L)을 따라 연장되어 제 1 스토리지전극(123a)을 구성하는 한편, 상기 제 1 스토리지전극(123a)의 일부는 상기 제 1 연결라인(108a) 상부에서 상기 제 1 연결라인(108a)을 따라 연장되어 제 2 스토리지전극(123b, 123b')을 형성하게 된다.
이때, 상기 제 1 스토리지전극(123a)은 상기 공통라인(108L) 상부에서 상기 공통라인(108L)의 일부와 오버랩되어 메인 스토리지 커패시터를 구성하는 한편, 상기 제 2 스토리지전극(123b, 123b')은 상기 제 1 연결라인(108a) 상부에서 상기 제 1 연결라인(108a)의 일부와 오버랩되어 제 1 서브 스토리지 커패시터를 구성하게 된다.
이때, 본 발명의 제 1 실시예는 상기 액티브층(124)과 오믹-콘택층(125n) 및 데이터 배선, 즉 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인(117)을 2번의 마스크공정을 통해 형성한 경우를 예를 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 상기 액티브층(124)과 오믹-콘택층(125n) 및 데이터 배선은 하프-톤 마스크(half tone mask) 또는 회절마스크를 이용하여 한번의 마스크공정으로 형성할 수도 있다.
다음으로, 도 5d 및 도 6d에 도시된 바와 같이, 상기 액티브층(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 기판(110) 전면에 보호막(115b)을 형성한다.
이때, 상기 보호막(115b)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막으로 형성하거나 포토 아크릴과 같은 유기절연막으로 형성할 수 있다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 보호막(115b)을 선택적으로 제거함으로써 상기 제 1 스토리지전극(123a)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성하는 한편, 상기 게이트절연막(115a)과 보호막(115b)을 선택적으로 제거함으로써 상기 제 1 연결라인(108a)의 일부를 노출시키는 제 2 콘택홀(140b)을 형성하게 된다. 이때, 본 발명은 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b)의 형성 위치에 한정되는 것은 아니다.
다음으로, 도 5e 및 도 6e에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 도전막을 형성한다.
이때, 상기 제 3 도전막은 공통전극과 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
이후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소에 상기 제 3 도전막으로 이루어지며 교대로 배치되어 수평 전계를 발생시키는 복수의 공통전극(108)과 화소전극(118)을 형성한다.
이때, 상기 복수의 공통전극(108)은 그 일단이 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 공통전극라인(108l)에 연결되는 한편, 상기 공통전극라인(108l)은 데이터라인 영역(즉, 상기 데이터라인(117)이 형성된 영역 또는 상기 데이터라인(117)이 형성되지 않은 빈 공간)에 형성된 제 2 연결라인(108b)에 연결된다.
그리고, 상기 데이터라인(117)이 형성되지 않은 빈 공간에 형성된 제 2 연결라인(108b)은 상기 게이트절연막(115a)과 보호막(115b)에 형성된 제 2 콘택홀(140b)을 통해 상기 제 1 연결라인(108a)에 전기적으로 접속하게 된다. 따라서, 상기 복수의 공통전극(108)은 상기 공통라인(108L)을 통해 공통전압을 인가 받게 된다.
상기 복수의 화소전극(118)은 그 일단이 상기 게이트라인(116)에 대해 실질적으로 평행하게 배열된 화소전극라인(118l)에 연결되는 한편, 상기 화소전극라인(118l)은 상기 보호막(115b)에 형성된 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)에서 연장된 제 1 스토리지전극(123a)에 전기적으로 접속하게 된다. 따라서, 상기 복수의 화소전극(118)은 상기 드레인전극(123)을 통해 데이터신호를 인가 받게 된다.
그리고, 상기 제 2 스토리지전극(123b, 123b')은 상기 제 2 연결라인(108b) 하부에서 상기 제 2 연결라인(108b)의 일부와 오버랩되어 제 2 서브 스토리지 커패시터를 구성하게 된다.
이때, 전술한 바와 같이 상기 제 2 스토리지전극(123b, 123b')은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하게 된다. 즉, 상기 제 2 스토리지전극(123b, 123b')은 중간에서 끊어져서 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하는 스토리지전극으로 역할을 하게 되며, 끊어진 간격은 전체 길이에서 크게 차지하지 않고, 상기 제 2 콘택홀(140b)이 차지하는 영역을 제외한 이격거리를 가지면 된다.
이후, 도시하지 않았지만, 이와 같이 구성된 상기 어레이 기판은 컬럼 스페이서에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙 매트릭스와 적, 녹 및 청색의 컬러를 구현하는 컬러필터 및 오버코트층이 형성되어 있다.
한편, 전술한 본 발명의 서브 스토리지 커패시터의 구성에서 하부 제 1 연결라인(108a)과 상부 제 2 연결라인(108b)은 닫힌(closed) 구조가 아닌 열린(open) 구조일 수도 있으며, 스토리지 커패시터를 형성할 수 있는 구조로만 구현된다면 다양한 모양으로 구현될 수 있다.
도 7a 내지 도 7d는 다양한 서브 스토리지 커패시터의 구성을 예를 들어 나타내는 단면도이다.
도 7a는 전술한 본 발명의 제 1 실시예에 따른 서브 스토리지 커패시터의 구성을 나타내며, 도시된 바와 같이 제 1 연결라인(108a)과 제 2 연결라인(108b)이 모두 닫힌 구조로 이루어져 있다.
반면, 도 7b는 상부 제 2 연결라인(108b')이 열린 구조로 이루어진 경우를 나타내며, 도 7c는 하부 제 1 연결라인(108a')이 열린 구조로 이루어진 경우를 나타내고 있다.
또한, 도 7d는 하부 제 1 연결라인(108a')과 상부 제 2 연결라인(108b')이 모두 열린 구조로 이루어진 경우를 나타내고 있다.
한편, 본 발명의 제 2 연결라인은 상, 하부 화소의 제 2 연결라인과 연결되어 공통전극라인과 함께 전체적으로 격자 형태를 가질 수 있으며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 어레이 기판에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
전술한 바와 같이 상기 도 8은 공통전극과 화소전극이 하나의 기판 상에 평행하게 배치되어 수평전계를 형성하는 IPS 모드 액정표시장치용 어레이 기판 일부를 예를 들어 나타내고 있다. 다만, 본 발명이 상기 IPS 모드 액정표시장치에 한정되는 것은 아니며, 본 발명은 TN 모드, FFS 모드 또는 VA 모드 등 어떠한 액정 모드로도 구현될 수 있다.
또한, 본 발명은 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판은, 기판 상에 일 방향으로 연장되어 서로 평행하게 형성된 복수의 게이트라인(216) 및 상기 게이트라인(216)과 교차하도록 배치되어 복수의 화소를 정의하는 복수의 데이터라인(217)이 형성되어 있다.
상기 화소에는 상기 게이트라인(216)에 연결되는 게이트전극(221), 액티브층(미도시), 상기 데이터라인(217)과 연결되는 소오스전극(222) 및 이에 대향하여 "U"자 또는 "L"자형 채널을 형성하는 드레인전극(223)을 포함하는 박막트랜지스터가 구비된다.
이때, 상기 액티브층은 비정질 실리콘 박막이나 다결정 실리콘 박막, 또는 산화물 반도체로 형성할 수 있다.
상기 화소의 전면에는 상기 게이트라인(216) 및 데이터라인(217)과 이격된 공간을 두고 투명한 공통전극(208)과 화소전극(218)이 교대로 배치되어 있다.
상기 복수의 공통전극(208)은 그 일단이 상기 게이트라인(216)에 대해 실질적으로 평행하게 배열된 공통전극라인(208l)에 연결되는 한편, 상기 공통전극라인(208l)은 데이터라인 영역(즉, 상기 데이터라인(217)이 형성된 영역 또는 상기 데이터라인(217)이 형성되지 않은 빈 공간)에 형성된 제 2 연결라인(208b)에 연결된다.
그리고, 상기 데이터라인(217)이 형성되지 않은 빈 공간에 형성된 제 2 연결라인(208b)은 게이트절연막(미도시)과 보호막(미도시)에 형성된 제 2 콘택홀(240b)을 통해 상기 제 2 공통라인(208b) 하부에 형성된 제 1 연결라인(208a)에 전기적으로 접속하게 된다. 이때, 상기 제 1 연결라인(208a)은 상기 게이트라인(216)에 대해 실질적으로 평행하게 배열된 공통라인(208L)에 연결됨에 따라 상기 복수의 공통전극(208)은 상기 공통라인(208L)을 통해 공통전압을 인가 받게 된다.
이때, 상기 본 발명의 제 2 실시예에 따른 제 2 연결라인(208b)은 상, 하부 화소의 제 2 연결라인(208b)과 연결되어 상기 공통전극라인(208l)과 함께 전체적으로 격자 형태를 가지는 것을 특징으로 한다.
상기 복수의 화소전극(218)은 그 일단이 상기 게이트라인(216)에 대해 실질적으로 평행하게 배열된 화소전극라인(218l)에 연결되는 한편, 상기 화소전극라인(218l)은 상기 보호막에 형성된 제 1 콘택홀(240a)을 통해 상기 드레인전극(223)에서 연장된 제 1 스토리지전극(223a)에 전기적으로 접속하게 된다.
여기서, 상기 제 1 스토리지전극(223a)은 상기 공통라인(208L) 상부에서 상기 공통라인(208L)의 일부와 오버랩되어 메인 스토리지 커패시터를 구성하게 된다.
그리고, 상기 제 1 스토리지전극(223a)은 상기 제 1 연결라인(208a) 상부로 연장되어 제 2 스토리지전극(223b, 223b')을 형성하게 되며, 상기 제 2 스토리지전극(223b, 223b')은 상기 제 1 연결라인(208a) 상부에서 상기 제 1 연결라인(208a)의 일부와 오버랩되어 제 1 서브 스토리지 커패시터를 구성하게 된다. 또한, 상기 제 2 스토리지전극(223b, 223b')은 상기 제 2 연결라인(208b) 하부에서 상기 제 2 연결라인(208b)의 일부와 오버랩되어 제 2 서브 스토리지 커패시터를 구성하게 된다.
이때, 전술한 바와 같이 상기 제 2 스토리지전극(223b, 223b')은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하게 된다. 즉, 상기 제 2 스토리지전극(223b, 223b')은 중간에서 끊어져서 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하는 스토리지전극으로 역할을 하게 되며, 끊어진 간격은 전체 길이에서 크게 차지하지 않고, 상기 제 2 콘택홀(240b)이 차지하는 영역을 제외한 이격거리를 가지면 된다.
전술한 본 발명의 제 1 실시예와 동일하게 본 발명의 제 2 실시예에 따른 액정표시장치는 기존 대비 데이터라인(217)의 개수를 반으로 줄여 필요로 하는 데이터 구동부의 IC의 개수를 반으로 줄이면서도 기존과 동일한 해상도를 구현하는 DRD 구조를 채택함으로써 액정표시장치의 생산단가를 낮추는 동시에 컬럼 인버젼 방식을 구현하는 경우 소비전력을 낮출 수 있게 된다.
이때, 기존 대비 데이터라인(217)의 개수가 반으로 줄어듦에 따라 상기 데이터라인(217)이 형성되지 않은 빈 공간의 데이터라인 영역이 존재하게 된다. 이때, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 빈 공간의 데이터라인 영역에 전술한 제 1, 제 2 공통라인(208a, 208b)을 형성하여 공통신호를 인가함으로써 충전시간의 감소에 대응할 수 있는 것을 특징으로 한다.
특히, 본 발명의 제 2 실시예의 경우에는 상기 제 2 연결라인(208b)이 상, 하부 화소의 제 2 연결라인(208b)과 연결되도록 형성됨에 따라 보다 효과적으로 공통신호의 인가가 가능하여 충전시간의 감소에 적극적으로 대응할 수 있게 된다.
또한, 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 제 1 공통라인(208a)과 제 2 공통라인(208b) 사이에 제 2 스토리지전극(223b, 223b')을 형성하여 상기 제 2 스토리지전극(223b, 223b')과 함께 제 1, 제 2 서브 스토리지 커패시터를 형성함으로써 스토리지 커패시턴스를 충분히 확보할 수 있는 것을 특징으로 한다.
이때, 이와 같이 충분한 스토리지 커패시턴스의 확보로 메인 스토리지 커패시터의 면적을 기존에 비해 축소할 수 있어 개구영역의 확보에 따라 개구율을 향상시킬 수 있게 된다.
한편, 본 발명은 전술한 DRD 구조 이외에 기존 대비 데이터라인의 개수를 1/3배로 감소시킨 TRD(triple rate driving) 구조에서도 적용 가능하며, 이를 도면을 참조하여 상세히 설명한다.
도 9는 본 발명에 따른 TRD 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면이다.
이때, 상기 도 9에 도시된 액정표시장치는 데이터라인의 개수를 1/3배로 감소시키는 한편, 게이트라인의 개수를 3배로 늘리는 것을 제외하고는 전술한 본 발명의 DRD 구조의 액정표시장치와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, TRD 구조의 액정표시장치는 일 예로, 하나의 수평선상에 배치된 3개의 화소(P11, P12, P13)가 하나의 데이터라인(DL1)과 3개의 게이트라인(GL1, GL2, GL3)에 접속되며, 또한 차기 수평선상에 배치된 3의 화소(P21, P22, P23)가 상기 하나의 데이터라인(DL1)과 다른 3개의 게이트라인(GL4, GL5, GL6)에 접속된다.
일 예로, 이러한 화소 어레이에서 적색 데이터가 인가되는 적색 액정 셀, 녹색 데이터가 인가되는 녹색 액정 셀 및 청색 데이터가 인가되는 청색 액정 셀은 컬럼 방향을 따라 교대로 배치된다. 이 화소 어레이에서 하나의 화소(P11, P12, ...)는 컬럼 방향과 직교하는 로우 방향을 따라 이웃하는 적색 액정 셀, 녹색 액정 셀 및 청색 액정 셀을 포함한다.
이때, 동일한 데이터라인(DL1, DL2, ...)을 공유하는 3개의 액정 셀들은 이웃하는 3개의 게이트라인(GL1, GL2, GL3, GL4, GL5, GL6, ...)에 순차적으로 접속된다.
이와 같이 구성되는 본 발명의 TRD 구조의 액정표시장치에 있어, 데이터라인(DL1, DL2, ...)의 개수가 기존 대비 1/3배로 줄어듦에 따라 상기 데이터라인(DL1, DL2, ...)이 형성되지 않은 빈 공간의 데이터라인 영역이 존재하게 된다. 이때, 상기 본 발명의 TRD 구조의 액정표시장치는 상기 빈 공간의 데이터라인 영역에 전술한 본 발명의 DRD 구조의 액정표시장치와 동일하게 제 1, 제 2 공통라인(CL)을 형성하여 공통신호를 인가함으로써 충전시간의 감소에 대응할 수 있는 것을 특징으로 한다.
또한, 상기 본 발명의 TRD 구조의 액정표시장치는 상기 제 1 공통라인과 제 2 공통라인 사이에 제 2 스토리지전극을 형성하여 상기 제 2 스토리지전극과 함께 제 1, 제 2 서브 스토리지 커패시터를 형성함으로써 스토리지 커패시턴스를 충분히 확보할 수 있는 것을 특징으로 한다.
한편, 본 발명은 서브 스토리지 커패시터를 형성할 영역의 확보가 가능한 DRD나 TRD 구조에서 효과적으로 적용할 수 있으나, 상기 DRD나 TRD 구조가 아닌 일반적인(normal) 구조에서도 데이터라인이 적어도 1개 이상 비어 있어 서브 스토리지 커패시터를 형성할 영역을 확보할 수 있다면 구현이 가능하다.
도 10은 본 발명에 따른 일반적인 구조의 액정표시장치의 화소구조를 개략적으로 나타내는 도면이다.
이때, 상기 도 10에 도시된 액정표시장치는 데이터라인과 게이트라인의 개수를 제외하고는 전술한 본 발명의 DRD, TRD 구조의 액정표시장치와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명에 따른 일반적인 구조의 액정표시장치는 일 예로, 하나의 수평선상에 배치된 하나의 화소(P11)(P12)(P13)(P14)가 하나의 데이터라인(DL1)(DL2)(DL3)(DL4)과 하나의 게이트라인(GL1)에 접속되며, 또한 차기 수평선상에 배치된 하나의 화소(P21)(P22)(P23)(P24)가 상기 하나의 데이터라인(DL1)(DL2)(DL3)(DL4)과 다른 하나의 게이트라인(GL2)에 접속된다.
일 예로, 이러한 화소 어레이에서 적색 데이터가 인가되는 적색 액정 셀, 녹색 데이터가 인가되는 녹색 액정 셀 및 청색 데이터가 인가되는 청색 액정 셀은 컬럼 방향을 따라 교대로 배치된다. 이 화소 어레이에서 하나의 화소(P11, P12, ...)는 컬럼 방향과 직교하는 로우 방향을 따라 이웃하는 적색 액정 셀, 녹색 액정 셀 및 청색 액정 셀을 포함한다.
이때, 일부의 데이터라인(DL2, DL3, ...)은 서로 인접하여 위치하게 되는데, 이에 따라 상기 데이터라인(DL1, DL2, ...)이 형성되지 않은 빈 공간의 데이터라인 영역이 존재하게 되며, 이 영역에 전술한 본 발명의 DRD, TRD 구조의 액정표시장치와 동일하게 제 1, 제 2 공통라인(CL)을 형성하게 된다.
한편, 상기 본 발명에 따른 액정표시장치는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브층으로 다결정 실리콘 박막 및 산화물 반도체를 이용한 다결정 실리콘 박막 트랜지스터 및 산화물 박막 트랜지스터 등에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
108,208 : 공통전극 108a,208a : 제 1 연결라인
108b,208b : 제 2 연결라인 108l,208l : 공통전극라인
108L,208L : 공통라인 116,216 : 게이트라인
117,217 : 데이터라인 118,218 : 화소전극
118l,218l : 화소전극라인 121,221 : 게이트전극
122,222 : 소오스전극 123,223 : 드레인전극
123a,223a : 제 1 스토리지전극
123b,223b, 123b',223b' : 제 2 스토리지전극

Claims (20)

  1. 기판 위에 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인을 형성하는 단계;
    상기 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인이 형성된 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막이 형성된 상기 게이트전극 상부에 액티브층을 형성하는 단계;
    상기 액티브층이 형성된 기판 위에 소오스전극과 드레인전극을 형성하는 동시에 상기 게이트라인과 교차하여 화소를 정의하는 데이터라인을 형성하는 단계;
    상기 소오스전극과 드레인전극 및 데이터라인이 형성된 기판 위에 보호막을 형성하는 단계; 및
    상기 보호막이 형성된 기판 위에 공통전극과 화소전극 및 제 2 연결라인을 형성하는 단계를 포함하며,
    적어도 2개 이상의 이웃하는 화소가 하나의 데이터라인을 공유하거나 이웃하는 2개의 데이터라인이 하나의 화소 내에 서로 인접하도록 배치됨에 따라 상기 데이터라인이 형성되지 않는 빈 공간의 데이터라인 영역이 형성되는 경우, 상기 제 1, 제 2 연결라인은 상기 빈 공간의 데이터라인 영역에 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 공통라인은 상기 게이트라인에 대해 평행한 방향으로 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 1 항에 있어서, 상기 공통라인에 연결된 상기 제 1 연결라인은 상기 게이트라인에 대해 수직한 방향으로 형성하되, 비 개구영역인 상기 빈 공간의 데이터라인 영역에 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  4. 제 1 항에 있어서, 상기 드레인전극의 일부는 상기 공통라인 상부에서 상기 공통라인을 따라 연장되어 제 1 스토리지전극을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  5. 제 4 항에 있어서, 상기 제 1 스토리지전극의 일부는 상기 제 1 연결라인 상부에서 상기 제 1 연결라인을 따라 연장되어 제 2 스토리지전극을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  6. 제 4 항에 있어서, 상기 제 1 스토리지전극은 상기 공통라인 상부에서 상기 공통라인의 일부와 오버랩되어 메인 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  7. 제 5 항에 있어서, 상기 제 2 스토리지전극은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  8. 제 1 항에 있어서, 복수의 상기 공통전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 공통전극라인에 연결되는 한편, 상기 공통전극라인은 데이터라인 영역(즉, 상기 데이터라인이 형성된 영역 또는 상기 데이터라인이 형성되지 않은 빈 공간)에 형성된 상기 제 2 연결라인에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  9. 제 1 항에 있어서, 복수의 상기 화소전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 화소전극라인에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  10. 기판 위에 형성된 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인;
    상기 게이트전극과 게이트라인 및 공통라인과 제 1 연결라인이 형성된 기판 위에 형성된 게이트절연막;
    상기 게이트절연막이 형성된 상기 게이트전극 상부에 형성된 액티브층;
    상기 액티브층이 형성된 기판 위에 형성된 소오스전극과 드레인전극 및 상기 게이트라인과 교차하여 화소를 정의하는 데이터라인;
    상기 소오스전극과 드레인전극 및 데이터라인이 형성된 기판 위에 형성된 보호막; 및
    상기 보호막이 형성된 기판 위에 형성된 공통전극과 화소전극 및 제 2 연결라인을 포함하며,
    적어도 2개 이상의 이웃하는 화소가 하나의 데이터라인을 공유하거나 이웃하는 2개의 데이터라인이 하나의 화소 내에 서로 인접하도록 배치됨에 따라 상기 데이터라인이 형성되지 않는 빈 공간의 데이터라인 영역이 형성되는 경우, 상기 제 1, 제 2 연결라인은 상기 빈 공간의 데이터라인 영역에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  11. 제 10 항에 있어서, 상기 공통라인은 상기 게이트라인에 대해 평행한 방향으로 배열하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  12. 제 10 항에 있어서, 상기 공통라인에 연결된 상기 제 1 연결라인은 상기 게이트라인에 대해 수직한 방향으로 배열되되, 비 개구영역인 상기 빈 공간의 데이터라인 영역에 배열되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  13. 제 10 항에 있어서, 상기 드레인전극의 일부는 상기 공통라인 상부에서 상기 공통라인을 따라 연장되어 제 1 스토리지전극을 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  14. 제 13 항에 있어서, 상기 제 1 스토리지전극의 일부는 상기 제 1 연결라인 상부에서 상기 제 1 연결라인을 따라 연장되어 제 2 스토리지전극을 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  15. 제 13 항에 있어서, 상기 제 1 스토리지전극은 상기 공통라인 상부에서 상기 공통라인의 일부와 오버랩되어 메인 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  16. 제 14 항에 있어서, 상기 제 2 스토리지전극은 상기 제 1 연결라인 상부에서 상기 제 1 연결라인의 일부와 오버랩되어 제 1 서브 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  17. 제 16 항에 있어서, 상기 제 2 스토리지전극은 상기 제 2 연결라인 하부에서 상기 제 2 연결라인의 일부와 오버랩되어 제 2 서브 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  18. 제 17 항에 있어서, 상기 제 2 스토리지전극은 하나의 데이터라인 영역에서 상, 하부로 분할되어 이웃하는 좌우 2개의 화소에서 각각 서브 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  19. 제 10 항에 있어서, 복수의 상기 공통전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 공통전극라인에 연결되는 한편, 상기 공통전극라인은 데이터라인 영역(즉, 상기 데이터라인이 형성된 영역 또는 상기 데이터라인이 형성되지 않은 빈 공간)에 형성된 상기 제 2 연결라인에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  20. 제 10 항에 있어서, 복수의 상기 화소전극은 그 일단이 상기 게이트라인에 대해 평행하게 배열된 화소전극라인에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
KR1020130137132A 2013-11-12 2013-11-12 액정표시장치용 어레이 기판 및 그 제조방법 KR102021106B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130137132A KR102021106B1 (ko) 2013-11-12 2013-11-12 액정표시장치용 어레이 기판 및 그 제조방법
CN201410643110.XA CN104635391B (zh) 2013-11-12 2014-11-07 用于液晶显示装置的阵列基板及其制造方法
US14/538,987 US9379140B2 (en) 2013-11-12 2014-11-12 Array substrate for liquid crystal display devices and method of manufacturing the same
US15/163,303 US9595543B2 (en) 2013-11-12 2016-05-24 Array substrate for liquid crystal display devices and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137132A KR102021106B1 (ko) 2013-11-12 2013-11-12 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150054555A true KR20150054555A (ko) 2015-05-20
KR102021106B1 KR102021106B1 (ko) 2019-09-11

Family

ID=53042974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137132A KR102021106B1 (ko) 2013-11-12 2013-11-12 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US9379140B2 (ko)
KR (1) KR102021106B1 (ko)
CN (1) CN104635391B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170061785A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법
US11574603B2 (en) 2020-07-30 2023-02-07 Lg Display Co., Ltd. Display device having a plurality of sub data lines connected to a plurality of subpixels

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
CN105159001B (zh) * 2015-10-20 2018-06-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板以及显示装置
CN105589273B (zh) * 2016-03-07 2019-06-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI649603B (zh) * 2016-04-27 2019-02-01 友達光電股份有限公司 畫素結構、顯示面板及曲面顯示裝置
CN109983397B (zh) * 2016-11-24 2022-07-01 松下液晶显示器株式会社 液晶显示装置
KR102624016B1 (ko) * 2016-12-30 2024-01-10 엘지디스플레이 주식회사 액정표시장치
KR102558973B1 (ko) * 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
CN107482018A (zh) * 2017-08-03 2017-12-15 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板及显示装置
KR102439147B1 (ko) * 2017-12-29 2022-08-31 엘지디스플레이 주식회사 표시 장치
CN109239994A (zh) * 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN109471279B (zh) * 2018-12-24 2021-11-12 Tcl华星光电技术有限公司 阵列基板以及液晶显示面板
CN111128025B (zh) * 2019-12-30 2021-11-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111290185B (zh) * 2020-03-31 2022-11-29 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
KR20210157928A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
KR20230103668A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053609A (ko) * 2007-11-23 2009-05-27 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947985B2 (en) * 2008-06-13 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
KR20100008691A (ko) * 2008-07-16 2010-01-26 엘지디스플레이 주식회사 액정표시장치
KR20120012741A (ko) * 2010-08-03 2012-02-10 엘지디스플레이 주식회사 액정표시장치
KR101888422B1 (ko) * 2011-06-01 2018-08-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN103149754B (zh) * 2011-12-06 2016-08-03 上海中航光电子有限公司 薄膜晶体管液晶显示器件及其制造方法
KR20140058773A (ko) * 2012-11-06 2014-05-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053609A (ko) * 2007-11-23 2009-05-27 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170061785A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법
US11574603B2 (en) 2020-07-30 2023-02-07 Lg Display Co., Ltd. Display device having a plurality of sub data lines connected to a plurality of subpixels

Also Published As

Publication number Publication date
CN104635391A (zh) 2015-05-20
US20160268308A1 (en) 2016-09-15
US9595543B2 (en) 2017-03-14
US20150129877A1 (en) 2015-05-14
US9379140B2 (en) 2016-06-28
KR102021106B1 (ko) 2019-09-11
CN104635391B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
KR102021106B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
JP2006079104A (ja) 表示装置
KR101914653B1 (ko) 프린지 필드형 액정표시장치
US9551905B2 (en) Display device
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
CN105717719A (zh) 边缘场切换模式液晶显示装置
WO2016021319A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
US9989818B2 (en) Liquid crystal display device
US10775676B2 (en) Display device
KR101599318B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
JP5016404B2 (ja) 表示基板及びこれを有する表示パネル
KR101946927B1 (ko) 액정표시장치용 어레이기판 및 이의 제조방법
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR102175279B1 (ko) 액정표시장치
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101785914B1 (ko) 횡전계형 액정표시장치
KR101233729B1 (ko) 액정표시장치 및 그 제조방법
KR102056687B1 (ko) 액정표시장치 및 그 제조방법
KR20190067478A (ko) 표시 장치 및 표시 장치의 제조 방법
KR101951298B1 (ko) 액정표시장치 및 그 제조방법
KR20090053610A (ko) 횡전계방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant