KR101914653B1 - 프린지 필드형 액정표시장치 - Google Patents

프린지 필드형 액정표시장치 Download PDF

Info

Publication number
KR101914653B1
KR101914653B1 KR1020120074069A KR20120074069A KR101914653B1 KR 101914653 B1 KR101914653 B1 KR 101914653B1 KR 1020120074069 A KR1020120074069 A KR 1020120074069A KR 20120074069 A KR20120074069 A KR 20120074069A KR 101914653 B1 KR101914653 B1 KR 101914653B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
crystal display
fringe field
pixels
Prior art date
Application number
KR1020120074069A
Other languages
English (en)
Other versions
KR20140005717A (ko
Inventor
장훈
조성준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120074069A priority Critical patent/KR101914653B1/ko
Publication of KR20140005717A publication Critical patent/KR20140005717A/ko
Application granted granted Critical
Publication of KR101914653B1 publication Critical patent/KR101914653B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치는 2개의 화소를 한 쌍으로 구성하고 게이트라인을 중심으로 공통전극이 꺾이는 2화소 2도메인(2pixel 2domain) 구조를 형성함으로써 투과율을 향상시키는 동시에 시야각 비대칭을 개선하는 한편, 게이트라인의 수를 2배로 증가시키는 대신 데이터라인의 수를 감소시켜 고해상도에서 데이터 드라이버 집적회로(Integrated Circuit; IC) 개수를 감소시키기 위한 것으로, 어레이 기판 위에 종횡으로 배열되어 n×2m개의 화소를 정의하는 2n개의 게이트라인과 m개의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터; 및 상기 화소 내에 형성되어 프린지 필드(fringe field)를 발생시키는 공통전극과 화소전극을 포함하며, 이웃하는 2개의 화소들을 한 쌍으로 구성하여, 이러한 한 쌍의 화소들 중간에 배열되는 데이터라인은 상기 데이터라인의 좌우에 위치하는 공통라인들과 달리 기울어지도록 구성함으로써 2화소에 2도메인을 형성하는 것을 특징으로 한다.

Description

프린지 필드형 액정표시장치{FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 프린지 필드형 액정표시장치에 관한 것으로, 보다 상세하게는 고해상도 및 광시야각을 구현할 수 있는 프린지 필드형 액정표시장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이하, 도면을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 일반적인 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(Black Matrix; BM)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 다수의 화소(P)를 정의하는 다수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정패널에 전압이 인가될 때 기판과 거의 수직한 방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 상세히 설명하면 다음과 같다.
도 2는 일반적인 1화소 1도메인(1pixel 1domain) 구조의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 단면도로써, 2개의 화소를 포함하는 어레이 기판의 일부를 예를 들어 나타내고 있다.
상기 프린지 필드형 액정표시장치는 액정분자가 수평으로 배향되어 있는 상태에서 하부에 화소전극이 형성되는 한편 상부에 다수의 슬릿(slit)을 가진 공통전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.
이때, 상기 1화소 1도메인 구조는 하나의 화소에 하나의 도메인이 형성하는 구조를 의미한다.
도면에 도시된 바와 같이, 1화소 1도메인 구조의 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 투명한 어레이 기판(10) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.
상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터(T)는 상기 게이트전극(21)과 소오스/드레인전극(22, 23) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브층(미도시)을 포함한다.
상기 화소 내에는 공통전극(8)과 화소전극(18)이 형성되어 있으며, 이때 상기 공통전극(8)은 사각형 형태의 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수의 슬릿(8s)을 포함하고 있다.
이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 하나의 화소(P1, P2)에 하나의 도메인이 형성되는 1화소 1도메인 구조이기 때문에 특정 패턴에서 시야각 비대칭이 발생하게 된다. 즉, 1화소 1도메인 구조에서는 도메인이 한 방향으로 생기기 때문에 좌우 시야에 따라 시야각 비대칭이 발생하게 된다.
이를 개선하기 위해 하나의 화소에 2개의 도메인을 형성하는 1화소 2도메인 구조의 프린지 필드형 액정표시장치를 도입하게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 3은 일반적인 1화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 단면도로써, 2개의 화소를 포함하는 어레이 기판의 일부를 예를 들어 나타내고 있다.
이때, 1화소 2도메인 구조의 프린지 필드형 액정표시장치는 화소의 중간에서 전극이 꺾여 하나의 화소에 2개의 도메인을 형성하는 것을 제외하고는 상기 1화소 1도메인 구조의 프린지 필드형 액정표시장치와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 일반적인 1화소 2도메인 구조의 프린지 필드형 액정표시장치의 어레이 기판(10')에는 상기 투명한 어레이 기판(10') 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(16')과 데이터라인(17')이 형성되어 있으며, 상기 게이트라인(16')과 데이터라인(17')의 교차영역에는 스위칭소자인 박막 트랜지스터(T')가 형성되어 있다.
상기 박막 트랜지스터(T')는 상기 게이트라인(16')에 연결된 게이트전극(21'), 상기 데이터라인(17')에 연결된 소오스전극(22') 및 화소전극(18')에 연결된 드레인전극(23')으로 구성된다. 또한, 상기 박막 트랜지스터(T')는 상기 게이트전극(21')과 소오스/드레인전극(22', 23') 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(21')에 공급되는 게이트전압에 의해 상기 소오스전극(22')과 드레인전극(23') 사이에 전도채널을 형성하는 액티브층(미도시)을 포함한다.
상기 화소 내에는 공통전극(8')과 화소전극(18')이 형성되어 있으며, 이때 상기 공통전극(8')은 사각형 형태의 상기 화소전극(18')과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8') 내에 다수의 슬릿(8s')을 포함하고 있다.
이와 같이 구성된 상기의 일반적인 프린지 필드형 액정표시장치는 상기 다수의 슬릿(8s')을 포함하는 공통전극(8')과 데이터라인(17')이 화소의 중간(C)에서 꺾여 하나의 화소(P1', P2')에 2개의 도메인을 형성함에 따라 좌우 시야각 비대칭이 발생하지 않게 되나, 상기 공통전극(8')과 데이터라인(17')이 꺾이는 화소의 중간(C)에서 액정이 제대로 구동하지 않는 전경선(disclination)이 발생되어 투과율이 감소되게 된다.
한편, 데이터라인의 수만큼 데이터 드라이버 집적회로(Integrated Circuit; IC)가 필요한데, 고해상도 모델의 경우 필요한 데이터 드라이버 IC의 개수가 많아져 비용이 증가하는 동시에 베젤(bezel) 폭이 증가하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 투과율을 향상시키는 동시에 시야각 비대칭을 개선하도록 한 프린지 필드형 액정표시장치를 제공하는데 목적이 있다.
본 발명의 다른 목적은 데이터라인의 수를 감소시켜 데이터 드라이버 집적회로(Integrated Circuit; IC)의 개수를 감소시키도록 한 프린지 필드형 액정표시장치를 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 프린지 필드형 액정표시장치는 어레이 기판 위에 종횡으로 배열되어 n×2m개의 화소를 정의하는 2n개의 게이트라인과 m개의 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터; 및 상기 화소 내에 형성되어 프린지 필드(fringe field)를 발생시키는 공통전극과 화소전극을 포함하며, 이웃하는 2개의 화소들을 한 쌍으로 구성하여, 이러한 한 쌍의 화소들 중간에 배열되는 데이터라인은 상기 데이터라인의 좌우에 위치하는 공통라인들과 달리 기울어지도록 구성함으로써 2화소에 2도메인을 형성하는 것을 특징으로 한다.
이때, 상기 한 쌍의 화소들 각각은 사다리꼴 형태를 가지며, 이러한 화소들이 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 한다.
이때, 상기 박막 트랜지스터는 상기 사다리꼴 형태의 화소 내의 좁은 부분에 배치되는 것을 특징으로 한다.
이때, 상하좌우 4개의 이웃하는 박막 트랜지스터들은 상기 사다리꼴 형태의 화소들 내의 좁은 부분에 형성되되, 한곳에 모이도록 배치되는 것을 특징으로 한다.
이때, 상기 4개의 이웃하는 박막 트랜지스터들이 한곳에 모인 영역의 상부에 배치되는 컬럼 스페이서를 추가로 포함하는 것을 특징으로 한다.
삭제
상기 게이트라인은 하나의 화소 당 상하로 2개의 게이트라인을 배치하는 한편, 상기 데이터라인은 좌우로 이웃하는 2개의 화소 당 1개의 데이터라인을 배치하는 것을 특징으로 한다.
상기 한 쌍의 화소에는 각각 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터가 구비되며, 상기 제 1 박막 트랜지스터는 하부의 n-1번째 게이트라인에 연결되는 한편, 상기 제 2 박막 트랜지스터는 상부의 n번째 게이트라인에 연결되는 것을 특징으로 한다.
상기 화소전극은 각 화소 내에서 사다리꼴 형태로 형성된 제 1 화소전극과 제 2 화소전극으로 구분되며, 상기 제 1 화소전극과 제 2 화소전극은 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 한다.
이때, 상기 화소전극은 각 화소 내에서 핑거(finger) 형태를 가지는 것을 특징으로 한다.
이때, 상기 데이터라인은 일정 각도로 지그재그로 기울어지게 배치되며, 이 각도에 대응하여 상기 핑거 형태의 화소전극이 기울어지게 배치되는 것을 특징으로 한다.
이때, 상기 기울어진 데이터라인의 좌우에 위치하는 공통라인들은 상기 게이트라인에 대해 수직하게 배치되는 것을 특징으로 한다.
상기 공통전극은 상기 박막 트랜지스터의 드레인전극 영역을 제외하고는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치는 2개의 화소를 한 쌍으로 구성하고 게이트라인을 중심으로 공통전극이 꺾이는 2화소 2도메인(2pixel 2domain) 구조를 형성함으로써 투과율을 향상시키는 동시에 시야각 비대칭을 개선할 수 있는 효과를 제공한다.
또한, 본 발명에 따른 프린지 필드형 액정표시장치는 게이트라인의 수를 2배로 증가시키는 대신 데이터라인의 수를 감소시킴으로써 고해상도에서 데이터 드라이버 IC 개수를 감소시킬 수 있게 된다. 그 결과 비용을 감소시키는 동시에 베젤 폭을 감소시킬 수 있는 효과를 제공한다.
본 발명에 따른 프린지 필드형 액정표시장치는 4개의 박막 트랜지스터를 한곳에 모이도록 배치하여 개구율을 증가시키는 한편, 이 곳에 컬럼 스페이서를 배치함으로써 컬럼 스페이서의 긁힘에 따른 불량을 방지할 수 있는 효과를 제공한다. 특히, 박막 트랜지스터가 위치한 게이트라인을 제외한 게이트라인 상부의 일부 블랙매트릭스를 삭제하는 경우 개구율을 보다 더 증가시킬 수 있게 된다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 1화소 1도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 3은 일반적인 1화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 4는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 5는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 다른 일부를 개략적으로 나타내는 평면도.
도 6a 내지 도 6g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.
도 7a 내지 도 7g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.
도 8은 본 발명의 실시예에 따른 블랙매트릭스의 구조를 개략적으로 나타내는 평면도.
도 9는 본 발명의 다른 실시예에 따른 블랙매트릭스의 구조를 개략적으로 나타내는 평면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치의 바람직한 실시예를 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으나, 여기에서 설명하는 실시예에 한정되지 않는다.
도 4는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 일부를 개략적으로 나타내는 평면도이다.
이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 2개의 화소를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(116n'-1,116n"-1, 116n',116n")과 데이터라인(117m)이 형성되어 있다. 또한, 상기 게이트라인(116n'-1,116n"-1, 116n',116n")과 데이터라인(117m)의 교차영역에는 스위칭소자인 박막 트랜지스터(Ta, Tb)가 형성되어 있으며, 상기 화소 내에는 프린지 필드를 발생시켜 액정분자를 구동시키기 위한 공통전극(108)과 화소전극(118a, 118b)이 형성되어 있다.
이때, 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 게이트 드라이버 집적회로(Integrated Circuit; IC)를 직접 어레이 기판(110) 상에 실장시킨 게이트 인 패널(Gate In Panel; GIP) 방식을 예를 들어 나타내고 있다. 이 경우 고해상도 모델에서 데이터 드라이버 IC 개수를 감소시키기 위해 전술한 바와 같이, 게이트라인(116n'-1,116n"-1, 116n',116n")의 수를 2배로 증가(게이트라인의 수가 2배로 증가하나, GIP 방식이므로 게이트 드라이버 IC가 필요하지 않음)시키는 대신 데이터라인(117m)의 수를 반으로 감소시키는 것을 특징으로 한다. 즉, 게이트라인(116n'-1,116n"-1, 116n',116n")은 하나의 화소 당 상하로 2개의 게이트라인(116n'-1,116n"-1, 116n',116n")을 배치하는 한편, 데이터라인(117m)은 좌우로 이웃하는 2개의 화소 당 1개의 데이터라인(117m)을 배치하게 된다.
또한, 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 대칭되는 2개의 화소(Pa, Pb)들을 한 쌍으로 구성하게 되며, 상기 2개의 화소(Pa, Pb)들 각각은 대략적으로 사다리꼴 형태를 가져 이들(Pa, Pb)이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.
상기 각 화소(Pa, Pb)에는 각각 제 1 박막 트랜지스터(Ta) 및 제 2 박막 트랜지스터(Tb)가 구비된다. 일 예로, 상기 제 1 박막 트랜지스터(Ta)는 하부의 n-1번째 게이트라인(116n"-1)에 연결되는 한편, 상기 제 2 박막 트랜지스터(Tb)는 상부의 n번째 게이트라인(116n')에 연결되게 된다.
이때, 상기 제 1 박막 트랜지스터(Ta) 및 제 2 박막 트랜지스터(Tb)는 개구율을 극대화하기 위해 상기 사다리꼴 형태의 화소(Pa, Pb)들 내의 좁은 부분에 형성되는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제 1 박막 트랜지스터(Ta) 및 제 2 박막 트랜지스터(Tb)는 상기 사다리꼴 형태의 화소(Pa, Pb)들 내의 넓은 부분에 형성될 수도 있다.
상기 제 1 박막 트랜지스터(Ta)는 상기 하부의 n-1번째 게이트라인(116n"-1)에 연결된 제 1 게이트전극(121a), 상기 m번째 데이터라인(117m)에 연결된 제 1 소오스전극(122a) 및 제 1 화소전극(118a)에 전기적으로 접속된 제 1 드레인전극(123a)으로 구성되어 있다. 또한, 상기 제 1 박막 트랜지스터(Ta)는 상기 제 1 게이트전극(121a)과 제 1 소오스/드레인전극(122a, 123a) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 제 1 게이트전극(121a)에 공급되는 게이트 전압에 의해 상기 제 1 소오스전극(122a)과 제 1 드레인전극(123a) 간에 전도채널을 형성하는 제 1 액티브층(미도시)을 포함한다.
상기 제 2 박막 트랜지스터(Tb)는 상기 상부의 n번째 게이트라인(116n')에 연결된 제 2 게이트전극(121b), 상기 m번째 데이터라인(117m)에 연결된 제 2 소오스전극(122b) 및 제 2 화소전극(118b)에 전기적으로 접속된 제 2 드레인전극(123b)으로 구성되어 있다. 또한, 상기 제 2 박막 트랜지스터(Tb)는 상기 제 2 게이트전극(121b)과 제 2 소오스/드레인전극(122b, 123b) 사이의 절연을 위한 상기 게이트절연막 및 상기 제 2 게이트전극(121b)에 공급되는 게이트 전압에 의해 상기 제 2 소오스전극(122b)과 제 2 드레인전극(123b) 간에 전도채널을 형성하는 제 2 액티브층(미도시)을 포함한다.
상기 화소 내에는 프린지 필드를 발생시키기 위해 공통전극(108)과 화소전극(118a, 118b)이 형성되어 있는데, 이때 상기 화소전극(118a, 118b)은 각 화소 내에 대략적으로 사다리꼴 형태로 형성된 제 1 화소전극(118a)과 제 2 화소전극(118b)으로 구분될 수 있다. 상기 제 1 화소전극(118a)과 제 2 화소전극(118b)은 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.
그리고, 상기 공통전극(108)은 박막 트랜지스터의 일부 영역을 제외하고는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 상기 화소전극(118a, 118b)은 각 화소 내에서 핑거(finger) 형태를 가질 수 있다.
이와 같이 2개의 화소(Pa, Pb)들이 한 쌍을 구성하는 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 상기 2개의 화소(Pa, Pb)들 중간에 배열되는 데이터라인(117m)(이하, 기준 데이터라인이라 함)에 의해 제 1 화소(Pa)와 제 2 화소(Pb)로 나뉘어지게 된다.
상기 기준 데이터라인(117m)은 일정 각도로 지그재그로 기울어지게 형성되며, 이 각도에 대응하여 상기 핑거 형태의 화소전극(118a, 118b) 역시 일정 각도로 기울어지게 된다.
이때, 상기 기울어진 기준 데이터라인(117m)의 좌우에 위치하는 공통라인(108L)들은 상기 게이트라인(116n'-1,116n"-1, 116n',116n")에 대해 실질적으로 수직하게 형성되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
상기 공통라인(108L)은 제 4 콘택홀(140d)을 통해 상기 공통전극(108)에 전기적으로 접속하게 된다. 상기 화소전극(118a, 118b)은 각각의 제 5 콘택홀(140e)을 통해 그 하부의 드레인전극(123a, 123b)에 각각 전기적으로 접속하게 된다. 상기 제 4 콘택홀(140d)는 인접하는 게이트라인(116n',116n") 사이에 배치될 수 있다.
이와 같이 상기 제 1 화소(Pa)와 제 2 화소(Pb), 즉 한 쌍의 화소(Pa, Pb)들 사이에 상기 기준 데이터라인(117m)이 기울어지도록 형성됨에 따라 상기 한 쌍의 화소(Pa, Pb)들에 2개의 도메인이 형성되게 된다. 이러한 기준 데이터라인(117m)의 기울어진 각도에 따라 상기 제 1 화소(Pa)와 제 2 화소(Pb)간 도메인을 보상할 수 있으며, 이에 따라 좌우 시야각 비대칭이 발생하지 않게 된다.
한편, 이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 상기 화소전극과 기준 데이터라인이 꺾이는 영역을 화소 내에 위치시키는 대신에 상, 하부 화소들 사이의 게이트라인 영역에 위치하도록 함으로써 전경선에 의한 투과율 감소를 방지할 수 있게 되는데, 이를 다음의 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치에 있어, 어레이 기판의 다른 일부를 개략적으로 나타내는 평면도이다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만, 전술한 전경선에 의한 투과율 감소를 방지할 수 있는 방법을 설명하기 위해 도면에는 일부를 포함하여 총 12개의 화소를 예를 들어 나타내고 있다.
이때, 설명의 편의를 위해 하나의 화소에 형성된 박막 트랜지스터를 예를 들어 설명하기로 한다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소를 정의하는 게이트라인(116n'-1,116n"-1, 116n',116n")과 데이터라인(117m-1, 117m)이 형성되어 있다. 또한, 상기 게이트라인(116n'-1,116n"-1, 116n',116n")과 데이터라인(117m-1, 117m)의 교차영역에는 스위칭소자인 박막 트랜지스터(T, T1,T2,T3,T4)가 형성되어 있으며, 상기 화소 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 공통전극(108)과 화소전극(118)이 형성되어 있다.
이때, 전술한 바와 같이 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 게이트 드라이버 IC를 직접 어레이 기판(110) 상에 실장시킨 GIP 방식을 예를 들어 나타내고 있다. 이 경우 고해상도 모델에서 데이터 드라이버 IC 개수를 감소시키기 위해 게이트라인(116n'-1,116n"-1, 116n',116n")의 수를 2배로 증가(게이트라인의 수가 2배로 증가하나, GIP 방식이므로 게이트 드라이버 IC가 필요하지 않음)시키는 대신 데이터라인(117m-1, 117m)의 수를 반으로 감소시키는 것을 특징으로 한다. 즉, 게이트라인(116n'-1,116n"-1, 116n',116n")은 하나의 화소 당 상하로 2개의 게이트라인(116n'-1,116n"-1, 116n',116n")을 배치하는 한편, 데이터라인(117m-1, 117m)은 좌우로 이웃하는 2개의 화소 당 1개의 데이터라인(117m-1, 117m)을 배치하게 된다.
또한, 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 데이터라인(117m-1, 117m)을 기준으로 좌우로 대칭되는 2개의 화소들을 각각 한 쌍으로 구성하게 된다. 이때, 상기 한 쌍의 화소들 각각은 대략적으로 사다리꼴 형태를 가져 이들이 함께 모여 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.
상기 각 화소에는 각각 박막 트랜지스터(T, T1,T2,T3,T4)가 구비된다. 이때, 상기 박막 트랜지스터(T, T1,T2,T3,T4)는 개구율을 극대화하기 위해 상기 사다리꼴 형태의 화소들 내의 좁은 부분에 형성되는 것을 특징으로 한다.
이 경우 상하좌우 4개의 박막 트랜지스터(T1, T2, T3, T4)가 한곳에 모이도록 배치됨에 따라 개구율을 증가시킬 수 있게 되며, 이 곳에 컬럼 스페이서를 배치하게 되면 컬럼 스페이서의 긁힘에 따른 불량을 방지할 수 있게 된다. 즉, 상기 모든 박막 트랜지스터(T, T1,T2,T3,T4)가 화소들 내의 좁은 부분에 형성됨에 따라 상기 사다리꼴 형태의 화소들 내의 넓은 부분을 모두 개구부로 활용할 수 있어 개구율이 극대화되는 한편, 상기 4개의 박막 트랜지스터(T1, T2, T3, T4)가 한곳에 모인 영역은 기존에 컬럼 스페이서가 배치되는 영역에 비해 넓은 면적을 가짐에 따라 컬럼 스페이서의 긁힘에 따른 불량을 방지할 수 있게 된다.
특히, 상기 어레이 기판(110)에 대향하여 컬러필터 기판(미도시)을 제작할 때, 상기 박막 트랜지스터(T, T1,T2,T3,T4)가 위치한 게이트라인(116n'-1,116n"-1, 116n',116n")을 제외한 게이트라인(116n'-1,116n"-1, 116n',116n") 상부의 일부 블랙매트릭스(미도시)를 삭제하는 경우 개구율을 보다 더 증가시킬 수 있게 된다.
상기 박막 트랜지스터(T, T1,T2,T3,T4)는 일 예로, 상기 상부의 n번째 게이트라인(116n')에 연결된 게이트전극(121), 상기 m번째 데이터라인(117m)에 연결된 소오스전극(122) 및 화소전극(118)에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터(T)는 상기 게이트전극(121)과 소오스/드레인전극(122, 123) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.
상기 화소 내에는 프린지 필드를 발생시키기 위해 공통전극(108)과 화소전극(118)이 형성되어 있는데, 이때 상기 화소전극(118)은 각 화소 내에 대략적으로 사다리꼴 형태로 형성될 수 있다. 상기 화소전극(118)은 이웃하는 화소전극(118)과 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다.
그리고, 상기 공통전극(108)은 박막 트랜지스터(T, T1,T2,T3,T4)의 일부영역을 제외하고는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 한편, 상기 화소전극(118)은 각 화소 내에서 핑거 형태를 가질 수 있다.
이와 같이 2개의 화소들이 한 쌍을 구성하는 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 상기 2개의 화소들 중간에 배열되는 데이터라인(117m-1, 117m)에 의해 나뉘어지게 된다.
상기 데이터라인(117m-1, 117m)은 일정 각도로 지그재그로 기울어지게 형성되며, 이 각도에 대응하여 상기 핑거 형태의 화소전극(108)이 기울어지게 된다.
이때, 상기 기울어진 데이터라인(117m-1, 117m)의 좌우에 위치하는 공통라인(108L)들은 상기 게이트라인(116n'-1,116n"-1, 116n',116n")에 대해 실질적으로 수직하게 형성되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
상기 공통라인(108L)은 제 4 콘택홀(140d)을 통해 상기 공통전극(108)에 전기적으로 접속하게 된다. 상기 화소전극(118)은 제 5 콘택홀(140e)을 통해 그 하부의 드레인전극(123)에 전기적으로 접속하게 된다.
이와 같이 상기 한 쌍의 화소들 사이에 상기 데이터라인(117m-1, 117m)이 기울어지도록 형성됨에 따라 상기 한 쌍의 화소들에 2개의 도메인이 형성되게 된다. 이러한 데이터라인(117m-1, 117m)의 기울어진 각도에 따라 이웃하는 화소간 도메인을 보상할 수 있으며, 이에 따라 좌우 시야각 비대칭이 발생하지 않게 된다.
이와 같이 구성된 상기의 프린지 필드형 액정표시장치는 상기 화소전극(118)과 데이터라인(117m-1, 117m)이 꺾이는 영역을 게이트라인(116n'-1,116n"-1, 116n',116n") 근처에 위치하도록 함으로써 전경선에 의한 투과율 감소 부분이 없는 것을 특징으로 한다. 일 예로 상기 2화소 2도메인 구조에서 개구율 및 투과율이 각각 44.6% 및 12.6%로 기존 구조(1화소 1도메인 구조)대비 개구율 및 투과율이 약 114% 및 119%로 향상되었음을 알 수 있다.
이하, 상기와 같이 구성되는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
도 6a 내지 도 6g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
또한, 도 7a 내지 도 7g는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 데이터패드부와 게이트패드부의 패드부의 어레이 기판을 제조하는 공정을 나타내고 있다.
도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116n'-1,116n"-1, 116n',116n")을 형성하는 한편, 상기 어레이 기판(110)의 패드부에 데이터패드라인(117p)과 게이트패드라인(116p)을 형성한다.
상기 게이트전극(121), 게이트라인(116n'-1,116n"-1, 116n',116n"), 데이터패드라인(117p) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후, 포토리소그래피공정(제 1 마스크공정)을 통해 패터닝하여 형성하게 된다.
이때, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
여기서, 상기 게이트라인(116n'-1,116n"-1, 116n',116n")은 하나의 화소에 대해 상하로 2개의 게이트라인(116n'-1,116n"-1, 116n',116n")이 배치되는 듀얼 게이트라인 구조를 가지며, 데이터라인을 기준으로 좌우로 이웃하는 화소의 박막 트랜지스터는 서로 다른 게이트라인(116n'-1,116n"-1, 116n',116n")에 연결되는 것을 특징으로 한다. 이때, 공통라인을 기준으로는 좌우로 이웃하는 화소의 박막 트랜지스터는 서로 동일한 게이트라인(116n'-1,116n"-1, 116n',116n")에 연결되게 된다.
다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116n'-1,116n"-1, 116n',116n"), 데이터패드라인(117p) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 형성한다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부, 구체적으로 게이트라인(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성한다.
이때, 상기 액티브층(124) 위에는 상기 액티브층(124)과 실질적으로 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 형성되게 된다.
그리고, 도 6c 및 도 7c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 어레이 기판(110)의 화소부에 소오스전극(122)과 드레인전극(123), 데이터라인(117m-1, 117m) 및 공통라인(108L)을 형성한다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)이 형성되게 된다.
상기 소오스전극(122)과 드레인전극(123), 데이터라인(117m-1, 117m) 및 공통라인(108L)은 제 2 도전막을 상기 어레이 기판(110)의 전면에 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 패터닝하여 형성하게 된다.
이때, 상기 제 2 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
여기서, 상기 데이터라인(117m-1, 117m)은 이웃하는 한 쌍의 화소에 대해 하나의 데이터라인(117m-1, 117m)이 배치되는 것을 특징으로 하며, 이에 따라 데이터 드라이버 IC의 개수를 감소시킬 수 있게 된다. 즉, 2개의 화소들이 한 쌍을 구성하는 상기 본 발명의 실시예에 따른 2화소 2도메인 구조의 프린지 필드형 액정표시장치는 상기 2개의 화소들 중간에 배열되는 데이터라인(117m-1, 117m)에 의해 나뉘어지게 된다.
상기 데이터라인(117m-1, 117m)은 일정 각도로 지그재그로 기울어지게 형성되며, 상기 기울어진 데이터라인(117m-1, 117m)의 좌우에 위치하는 공통라인(108L)들은 상기 게이트라인(116n'-1,116n"-1, 116n',116n")에 대해 실질적으로 수직하게 형성되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 도 6d 및 도 7d에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123), 데이터라인(117m-1, 117m) 및 공통라인(108L)이 형성된 어레이 기판(110) 전면에 제 1 보호막(115b)을 형성한다.
이때, 상기 제 1 보호막(115b)은 실리콘 질화막 또는 실리콘 산화막과 같은 무기절연막으로 이루어지거나 포토 아크릴(photo acryl)과 같은 유기절연막으로 이루어질 수 있다.
이후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 1 보호막(115b)을 선택적으로 제거하여 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.
또한, 상기 제 4 마스크공정을 통해 상기 패드부의 게이트절연막(115a)과 제 1 보호막(115b)을 선택적으로 제거하여 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 각각 노출시키는 제 2 콘택홀(140b) 및 제 3 콘택홀(140c)을 형성하는 한편, 상기 화소부의 제 1 보호막(115b)을 선택적으로 제거하여 상기 공통라인(108L)의 일부를 노출시키는 제 4 콘택홀(140d)을 형성하게 된다. 이때, 상기 제 4 콘택홀(140d)은 상, 하부 게이트라인(116n'-1,116n"-1, 116n',116n") 사이로 돌출된 공통라인(108L)에 형성될 수 있으나, 본 발명에 이에 한정되는 것은 아니다.
다음으로, 도 6e 및 도 7e에 도시된 바와 같이, 상기 제 1 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 선택적으로 제거하여 화소부 전체에 상기 제 3 도전막으로 이루어진 공통전극(108)을 형성한다.
이때, 상기 제 3 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성할 수 있다.
상기 공통전극(108)은 상기 제 4 콘택홀(140d)을 통해 상기 공통라인(108L)에 전기적으로 접속하는 한편, 상기 드레인전극(123)을 노출시키는 제 1 콘택홀(140a)을 포함하여 박막 트랜지스터의 일부 영역을 노출시키는 홀(H)을 포함하게 된다. 즉, 상기 공통전극(108)은 상기 홀(H)을 제외하고는 화소부 전체에 걸쳐 단일 패턴으로 형성되게 된다.
다음으로, 도 6f 및 도 7f에 도시된 바와 같이, 상기 공통전극(108)이 형성된 어레이 기판(110) 전면에 제 2 보호막(115c)을 형성한다.
이후, 포토리소그래피공정(제 6 마스크공정)을 통해 상기 제 2 보호막(115c)을 선택적으로 제거하여 상기 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 5 콘택홀(140e)을 형성한다.
또한, 상기 제 6 마스크공정을 통해 상기 제 2 보호막(115c)을 선택적으로 제거하여 상기 패드부에 상기 데이터패드라인(117p) 및 게이트패드라인(116p)의 일부를 각각 노출시키는 제 6 콘택홀(140f) 및 제 7 콘택홀(140g)을 형성하게 된다.
다음으로, 도 6g 및 도 7g에 도시된 바와 같이, 상기 제 2 보호막(115c)이 형성된 어레이 기판(110) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 7 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 제 4 도전막으로 이루어지며, 상기 제 5 콘택홀(140e)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
또한, 상기 제 7 마스크공정을 이용하여 상기 제 4 도전막을 선택적으로 패터닝함으로써 상기 제 6 콘택홀(140f) 및 제 7 콘택홀(140g)을 통해 각각 상기 데이터패드라인(117p) 및 게이트패드라인(116p)과 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.
이때, 상기 제 4 도전막은 ITO 또는 IZO와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
상기 화소전극(118)은 각 화소 내에서 핑거 형태를 가질 수 있으며, 각 화소 내에 대략적으로 사다리꼴 형태로 형성될 수 있다. 상기 화소전극(118)은 이웃하는 화소전극(118)과 함께 모여 대략적으로 정사각형 또는 직사각형과 같은 사각형을 이루는 것을 특징으로 한다. 또한, 전술한 바와 같이 일정 각도로 지그재그로 기울어지게 형성된 데이터라인(117m-1, 117m)의 기울어진 각도에 대응하여 상기 핑거 형태의 화소전극(108)이 기울어지게 형성되게 된다.
한편, 본 발명은 하부에 화소전극이 형성되고 상부에 공통전극이 형성되는 경우에도 적용 가능하다.
이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
전술한 바와 같이 본 발명의 실시예의 경우 상기 어레이 기판에 대향하여 컬러필터 기판을 제작할 때, 박막 트랜지스터가 위치한 게이트라인을 제외한 게이트라인 상부의 일부 블랙매트릭스를 삭제하는 경우 개구율을 보다 더 증가시킬 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.
도 8은 본 발명의 실시예에 따른 블랙매트릭스의 구조를 개략적으로 나타내는 평면도이다.
또한, 도 9는 본 발명의 다른 실시예에 따른 블랙매트릭스의 구조를 개략적으로 나타내는 평면도이다.
상기 도 8을 참조하면, 본 발명의 실시예에 따른 블랙매트릭스(BM')는 게이트라인, 데이터라인, 공통라인 및 박막 트랜지스터 상부에 형성되게 되는데, 화소전극(118)과 데이터라인이 꺾이는 영역을 게이트라인 근처에 위치하도록 함으로써 전경선에 의한 투과율 감소 부분이 없는 것을 특징으로 한다. 따라서, 일 예로 상기 2화소 2도메인 구조에서 개구율 및 투과율이 각각 44.6% 및 12.6%로 기존 구조(1화소 1도메인 구조)대비 개구율 및 투과율이 약 114% 및 119%로 향상되었음을 알 수 있다.
또한, 상기 도 9를 참조하면, 본 발명의 다른 실시예에 따른 블랙매트릭스(BM")는 전술한 도 8의 블랙매트릭스(BM')에서 박막 트랜지스터가 위치한 게이트라인을 제외한 게이트라인 상부의 일부 블랙매트릭스(BM")를 삭제함으로써 개구율을 보다 더 증가시킬 수 있게 된다. 즉, 일 예로 개구율 및 투과율이 각각 46.0% 및 13.0%로 기존 구조(1화소 1도메인 구조)대비 개구율 및 투과율이 약 118% 및 123%로 향상되었음을 알 수 있다.
상기 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 일 예로 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
108 : 공통전극 110 : 어레이 기판
116n'-1,116n"-1,116n',116n" : 게이트라인
117m-1,117m : 데이터라인 118,118a,118b : 화소전극
121,121a,121b : 게이트전극 122,122a,122b : 소오스전극
123,123a,123b : 드레인전극 BM',BM" : 블랙매트릭스

Claims (15)

  1. 어레이 기판 위에 종횡으로 배열되어 n×2m개의 화소를 정의하는 2n개의 게이트라인과 m개의 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터; 및
    상기 화소 내에 형성되어 프린지 필드(fringe field)를 발생시키는 공통전극과 화소전극을 포함하며,
    이웃하는 2개의 화소들을 한 쌍으로 구성하여, 이러한 한 쌍의 화소들 중간에 배열되는 데이터라인은 상기 데이터라인의 좌우에 위치하는 공통라인들과 달리 기울어지도록 구성되며,
    상기 한 쌍의 화소들 각각은 사다리꼴 형태로 구성되어 상기 박막 트랜지스터가 사다리꼴 형태의 좁은 부분에 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  2. 제 1 항에 있어서, 상기 한 쌍의 화소들은 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 하는 프린지 필드형 액정표시장치..
  3. 삭제
  4. 제 1 항에 있어서, 상하좌우 4개의 이웃하는 박막 트랜지스터들은 상기 사다리꼴 형태의 화소들 내의 좁은 부분에 형성되되, 한곳에 모이도록 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  5. 제 4 항에 있어서, 상기 4개의 이웃하는 박막 트랜지스터들이 한곳에 모인 영역의 상부에 배치되는 컬럼 스페이서를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  6. 삭제
  7. 제 1 항에 있어서, 상기 게이트라인은 하나의 화소 당 상하로 2개가 배치되고 상기 데이터라인은 좌우로 이웃하는 2개의 화소 당 1개가 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  8. 제 1 항에 있어서, 상기 한 쌍의 화소에는 각각 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터가 구비되며, 상기 제 1 박막 트랜지스터는 하부의 n-1번째 게이트라인에 연결되고 상기 제 2 박막 트랜지스터는 상부의 n번째 게이트라인에 연결되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  9. 제 1 항에 있어서, 상기 화소전극은 각 화소 내에서 사다리꼴 형태로 형성된 제 1 화소전극과 제 2 화소전극으로 구분되며, 상기 제 1 화소전극과 제 2 화소전극은 함께 모여 정사각형 또는 직사각형을 이루는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  10. 제 9 항에 있어서, 상기 화소전극은 각 화소 내에서 핑거(finger) 형태를 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  11. 제 10 항에 있어서, 상기 데이터라인은 일정 각도로 지그재그로 기울어지게 배치되며, 이 각도에 대응하여 상기 핑거 형태의 화소전극이 기울어지게 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  12. 제 11 항에 있어서, 상기 기울어진 데이터라인의 좌우에 위치하는 공통라인들은 상기 게이트라인에 대해 수직하게 배치되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  13. 제 12 항에 있어서, 상기 공통전극은 상기 박막 트랜지스터의 드레인전극 영역을 제외하고는 화소부 전체에 걸쳐 단일 패턴으로 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  14. 제 13 항에 있어서, 상기 공통라인은 화소와 화소 사이에 배치된 2개의 게이트라인 사이의 영역에 형성된 콘택홀을 통해 공통전극과 전기적으로 접속되는 것을 특징으로 하는 프린지 필드형 액정표시장치.
  15. 제 13 항에 있어서, 상기 어레이 기판과 대향하여 합착되는 컬러필터 기판을 추가로 포함하며, 상기 컬러필터 기판은 컬러필터와 박막 트랜지스터가 위치한 게이트라인을 제외한 게이트라인 상부의 일부 영역이 제거된 블랙매트릭스를 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치.
KR1020120074069A 2012-07-06 2012-07-06 프린지 필드형 액정표시장치 KR101914653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120074069A KR101914653B1 (ko) 2012-07-06 2012-07-06 프린지 필드형 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120074069A KR101914653B1 (ko) 2012-07-06 2012-07-06 프린지 필드형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20140005717A KR20140005717A (ko) 2014-01-15
KR101914653B1 true KR101914653B1 (ko) 2018-11-02

Family

ID=50141071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120074069A KR101914653B1 (ko) 2012-07-06 2012-07-06 프린지 필드형 액정표시장치

Country Status (1)

Country Link
KR (1) KR101914653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11448930B2 (en) 2020-03-17 2022-09-20 Innolux Corporation Display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007590A (zh) * 2014-06-17 2014-08-27 深圳市华星光电技术有限公司 Tft阵列基板结构
US9952466B2 (en) 2014-12-08 2018-04-24 Samsung Display Co., Ltd. Liquid crystal display device having branch electrodes
CN104503161B (zh) 2014-12-24 2017-11-10 厦门天马微电子有限公司 像素电极、阵列基板、显示面板
KR102475173B1 (ko) 2015-10-15 2022-12-07 삼성디스플레이 주식회사 액정 표시 장치
KR102459604B1 (ko) * 2016-01-06 2022-10-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정표시장치
KR102470901B1 (ko) 2017-12-22 2022-11-24 엘지디스플레이 주식회사 액정표시장치
CN108490705B (zh) * 2018-04-13 2021-08-27 上海中航光电子有限公司 阵列基板、液晶显示面板与显示装置
JP7204528B2 (ja) * 2019-02-27 2023-01-16 パナソニック液晶ディスプレイ株式会社 液晶表示パネル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648215B1 (ko) * 2000-06-29 2006-11-24 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 모드 액정 표시 장치
KR100978254B1 (ko) * 2003-06-30 2010-08-26 엘지디스플레이 주식회사 4화소구조 횡전계모드 액정표시소자
KR20100000721A (ko) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR101609826B1 (ko) * 2009-09-17 2016-04-21 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110078072A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR20120021373A (ko) * 2010-07-29 2012-03-09 전북대학교산학협력단 프린지 필드 스위칭 방식의 액정표시소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11448930B2 (en) 2020-03-17 2022-09-20 Innolux Corporation Display device

Also Published As

Publication number Publication date
KR20140005717A (ko) 2014-01-15

Similar Documents

Publication Publication Date Title
KR101914653B1 (ko) 프린지 필드형 액정표시장치
US8804080B2 (en) Liquid crystal display device and method of fabricating thereof
JP5270291B2 (ja) 横電界方式液晶表示装置及びその製造方法
KR102021106B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
JP2005258408A (ja) 横電界方式液晶表示装置及びその製造方法
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102122538B1 (ko) 액정표시장치
KR101820533B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101599318B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101553940B1 (ko) 액정표시장치 및 그 제조방법
KR102062801B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR101350260B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101356171B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101890735B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20140037688A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR20110012111A (ko) 횡전계방식 액정표시장치의 제조방법
KR101369258B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101358221B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20060112279A (ko) 횡전계 방식 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant