KR20090053610A - 횡전계방식 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명의 횡전계방식 액정표시장치 및 그 제조방법은 4개의 서브 화소(R, G, B, W)를 단위 화소로 하는 쿼드 타입(quad type) 구조의 횡전계방식 액정표시장치에 있어서 하나의 서브 화소에만 콘택홀을 형성시켜 공통라인의 공유를 통해 다른 서브 화소에 공통전압을 전달함으로써 개구율을 향상시키기 위한 것으로, 적, 녹, 청 및 백색의 4개의 서브 화소로 구분되는 제 1 기판 및 제 2 기판을 제공하는 단계; 상기 제 1 기판에 게이트전극을 포함하는 게이트라인 및 공통라인을 형성하는 단계; 상기 제 1 기판의 화소영역에 상기 공통라인에 연결되는 제 1 연결라인을 형성하되, 상기 적, 녹 및 청색의 3개의 서브 화소 중 어느 하나의 서브 화소의 제 1 연결라인은 접속부를 포함하도록 제 1 연결라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하는 단계; 상기 제 1 기판에 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀 및 상기 접속부의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 화소전극을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 접속부와 전기적으로 접속하는 제 2 연결라인을 형성하는 단 계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.

쿼드 타입, 서브 화소, 콘택홀, 공통라인, 개구율

Description

횡전계방식 액정표시장치 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 횡전계방식 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.

이때, 상기 컬러필터 기판은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색 상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터와 상기 서브-컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix), 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.

또한, 상기 어레이 기판은 종횡으로 배열되어 다수개의 화소영역을 정의하는 다수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT) 및 상기 화소영역 위에 형성된 화소전극으로 이루어져 있다.

이와 같이 구성된 상기 컬러필터 기판과 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트(sealant)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.

이때, 전술한 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이하 도면을 참조하여 상기 횡전계방식 액정표시장치에 대해 상세히 설명한다.

도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소를 나타내고 있다.

또한, 도 2는 도 1에 도시된 어레이 기판의 I-I'선에 따른 단면을 나타내는 예시도로써, 도 1에 도시된 어레이 기판과 상기 어레이 기판에 대응하여 합착된 컬러필터 기판을 함께 나타내고 있다.

도 1 및 도 2에 도시된 바와 같이, 투명한 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.

이때, 상기 박막 트랜지스터(T)는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극라인(18l)을 통해 화소전극(18)과 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(15a) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(24)을 포함한다.

참고로, 도면부호 25는 상기 액티브패턴(24)의 소오스/드레인영역과 상기 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.

이때, 상기 화소영역 내에는 상기 게이트라인(16)에 대해 평행한 방향으로 공통라인(8l)과 스토리지전극(18s)이 배열되고, 상기 화소영역 내에 횡전계(90)를 발생시켜 액정분자(30)를 스위칭(switching)하는 다수개의 공통전극(8)과 화소전극(18)이 상기 데이터라인(17)과 실질적으로 동일한 방향으로 배열되어 있다.

상기 다수개의 공통전극(8)은 상기 게이트라인(16)과 동일한 도전물질로 형성되어 상기 공통라인(8l)에 연결되며, 상기 다수개의 화소전극(18)은 상기 데이터라인(17)과 동일한 도전물질로 형성되어 상기 화소전극라인(18l)과 스토리지전극(18s)에 연결된다.

이때, 상기 화소전극라인(18l)과 연결된 상기 화소전극(18)은 상기 화소전극라인(18l)을 통해 상기 박막 트랜지스터(T)의 드레인전극(23)에 전기적으로 접속되게 된다.

또한, 상기 스토리지전극(18s)은 상기 제 1 절연막(15a)을 사이에 두고 그 하부의 공통라인(8l)의 일부와 중첩되어 스토리지 커패시터(storage capacitor)(Cst)를 형성한다.

그리고, 투명한 컬러필터 기판(5)에는 상기 박막 트랜지스터(T)와 게이트라인(16) 및 데이터라인(17)으로 빛이 새는 것을 방지하는 블랙매트릭스(6)와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터(7)가 형성되어 있다.

이와 같이 구성된 상기 어레이 기판(10)과 컬러필터 기판(5)의 대향(對向)면에는 상기 액정분자(30)의 초기 배향방향을 결정짓는 배향막(미도시)이 각각 도포 되어 있다.

상기와 같은 구조를 갖는 일반적인 횡전계방식 액정표시장치는 공통전극(8)과 화소전극(18)이 동일한 어레이 기판(10) 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.

그러나, 상기의 횡전계방식 액정표시장치는 화소영역 내에 불투명한 도전물질로 이루어진 다수개의 공통전극과 화소전극이 배열되어 있어 화소영역의 개구율을 저하시키는 문제점이 있었다.

이러한 액정표시장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임, 행 또는 도트별로 공통전압에 대한 데이터전압의 극성을 반전시키게 된다.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소전극에 대응하는 영역에 적, 녹 또는 청색의 컬러필터를 구비함으로써 가능하다.

그러나, 상기 적, 녹 및 청색의 3색 서브 화소를 토대로 하나의 도트를 표시하는 일반적인 횡전계방식 액정표시장치는 각각의 공통전극에 공통전압을 인가하기 위해 각각의 서브 화소에 공통라인과의 전기적 접속을 위한 콘택홀을 형성하여야 하는데, 이와 같이 각각의 서브 화소에 콘택홀이 형성되는 경우에는 상부 컬러필터 기판에 이 부분들을 가려주기 위한 블랙 매트릭스를 해당 면적에 상응하는 만큼 형 성하여야 하므로 개구율이 그 만큼 줄어들게 된다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 공통라인의 공유를 통해 다른 서브 화소에 공통전압을 전달함으로써 액정표시패널의 개구율을 향상시킨 횡전계방식 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 적, 녹, 청 및 백색의 4개의 서브 화소로 구분되는 제 1 기판 및 제 2 기판; 상기 제 1 기판에 형성된 게이트전극을 포함하는 게이트라인 및 공통라인; 상기 제 1 기판의 화소영역에 형성되어 상기 공통라인과 연결되되, 상기 적, 녹 및 청색의 3개의 서브 화소 중 어느 하나의 서브 화소는 접속부를 포함하는 제 1 연결라인; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 게이트전극 상부에 형성된 액티브패턴 및 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극; 상기 제 1 기판에 형성되되, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인; 상기 제 1 기판 위에 형성된 제 2 절연막; 상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀 및 상기 접속부의 일부를 노출시키는 제 2 콘택홀; 상기 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 화소전극; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인 및 상기 제 2 콘택홀을 통해 상기 접속부와 전기적으로 접속하는 제 2 연결라인; 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함한다.

또한, 본 발명의 횡전계방식 액정표시장치의 제조방법은 적, 녹, 청 및 백색의 4개의 서브 화소로 구분되는 제 1 기판 및 제 2 기판을 제공하는 단계; 상기 제 1 기판에 게이트전극을 포함하는 게이트라인 및 공통라인을 형성하는 단계; 상기 제 1 기판의 화소영역에 상기 공통라인에 연결되는 제 1 연결라인을 형성하되, 상기 적, 녹 및 청색의 3개의 서브 화소 중 어느 하나의 서브 화소의 제 1 연결라인은 접속부를 포함하도록 제 1 연결라인을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하는 단계; 상기 제 1 기판에 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀 및 상기 접속부의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 화소전극을 형성하는 단계; 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 접속부와 전기적으로 접속하는 제 2 연결라인을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.

상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 박막 트랜지스터 제조에 사용되는 마스크수를 줄임으로써 제조공정 및 비용을 절감시키는 효과를 제공한다.

또한, 본 발명에 따른 횡전계방식 액정표시장치 및 그 제조방법은 쿼드 타입 구조에서 하나의 서브 화소에만 콘택홀을 형성시켜 공통라인의 공유를 통해 다른 서브 화소에 공통전압을 전달함으로써 블랙 매트릭스로 가려야 하는 면적을 줄일 수 있게 된다. 그 결과 액정표시패널의 개구율을 2% 이상 향상시킬 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 적, 녹, 청 및 백색의 4색 서브 화소를 하나의 단위 화소로 하는 쿼드 타입 구조의 액정표시장치를 예를 들어 나타내고 있다.

이때, 도 3에 도시된 바와 같이, 공통전극 및 화소전극이 꺾임 구조를 가지는 경우에는 액정분자가 2방향으로 배열되어 2-도메인(domain)을 형성함으로써 모노-도메인에 비해 시야각이 더욱 향상된다. 다만, 본 발명이 상기 2-도메인 구조의 횡전계방식 액정표시장치에 한정되는 것은 아니며 본 발명은 2-도메인 이상의 멀티-도메인(multi-domain) 구조의 횡전계방식 액정표시장치에 적용 가능하다. 이와 같이 2-도메인 이상의 멀티-도메인을 형성하는 IPS 구조를 S-IPS(Super-IPS) 구조라 한다.

참고로, 도면에 도시된 적, 녹 및 청색의 3개의 서브 화소(R, G, B)는 하나의 서브 화소에만 공통라인과의 전기적 접속을 위한 콘택홀이 형성된 것을 제외하고는 상기 3개의 서브 화소(R, G, B)는 모두 동일한 구성요소로 이루어져 있으며, 또한 상기 적, 녹, 청 및 백색의 4개의 서브 화소(R, G, B, W)는 상기 백색의 서브 화소(W)를 제외하고는 모든 서브 화소(R, G, B, W)에 있어서 공통전극과 화소전극의 구조가 같다는 점을 제외하고는 모두 동일한 구성요소로 이루어져 있다. 따라서, 동일한 구성요소에 대해서는 동일한 도면부호를 적용하며, 편의상 하나의 서브 화소를 기준으로 설명하고자 한다. 이때, 도면에는 편의상 녹색의 서브 화소(G)에 콘택홀이 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 콘택홀은 적색 또는 청색의 서브 화소(R, B)에 형성될 수 있다.

도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.

상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 "L"자형의 소오스전극(122) 및 화소전극라인(118l)을 통해 화소전극(118, 118W)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급 되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다. 이때, 도면에는 소오스전극(122)의 형태가 "L"자형으로 되어 있어 채널의 형태가 "L"자형인 박막 트랜지스터를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터의 채널 형태에 관계없이 적용 가능하다.

여기서, 상기 백색의 서브 화소(W)에는 상부 컬러필터 기판(미도시)의 공통전극과 함께 액정을 구동하기 위한 화소전극(118W)이 형성되게 되며, 이와 같이 본 발명의 실시예의 횡전계방식 액정표시장치는 백색의 서브 화소(W)를 포함하는 쿼드 타입의 구조를 가짐에 따라 휘도가 향상되게 된다.

이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(140a)을 통해 상기 화소전극라인(118l)에 전기적으로 접속하게 된다.

전술한 바와 같이 상기 화소영역 내에는 횡전계를 발생시키기 위한 다수개의 공통전극(108)과 화소전극(118)이 교대로 배치되어 있으며, 이때 상기 공통전극(108)과 화소전극(118)은 상기 데이터라인(117)에 대해 실질적으로 평행한 방향으로 배열되어 있다.

그리고, 상기 화소전극라인(118l)의 하부에는 상기 게이트라인(116)에 대해 실질적으로 평행하게 배치된 공통라인(108l)이 형성되어 있으며, 이때 상기 공통라인(108l)은 상기 제 1 절연막과 제 2 절연막을 사이에 두고 상기 화소전극라 인(118l)의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다. 상기 스토리지 커패시터는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 이러한 상기 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.

또한, 상기 공통라인(108l)은 상기 데이터라인(117)에 대해 실질적으로 평행하게 배치된 제 1 연결라인(108a)과 연결되어 있으며, 상기 제 1 연결라인(108a)은 녹색의 서브 화소(G)에 형성된 제 2 콘택홀(140b)을 통해 제 2 연결라인(108b)에 전기적으로 접속되게 된다.

이때, 상기 녹색의 서브 화소(G)의 제 1 연결라인(108a)에는 상기 제 2 콘택홀(140b)을 통해 상기 제 2 연결라인(108b)에 전기적으로 접속하기 위한 접속부(108a')가 형성되어 있으며, 상기 다수개의 공통전극(108)은 그 일측이 상기 게이트라인(116)에 대해 실질적으로 평행하게 배치된 상기 제 2 연결라인(108b)에 의해 서로 연결되게 된다.

그리고, 상기 제 2 연결라인(108b)은 상기 데이터라인(117)에 대해 실질적으로 평행하게 배치된 제 3 연결라인(108c)과 연결되어 나머지 2개의 서브 화소(R, B)에 공통전압을 전달하게 된다.

이와 같이 구성된 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 공통전극과 화소전극이 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 형성되어 있어 개구율을 향상시킬 수 있는 이점을 가지게 된다.

또한, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 각각의 서브 화소에 콘택홀을 형성하지 않고 하나의 서브 화소에만 콘택홀을 형성하여 공유 구조의 공통 배선을 통해 공통전압을 전달함으로써 개구율을 그 만큼 증가시킬 수 있게 된다. 즉, 각각의 서브 화소에 콘택홀이 형성되는 경우에는 상부 컬러필터 기판에 이 부분들을 가려주기 위한 블랙 매트릭스를 해당 면적에 상응하는 만큼 형성하여야 하므로 개구율이 그 만큼 줄어들게 된다.

이에 따라 본 발명은 각각의 서브 화소에 형성되는 콘택홀이 차지하는 공간만큼 블랙 매트릭스로 가리지 않아도 되므로 일반적인 구조에 비해 개구율이 2%이상 상승하는 효과를 기대할 수 있다.

이때, 상기에서는 각 서브 화소를 적, 녹, 청 및 백색의 서브 화소로 구분하여 설명하고 있으나, 이들을 실질적으로 구분하는 컬러필터는 상부 컬러필터 기판에 형성되어 있으며, 필요에 따라 상기 어레이 기판에 형성할 수도 있다.

또한, 도 3에서는 적, 녹, 청 및 백색의 서브 화소가 2ㅧ2 행렬 형태로 배치된 경우를 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 이들 4색 서브 화소의 배치는 다양하게 변형될 수 있다.

여기서, 본 발명의 실시예에 따른 횡전계방식 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 소오스/드레인전극, 데이터라인, 공통라인 및 액티브패턴을 동시에 형성함으로써 총 4번의 마스크공정으로 어 레이 기판을 제작할 수 있게 되는데, 이를 다음의 횡전계방식 액정표시장치의 제조방법을 통해 상세히 설명한다. 다만, 본 발명이 상기 마스크공정의 수에 한정되지는 않는다.

도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 5a 내지 도 5d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.

도 4a 및 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 제 1 연결라인(108a)을 형성한다.

이때, 하나의 서브 화소, 예를 들면 녹색의 서브 화소(G)의 제 1 연결라인(108a)의 일 끝단에는 제 2 콘택홀을 통해 제 2 연결라인과 전기적으로 접속하기 위한 소정의 접속부(108a')가 형성되어 있다. 또한, 상기 제 1 연결라인(108a)은 꺾임 구조로 화소영역의 좌우 가장자리에 데이터라인과 실질적으로 동일한 방향으로 배열되게 된다.

이때, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 제 1 연결라인(108a)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.

여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.

다음으로, 도 4b 및 도 5b에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 제 1 연결라인(108a)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하는 동시에 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성한다.

이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하게 된다.

이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝된 오믹-콘택층(125n)이 형성되게 된다.

또한, 상기 데이터라인(117) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.

여기서, 본 발명의 실시예에 따른 상기 액티브패턴(124), 소오스/드레인전 극(122, 123) 및 데이터라인(117)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.

도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.

도 6a에 도시된 바와 같이, 상기 게이트전극(121), 게이트라인(116), 공통라인(108l) 및 제 1 연결라인(108a)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막(120), n+ 비정질 실리콘 박막(125) 및 제 2 도전막(130)을 형성한다.

이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다.

그리고, 도 6b에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 본 발명의 실시예에 따른 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.

이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.

이어서, 상기 하프-톤 마스크(180)를 통해 노광된 상기 감광막(170)을 현상 하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.

이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)은 제 2 투과영역(II)을 통해 형성된 제 4 감광막패턴(170d)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.

다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)이 형성되며, 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)이 형성되게 된다.

이때, 상기 액티브패턴(124) 상부에는 각각 상기 n+ 비정질 실리콘 박막과 제 2 도전막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 제 1 n+ 비정질 실리콘 박막패턴(125')과 제 2 도전막패턴(130')이 형성되게 된다.

또한, 상기 데이터라인(117) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 2 n+ 비정질 실리콘 박막패턴(125")이 형성되게 된다.

이후, 상기 제 1 감광막패턴(170a) 내지 제 4 감광막패턴(170d)의 일부를 제거하는 애싱(ahing)공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 4 감광막패턴이 완전히 제거되게 된다.

이때, 상기 제 1 감광막패턴 내지 제 3 감광막패턴은 상기 제 4 감광막패턴의 두께만큼이 제거된 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역 및 상기 데이터라인(117) 상부에만 남아있게 된다.

이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 5 감광막패턴(170a') 내지 제 7 감광막패턴(170c')을 마스크로 하여 상기 제 1 n+ 비정질 실리콘 박막패턴과 제 2 도전막패턴의 일부를 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.

이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.

이와 같이 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)을 한번의 마스크공 정을 통해 형성할 수 있게 된다.

이후, 도 4c 및 도 5c에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.

그리고, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 2 절연막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)과 녹색의 서브 화소(G)의 접속부(108a)의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다.

다음으로, 도 4d 및 도 5d에 도시된 바와 같이, 상기 제 1 콘택홀(140a)과 제 2 콘택홀(140b)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 1 콘택홀(140a)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극라인(118l)을 형성한다.

또한, 상기 제 4 마스크공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 화소영역 내에 교대로 배치되어 횡전계를 발생시키는 다수개의 공통전극(108)과 화소전극(118)을 형성하게 된다.

이때, 구체적으로 상기 적, 녹 및 청색의 서브 화소(R, G, B)의 화소영역 내에는 교대로 배치되어 횡전계를 발생하는 공통전극(108) 및 제 1 화소전극(118)이 형성되게 되며, 상기 백색의 서브 화소(W)의 화소영역에는 대응하는 컬러필터 기판(미도시)의 공통전극과 함께 액정을 구동시키는 제 2 화소전극(118W)이 형성되게 된다.

그리고, 상기 제 4 마스크공정을 통해 상기 제 3 도전막을 선택적으로 제거함으로써 상기 제 2 콘택홀(140b)을 통해 상기 제 1 연결라인(108a)의 접속부(180a')와 전기적으로 접속하는 제 2 연결라인(108b)을 형성하는 동시에 상하의 서브 화소의 제 2 연결라인(108b)을 연결시키는 제 3 연결라인(108c)을 형성하게 된다.

이때, 상기 제 2 연결라인(108b)은 상기 게이트라인(116)에 대해 실질적으로 평행하게 배치되어 상기 다수개의 공통전극(108)의 일측과 연결되게 되며, 또한 상기 제 2 연결라인(108b)은 상기 데이터라인(117)에 대해 실질적으로 평행하게 배치된 상기 제 3 연결라인(108c)과 연결되어 나머지 2개의 서브 화소(R, B)에 공통전압을 전달하게 된다.

이때, 상기 화소전극라인(118l)은 그 하부의 공통라인(108l)과 중첩되어 상기 제 1 절연막(115a)과 제 2 절연막(115b)을 사이에 두고 스토리지 커패시터를 구성하게 된다.

이때, 상기 제 3 도전막은 상기 공통전극(108), 제 2 연결라인(108b), 제 3 연결라인(108c), 화소전극라인(118l) 및 화소전극(118)을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.

이와 같이 본 발명의 실시예의 횡전계방식 액정표시장치는 상기 공통전극(108), 제 2 연결라인(108b), 제 3 연결라인(108c), 화소전극라인(118l) 및 화소 전극(118)이 투명한 도전물질로 형성되어 있는 한편, 제 1 연결라인(108a)과 제 2 연결라인(108b)을 통해 공통라인(108l)의 공통전압을 공통전극(108)에 전달하기 위한 제 2 콘택홀(140b)을 하나의 서브 화소에만 형성함에 따라 있어 화소영역의 개구율을 2%이상 향상시키는 효과를 얻을 수 있게 된다.

이는 공통전압의 공유가 가능한 메시(mesh) 형태의 공통 배선(즉, 공통라인(108l)과 제 2 연결라인(108b) 및 제 3 연결라인(108c)) 구조 때문으로 도 7에 개략적으로 도시되어 있다. 즉, 도면에 도시된 바와 같이, 하나의 단위 화소 내에서 백색의 서브 화소를 제외하고 각각의 서브 화소의 공통전극(108)은 게이트라인에 대해 실질적으로 평행하게 배열된 제 2 연결라인(108b)에 연결되어 있고, 상기 상하 서브 화소의 제 2 연결라인(108b)은 데이터라인에 대해 실질적으로 평행하게 배열된 제 3 연결라인(108c)에 의해 연결되어 메시 형태를 가지게 된다.

도 8a 및 도 8b는 콘택홀을 가지는 서브 화소의 어레이 기판을 개략적으로 나타내는 평면도 및 이에 대향하여 합착되는 컬러필터 기판의 블랙 매트릭스 패턴을 개략적으로 나타내는 도면이다.

또한, 도 9a 및 도 9b는 콘택홀을 가지지 않는 서브 화소의 어레이 기판을 개략적으로 나타내는 평면도 및 이에 대향하여 합착되는 컬러필터 기판의 블랙 매트릭스 패턴을 개략적으로 나타내는 도면이다.

도 8a 및 도 8b에 도시된 바와 같이, 제 2 콘택홀(140b)이 형성된 서브 화소는 상기 제 2 콘택홀(140b)을 통해 제 2 연결라인(108b)과 전기적으로 접속하기 위해 제 1 연결라인(108a)에 소정의 접속부(108a')를 가지게 되며, 이에 따라 상부 컬러필터 기판(105)의 블랙 매트릭스 패턴(106a)은 상기 접속부(108a')를 가리기 위한 소정의 돌출부(190)를 추가로 포함하게 된다.

또한, 도 9a 및 도 9b에 도시된 바와 같이, 제 2 콘택홀이 형성되지 않은 서브 화소는 제 1 연결라인(108a)에 추가적으로 접속부를 형성할 필요가 없어, 그 상부의 블랙 매트릭스 패턴(106b)은 상기 제 2 콘택홀이 형성된 서브 화소의 블랙 매트릭스 패턴(106a)에 비해 개구영역이 확장되게 된다.

이와 같이 구성된 상기 본 발명의 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.

이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.

전술한 바와 같이 상기 본 발명의 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

도 1은 일반적인 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.

도 2는 일반적인 횡전계방식 액정표시장치의 구조를 개략적으로 나타내는 단면도.

도 3은 본 발명의 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.

도 4a 내지 도 4d는 도 3에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 5a 내지 도 5d는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.

도 6a 내지 도 6f는 도 4b 및 도 5b에 도시된 어레이 기판에 있어서, 본 발명의 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.

도 7은 도 3에 도시된 본 발명의 실시예에 따른 어레이 기판에 있어서 공유 구조를 가지는 공통 배선을 개략적으로 나타내는 평면도.

도 8a 및 도 8b는 콘택홀을 가지는 서브 화소의 어레이 기판을 개략적으로 나타내는 평면도 및 이에 대향하여 합착되는 컬러필터 기판의 블랙 매트릭스 패턴을 개략적으로 나타내는 도면.

도 9a 및 도 9b는 콘택홀을 가지지 않는 서브 화소의 어레이 기판을 개략적으로 나타내는 평면도 및 이에 대향하여 합착되는 컬러필터 기판의 블랙 매트릭스 패턴을 개략적으로 나타내는 도면.

** 도면의 주요부분에 대한 부호의 설명 **

108 : 공통전극 108a : 제 1 연결라인

108a' : 접속부 108b : 제 2 연결라인

108c : 제 3 연결라인 108l : 공통라인

110 : 어레이 기판 116 : 게이트라인

117 : 데이터라인 118 : 화소전극

118l : 화소전극라인 121 : 게이트전극

122 : 소오스전극 123 : 드레인전극

Claims (10)

1. 적, 녹, 청 및 백색의 4개의 서브 화소로 구분되는 제 1 기판 및 제 2 기판을 제공하는 단계;

   상기 제 1 기판에 게이트전극을 포함하는 게이트라인 및 공통라인을 형성하는 단계;

   상기 제 1 기판의 화소영역에 상기 공통라인에 연결되는 제 1 연결라인을 형성하되, 상기 적, 녹 및 청색의 3개의 서브 화소 중 어느 하나의 서브 화소의 제 1 연결라인은 접속부를 포함하도록 제 1 연결라인을 형성하는 단계;

   상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;

   상기 게이트전극 상부에 액티브패턴과 소오스전극 및 드레인전극을 형성하는 단계;

   상기 제 1 기판에 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인을 형성하는 단계;

   상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;

   상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀 및 상기 접속부의 일부를 노출시키는 제 2 콘택홀을 형성하는 단계;

   상기 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 화소전극을 형성하는 단계;

   상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인을 형성하며, 상기 제 2 콘택홀을 통해 상기 접속부와 전기적으로 접속하는 제 2 연결라인을 형성하는 단계; 및

   상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 횡전계방식 액정표시장치의 제조방법.
2. 제 1 항에 있어서, 상기 게이트라인과 공통라인 및 제 1 연결라인은 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
3. 제 1 항에 있어서, 상기 액티브패턴과 소오스/드레인전극 및 데이터라인은 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
4. 제 1 항에 있어서, 상기 공통전극과 화소전극을 형성하는 단계는

   상기 적, 녹 및 청색의 서브 화소의 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 제 1 화소전극을 형성하는 단계; 및

   상기 백색의 서브 화소의 화소영역에 제 2 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
5. 제 1 항에 있어서, 상기 공통전극의 일측은 상기 제 2 연결라인에 연결되는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
6. 제 1 항에 있어서, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 배열되어 상하의 서브 화소의 제 2 연결라인을 연결시키는 제 3 연결라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
7. 적, 녹, 청 및 백색의 4개의 서브 화소로 구분되는 제 1 기판 및 제 2 기판;

   상기 제 1 기판에 형성된 게이트전극을 포함하는 게이트라인 및 공통라인;

   상기 제 1 기판의 화소영역에 형성되어 상기 공통라인과 연결되되, 상기 적, 녹 및 청색의 3개의 서브 화소 중 어느 하나의 서브 화소는 접속부를 포함하는 제 1 연결라인;

   상기 제 1 기판 위에 형성된 제 1 절연막;

   상기 게이트전극 상부에 형성된 액티브패턴 및 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극;

   상기 제 1 기판에 형성되되, 상기 게이트라인과 교차하여 상기 화소영역을 정의하는 데이터라인;

   상기 제 1 기판 위에 형성된 제 2 절연막;

   상기 제 1 절연막과 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀 및 상기 접속부의 일부를 노출시키는 제 2 콘택홀;

   상기 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 화소전극;

   상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극라인 및 상기 제 2 콘택홀을 통해 상기 접속부와 전기적으로 접속하는 제 2 연결라인; 및

   상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하는 횡전계방식 액정표시장치.
8. 제 7 항에 있어서, 상기 공통전극과 화소전극은

   상기 적, 녹 및 청색의 서브 화소의 화소영역 내에 교대로 배치되어 횡전계를 발생하는 공통전극 및 제 1 화소전극; 및

   상기 백색의 서브 화소의 화소영역에 형성된 제 2 화소전극을 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
9. 제 7 항에 있어서, 상기 공통전극의 일측은 상기 제 2 연결라인에 연결되는 것을 특징으로 하는 횡전계방식 액정표시장치.
10. 제 7 항에 있어서, 상기 데이터라인에 대해 실질적으로 평행한 방향으로 배열되어 상하의 서브 화소의 제 2 연결라인을 연결시키는 제 3 연결라인을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.

Images