KR101098892B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101098892B1
KR101098892B1 KR1020030095720A KR20030095720A KR101098892B1 KR 101098892 B1 KR101098892 B1 KR 101098892B1 KR 1020030095720 A KR1020030095720 A KR 1020030095720A KR 20030095720 A KR20030095720 A KR 20030095720A KR 101098892 B1 KR101098892 B1 KR 101098892B1
Authority
KR
South Korea
Prior art keywords
gate
common
display area
wiring
common wiring
Prior art date
Application number
KR1020030095720A
Other languages
English (en)
Other versions
KR20050064361A (ko
Inventor
백흠일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030095720A priority Critical patent/KR101098892B1/ko
Publication of KR20050064361A publication Critical patent/KR20050064361A/ko
Application granted granted Critical
Publication of KR101098892B1 publication Critical patent/KR101098892B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 횡전계형 액정표시장치에 관한 것으로서, 본 발명의 목적은, 개구율을 향상시킬 수 있는 쿼드 방식 횡전계형 액정표시장치를 제공함에 있다. 그리고, 본 발명의 다른 목적은, 쿼드 방식 횡전계형 액정표시장치의 쇼팅 바 구조를 제공함에 있다.
본 발명은, 홀수번째 행의 게이트 배선과 연결되는 제 1 게이트 쇼팅 바와, 짝수번째 행의 게이트 배선과 연결되는 제 2 게이트 쇼팅 바를 포함하며, 상기 제 1, 2 게이트 쇼팅 바는 표시 영역을 사이에 두고 이격되어 위치하는 액정표시장치 및 그 제조방법을 제공한다.
본 발명은, 쿼드 방식 액정표시장치에서 공통 배선을 하나의 화소 내의 상하 두 개의 서브 화소가 공유하게 됨으로써 액정표시장치의 개구율을 증가시키는 효과가 있다. 그리고, 게이트 배선의 단락 여부를 검사할 수 있는 게이트 쇼팅 바를 기판의 양 측에 배치함으로써, 게이트 배선 단락 여부를 검사할 수 있는 효과가 있다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and manufacturing method of the same}
도 1a와 1b는 각각, 일반적인 횡전계형 액정표시장치를 도시한 단면도.
도 2는 종래의 쿼드 방식 횡전계형 액정표시장치를 도시한 평면도.
도 3은 종래의 쿼드 횡전계형 액정표시장치의 쇼팅 바 구조를 도시한 도면.
도 4는 본 발명의 실시예에 따른 쿼드 방식 횡전계형 액정표시장치를 도시한 평면도.
도 5는 본 발명의 실시예에 따른 쿼드 방식 횡전계형 액정표시장치의 쇼팅 바 구조를 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
215 : 반도체층 220 : 게이트 배선
221 : 게이트 전극 225 : 게이트 패드
227 : 게이트 쇼팅 바 227a, 227b : 제 1, 2 게이트 쇼팅 바
230 : 데이터 배선 231 : 소스 전극
233 : 드레인 전극 235 : 데이터 패드
240 : 화소 전극 242, 244 : 제 2, 3 콘택홀
243 : 공통 배선 쇼팅 바
243a, 243b : 공통 배선 제 1, 2 쇼팅 바
245 : 공통 전극 247 : 공통 배선
249 : 제 1 콘택홀
본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 동일 기판에 형성된 화소 전극과 공통 전극의 횡전계에 의해 액정을 구동하는 횡전계형 액정표시장치에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 액정의 분자 배열을 조절하면, 빛이 굴절하여 화상 정보를 표현할 수 있다.
액정표시장치는 화상 정보를 표현하기 위해 공통 전극과 화소 전극의 전압차에 따라 액정층에 전계를 형성함으로써 구동되는데, 공통 전극과 화소 전극이 동일한 기판에 형성되어, 액정층에 수평전계를 형성하는 횡전계형(In-Plane Switching mode : IPS) 액정표시장치가 시야각 특성에서 우수하여 널리 사용되고 있다.
도 1a와 1b는 각각, 일반적인 횡전계형 액정표시장치를 도시한 단면도로서, 전압 오프(off)/온(on) 상태에서의 액정 분자(52)의 구동을 개략적으로 도시하고 있다.
도시한 바와 같이, 종래의 횡전계형 액정표시장치는 제 1 기판(10) 상에 화소 전극(40)과 공통 전극(45)이 형성되어 있고, 두 전극(40, 45)에 의해 발생하는 횡전계에 의해 액정 분자(52)가 변화하게 된다.
전압 오프 상태에서는, 도 1a에 도시한 바와 같이, 두 전극(40, 45) 사이에 횡전계가 형성되지 않음으로써, 액정 분자(52)에 전계가 인가되지 않는다. 따라서, 액정 분자(52)는 배향 변화가 발생하지 않게 된다.
한편, 전압 온 상태에서는, 도 1b에 도시한 바와 같이, 화소 전극(40)과 공통 전극(45) 사이에는 전계(56)가 발생한다. 화소 및 공통 전극(40, 45) 상에는 수직 전계가 형성되어 그곳에 위치한 액정 분자(52a)는 배향 방향의 변화가 없으나, 공통 전극(45)과 화소 전극(40) 사이에 위치하는 액정 분자(52b)는 공통 전극(45)과 화소 전극(40) 사이에 생성되는 수평(또는 횡) 전계에 의해 기판과 평행하게 배열된다.
전술한 바와 같이, 횡전계형 액정표시장치는 화소 전극과 공통 전극 사이에 발생하는 횡전계에 의해 액정 분자를 구동함으로써, 시야각 특성이 우수하여 널리 사용된다.
도 2는 종래의 쿼드 방식 횡전계형 액정표시장치를 도시한 평면도이다.
쿼드 방식은 화상을 표시하기 위한 하나의 화소(P)가 네 개의 서브 화소(sub-pixel)로 구성되는 액정표시장치의 구동 방식이다. 예를 들면, 네 개의 서브 화소는 레드, 그린, 블루, 화이트의 색을 구현하게 된다.
도시한 바와 같이, 종래의 쿼드 방식 횡전계형 액정표시장치에는 화상 표시 영역(D) 내에 서로 직교하는 다수의 게이트 및 데이터 배선(120, 130)이 형성되어 있고, 게이트 및 데이터 배선(120, 130)에 의해 서브 화소가 정의된다. 서브 화소 내에는, 게이트 및 데이터 배선(120, 130)과 연결되는 스위칭(switching) 소자로서 박막트랜지스터(T)와, 박막트랜지스터(T)와 연결되는 화소 전극(140)과, 화소 전극(140)과 횡전계를 형성하기 위한 공통 전극(145)이 형성되어 있다. 그리고, 공통 전극(145)은 게이트 배선(120)과 평행하게 형성된 공통 배선(147)과 연결되어 공통 전압을 전달받게 된다.
또한, 게이트 및 데이터 배선(120, 130)은 화상 비표시 영역에 위치한 게이트 및 데이터 패드(125, 135)와 연결되어 주사 및 화상 신호를 전달받게 된다. 게이트 및 데이터 패드(125, 135)는 외부의 신호 전달 회로인 게이트 및 데이터 구동부(미도시)와 연결되어 주사 및 화상 신호(scanning and video signal)를 전달받게 된다.
박막트랜지스터(T)는 게이트 배선(120)에서 분기한 게이트 전극(121)과, 게이트 전극(121) 상에 형성된 반도체층(115)과, 반도체층(115)에 상에 형성되고 데이터 배선(130)에서 분기한 소스 전극(131) 및, 소스 전극(131)과 일정 간격 이격된 드레인 전극(133)으로 이루어진다. 박막트랜지스터(T)는 게이트 전극(121)에 전달된 주사 신호에 따라 온/오프(ON/OFF) 구동되며, 그에 따라 소스 전극(131)에 전 달된 화상 신호를 드레인 전극(133)에 전달하게 된다.
화소 전극(140)은 드레인 전극(133)과 연결되고, 공통 전극(145)은 화소 전극(140)과 평행하게 형성된다. 공통 전극(145)은 콘택홀(149)을 통해 공통 배선(147)과 연결되어 공통 전압을 인가받게 된다.
공통 배선(147)은 매 게이트 배선(120) 마다, 즉 상하에 위치하는 서브 화소에는 공통 배선(147)이 개별적으로 위치하게 된다. 공통 배선(147)은 게이트 배선(120)과 동일한 공정에서 동일한 물질로 형성된다.
한편, 게이트 배선(120)과 공통 배선(147) 각각은 정전기 방지 및 단락 여부를 검사하기 위해, 비표시 영역(N)에 위치하는 게이트 및 공통 배선 쇼팅 바(127, 143)와 연결된다. 그리고, 도시하지는 않았지만, 데이터 배선(130) 역시 데이터 쇼팅 바와 연결된다.
도 3은 종래의 쿼드 방식 액정표시장치에 형성된 게이트 및 공통 배선 쇼팅바를 도시한 도면이다. 설명의 편의를 위해, 게이트 및 공통 배선 쇼팅바와 게이트 배선만을 도시하였다.
도시한 바와 같이, 게이트 배선(120)은 게이트 패드(125) 방향으로 형성된 방향에 위치하는 게이트 쇼팅 바(127)와 연결된다. 그리고, 공통 배선(147)은, 양 끝단에서 게이트 패드(125) 방향과 반대되는 방향으로 형성된 제 1 공통 배선 쇼팅 바(143a) 및, 화소 전극 형성시 형성된 제 2 공통 배선 쇼팅 바(143b)와 연결된다. 여기서, 제 2 공통 배선 쇼팅 바(143b)는 콘택홀(144)을 통해 공통 배선(147)과 연결된다.
게이트 배선(120)과 공통 배선(147)은 근접하게 배치됨으로써 단락될 가능성이 있기 때문에, 게이트 배선(120) 형성 공정 후에 게이트 및 공통 배선 쇼팅 바(127, 143)를 연결하여 게이트 배선(120)과 공통 배선(147)의 단락 여부를 검사하게 된다.
단락 여부 검사를 진행하여 게이트 배선(120)과 공통 배선(147)이 단락되면, 기판 상에 형성된 게이트 배선(120)을 제거하고 재차 게이트 배선(120)을 기판 상에 형성하게 된다. 그리고, 게이트 배선(120)이 단락되지 않았으면, 후속 공정, 즉 게이트 절연막(미도시)을 형성하고, 반도체층 및 데이터 배선(도 2의 115, 130 참조) 등을 형성하기 위한 공정을 진행하게 된다.
한편, 게이트 쇼팅 바(127)는, 박막트랜지스터가 형성된 기판과, 그것에 대응되는 컬러필터기판(미도시)에 대한 합착 공정 진행 후에 스크라이빙 라인(S)을 따라 제거된다.
전술한 바와 같은 종래의 쿼드 방식 액정표시장치는 하나의 화소 내의 상하 두 개의 서브 화소에 각각 공통 배선이 배치됨으로써, 공통 배선이 차지하는 면적만큼 개구율이 감소되는 문제가 발생하게 된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 공통 배선이 하나의 화소 내의 상하 두 개의 서브 화소 각각에 배치됨으로써, 공통 배선이 차지하는 면적만큼 개구율이 감소되는 문제를 해결할 수 있는 쿼드 방식 횡전계형 액정표 시장치를 제공함에 있다.
그리고, 본 발명의 다른 목적은, 전술한 문제를 해결할 수 있는 쿼드 방식 횡전계형 액정표시장치의 쇼팅 바 구조를 제공함에 있다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 표시 영역과 비표시 영역으로 이루어진 기판 상에 행과 열 각각의 방향으로 연장되는 다수의 게이트 및 데이터 배선과; 상기 표시 영역 내에 위치하고, 상기 게이트 배선 및 데이터 배선과 연결되는 스위칭 소자와; 상기 표시 영역 내에 위치하고, 상기 스위칭 소자와 연결되는 화소 전극과; 상기 표시 영역 내에 위치하고, 상기 화소 전극과 동일한 층에 동일한 물질로 평행하게 형성된 공통 전극과; 이웃하는 홀수번째 행의 상기 게이트 배선과 짝수번째 행의 상기 게이트 배선 사이에 위치하여 상하의 서브화소에 공유되는 구조로 형성되며, 상기 공통 전극과 연결된 공통 배선과; 상기 비표시 영역 내에 위치하고, 홀수번째 행의 상기 게이트 배선과 연결되는 제 1 게이트 쇼팅 바와; 상기 비표시 영역 내에 위치하고, 짝수번째 행의 상기 게이트 배선과 연결되는 제 2 게이트 쇼팅 바를 포함하며, 상기 제 1, 2 게이트 쇼팅 바는 상기 표시 영역을 사이에 두고 이격되어 위치하며, 상기 공통배선은 상기 홀수번째 또는 짝수번째 게이트 배선의 개수만큼 형성되며, 상기 공통배선을 사이에 두고 이의 상하에 위치하는 서브화소는 동일한 공통배선을 통해 공통전압을 인가받는 것이 특징인 액정표시장치를 제공한다.
여기서, 상기 비표시 영역 내에 위치하고, 상기 공통 배선과 연결되는 공통 배선 쇼팅 바를 더욱 포함할 수 있다. 상기 공통 배선 쇼팅 바는, 상기 제 1, 2 게이트 배선 쇼팅바 각각이 위치하는 방향에 위치하는 제 1, 2 공통 배선 쇼팅 바로 이루어질 수 있고, 상기 공통 배선 쇼팅 바는 화소 전극과 동일한 물질로 이루어질 수 있고, 상기 공통 배선과 상기 공통 배선 쇼팅바를 연결하는 콘택홀을 더욱 포함할 수 있다.
그리고, 상기 공통 배선은 상기 게이트 배선과 동일한 물질로 이루어질 수 있다.
다른 측면에서, 본 발명은, 표시 영역과 비표시 영역으로 이루어진 기판 상에 행 방향으로 연장되는 다수의 게이트 배선과, 상기 비표시 영역 내에 상기 게이트 배선과 연결되는 제 1, 2 게이트 쇼팅 바와, 이웃하는 홀수번째 상기 게이트 배선과 짝수번째 상기 게이트 배선 사이에 위치하여 상하의 서브화소에 공유되는 구조를 갖는 공통 배선을 형성하는 단계와; 상기 게이트 배선을 형성한 후에, 열 방향으로 연장되는 다수의 데이터 배선과, 상기 표시 영역 내에 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자를 형성하는 단계와; 상기 표시 영역 내에 상기 스위칭 소자와 연결되는 화소 전극과, 상기 화소 전극과 동일한 층에 동일한 물질로 이루어지고, 상기 공통 배선과 연결되며, 상기 화소전극과 평행한 공통 전극을 형성하는 단계를 포함하고, 상기 제 1 게이트 쇼팅 바는 홀수번째 행의 상기 게이트 배선과 연결되고, 상기 제 2 게이트 쇼팅 바는 짝수번째 행의 상기 게이트 배선과 연결되며, 상기 제 1, 2 게이트 쇼팅 바는 상기 표시 영역을 사이에 두고 이격되어 위치하며, 상기 공통배선은 상기 홀수번째 또는 짝수번째 게이트 배선의 개수만큼 형성되며, 상기 공통배선을 사이에 두고 이의 상하에 위치하는 서브화소는 동일한 공통배선을 통해 공통전압을 인가받는 것이 특징인 액정표시장치 제조방법을 제공한다.
여기서, 상기 공통 전극 형성 단계에서, 상기 비표시 영역 내에 상기 공통 배선과 연결되는 공통 배선 쇼팅 바를 형성하는 단계를 더욱 포함할 수 있다. 상기 공통 배선 쇼팅 바를 형성하는 단계는, 상기 제 1, 2 게이트 배선 쇼팅바 각각이 위치하는 방향에 위치하는 제 1, 2 공통 배선 쇼팅 바를 형성하는 단계로 이루어질 수 있고, 상기 공통 배선 쇼팅 바는 화소 전극과 동일한 물질로 이루어질 수 있고, 상기 공통 배선과 상기 공통 배선 쇼팅바를 연결하는 콘택홀을 형성하는 단계를 더욱 포함할 수 있다.
그리고, 상기 공통 배선은 상기 게이트 배선과 동일한 물질로 이루어질 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 4는 본 발명의 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다.
본 발명의 실시예에 따른 쿼드 방식 횡전계형 액정표시장치는 공통 배선을 하나의 화소 내에 위치하는 상하 두 개의 서브 화소가 공유함으로써 개구율을 향상시킬 수 있게 된다. 그리고, 홀수번째와 짝수번째 게이트 배선 각각과 연결되는 게이트 쇼팅 바를 좌우에 배치함으로써 효과적으로 게이트 배선의 단락 여부를 검사할 수 있게 된다.
도시한 바와 같이, 쿼드 방식 횡전계형 액정표시장치에는 화상 표시 영역(D) 내에 서로 직교하는 다수의 게이트 및 데이터 배선(220, 230)이 형성되어 있고, 게이트 및 데이터 배선(220, 230)에 의해 서브 화소가 정의된다. 서브 화소 내에는, 게이트 및 데이터 배선(220, 230)과 연결되는 스위칭 소자로서 박막트랜지스터(T)와, 박막트랜지스터(T)와 연결되는 화소 전극(240)과, 화소 전극(240)과 횡전계를 형성하기 위한 공통 전극(245)이 형성되어 있다. 그리고, 공통 전극(245)은 상하 두 개의 서브 화소에 공유되는 공통 배선(247)과 연결되어 공통 전압을 전달받게 된다.
또한, 게이트 및 데이터 배선(220, 230)은 화상 비표시 영역(N)에 위치한 게이트 및 데이터 패드(225, 235)와 연결되어 주사 및 화상 신호를 전달받게 된다. 게이트 및 데이터 패드(225, 235)는 외부의 신호 전달 회로인 게이트 및 데이터 구동부(미도시)와 연결되어 주사 및 화상 신호를 전달받게 된다.
박막트랜지스터(T)는 게이트 배선(220)에 분기한 게이트 전극(221)과, 게이트 전극(221) 상에 형성된 반도체층(215)과, 반도체층(215)에 상에 형성되고 데이터 배선(230)에서 분기한 소스 전극(231) 및, 소스 전극(231)과 일정 간격 이격된 드레인 전극(233)으로 이루어진다. 박막트랜지스터(T)는 게이트 전극(221)에 전달된 주사 신호에 따라 온/오프 구동되며, 그에 따라 소스 전극(231)에 전달된 화상 신호를 드레인 전극(233)에 전달하게 된다.
화소 전극(240)은 드레인 전극(233)과 연결된다. 화소 전극(240)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하, ITO라 함.), 인듐-징크-옥사이드(Indium-Zinc-Oxide, 이하, IZO라 함.)와 같은 투명 도전성 금속 물질로 이루어진다. 한편, 화소 전극(240)은 드레인 전극(233)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
그리고, 공통 전극(245)은 화소 전극(240)과 평행하게 형성되고, 화소 전극(240)과 동일한 공정에서 형성된다. 그와 같은 공통 전극(245)은 ITO, IZO와 같은 투명 도전성 금속 물질로 이루어진다. 공통 전극(245)은 제 1 콘택홀(249)을 통해 공통 배선(247)과 연결되어 공통 전압을 인가받게 된다.
공통 배선(247)은 하나의 화소(P) 내에서 상하 두 개의 서브 화소에 공유되는 구조로 형성된다. 그와 같은 구조를 위해, 화소 전극(240)은 화소(P)를 이루는 상하 두 개의 게이트 배선(220) 사이에 형성된다. 따라서, 하나의 화소(P) 내에 위치하는 상하 두 개의 서브 화소는 동일한 공통 배선(247)을 통해 공통 전압을 인가받게 되고, 공통 배선(247)의 공유로 인해 개구율을 향상된다.
한편, 게이트 배선(220)과 공통 배선(247) 각각은 정전기 방지 및 단락 여부를 검사하기 위해, 비표시 영역(N)에 위치하는 게이트 및 공통 배선 쇼팅 바(227, 243)와 연결된다. 그리고, 도시하지는 않았지만, 데이터 배선(230) 역시 데이터 쇼팅 바와 연결된다.
본 발명의 실시예에 따른 쿼드 방식 액정표시장치는 하나의 화소 내의 서브 화소가 공통 배선을 공유하게 됨으로써, 인접하는 화소 사이에 위치하는 게이트 배선, 2n 행 게이트 배선과 2n+1 행 게이트 배선이 근접하게 배치됨으로써 두 게이트 배선이 단락될 가능성이 커짐으로, 단락 여부를 검사하기 위해서 짝수번째 행의 게이트 배선과 홀수번째 행의 게이트 배선 각각과 연결되는 두 개의 게이트 쇼팅 바가 비표시 영역에 형성된다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 쿼드 방식 횡전계형 액정표시장치에 형성된 게이트 및 공통 배선 쇼팅 바에 대해 상세히 설명한다.
도 5는 본 발명의 실시예에 따라 형성된 게이트 및 공통 배선 쇼팅바를 도시한 도면이다. 설명의 편의를 위해, 게이트 및 공통 배선 쇼팅바와 게이트 배선만을 도시하였다.
도시한 바와 같이, 홀수번째 행의 게이트 배선(220)은 좌측, 즉 게이트 패드(225)가 형성된 방향에 위치하는 제 1 게이트 쇼팅 바(227a)와 연결되고, 짝수번째 행의 데이터 배선(220)은 우측, 즉 게이트 패드(225)가 형성된 방향과 반대 방향에 위치하는 제 2 게이트 쇼팅 바(227b)와 연결된다. 그리고, 홀수번째와 짝수번째 행의 게이트 배선(220) 사이에 위치하는 공통 배선(247)은, 양 끝단에서 제 1, 2 공통 배선 쇼팅 바(243a, 243b)에 연결된다.
제 1, 2 게이트 쇼팅 바(227a, 227b)는 게이트 배선(220)과 동일한 공정 및 동일한 물질로 형성된다. 게이트 배선(220) 형성 공정 후에, 제 1, 2 게이트 쇼팅 바(227a, 227b)를 통해 짝수번째와 홀수번째 행의 게이트 배선(220) 단락 여부를 검사하게 된다.
게이트 배선(220) 단락 검사를 진행한 후에, 게이트 배선(220)이 단락되었으면, 기판 상에 형성된 게이트 배선(220)을 제거하고 재차 게이트 배선(220)을 기판 상에 형성하는 공정, 즉 리웍(rework)을 진행하게 된다.
그리고, 게이트 배선(220)이 단락되지 않았으면, 후속 공정, 즉 게이트 절연막(미도시)을 형성하고, 반도체층 및 데이터 배선(도 4의 215, 230 참조) 등을 형성하기 위한 공정을 진행하게 된다.
한편, 제 1, 2 게이트 쇼팅 바(227a, 227b)는, 박막트랜지스터(도 4의 T 참조)가 형성된 기판과, 그것에 대응되는 컬러필터기판(미도시)에 대한 합착 공정 진행 후에 스크라이빙 라인을 따라 제거된다.
제 1, 2 공통 배선 쇼팅 바(243a, 243b)는 화소 전극(도 4의 240 참조)과 동 일한 공정 및 동일한 물질로 형성된다. 즉, 화소 전극 형성시 제 1, 2 공통 배선 쇼팅 바(243a, 243b)를 투명 도전성 금속 물질로 형성하게 된다. 제 1, 2 공통 배선 쇼팅 바(243a, 243b)는 공통 배선(247)과 제 2, 3 콘택홀(242, 244)을 통해 연결되는데, 제 2, 3 콘택홀(242, 244)은 소스 및 드레인 전극(도 4의 231, 233 참조) 상에 형성된 보호막(미도시)을 패터닝함으로써 형성된다.
전술한 바와 같이 본 발명의 실시예에 따른 쿼드 방식 액정표시장치는 공통 배선을 하나의 화소 내의 상하 두 개의 서브 화소가 공유하게 됨으로써 개구율이 증가된다. 그리고, 인접하는 화소 사이에 위치하는 게이트 배선들이 근접하게 배치됨으로써 게이트 배선의 단락 여부를 검사할 수 있는 게이트 쇼팅 바를 기판의 양 측에 배치하여, 게이트 배선 단락 여부를 효율적으로 검사할 수 있게 된다.
전술한 본 발명의 실시예는, 본 발명의 일예에 해당하며, 그에 대한 자유로운 변형이 가능하다. 그와 같은 변형이 본 발명의 정신에 포함되는 한, 본 발명의 권리 범위에 속한다 함은 당업자에게 있어 자명한 사실이다.
전술한 바와 같이, 본 발명은, 쿼드 방식 액정표시장치에서 공통 배선을 하나의 화소 내의 상하 두 개의 서브 화소가 공유하게 됨으로써 액정표시장치의 개구율을 증가시키는 효과가 있다. 그리고, 인접하는 화소 사이에 위치하는 게이트 배선들이 근접하게 배치됨으로 인해 게이트 배선의 단락 여부를 검사할 수 있는 게이 트 쇼팅 바를 기판의 양 측에 배치함으로써, 게이트 배선 단락 여부를 검사할 수 있는 효과가 있다.

Claims (12)

  1. 표시 영역과 비표시 영역으로 이루어진 기판 상에 행과 열 각각의 방향으로 연장되는 다수의 게이트 및 데이터 배선과;
    상기 표시 영역 내에 위치하고, 상기 게이트 배선 및 데이터 배선과 연결되는 스위칭 소자와;
    상기 표시 영역 내에 위치하고, 상기 스위칭 소자와 연결되는 화소 전극과;
    상기 표시 영역 내에 위치하고, 상기 화소 전극과 동일한 층에 동일한 물질로 평행하게 형성된 공통 전극과;
    이웃하는 홀수번째 행의 상기 게이트 배선과 짝수번째 행의 상기 게이트 배선 사이에 위치하여 상하의 서브화소에 공유되는 구조로 형성되며, 상기 공통 전극과 연결되며 상기 표시영역 내에서 일정한 폭을 갖는 공통 배선과;
    상기 비표시 영역 내에 위치하고, 홀수번째 행의 상기 게이트 배선과 연결되는 제 1 게이트 쇼팅 바와;
    상기 비표시 영역 내에 위치하고, 짝수번째 행의 상기 게이트 배선과 연결되는 제 2 게이트 쇼팅 바와;
    상기 비표시 영역 내에 위치하고, 상기 공통 배선과 연결되는 공통 배선 쇼팅 바를 포함하며, 상기 제 1, 2 게이트 쇼팅 바는 상기 표시 영역을 사이에 두고 이격되어 위치하며, 상기 공통배선은 상기 홀수번째 또는 짝수번째 게이트 배선의 개수만큼 형성되며, 상기 공통배선을 사이에 두고 이의 상하에 위치하는 서브화소는 동일한 공통배선을 통해 공통전압을 인가받는 것이 특징이며, 상기 공통 배선 쇼팅 바는 상기 화소 전극과 동일한 물질로 동일한 층에 형성되며 콘택홀을 통해 상기 공통 배선과 연결되며, 상기 표시영역을 기준으로 상기 제 1, 2 게이트 쇼팅 바는 상기 공통 배선 쇼팅 바 외측에 위치하는 것이 특징인 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 공통 배선 쇼팅 바는, 상기 제 1, 2 게이트 배선 쇼팅바 각각이 위치하는 방향에 위치하는 제 1, 2 공통 배선 쇼팅 바로 이루어진 액정표시장치.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 공통 배선은 상기 게이트 배선과 동일한 물질로 이루어진 액정표시장치.
  7. 표시 영역과 비표시 영역으로 이루어진 기판 상에 행 방향으로 연장되는 다수의 게이트 배선과, 상기 비표시 영역 내에 상기 게이트 배선과 연결되는 제 1, 2 게이트 쇼팅 바와, 이웃하는 홀수번째 상기 게이트 배선과 짝수번째 상기 게이트 배선 사이에 위치하여 상하의 서브화소에 공유되는 구조를 가지며 상기 표시영역 내에서 일정한 폭을 갖는 공통 배선을 형성하는 단계와;
    상기 게이트 배선을 형성한 후에, 열 방향으로 연장되는 다수의 데이터 배선과, 상기 표시 영역 내에 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자를 형성하는 단계와;
    상기 표시 영역 내에 상기 스위칭 소자와 연결되는 화소 전극과, 상기 화소 전극과 동일한 층에 동일한 물질로 이루어지고, 상기 공통 배선과 연결되며, 상기 화소전극과 평행한 공통 전극을 형성하는 단계를 포함하고,
    상기 제 1 게이트 쇼팅 바는 홀수번째 행의 상기 게이트 배선과 연결되고, 상기 제 2 게이트 쇼팅 바는 짝수번째 행의 상기 게이트 배선과 연결되며, 상기 제 1, 2 게이트 쇼팅 바는 상기 표시 영역을 사이에 두고 이격되어 위치하며, 상기 공통배선은 상기 홀수번째 또는 짝수번째 게이트 배선의 개수만큼 형성되며, 상기 공통배선을 사이에 두고 이의 상하에 위치하는 서브화소는 동일한 공통배선을 통해 공통전압을 인가받는 것이 특징이며, 상기 공통 전극 형성 단계에서, 상기 비표시 영역 내에 상기 공통 배선과 콘택홀을 통해 연결되는 공통 배선 쇼팅 바를 형성하는 단계를 포함하며, 상기 표시영역을 기준으로 상기 제 1, 2 게이트 쇼팅 바는 상기 공통 배선 쇼팅 바 외측에 위치하도록 형성하는 것이 특징인 액정표시장치 제조방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 공통 배선 쇼팅 바를 형성하는 단계는, 상기 제 1, 2 게이트 배선 쇼팅바 각각이 위치하는 방향에 위치하는 제 1, 2 공통 배선 쇼팅 바를 형성하는 단계로 이루어진 액정표시장치 제조방법.
  10. 삭제
  11. 삭제
  12. 제 7 항에 있어서,
    상기 공통 배선은 상기 게이트 배선과 동일한 물질로 이루어진 액정표시장치 제조방법.
KR1020030095720A 2003-12-23 2003-12-23 액정표시장치 및 그 제조방법 KR101098892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095720A KR101098892B1 (ko) 2003-12-23 2003-12-23 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095720A KR101098892B1 (ko) 2003-12-23 2003-12-23 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050064361A KR20050064361A (ko) 2005-06-29
KR101098892B1 true KR101098892B1 (ko) 2011-12-26

Family

ID=37255970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095720A KR101098892B1 (ko) 2003-12-23 2003-12-23 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101098892B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325980B1 (ko) * 2006-11-21 2013-11-07 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101463025B1 (ko) * 2007-11-23 2014-11-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315919B1 (ko) * 1998-11-12 2002-06-20 윤종용 액정표시장치및그제조방법
JP2003215625A (ja) * 2002-01-23 2003-07-30 Seiko Epson Corp 液晶セルユニット、液晶装置、液晶装置の製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315919B1 (ko) * 1998-11-12 2002-06-20 윤종용 액정표시장치및그제조방법
JP2003215625A (ja) * 2002-01-23 2003-07-30 Seiko Epson Corp 液晶セルユニット、液晶装置、液晶装置の製造方法、並びに電子機器

Also Published As

Publication number Publication date
KR20050064361A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR101209050B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101262984B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US7336093B2 (en) Test circuit for flat panel display device
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR101325068B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US20200292898A1 (en) Active matrix substrate and display panel
KR101608852B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
US8203682B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
KR20070119344A (ko) 액정표시장치용 어레이 기판
JP2005055896A (ja) 薄膜トランジスタ表示板
KR100603835B1 (ko) 횡전계형 액정표시장치용 어레이 기판
JP6378949B2 (ja) 液晶表示装置
US9666611B2 (en) Thin film transistor array panel
CN101750828B (zh) 用于平面切换模式液晶显示设备的阵列基板
KR101148163B1 (ko) 어레이 기판 및 이를 갖는 표시장치
US9625780B2 (en) Liquid crystal display
KR100998640B1 (ko) 액정표시장치 및 그 제조방법
KR20080059928A (ko) 액정표시장치 및 이의 리페어 방법
KR20090043750A (ko) 액정표시장치
KR101098892B1 (ko) 액정표시장치 및 그 제조방법
KR100517135B1 (ko) 박막트랜지스터 기판
KR101294230B1 (ko) 액정표시장치용 어레이 기판
KR20070080143A (ko) 액정표시장치
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
KR20090021938A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9