KR101294230B1 - 액정표시장치용 어레이 기판 - Google Patents

액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR101294230B1
KR101294230B1 KR1020060119664A KR20060119664A KR101294230B1 KR 101294230 B1 KR101294230 B1 KR 101294230B1 KR 1020060119664 A KR1020060119664 A KR 1020060119664A KR 20060119664 A KR20060119664 A KR 20060119664A KR 101294230 B1 KR101294230 B1 KR 101294230B1
Authority
KR
South Korea
Prior art keywords
gate
common
wires
connection
wirings
Prior art date
Application number
KR1020060119664A
Other languages
English (en)
Other versions
KR20080049272A (ko
Inventor
김재욱
권극상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119664A priority Critical patent/KR101294230B1/ko
Publication of KR20080049272A publication Critical patent/KR20080049272A/ko
Application granted granted Critical
Publication of KR101294230B1 publication Critical patent/KR101294230B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명은 중앙의 표시영역과 상기 표시영역의 외측으로 비표시영역이 정의된 것을 특징으로 하는 기판과; 상기 기판 상에 일방향으로 서로 이웃하여 연장되며, 각각이 제 1, 2 게이트 배선을 포함하는 다수의 게이트 배선 쌍과; 상기 다수의 배선 쌍과 번갈아 평행하게 형성된 다수의 공통배선과; 상기 표시영역 양측의 비표시영역에 각각 형성되며, 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 상관없이 서로 교대하는 배선의 일끝단과 각각 연결되며 형성된 제 1 및 제 2 연결배선과; 상기 다수의 제 1, 2 게이트 배선 및 다수의 공통배선과 교차하여 다수의 화소영역을 정의하며 형성된 다수의 데이터 배선을 포함하는 액정표시장치용 어레이 기판을 제공한다.
따라서, 상기 제 1, 2 연결배선을 통해 간단한 쇼트검사를 게이트 배선과 공통배선 간 그리고 이웃한 게이트 배선간의 단락 여부를 판단하여 리워크를 실시하여 수율을 향상시킬 수 있다.
어레이 기판, 쇼트 검사,

Description

액정표시장치용 어레이 기판{Array substrate for Liquid crystal display device}
도 1은 액정표시패널을 개략적으로 도시한 도면.
도 2는 종래의 횡전계형 액정표시장치용 어레이 기판의 개략적인 평면도.
도 3은 도 2의 하나의 화소영역을 확대하여 도시한 도면.
도 4는 도 2의 횡전계형 액정표시장치용 어레이 기판을 게이트 공정 단계만을 진행한 상태를 도시한 평면도.
도 5는 본 발명의 실시예에 따른 하나의 공통배선이 상하로 이웃한 화소간에 공유하는 구조를 갖는 횡전계형 액정표시장치용 어레이 기판의 평면도로써 제 1, 2 연결배선이 제거되지 않는 상태를 도시한 평도면.
도 6은 도 5에 있어 상하로 이웃한 2개의 화소영역을 확대 도시한 평면도.
도 7은 도 6을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
도 8은 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 단면도.
도 9는 도 5를 절단선 Ⅸ-Ⅸ를 따라 절단한 부분에 대한 단면도.
<도면의 주요부분에 대한 간단한 설명>
140 : 어레이 기판 147 : 제 1 연결배선
148 : 제 2 연결배선 153 : 공통전극
176 : 공통 콘택홀 180 : 화소전극
181 : 공통 연결배선 182 : 게이트 보조 패드전극
AA : 표시영역 cl : 공통배선
dl : 데이터 배선
DP : (공통배선을 기준으로 상하 )두 개의 화소영역
DPA : 데이터 패드부 DPE : 데이터 패드전극
gl(gl1, gl2) : 게이트 배선(제 1, 2 게이트 배선)
GPA : 게이트 패드부 P1, P2, P : 화소영역
NA : 비표시영역
본 발명은 액정표시장치(LCD)용 어레이 기판에 관한 것으로, 특히 배선가 쇼트 검사를 효율적으로 실행하기 위한 배선 구조를 갖는 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 액정의 광학적 이방성을 이용한 장치이다.
즉, 액정표시장치는 전압이 가해지면 전계의 세기에 따라 액정의 분자배열이 바뀌고, 상기 액정의 분자배열에 따라 빛을 조절할 수 있는 특성을 이용하여 화상을 표현하는 장치로서, 공통전극을 포함하는 상부기판과 화소전극을 포함하는 하부기판과 상기 두 기판 사이에 충진된 액정층으로 구성된다.
도면을 참조하여 조금 더 상세히 액정표시장치에 대해 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
이러한 구조를 갖는 액정표시장치에 있어서 가장 중요한 구성요소로써 각 화소영역(P)별로 형성되며 게이트 및 데이터 배선과 화소전극과 동시에 연결됨으로써 선택적, 주기적으로 신호전압을 화소전극에 인가시키는 역할을 하는 박막트랜지스터를 들 수 있다.
전술한 구조를 갖는 일반적인 액정표시장치는 상부기판의 공통전극과 하부기판의 화소전극에 전압을 인가함으로써 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수한 반면, 시야각이 좁은 단점이 있다.
따라서, 이러한 문제점을 극복하고자 상기 공통전극과 화소전극이 하나의 기판에 모두 형성되어 수평 전기장에 의해 액정이 구동하는 횡전계형 액정표시장치가 제안되었다.
도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판의 간략한 평면도이 며, 도 3은 하나의 화소영역을 확대하여 도시한 도면이다.
도시한 바와 같이, 횡전계형 액정표시장치용 어레이 기판(40) 상의 화상을 표시하는 표시영역(AA)에는 가로 방향의 게이트 배선(43)과 세로 방향의 데이터 배선(46)이 교차하여 화소영역(P)을 정의하고 있으며, 상기 화소영역(P) 내에는 게이트 배선(43)과 데이터 배선(46)의 교차 부분에는 상기 게이트 배선(43) 및 데이터 배선(46)과 연결된 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다.
또한, 상기 화소영역(P)에는 상기 게이트 배선(43)과 평행하게 일정간격 이격하여 가로방향으로 연장된 공통배선(49)이 형성되어 있으며, 상기 공통배선(49)에서 분기한 다수의 공통전극(53)이 세로 방향으로 연장되어 있다.
또한, 화소영역(P)에는 세로방향을 가지며 상기 공통전극(53)과 일정간격을 가지고 서로 엇갈리게 배치된 다수의 화소전극(62)이 형성되어 있는데, 상기 화소전극(62)은 박막트랜지스터(Tr)와 연결되어 있다.
한편, 상기 표시영역(AA)의 테두리에 위치하는 비표시영역(NA)에 있어서는, 일측에 상기 표시영역(AA)에 형성된 게이트 배선(43)과 연결되며, 외부의 구동회로와 연결되는 게이트 패드부(GPA)가 형성되어 있으며, 표시영역(AA)의 상측면의 비표시영역(NA)에는 외부의 데이터 구동회로(미도시)와 연결되며, 표시영역(AA) 내에 형성된 데이터 배선(46)과 연결되는 데이터 패드부(DPA)가 형성되어 있다.
또한, 상기 표시영역(AA)의 외측으로 데이터 패드부(DPA)에 일끝단이 위치하며 데이터 배선(46)과 평행하게 DC 공통전압 인가를 위한 공통 연결배선(72)이 형성되어 있으며, 상기 공통연결배선(72)은 게이트 배선(43)과 평행하게, 동일 행에 위치한 화소영역(P)들를 가로지르며 형성된 공통배선(49)의 일끝과 연결되어 있다.
도 4는 도 2에 따른 종래의 횡전계형 액정표시장치용 어레이 기판에 있어, 게이트 공정만을 완료한 상태의 어레이 기판을 도시한 평면도이다.
액정표시장치용 어레이 기판(40)에 있어서는 통상적으로 표시영역(AA)에 위치하는 게이트 배선(43)을 포함하여 게이트 패드전극(GP)이 동일 금속물질로써 동일한 층에 형성되고 있으며, 상기 게이트 배선(43)과 평행하게 일정간격 이격하여 공통배선(49)이 형성되고 있다.
이때, 상기 각 공통배선은 비표시영역에 형성된 공통 연결배선에 의해 그 끝단이 모두 연결되고 있다.
또한, 각 화소영역(P)마다 상기 공통배선(49)에서 분기한 공통전극(53)(도면에 있어서는 하나의 화소영역(P)에만 상기 공통전극(53)을 표시하였다.)이 형성되어 있다. 이때, 각 게이트 배선(43)은 이들 게이트 배선(43) 끝단에 위치한 게이트 패드전극(GP)을 모두 연결시키는 게이트 연결배선(81)이 형성됨으로써 전기적으로 연결되고 있다. 이렇게 공통 연결배선(72)과 게이트 연결배선(81)을 형성한 이유는 추후에 진행하는 쇼트 검사 공정을 간단히 진행하도록 하기 위함이다.
이때, 상기 게이트 패드전극(GP) 외측에 형성된 상기 게이트 연결배선(81)은 추후 액정표시장치 완성 직전에 제거함으로써 각각 전기적으로 독립된 게이트 배선(43)이 형성되도록 하고 있다.
한편, 전술한 구조를 갖는 횡전계형 액정표시장치용 어레이 기판에 있어서는 게이트 배선(43)과, 이와 이웃하여 형성된 공통배선(49)간에 이격영역의 폭이 매우 좁게 형성됨으로써 단락(short)이 많이 발생하는 문제가 있다.
따라서, 상기 공통배선(49)과 게이트 배선(43)간 단락이 발생하였는지를 알아보기 위해 게이트 쇼트 검사를 실시해야 하는데 전술한 종래의 구조에 있어서는 게이트 배선(43)과 이와 이격하여 공통배선(49)이 서로 교대하며 순차적으로 형성되는 구조를 갖는 바, 비표시영역(NA)에 이들 게이트 배선(43)만을 하나로 연결하는 게이트 연결배선(81)과, 공통배선(49)들만을 하나로 연결하는 공통 연결배선(72)을 형성함으로써 이들 두 연결배선(81, 72)을 이용하여 상기 동일한 층에 서로 이웃하여 형성되는 상기 게이트 배선(43)과 공통배선(49)간의 단락 여부를 간단히 검사하였다.
따라서, 이러한 쇼트 검사를 통해 공통배선(49)과 게이트 배선(43) 간에 단락된 부분이 발생한 경우, 리워크 공정을 실시하여 단락된 부분을 끊어줌으로써 쇼트 불량을 저감시킬 수 있었다.
하지만, 최근에는 하나의 데이터 배선에 대해 양 옆에 위치한 화소를 모두 구동하는 방식의 횡전계형 액정표시장치용 어레이 기판(일명 소스 드라이버 IC 저감 구조)이 제안되고 있으며, 나아가 개구율 향상을 위해 공통배선을 그 상하로 위치한 화소영역이 동시에 이용하는 구조의 횡전계형 액정표시장치용 어레이 기판이 제안되고 있다.
이러한 새로운 추세의 횡전계형 액정표시장치용 어레이 기판은 게이트 배선과 공통배선간의 이격영역의 폭보다 상하로 이웃한 게이트 배선간의 이격거리가 더 욱 가깝게 형성됨으로써 동일한 층에 형성되는 게이트 배선과 공통배선간의 단락보다는 게이트 배선과 이웃한 게이트 배선간의 단락이 발생할 가능성이 더욱 커지게 됨을 알 수 있으며, 이 경우, 종래의 게이트 배선들을 하나의 게이트 연결배선으로 연결시키고 공통배선들을 공통 연결배선으로 연결시킨 배선을 이용하여 쇼트 검사를 진행해도 게이트 배선 간 단락에 대해서는 발견하지 못하게 됨으로써 쇼트 검사의 유명무실화가 되어 수율 저감에 의한 생산성의 저하를 유발시키고 있다.
본 발명에 있어서는 게이트 공정 완료 후 이웃한 게이트 배선 간의 단락과, 게이트 배선과 공통배선간의 단락 유무를 모두 검사 가능하도록 하는 연결배선을 포함하는 액정표시장치용 어레이 기판을 제공함으로써 상기 게이트 공정 진행 후 쇼트에 의한 불량 발생 시 리워크(rework) 공정을 실시하여 쇼트 불량으로 인한 수율 저하를 방지하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 중앙의 표시영역과 상기 표시영역의 외측으로 비표시영역이 정의된 것을 특징으로 하는 기판과; 상기 기판 상에 일방향으로 서로 이웃하여 연장되며, 각각이 제 1, 2 게이트 배선을 포함하는 다수의 게이트 배선 쌍과; 상기 다수의 배선 쌍과 번갈아 평행하게 형성된 다수의 공통배선과; 상기 표시영역 양측의 비표시영 역에 각각 형성되며, 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 상관없이 서로 교대하는 배선의 일끝단과 각각 연결되며 형성된 제 1 및 제 2 연결배선과; 상기 다수의 제 1, 2 게이트 배선 및 다수의 공통배선과 교차하여 다수의 화소영역을 정의하며 형성된 다수의 데이터 배선을 포함한다.
이때, 상기 제 1 연결배선은 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 순차적으로 번호를 부여하였을 경우 홀수번에 해당하는 배선들과 연결되며, 상기 제 2 연결배선은 짝수번에 해당하는 배선들과 연결된 것이 특징이다.
또한, 상기 다수의 화소영역에는, 상기 각 화소영역을 정의하는 공통배선에서 분기한 다수의 공통전극과; 상기 다수의 공통전극과 교대하는 화소전극이 형성되며, 상기 다수의 화소영역에는 상기 화소전극과 연결되는 박막트랜지스터가 더욱 형성된다.
또한, 상기 비표시영역에는 상기 다수의 제 1, 2 게이트 배선의 일끝단에 게이트 패드전극이 더욱 형성되며, 이들 게이트 패드전극이 위치하는 게이트 패드부를 더욱 포함하며, 상기 제 1 연결배선은 상기 게이트 패드부보다 더욱 외측에 형성되며, 상기 게이트 패드전극을 통해 상기 제 1, 2 게이트 배선과 연결된 것이 특징이다.
또한, 상기 표시영역 양측의 비표시영역에는 각각 상기 다수의 제 1, 2 게이트 배선의 일끝단 또는 타끝단에 게이트 패드전극이 더욱 형성되며, 이들 일측 또는 타측의 게이트 패드전극이 각각 위치하는 제 1, 2 게이트 패드부를 더욱 포함하며, 상기 제 1, 2 연결배선은 각각 상기 제 1, 2 게이트 패드부보다 더욱 외측에 형성되며, 상기 게이트 패드전극을 통해 상기 제 1, 2 게이트 배선과 연결된 것이 특징이다.
또한, 상기 제 2 연결배선이 형성된 비표시영역에는 상기 모든 공통배선의 끝단부와 연결된 공통 연결배선이 형성되며, 상기 공통 연결배선은 상기 제 2 연결배선과 표시영역 사이에 형성된 것이 특징이며, 상기 데이터 배선 위로 상기 다수의 공통배선 끝단을 각각 노출시키는 다수의 공통 콘택홀을 갖는 보호층이 더욱 형성되며, 상기 공통 연결배선은 상기 보호층 상부에 형성되며 상기 다수의 공통 콘택홀을 통해 상기 다수의 공통배선과 연결된 것이 특징이다.
또한, 상기 다수의 제 1, 2 게이트 배선과 공통배선과 제 1, 2 연결배선은 동일한 층에 동일한 물질로 형성된 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판상에 각각이 제 1, 2 게이트 배선을 포함하는 다수의 게이트 배선 쌍과, 상기 게이트 배선 쌍과 번갈아 평행하게 형성된 다수의 공통배선과, 상기 다수의 제 1, 2 게이트 배선과 공통배선에 상관없이 서로 교대하는 배선의 일끝단과 각각 연결되며 형성된 제 1 및 제 2 연결배선을 형성하는 단계와; 상기 제 1, 2 연결배선을 이용하여 쇼트 검사를 실시하는 단계와; 상기 쇼트 검사 시 불량이 발생한 기판에 대해 리워크를 실시하는 단계와; 상기 제 1, 2 연결배선이 형성된 부분을 제거함으로써 상기 다수의 제 1, 2 게이트 배선과, 공통배선을 각각 분리시키는 단계를 포함한다.
이때, 상기 제 1 연결배선은 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 순차적으로 번호를 부여하였을 경우 홀수번에 해당하는 배선들과 연결되도록 하며, 상기 제 2 연결배선은 짝수번에 해당하는 배선들과 연결되도록 한 것이 특징이며, 상기 제 1 또는 제 2 연결배선 내측으로 상기 다수의 공통배선을 연결하는 공통 연결배선을 형성하는 단계를 더욱 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 하나의 공통배선을 상하로 이웃한 화소간에 공유하는 구조를 갖는 횡전계형 액정표시장치용 어레이 기판의 평면도로써 제 1, 2 연결배선이 제거되지 않는 상태를 도시한 도면이며, 도 6은 도 5에 있어 상하로 이웃한 2개의 화소영역에 대해 확대 도시한 평면도이다.
우선, 도면에 있어서 설명의 편의를 위해, 어레이 기판(140)에 있어, 중앙의 화상을 표시하는 표시영역(AA)을 기준으로 상기 표시영역(AA)의 테두리부를 비표시영역(NA)이라 정의한다. 이때 상기 비표시영역(NA) 중 상기 표시영역의 좌측와 상측에는 각각 게이트 패드전극 및 게이트 패드전극이 형성되는 게이트 패드부(GPA)와 데이터 패드부(DPA)가 더욱 정의되고 있다.
도시한 바와 같이, 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(140)은 평행하게 일 방향으로 연장하며 2개가 쌍을 이루는 형태를 갖는 다수의 제 1, 2 게이트 배선(gl1, gl2)이 일정간격 이격하며 형성되어 있으며, 상기 제 1, 2 게이트 배선을 엮어 하나의 그룹배선이라 가정 칭할 때 이들 그룹 배선 사이에는 이와 나란하게 이격하며 공통배선(cl)이 형성되어 있다.
또한, 상기 그룹을 이루는 제 1, 2 게이트 배선(gl1, gl2) 및 상기 공통배 선(cl)과 교차하여 이들 배선으로 둘러싸인 화소영역(P)을 정의하며 다수의 데이터 배선(dl)이 형성되고 있다.
이때, 본 발명의 가장 특징적인 부분으로써 상기 제 1, 2 게이트 배선(gl1, gl2)과 데이터 배선(dl)에 의해 둘러싸인 영역(DP)이 종래의 일반적인 액정표시장치용 어레이 기판에서는 화소영역이 되고 있으나, 본 발명에 있어서는 상기 제 1, 2 게이트 배선(gl1, gl2)과 데이터 배선(dl)만으로 둘러싸인 영역(DP)은 상하로 위치한 두 개의 화소영역(P1, P2)을 이루게 되며, 이들 상하로 위치한 두 개의 화소영역(P1, P2)을 하나로 엮는 영역(DP)은 그 중앙부를 가로지르며 상기 게이트 배선(gl)과 나란하게 연장하는 공통배선(cl)에 의해 각각 하나의 화소영역(P1, P2)으로 분리되고 있다.
즉, 실질적인 하나의 화소영역(P)은 제 1, 2 게이트 배선(g11, gl2) 중 하나와 이와 이격하며 가장 인접하여 형성된 공통배선(cl)과 이들 두 배선(gl1 또는 gl2, cl)과 교차하는 이웃한 두 개의 데이터 배선(dl)으로 둘러싸인 영역이 되고 있다.
이러한 각각의 화소영역(P1 또는 P2)(이후에 있어서는 화소영역을 간단히 P라 표현한다.)에는 상기 게이트 배선(gl)과 데이터 배선(dl)과 동시에 연결된 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr)와 연결되며 다수의 이격하는 화소전극(180)이 형성되어 있으며, 상기 서로 이격하는 화소전극(180) 사이에 이와 교대하며 상기 공통배선(cl)과 연결되는 다수의 공통전극(153)이 형성되어 있다.
이때, 상기 각 화소영역(P)별로 각각 형성된 박막트랜지스터(Tr)는 게이트 전극(144)과 게이트 절연막(미도시)과, 반도체층(미도시)과 서로 이격하는 소스 및 드레인 전극(158, 160)을 포함하여 구성되고 있다.
한편, 표시영역(AA) 바깥쪽의 비표시영역(NA)을 살펴보면, 상기 표시영역(AA)의 좌측에는 상기 다수의 제 1, 2 게이트 배선(gl1, gl2)과 각각 연결된 다수의 게이트 패드전극(GPE)이 형성된 게이트 패드부(GPA)가 구성되어 있으며, 상기 표시영역(AA)의 상측에는 상기 다수의 데이터 배선(dl)과 연결된 데이터 패드부(DPA)가 형성되어 있다.
이러한 구조를 갖는 횡전계형 액정표시장치용 어레이 기판(140)에 있어서, 상기 표시영역(AA)의 최상측으로부터 최하측까지 서로 평행하게 형성된 게이트 배선(gl)과 공통배선의 구조를 살펴보면, 제 1 게이트 배선(gl1)/제 2 게이트 배선(gl2)/공통배선(cl)/제 1 게이트 배선(gl1)/제 2 게이트 배선(gl2)/ 공통배선(cl)...의 순으로 되어 있음을 알 수 있다.
이 경우, 상기 쌍으로 이루어진 제 1, 2 게이트 배선(gl1, gl2)간의 이격영역은 이들 두 배선(gl1, gl2) 사이에는 화소영역(P)이 형성되지 않는 바 매우 좁은 상태가 되며, 이들 제 1, 2 게이트 배선(gl1, gl2) 사이에 위치한 공통배선(cl)과 이들 제 1 게이트 배선(gl1) 또는 제 2 게이트 배선(gl2)과의 이격거리는 화소영역(P) 정도의 거리가 됨을 알 수 있다. 따라서, 서로 쌍으로 매우 짧은 이격거리를 가지며 형성되는 제 1, 2 게이트 배선(gl1, gl2)간의 단락이 더욱 문제가 됨을 알 수 있다.
물론 이때 상기 공통배선(cl)과 연결되며 형성되는 공통전극(153) 중 최외각에 위치하는 최외각 전극과 상기 제 1 또는 제 2 게이트 배선(gl1, gl2)간에도 이격영역의 폭이 매우 좁게 형성되는 바, 이들간의 단락 또한 발생할 가능성이 있다.
따라서 이러한 게이트 및 공통배선(gl, cl)의 구조를 갖는 어레이 기판(140)에 있어서 게이트 형성단계를 마친 후 간단한 쇼트 검사를 진행함으로써 단락 여부를 판정해야 하는데, 종래와 같이 게이트 배선은 게이트 배선대로 공통배선은 공통배선대로 연결하는 경우, 상기 공통배선(cl)과 연결된 최외각 공통전극(153a)과 상기 제 1 또는 제 2 게이트 배선(gl1, gl2)간의 단락에 의한 쇼트 불량은 발견할 수 있지만, 구조적 특성상 서로 매우 근접하게 이웃한 제 1, 2 게이트 배선(gl1, gl2)간의 단락 여부에 대해서는 검사가 불가능함을 알 수 있다.
따라서, 이러한 문제를 극복하고자 본 발명에 따른 액정표시장치용 어레이 기판(140)의 가장 특징적인 구성으로써 비표시영역(NA)에 있어서 특히 표시영역(AA)의 좌우측에 위치한 비표시영역(NA)의 상기 제 1, 2 게이트 배선(gl1, gl2) 및 공통배선(cl)을 형성한 동일한 층에 각각 데이트 배선(dl)과 나란하게 연장하는 제 1 연결배선(147)과 제 2 연결배선(148)을 형성하고 있는 것이다. 이때 상기 좌측의 비표시영역(NA)에 위치한 제 1 연결배선(147)은 상기 서로 나란하게 형성되고 있는 제 1, 2 게이트 배선(gl1, gl2)과 공통배선(cl) 중 그 종류에 관계없이 상측으로부터 하측으로 차례대로 번호를 부여했다고 했을 때 홀수번호에 해당하는 배선(1, 3, 5, ...)들과 연결되고 있으며, 상기 우측의 비표시영역(NA)에 위치한 제 2 연결배선(148)은 짝수번호에 해당하는 배선(2, 4, 6, ...)들과 연결되고 있는 것 이 특징이다. 이 경우 상기 제 1 연결배선(147)이 짝수번호의 배선(2, 4, 6, ...)들과 연결되고, 제 2 연결배선(148)이 홀수번호가 부여된 배선(1, 3, 5, ...)들과 연결되어도 무방하다.
이때 상기 게이트 패드부(GPA)가 형성된 좌측의 비표시영역(NA)에 형성된 제 1 연결배선(147)의 경우, 상기 각 게이트 배선(gl) 끝단에 형성된 게이트 패드전극(GPE) 외측으로 형성되고 있으며, 이때 홀수번호를 부여받은 게이트 배선과의 연결은 이와 연결된 게이트 패드전극(GPE)과 연결되고 있는 것이 특징이다.
제 2 연결배선(148)의 경우 표시영역(AA) 우측의 비표시영역(NA)에 형성되며 이 영역에는 패드부가 형성되지 않는 바, 각 짝수번호를 부여받은 게이트 또는 공통배선(2, 4, 6, ...)의 끝단과 연결되며 형성되고 있다.
변형예의 경우 표시영역의 좌우측으로 이중의 게이트 패드부를 갖는 어레이 기판도 있는 바 이 경우, 상기 제 1, 2 연결배선은 상기 표시영역 좌우측의 비표시영역에 있어 모두 게이트 패드전극 외측에 형성될 수도 있다.
이러한 연결구조를 같은 제 1, 2 연결배선(147, 148)을 구성함으로써 상기 제 1, 2 연결배선(147, 148)을 통해 용이하게 공통배선(cl)과 게이트 배선(gl)간의 단락 뿐 아니라 서로 근접하게 이웃한 제 1, 2 게이트 배선(gl1, gl2)간의 단락 여부를 파악할 수 있다.
여기서 게이트 쇼트 검사에 대해 잠시 설명한다.
쇼트 검사는 두 개의 단자를 가지며 미세한 전류를 흐르게 함으로써 이들 두단자가 접촉하는 부분이 전기적으로 연결되어 있다면 통전되어 전류가 원활히 흐르 게 되며 이를 알 수 있도록 검침계 등을 구비하여 상기 검침핀이 움직이는 것으로 전류가 흐름 여부를 알 수 있다. 따라서 이러한 쇼트 검사기의 두 단자를 상기 제 1, 2 연결배선(147, 148)에 대해 각각 접촉시킨 후 소정의 전류를 흐르게 함으로써 간단히 쇼트 검사를 완료할 수 있다.
검침핀이 움직인다면 서로 통전되는 것이므로 게이트 배선(gl1, gl2)간 또는 게이트 배선(gl)과 공통배선(cl) 더욱 정확히는 상기 공통배선(cl)과 연결된 최외각 공통전극(153a)이 어느 부분인가에서 단락이 발생했다는 것을 의미하고, 검침핀이 움직이지 않는다면 통전이 이루어지지 않으므로 단락된 부분이 없다는 것을 의미한다.
따라서, 이러한 게이트 쇼트 검사에 의해 게이트 배선(gl1, gl2)간의 또는 게이트 배선(gl)과 공통배선(cl)간의 단락이 발생한 경우, 이러한 단락이 발생한 기판(140)에 대해서 리워크 공정을 실시함으로써 수율을 향상시킬 수 있게 된다.
게이트 쇼트 검사를 마친 상태에서 쇼트 불량이 발생한 기판(140)의 리워크 공정은 상기 게이트 배선(gl)과 공통배선(cl) 및 제 1, 2 연결배선(147, 148) 등과 같이 원래 의도하는 형태대로 형성되어야 할 부분에 대해서 이들 배선(gl, cl, 147, 148)과 동일한 형태를 가져 이들 배선(gl, cl, 147, 148)을 덮는 포토레지스트 패턴을 형성한 후, 상기 게이트 배선(gl) 및 공통배선(cl) 등을 형성한 금속물질을 식각하는 식각액에 재 노출시킴으로써 단락된 부분을 제거하는 것이다. 이는 전술한 게이트 쇼트 검사에 의해서는 어느 부분이 단락되었는지 정확한 위치 정보는 얻을 수 없는 바, 금속층의 증착 공정을 제외한 상기 금속층을 패터닝하여 게이 트 및 공통배선(gl, cl)을 형성하는 공정을 재 실시함으로써 단락된 부분이 식각액에 노출되어 제거될 수 있도록 한 것이다.
이러한 게이트 형성 단계에서 쇼트 검사가 유명무실화 된다면 게이트 단계에서 쇼트 불량이 발생한 상태에서 그 이후의 모든 공정을 진행한 후, 최종적인 검사단계에서 상기 쇼트 불량 여부를 알 수 있게 된다. 이 경우, 게이트 배선(gl) 및 공통배선(cl) 이외에 박막트랜지스터(Tr) 및 데이터 배선(dl)등이 더욱 형성된 상태에서는 전술한 바와같은 간단한 리워크 공정에 의해 불량을 제거하기란 불가능하게 되는 바, 이러한 기판은 불량 처리됨으로써 수율을 낮추게 되며, 실패비용의 증가를 유발시키게 되는 동시에 재료비 소모를 증가시킴으로서 최종적으로는 생산성의 저하를 초래하게 되지만, 본 발명의 경우, 전술한 바, 게이트 형성 단계에서 원활한 쇼트 검사를 실시함으로써 이러한 문제를 해결했음을 알 수 있다.
한편, 제 1, 2 연결배선(147, 148)을 통해 쇼트 검사를 완료한 기판(140)은 이후 공정 단계를 진행함으로써 완성된 어레이 기판(140)을 완성하게 되며, 상기 완성된 어레이 기판(140)과 컬러필터 기판을 액정을 개재하여 합착함으로써 액정표시장치를 완성하게 된다.
이때, 상기 액정표시장치의 완성 전, 상기 제 1, 2 연결배선(147, 148)이 형성된 부분은 절단되어 제거되게 됨으로써 각 게이트 배선(gl)과 공통배선(cl)은 전기적으로 연결된 상태에서 각 배선(gl, cl)별로 독립된 상태가 되게 된다.
이 경우, 게이트 배선(gl)에 있어서는 각 게이트 배선(gl) 간 독립되는 것이 반드시 필요하지만 공통배선(cl)의 경우 액정표시장치의 구동 시 상기 모든 공통배 선에 동일한 전압을 동시에 인가하게 되는 바, 최종적으로 전체가 전기적으로 연결된 상태가 되는 것이 바람직하다.
종래의 경우 공통배선끼리 연결된 공통 연결배선이 형성되고 있으며 이에 대해서는 완성단계에서 제거하지 않음으로써 이를 통해 공통전압을 기판 전면에 대해 인가할 수 있었으나, 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(140)의 경우, 제 1, 2 연결배선(147, 148) 모두가 부분적으로 공통배선(cl)과 게이트 배선(gl)이 섞인 상태로 전기적으로 연결된 상태가 되며 이는 추후 액정표시장치의 완성 전에 제거되므로 공통배선(cl)들만을 연결시키는 공통 연결배선(181)을 필요로 한다.
따라서, 본 발명에서는 드레인 콘택홀(171)을 포함하는 보호층(미도시) 형성 시 상기 제 2 연결배선(148) 내측으로 즉 상기 제 2 연결배선(148)과 표시영역(AA) 사이의 비표시영역(NA)에 상기 각 공통배선(cl)을 각각 노출시키는 공통 콘택홀(176)을 형성하고, 상기 보호층(미도시) 위로 표시영역(AA) 내의 화소영역(P)에 화소전극(180) 형성 시 상기 각 공통 콘택홀(176)을 통해 각 공통배선(cl)과 연결되는 공통 연결배선(181)을 형성함으로써 전술한 바와 같은 문제를 해결한 것이 특징이다.
본 발명의 경우 횡전계형 액정표시장치용 어레이 기판을 일례로써 보이고 있지만, 횡전계형 액정표시장치에 한정되지 않고 TN모드 또는 VA모드 용 액정표시장치에도 적용할 수 있다. 일례로써 TN모드 중 스토리지 온 커몬(storage on common) 구조 즉 게이트 배선과 공통배선이 나란하게 형성되는 구조가 되고 있는 바 이러한 경우에도 본 발명에 따른 구조가 적용될 수 있음은 자명하다.
이후에는 본 발명에 따른 액정표시장치용 어레이 기판의 단면 구조 및 제조 방법에 대해 그 단면구조를 도시한 도면을 통해 간단히 설명한다.
도 7은 도 6을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이며, 도 8은 도 5를 절단선 Ⅷ-Ⅷ를 따라 절단한 부분에 대한 단면도이며, 도 9는 도 5를 절단선 Ⅸ-Ⅸ를 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 투명한 기판(140) 상에 표시영역(AA)에 있어서는 게이트 전극(144)을 포함하는 게이트 배선(gl)이 형성되어 있으며, 상기 게이트 배선(gl)을 이루는 동일한 금속물질로써 동일한 층에 다수의 서로 이격하는 공통전극(153a, 153b) 및 공통배선(cl)이 형성되어 있다. 이때, 상기 공통배선(cl)은 그 자체로써 화소영역(P) 내에서 하나의 최외각의 공통전극(153a)을 이루는 것이 특징이다.
또한, 비표시영역(NA)에 있어서는 상기 투명한 절연기판(140) 상에 제 1, 2 연결배선(147, 148)이 형성되어 있으며, 상기 제 1, 2 연결배선(147, 148)은 각각 홀수번호를 부여받은 게이트 또는 공통배선(1, 3, 5, ...)과 및 짝수번호를 부여받은 게이트 또는 공통배선(2, 4, 6, ...) 각각 연결되고 있다.
다음, 상기 게이트 전극(110) 및 게이트 배선(gl)과 공통배선(cl) 및 제 1, 2 연결배선(147, 148) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(155)이 형성되어 있으며, 상기 게이트 절연막(155) 위로 스위칭 영역(TrA)에 상기 게이트 전극(144)에 대응하여 채널을 형 성하는 액티브층(157a) 및 그 상부로 서로 이격하는 오믹콘택층(157b)을 포함하는 반도체층(157)이 형성되어 있으며, 상기 오믹콘택층(157b) 위로 서로 이격하며 상기 액티브층(157a)을 노출시키며 소스 및 드레인 전극(158, 160)이 형성되어 있다. 이때, 상기 게이트 전극(144)과 게이트 절연막(155)과 반도체층(157)과 소스 및 드레인 전극(158, 160)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 게이트 절연막(150) 상부로 상기 게이트 배선(gl) 및 공통배선(cl)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)이 형성되어 있으며, 이때 상기 데이터 배선(미도시)은 상기 소스 전극(158)과 연결되고 있다.
다음, 상기 박막트랜지스터(Tr) 및 데이터 배선(미도시) 위로는 산화실리콘(SiO2), 질화실리콘(SiNx) 등의 무기절연물질 또는 벤조사이클로부텐(BCB), 포토아크릴(photo acryl) 등의 유기절연물질로 이루어지며 상기 박막트랜지스터(Tr)의 드레인 전극(160) 일부를 노출시키는 드레인 콘택홀(171)과, 상기 각 공통배선(cl)의 끝단을 각각 노출시키는 공통 콘택홀(176)을 갖는 보호층(170)이 형성되어 있으며, 상기 보호층(170) 위로 각 화소영역(P)에는 투명도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며 상기 드레인 콘택홀(171)을 통해 상기 드레인 전극(160)과 접촉하며, 상기 서로 이격하며 형성된 공통전극(153a, 153b)들과 교대하며 다수의 화소전극(180a, 180b)이 형성되어 있으며, 비표시영역(NA)에 있어서는 상기 공통 콘택홀(176)을 통해 노출된 각 공통배선(cl)과 접촉함으로써 이들 각 공통배선(cl)을 모두 전기적으로 연결시키는 공통 연결배선(181)이 형성되어 있다.
또한 비표시영역(NA) 중 게이트 및 데이터 패드부(GPA, 미도시)에 있어서는 각 게이트 및 데이터 배선(gl, 미도시)과 연결된 게이트 및 데이터 패드전극(GPE, 미도시)과 각각 접촉하며 게이트 및 데이터 보조 패드전극(182, 미도시)이 형성되어 있다.
이러한 단면 구조를 갖는 횡전계형 액정표시장치용 어레이 기판(140)은 추후 상기 게이트 쇼트 검사를 실시하기 위한 제 1, 2 연결배선(147, 148)이 형성된 부분을 절단함으로써 각 게이트 배선(gl)이 전기적으로 독립되며, 공통배선(cl)의 경우, 상기 제 1, 2 연결배선(147, 148)이 제거됨으로써 각각 전기적으로 독립되지만, 상기 보호층(170) 내에 형성된 공통 콘택홀(176)을 통해 상기 각 공통배선(cl)과 접촉하며 형성된 공통 연결배선(181)에 의해 전기적으로 연결된 구조를 이루게 됨을 알 수 있다.
본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은 서로 인접하여 쌍으로 구성된 제 1, 2 게이트 배선과 이들 쌍으로 형성된 게이트 배선과 배선 사이에 공통배선을 가지며, 이러한 구조의 제 1, 2 게이트 배선 및 공통배선을 순차적으로 번호를 부여하였을 경우, 홀수번이 부여된 배선들과 짝수번이 부여된 배선들을 각각 연결시키는 제 1, 2 연결배선을 구성함으로써 이러한 제 1, 2 연결배선을 통해 간단히 서로 인접한 게이트 배선간의 단락 및 게이트 배선과 공통배선(공통전극)간 의 단락 유무를 게이트 단계에서 검사가 가능하도록 하는 효과를 가지며, 나아가 쇼트 불량이 발생한 어레이 기판에 대해서 이후 공정을 진행하지 않고 간단하 리워크 공정의 진행으로 단락 불량을 제거시킬 수 있음으로 수율을 향상시키는 효과가 있다.

Claims (15)

  1. 중앙의 표시영역과 상기 표시영역의 외측으로 비표시영역이 정의된 것을 특징으로 하는 기판과;
    상기 기판 상에 일방향으로 서로 이웃하여 연장되며, 각각이 제 1, 2 게이트 배선을 포함하는 다수의 게이트 배선 쌍과;
    상기 다수의 각 게이트 배선 쌍과 교대하며 평행하게 형성된 다수의 공통배선과;
    상기 표시영역 양측의 비표시영역에 각각 형성되며, 상기 다수의 제 1, 2 게이트 배선과 공통배선에 관계없이 서로 교대하는 배선의 일끝단과 각각 연결되며 형성된 제 1 및 제 2 연결배선과;
    상기 다수의 게이트 배선 쌍 및 다수의 공통배선과 교차하여 다수의 화소영역을 정의하며 형성된 다수의 데이터 배선
    을 포함하며, 상기 제 1 연결배선은 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 순차적으로 번호를 부여하였을 경우 홀수번에 해당하는 배선들과 연결되며, 상기 제 2 연결배선은 짝수번에 해당하는 배선들과 연결된 액정표시장치용 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 화소영역에는,
    상기 각 화소영역을 정의하는 공통배선에서 분기한 다수의 공통전극과;
    상기 다수의 공통전극과 교대하는 화소전극
    이 형성되는 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 다수의 화소영역에는 상기 화소전극과 연결되는 박막트랜지스터가 더욱 형성되는 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 비표시영역에는 상기 다수의 제 1, 2 게이트 배선의 일끝단에 게이트 패드전극이 더욱 형성되며, 이들 게이트 패드전극이 위치하는 게이트 패드부를 더욱 포함하는 액정표시장치용 어레이 기판.
  6. 제 5 항에 있어서,
    상기 제 1 연결배선은 상기 게이트 패드부보다 더욱 외측에 형성되며, 상기 게이트 패드전극을 통해 상기 제 1, 2 게이트 배선과 연결된 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 표시영역 양측의 비표시영역에는 각각 상기 다수의 제 1, 2 게이트 배선의 일끝단 또는 타끝단에 게이트 패드전극이 더욱 형성되며, 이들 일측 또는 타측의 게이트 패드전극이 각각 위치하는 제 1, 2 게이트 패드부를 더욱 포함하는 액정표시장치용 어레이 기판.
  8. 제 7 항에 있어서,
    상기 제 1, 2 연결배선은 각각 상기 제 1, 2 게이트 패드부보다 더욱 외측에
    형성되며, 상기 게이트 패드전극을 통해 상기 제 1, 2 게이트 배선과 연결된 것이 특징인 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 제 2 연결배선이 형성된 비표시영역에는 상기 모든 공통배선의 끝단부와 연결된 공통 연결배선이 형성되는 액정표시장치용 어레이 기판.
  10. 제 9 항에 있어서,
    상기 공통 연결배선은 상기 제 2 연결배선과 표시영역 사이에 형성된 것이 특징인 액정표시장치용 어레이 기판.
  11. 제 10 항에 있어서,
    상기 데이터 배선 위로 상기 다수의 공통배선 끝단을 각각 노출시키는 다수의 공통 콘택홀을 갖는 보호층이 더욱 형성되며, 상기 공통 연결배선은 상기 보호층 상부에 형성되며 상기 다수의 공통 콘택홀을 통해 상기 다수의 공통배선과 연결된 것이 특징인 액정표시장치용 어레이 기판.
  12. 제 1 항에 있어서,
    상기 다수의 제 1, 2 게이트 배선과 공통배선과 제 1, 2 연결배선은 동일한 층에 동일한 물질로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  13. 기판상에 각각이 제 1, 2 게이트 배선을 포함하는 다수의 게이트 배선 쌍과, 상기 게이트 배선 쌍과 교대하며 평행하게 형성된 다수의 공통배선과, 상기 다수의 제 1, 2 게이트 배선과 공통배선에 관계없이 서로 교대하는 배선의 일끝단과 각각 연결되며 형성된 제 1 및 제 2 연결배선을 형성하는 단계와;
    상기 제 1, 2 연결배선을 이용하여 쇼트 검사를 실시하는 단계와;
    상기 쇼트 검사 시 불량이 발생한 기판에 대해 리워크를 실시하는 단계와;
    상기 제 1, 2 연결배선이 형성된 부분을 제거함으로써 상기 다수의 제 1, 2 게이트 배선과 공통배선을 각각 분리시키는 단계
    를 포함하며, 상기 제 1 연결배선은 상기 다수의 제 1, 2 게이트 배선과 공통배선에 대해 순차적으로 번호를 부여하였을 경우 홀수번에 해당하는 배선들과 연결되도록 하며, 상기 제 2 연결배선은 짝수번에 해당하는 배선들과 연결되도록 한 액정표시장치용 어레이 기판의 제조 방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 제 1 또는 제 2 연결배선 내측으로 상기 다수의 공통배선을 연결하는 공통 연결배선을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020060119664A 2006-11-30 2006-11-30 액정표시장치용 어레이 기판 KR101294230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119664A KR101294230B1 (ko) 2006-11-30 2006-11-30 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119664A KR101294230B1 (ko) 2006-11-30 2006-11-30 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20080049272A KR20080049272A (ko) 2008-06-04
KR101294230B1 true KR101294230B1 (ko) 2013-08-07

Family

ID=39805076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119664A KR101294230B1 (ko) 2006-11-30 2006-11-30 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101294230B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723311B (zh) * 2012-06-29 2014-11-05 京东方科技集团股份有限公司 阵列基板制作方法
KR102180088B1 (ko) 2013-12-31 2020-11-18 삼성디스플레이 주식회사 표시 패널 및 그것을 포함하는 표시 장치
KR102210821B1 (ko) * 2014-01-09 2021-02-03 삼성디스플레이 주식회사 표시 기판, 이 표시 기판의 테스트 방법 및 이 표시 기판을 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015566A (ko) * 1992-12-28 1994-07-21 김광호 정전기 방지 기능을 구비한 액정 디스플레이 판넬의 신호라인 배선 구조체 및 이를 사용한 검사방법
KR20050117366A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 듀얼 게이트 구조 액정표시장치용 어레이 기판 및 그 제조방법
KR20060098175A (ko) * 2005-03-10 2006-09-18 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100930429B1 (ko) 2002-12-31 2009-12-08 하이디스 테크놀로지 주식회사 액정표시장치의 패드 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015566A (ko) * 1992-12-28 1994-07-21 김광호 정전기 방지 기능을 구비한 액정 디스플레이 판넬의 신호라인 배선 구조체 및 이를 사용한 검사방법
KR100930429B1 (ko) 2002-12-31 2009-12-08 하이디스 테크놀로지 주식회사 액정표시장치의 패드 구조
KR20050117366A (ko) * 2004-06-10 2005-12-14 엘지.필립스 엘시디 주식회사 듀얼 게이트 구조 액정표시장치용 어레이 기판 및 그 제조방법
KR20060098175A (ko) * 2005-03-10 2006-09-18 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
KR20080049272A (ko) 2008-06-04

Similar Documents

Publication Publication Date Title
JP4068518B2 (ja) 表示装置用基板及びその製造方法
JP5714561B2 (ja) フリンジフィールドスイッチングモードの液晶表示装置に用いられるアレイ基板
KR101238337B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
WO2013011855A1 (ja) アクティブマトリクス型表示装置
CN110376807B (zh) 显示装置
KR101992893B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR20070002147A (ko) 액정표시장치 검사공정
KR101147101B1 (ko) 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법
KR100841613B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치
TW200813540A (en) Liquid crystal display
KR20070068195A (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
KR101294230B1 (ko) 액정표시장치용 어레이 기판
JP4725358B2 (ja) カラー液晶表示パネル
JP5585102B2 (ja) アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
KR20080059928A (ko) 액정표시장치 및 이의 리페어 방법
JP2002098999A (ja) 液晶表示装置
KR20150000949A (ko) 표시 장치 및 이의 제조 방법
KR101224455B1 (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
JP2005241988A (ja) 表示装置
KR20060084201A (ko) 박막트랜지스터 기판 및 그 검사방법
KR101924180B1 (ko) 횡전계방식 액정표시장치용 어레이기판
JP2007219047A (ja) 液晶表示パネル
KR20160090971A (ko) 표시장치용 표시패널 및 표시패널 검사 방법
KR100628440B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5