JP2005241988A

JP2005241988A - 表示装置

Info

Publication number: JP2005241988A
Application number: JP2004051869A
Authority: JP
Inventors: Mitsuru Kano; 満鹿野; Katsumasa Yoshii; 克昌吉井
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2005-09-08

Abstract

【課題】簡便かつ安全に配線の検査ができるようにした特別な構造を採用した液晶表示装置の提供する。
【解決手段】基板の内側に表示領域Ｇが規定され、その外側に非表示領域Ｈが規定されてなり、非表示領域の少なくとも一部に表示領域での表示を制御するための複数の薄膜制御素子に個々に接続された端子パッド３０，３１が複数設けられてなる表示装置であって、端子パッドを備えた配線が個々に延長配線を介して非表示領域において延長され、各延長配線にスイッチング素子を介して検査用の端子パッド部６８、６９、７１、７２が形成されてなる。
【選択図】図１

Description

本発明は駆動用のＩＣを基板の周辺部に備える形式の液晶表示パネルなどにおいて検査用に好適な構成を採用した表示装置に関する。

従来一般的なアクティブマトリクス型の液晶表示パネルは、対になる基板間に液晶が挟持されてなり、一方の基板の表示領域に画素毎に設けた複数の駆動用の画素電極および薄膜トランジスタと他方の基板の表示領域に設けた共通電極とにより液晶駆動に必要な駆動電界を印加し、画素毎に液晶の駆動状態を切り替えて表示機能を奏するように構成されている。また、薄膜トランジスタに替えてＭＩＭ（メタルインシュレーターメタル）構造の素子を表示領域毎にスイッチング素子として組み込むことで構成される形式の液晶表示パネルも知られている。
これらの液晶表示パネルにおいて前記各画素電極への信号入力手段の一例は、表示パネルの表示領域外に引き出されて配線された複数の駆動用配線に対して駆動用のＩＣの出力端子を接続し、駆動用のＩＣから必要な駆動用配線に対して必要な電圧を印加して各画素電極を駆動するように構成されている。
前記配線と駆動用ＩＣの接続形態として従来は、ＦＰＣ（フレキシブルプリントサーキット）による接続が行われていたが、最近ではＣＯＧ（チップオングラス）実装と称される方式が広く採用されるようになっている。

前記ＣＯＧ実装とは、液晶パネルの表示領域の外側の非表示領域の部分まで延出させて駆動用の配線部を設け、ドライバ用のＩＣの外側に露出されている複数のコンタクト部を前記配線部のパッド部に対して熱圧着などの接続手段により接合した接続構成として知られている。
その一例の構成を図６に示す。図６に示す構成ではスイッチング素子を表示領域１０３に備えた電極基板１０１とそれに対向し電極基板１０１よりも面積の小さい対極基板１０２との間に液晶を挟持した構成の液晶表示パネルにおいて、表示領域１０３及び対極基板１０２の周辺の電極基板１０１上に、複数の駆動用ＩＣ１０４が信号配線１０５と接続されて設けられている。（特許文献１：図７等参照）
特開平５−１７３１６４号公報（図７参照）

図６に示す構成の配線接続構造では、駆動用ＩＣが配線接続部分を覆い隠すので駆動用ＩＣ１０４を基板上に取り付けた後に、駆動用の信号を外部から別途加えて液晶パネルとしての種々のテストを行っても、駆動用ＩＣ１０４の不具合であるのか、駆動用ＩＣ１０４と配線との接続不良であるのか、液晶パネル側の配線や電極基板１０１側の薄膜トランジスタの不良であるのか、判別ができない問題があった。
そこで、図６に示す配線接続構造を採用した場合、これらの不良を特定するためには、一端取り付けた駆動用ＩＣ１０４を取り外して再度検査をやり直す必要があるので極めて検査効率が悪いという問題があった。

このような不具合を解消するために先の特許文献１に記載された技術では、絶縁基板上に表示電極をマトリクス状に配置したパネルの表示領域周辺に、信号配線と、該信号配線に駆動信号を供給するドライバＩＣとを備えた液晶表示パネルにおいて、前記表示領域の周辺に配線された信号配線に、露出した検査用コンタクト領域を設けることによって上述の問題を解決している。
即ち、この露出した検査用コンタクト領域に検査装置のプローブを当てて液晶注入前の表示パネルに通電してテストを行えば、駆動用ＩＣの実装の前に液晶パネル側の配線や液晶駆動のためのスイッチング素子の検査を行うことができるように構成されている。

ところが、一般的な液晶表示パネルの表示領域に対して駆動用の配線は、画素数が１３０ドット×１３０ドット程度の小型のカラーパネルにおいてもソース配線とゲート配線分を合わせて数１００本、６４０×４８０ドットあるいは１０２４×７６８ドットなどのパソコン用表示パネル、あるいはそれらよりも大型の表示パネルにおいては数１０００本以上の配線が存在するので、これらの配線数に応じた検査用パッドの１つ１つに検査装置のプローブを接触させてテストしていたのでは、極めて煩雑なテスト作業となってしまう問題がある。

また、仮にプローブを多数本備えた検査装置を用いてテストしたとしても、上述の如く数１００本〜数１０００本の極めて微細な配線とこれに接続された薄膜状の検査パッドに対してこれらの検査プローブを正確に位置決めして接触させることは難しく、時間のかかる煩雑なテスト作業となり勝ちであるとともに、プローブの当て方によっては薄膜の検査パッドあるいはそれに付属する薄膜配線に損傷を与えてしまい、接続不良の原因となったり、薄膜状の微細な検査パッドにプローブを正確に当てることができない結果として、検査不良を引き起こす問題もあった。更に近年では画素密度が向上するにつれて配線の幅と間隔が更に微細化しているので、これらの細い微細な配線の検査パッドに検査装置のプローブを正確に接触させること自体が困難になりつつあるとともに、微細なプローブの製造自体が困難になる傾向がある。

本発明は前記事情に鑑みてなされたもので、配線数が多いとともに配線幅と配線間隔が小さくなってきている表示装置の配線を検査する場合に、１つ１つの個々の配線に検査装置のプローブを接触させなくとも、簡便かつ安全に配線の検査ができるようにした特別な構造を採用した表示装置の提供を目的とする。

本発明は前記事情に鑑みてなされたもので、基板の内側に表示領域が規定され、その外側に非表示領域が規定されてなり、該非表示領域の少なくとも一部に前記表示領域での表示を制御するための複数の薄膜制御素子に個々に接続された端子パッドが複数設けられてなる表示装置であって、前記端子パッドを備えた配線が個々に延長配線を介して前記非表示領域において延長され、前記各延長配線にスイッチング素子を介して検査用の端子パッド部が形成されてなることを特徴とする。

本発明は前記事情に鑑みてなされたもので、基板の内側に表示領域が規定され、その外側に非表示領域が規定されてなり、該非表示領域の少なくとも一部に前記表示領域での表示を制御するための複数の薄膜制御素子に個々に接続された端子パッドが複数設けられてなる表示装置であって、前記端子パッドを備えた配線が個々に延長配線を介して前記非表示領域において延長され、前記各延長配線に、ソース電極とドレイン電極とゲート電極とを具備し、導通と非導通を切り替え自在な検査用の薄膜トランジスタ素子が個々に組み込まれるとともに、前記非表示領域の一部に前記各検査用の薄膜トランジスタ素子のゲート電極に接続して各検査用の薄膜トランジスタ素子のゲートの開閉を行うための検査用ゲート配線が形成される一方、前記非表示領域の一部に、前記各検査用の薄膜トランジスタ素子のソース電極に接続されて前記検査用ゲート配線からの通電によりゲートが開放された検査用の薄膜トランジスタ素子を介して前記延長配線に導通される検査用端子パッド部が形成されてなることを特徴とする。

本発明は、前記検査用のゲート配線に検査用端子パッド部が接続されるとともに、前記複数の延長配線のスイッチング素子が複数まとめられて検査用の端子パッド部に接続されてなることを特徴とする。

本発明は、前記表示装置の非表示領域に形成された複数の検査用の薄膜トランジスタ素子の全てのゲート電極が１本の検査用ゲート配線に接続され、該検査用のゲート配線からの制御により前記全ての検査用の薄膜トランジスタ素子のゲートを同時にオンあるいはオフに調整可能とされるとともに、前記複数の検査用の薄膜トランジスタ素子のソース電極のうち、１つ以上の検査用の薄膜トランジスタ素子の組毎に共通となるように前記検査用ソース端子配線が形成され、前記組毎の端子パッドに接続された薄膜制御素子が前記組毎にまとめて検査自在とされてなることを特徴とする。
本発明は、前記表示装置が対になる基板の間に液晶を挟持してなる液晶表示装置であって、前記両方の基板の各表示領域には液晶を駆動して表示するための複数の配線が形成されてなり、各配線に前記端子パッド部が接続されてなることを特徴とする。

本発明は、前記表示装置が対になる基板の間に液晶を挟持してなる液晶表示装置であって、前記一方の基板の表示領域には液晶を駆動して表示するための共通電極が形成されてなり、前記他方の基板の表示領域には液晶を駆動して表示するための複数の配線と複数のスイッチング素子が形成され、前記共通電極と、前記複数の配線のうちの組になる配線とに、個々に前記検査用の第２の端子パッド部が接続されてなることを特徴とする。
本発明は、前記表示領域に対応して形成された複数の配線のうち、半分程の配線が前記基板の非表示領域の一側にまとめられてこれらに対応する端子パッドが前記非表示領域の一側に形成され、前記複数の配線のうち、残りの半分程の配線が前記基板の非表示領域の他側にまとめられてこれらに対応する端子パッド部が前記非表示領域の他側に形成されるとともに、前記非表示領域の一側にまとめられた複数の配線に対応する各端子パッド部に対応させて１つの検査用の端子パッド部が形成され、前記非表示領域の他側にまとめられた複数の配線に対応する各端子パッドに対応させて他の１つの端子パッド部が形成されてなることを特徴とする。

本発明では、表示装置の表示を制御するための複数の薄膜制御素子に接続された端子パッドを備えた配線を個々に延長配線を介して非表示領域において延長し、各延長配線にスイッチング素子を介して検査用の端子パッド部を形成してなるので、スイッチング素子で検査用の端子パッドの導通を切り替えて、導通させた場合に通電して薄膜制御素子の検査ができる。また、スイッチング素子の導通を適宜遮断することで、導通している薄膜制御素子のみの検査ができる。
また、複数の薄膜制御素子に接続されるスイッチング素子として薄膜トランジスタ素子を設け、これら薄膜トランジスタ素子のゲート電極を制御して薄膜トランジスタ素子のゲートの切り替えを行うように構成すれば、薄膜トランジスタ素子で検査用の端子パッドの導通を切り替えて、導通させた場合に通電して薄膜制御素子の検査ができる。

また、本発明で検査用のゲート配線に検査用端子パッド部を接続し、複数の延長配線のスイッチング素子を複数まとめて検査用の端子パッド部に接続しているので、表示装置の画素数が多く、配線本数が多いタイプの高精細な表示装置であっても、配線本数よりも少ない数の端子パッド部に検査装置のプローブを接触させて全ての配線の検査ができる特徴を有する。従って、配線間隔や配線幅の微細な構造であっても、端子パッド部の形成位置や大きさは制約を受けることなく、検査に必要な大きさと間隔に形成すれば良いので、検査装置のプローブを接触させることが容易かつ確実に実施でき、端子パッド部での検査がし易い構造を提供できる。
次に、表示装置が液晶表示装置であり、液晶表示用のスイッチング素子を有するものに本発明を適用するならば、液晶表示装置の基板の表示領域にスイッチング素子を形成する工程を行う場合に、その工程を流用して同時に基板の端子形成領域に検査用のスイッチング素子を作り込むことができるので、容易に基板上に得ることができる。

前記表示領域に対応して形成された複数の配線のうち、半分程の配線毎にまとめて端子パッドを形成することで、２つの端子パッド部をまとめて検査装置のプローブに接続して検査ができる。
以上のことから、配線数が多いとともに配線幅と配線間隔が小さくなってきている表示装置の配線を検査する場合、１つ１つの個々の配線に検査装置のプローブを接触させなくとも、配線数よりも少ない端子パッド部に検査装置のプローブを接触させることで、簡便かつ安全に配線の検査ができる。

次に、本発明を薄膜トランジスタ（ＴＦＴ）型の半透過反射タイプの液晶表示装置に適用した構成について図面を参照して説明する。なお、以下の全ての図面においては、図面を見やすくするために各構成要素の膜厚や寸法の比率などは適宜異ならせて示してある。図１は本発明に係る半透過反射型の液晶表示装置の正面図、図２は同液晶表示装置の端子部構成を示す拡大図、図３は同液晶表示装置とバックライトを備えた液晶表示ユニットの一例の断面図、図４は同液晶表示装置の表示領域の部分拡大断面図、図５は同液晶表示装置の表示領域の配線構成の一部を示す構成図である。
以下に本発明の要部である端子部分の構成を説明する前に液晶表示ユニットの全体構成について説明する。

前記液晶表示ユニットＡは、図３に示すように、液晶表示装置１とこの液晶表示装置１の背面側に配されたバックライト４とを備えて構成されている。
液晶表示装置１は、スイッチング素子が形成された側の図３に示すアクティブマトリクス基板２と、それに対向して設けられた対向基板３と、基板２、３の間に保持されている光変調層としての液晶層５とを備えて構成されている。
アクティブマトリクス基板２は、図４又は図５に示すようにガラス等からなる透明の基板本体６上に、それぞれ行方向（図５のｘ方向）と列方向（図５のｙ方向）に、複数の走査線７と信号線８が電気的に絶縁されて形成され、各走査線７、信号線８の交差部の近傍に表示用のＴＦＴ（薄膜トランジスタ：薄膜制御素子）１０が形成されている。
前記基板本体６上において、画素電極１１が形成される領域、ＴＦＴ１０が形成される領域、走査線７及び信号線８が形成される領域を、それぞれ画素領域、素子領域、配線領域と呼称することができる。

本実施の形態のＴＦＴ１０は図４に示す逆スタガ型の構造を有し、本体となる基板本体６の最下層部から順にゲート電極１３、ゲート絶縁膜１５、半導体層１６、ソース電極１７及びドレイン電極１８が形成され、半導体層１６の上であってソース電極１７とドレイン電極１８との間にはエッチングストッパ層９が形成されている。
即ち、図５に示すように走査線７の一部が延出されてゲート電極１３が形成され、図４に示すようにこれを覆ったゲート絶縁膜１５上にゲート電極１３を平面視で跨るようにアイランド状の半導体層１６が形成され、この半導体層１６の両端側の一方に半導体層１６を介してソース電極１７、他方に半導体層１６を介してドレイン電極１８がそれぞれ形成されている。
また、走査線７と信号線８とが囲む矩形状の各領域の中央部側にＩＴＯなどの透明電極材料からなる透明電極１９が、基板本体６上に直接位置するように形成されている。従ってこれらの透明電極１９は先のゲート電極１３と同一面位置に形成されている。これらの透明電極１９は先のソース電極１７の一端の接続部１７ａに直に接続された平面視短冊状に形成されている。

前記ゲート絶縁膜１５はシリコン系の絶縁膜からなり、走査線７及びゲート電極１３を覆うように、かつ、先の透明電極１９を覆わないようにして基板上に形成されている。
前記半導体層１６は、アモルファスシリコン（ａ−Ｓｉ）等からなり、ゲート絶縁膜１５を介してゲート電極１３と対向する領域がチャネル領域として構成される。ソース電極１７及びドレイン電極１８は導電材料からなり、半導体層１６上に、チャネル領域を挟むように対向して形成されている。また、ドレイン電極１８は列方向に配設される信号線８から個々に延出されて形成されている。なお、半導体層１６と各電極１７、１８との間にはオーミックコンタクト層１４が設けられている。

前記基板本体６上には絶縁膜２０が積層され、この絶縁膜２０上にＡｌやＡｇ等の高反射率の金属材料からなる画素電極（光拡散反射性の画素電極）１１が形成されている。
前記画素電極１１は、先の走査線７と信号線８とが囲む矩形状の領域よりも若干小さくなるような平面視矩形状になるように絶縁膜２０上に形成され、図５に示すように平面視した場合に上下左右に並ぶ画素電極１１どうしが短絡しないように所定の間隔をあけてマトリクス状に配置されている。即ち、これらの画素電極１１は、それらの端辺がそれらの下に位置する走査線７及び信号線８に沿うように配置されており、走査線７と信号線８が区画する領域のほぼ全域を画素領域とするように形成されている。なお、この画素領域の集合領域が液晶表示装置１における表示領域に相当するので、図１には符号Ｇで矩形状に規定された領域として示し、その表示領域Ｇの周囲には表示に寄与しない額縁状の非表示領域Ｈが規定されている。

前記絶縁膜２０は、有機絶縁膜とされており、ＴＦＴ１０の保護機能を強化するようになっている。この絶縁膜２０は基板本体６上に比較的厚く積層され、画素電極１１とＴＦＴ１０及び各種配線との絶縁を確実にし、画素電極１１との間に大きな寄生容量が発生するのを防止するとともに、厚膜の絶縁膜２０によりＴＦＴ１０や各種配線によって形成された基板本体６上の段差構造が平坦化されるようになっている。
次に、前記絶縁膜２０において先の各ソース電極１７の一端部１７ａに達するようにコンタクトホール２１が形成されるとともに、先の各透明電極１９の上に位置するように窪部２２が形成され、この窪部２２の位置に相当する部分の画素電極１１には窪部２２の開口部２２ａに合致するような平面形状の透孔２３が形成されている。これらの窪部２２は絶縁膜２０をその深さ方向に大部分除去してその底部２２ｂ側に一部分のみを被覆層２０ａとして残すように形成されるとともに、窪部２２の平面形状は先の透明電極１９の平面形状に対応するように透明電極１９よりも若干短い短冊状に形成されている。

前記コンタクトホール２１には導電部２５が形成され、この導通部２５を介して、先の画素電極１１と、絶縁膜２０の下層側に配置されたソース電極１７とが電気的に接続されている。従ってソース電極１７は画素電極１１と透明電極１９の両方に電気的に接続されている。
上記絶縁膜２０の表面には画素領域に対応する位置に複数の凹部２６が設けられ、凹部２６上の画素電極１１に形成された複数の凹部２７により光を拡散反射できるように構成されている。上述のように構成された基板本体６上には、更に画素電極１１及び絶縁層２０と窪部２２を覆うようにラビング等の所定の配向処理が施された配向膜２９が形成されている。

一方、対向基板３はカラーフィルタアレイ基板として構成され、ガラス等からなる透光性の基板本体４１の液晶層５側の面に、カラーフィルタ層４２が形成されている。このカラーフィルタ層４２の液晶層側には、ＩＴＯ等の透明な対向電極（共通電極）４３と配向膜４４が形成されている。
そして、上述のように構成された基板２、３は、スペーサ（図示略）によって互いに一定に離間された状態で保持されるとともに、図３に示すように基板周辺部に塗布されたシール材４５によって接着一体化されている。そして、基板２、３及びシール材４５によって密閉された空間に液晶が封入されて光変調層としての液晶層５が形成され、液晶表示装置１が構成されている。なお、図２においては図面の簡略化のために、基板２の液晶側の種々の層と配線並びに基板３の液晶側の種々の層を略して記載し、配向膜２９、４４の位置関係のみを示した。なお、基板本体４１の外面側には必要に応じて偏光版Ｈ１、位相差板Ｈ２、Ｈ３が設けられる。

この形態の液晶表示ユニットＡに用いられているバックライト４は、図３に示すように液晶表示装置１の背面側に設けられ、透明導光板５２と光源５３と拡散性反射体５５と保持部材５８とから概略構成されている。バックライト４において、光源５３は、導光板５２に光を導入する端面５２ａ側に配設されており、拡散性反射体５５は導光板５２の上面５２ｂ側と反対側の下面に空気層５６を介して設けられている。
前記導光板５２は、液晶表示装置１の背面側に配置されて光源５３から出射された光を液晶表示装置１側に照射するものであり、平板状の透明なアクリル樹脂などから構成されている。図３に示すように光源５３から出射される光は端面５２ａを介して導光板５２の内部に導入され、導光板５２の上面の出射面５２ｂから液晶表示装置１側に出射されるようになっている。
前記光源５３は発光体５３ａと反射板５３ｂから構成され、前記拡散性反射体５５は例えば基板５９の上に有機膜６０が形成され、該有機膜６０の表面に微小凹部が複数形成され、その上に光反射性を有するＡｌやＡｇなどの金属製の反射膜６１が形成されてこの金属膜６１の表面に複数の微小凹部６１ｄが形成され、広い角度範囲で明るい拡散反射性能を発揮し得るものであるが、この構成は一例であって他の構成を用いても良いのは勿論である。

次に本発明の要部である液晶表示装置１の端子部分まわりの構成について説明する。
図４と図５を基に説明した複数の走査線７と複数の信号線８は、表示領域Ｇでは平面視格子状に配線されているが、図１に示す表示領域Ｇの外側の非表示領域Ｈにおいて走査線７は密に集合されて基板２側の基板本体６の額縁状の領域を引き回されて基板本体６の一側の端子形成領域６Ａの左右両側に集合されている。この基板本体６の一側の端子形成領域６Ａとは、対向配置された基板２、３において基板３が基板本体６よりも若干小さく形成され、基板２側の基板本体６が基板３の外側にはみ出すように形成された領域を示す。
先の端子形成領域６Ａの中央側には、図１に示すように液晶表示装置１を平面視した場合に、上下方向に配置された複数の信号線８が表示領域Ｇから非表示領域Ｈを介し延出形成されるとともに、それら信号線８の端部が配置され、各信号線８の端部にはチップ接続用の端子パッド３０が形成され、これら複数のチップ接続用の端子パッド３０が端子形成領域６Ａにおいて露出されている。なお、端子形成領域６Ａに形成されている各信号線８においてこれらのチップ接続用の端子パッド３０以外の部分は図示略の絶縁被覆層に覆われて保護されている。

図１に示す端子形成領域６Ａの左右両端側には、図１に示すように液晶表示装置１を平面視した場合に、横方向に配置された複数の走査線７が交互に表示領域Ｇの左右から非表示領域Ｈを介し延出形成されるとともに、それら走査線７の端部が１つの群となって配置され、各走査線７の端部にはチップ接続用の端子パッド３１が形成され、これら複数のチップ接続用の端子パッド３１が端子形成領域６Ａの両端部側においてそれぞれ一群となって露出されている。なお、端子形成領域６Ａに形成されている走査線７においてこれらのチップ接続用の端子パッド３１以外の部分は図示略の絶縁被覆層に覆われて保護されている。
これらの走査線７側のチップ接続用の端子パッド３１と、先の信号線８側のチップ接続用の端子パッド３０の詳細配置とそれらの部分回りの詳細構成を図２に拡大して示す。
また、先の端子形成領域６Ａの複数のチップ接続用の端子パッド３０が配置された位置の左右両側であって、前記複数のチップ接続用の端子パッド３１との境界部分には、個々に前記液晶表示装置１の対向基板３側の共通電極４３に接続された接続配線３３、３４が形成され、これらの接続配線３３、３４の先端部側にもチップ接続用の端子パッド３５が形成されている。なお、先の対向基板３側の共通電極４３は基板２側の基板本体６とは離間して配向配置されているが、液晶パネル構造において常用される上下導通構造（シール材４５に内蔵された上下導通部材を介して基板本体６側に案内され導通される構造）を介して基板本体６側に延長配線されている。
以上の配置構成により、端子形成領域６Ａにおいては、その中央側にチップ接続用の端子パッド３０の群３０Ａが配置され、その左右両側にチップ接続用の端子パッド３１の群３１Ａ、３１Ａが設置され、それらの間にチップ接続用の端子パッド３５が設置されているので、これらを液晶表示装置１の駆動用のＩＣチップの接続端子に接続することで液晶表示装置１に駆動用ＩＣチップが接続されるようになっている。なお、駆動用のＩＣチップは通常長方形の板状体であるので、この板状のＩＣチップの底面側に形成されるボール接続部分の位置に合わせて外形が長方形状に合致するように各チップ接続用の端子パッド３０、３１、３５が配置されていることが望ましい。

前記複数のチップ接続用の端子パッド３０、３１、３５のそれぞれの一側に個々に延長配線３６、３７あるいは３８が形成され、各延長配線３６、３７あるいは３８の先端部側に個々に検査用の薄膜トランジスタ素子（検査用スイッチング素子）４６、４７あるいは４８が形成されている。
これらの検査用の薄膜トランジスタ素子４６、４７、４８はいずれも３端子型のスイッチング素子とされ、それら全ての検査用の薄膜トランジスタ素子４６、４７、４８には全てに共通するゲート配線４９が形成され、このゲート配線４９において各トランジスタ４６、４７、４８の下側部分に相当する部分がゲート電極６５とされている。
各トランジスタ４６、４７、４８においてアイランド状に形成された半導体層６６はその下に位置するゲート電極６５と図示略の絶縁膜を介して対向され、各トランジスタ４６の半導体層６６においてドレイン電極６６Ａ側には先の延長配線３６が接続され、各トランジスタ４７の半導体層６６においてドレイン電極６６Ａ側には先の延長配線３７が接続され、各トランジスタ４８のドレイン電極側には先の延長配線３８が接続されている。

一方、各トランジスタ４６の半導体層６６においてソース電極６６Ｂ側には第１の配線部６７が形成されて、これら第１の配線部６７が第１の検査用端子パッド部６８に接続されている。次に、前記端子形成領域６Ａの左右両側の各トランジスタ４７の半導体層６６において、ソース電極６６Ｂ側には個々に第２の配線部６４が形成されていて、前記端子形成領域６Ａの左右両側の各々においてこれら複数の第１の配線部６４が集合されて１つの第２の検査用端子パッド部６９に接続されている。次に、前記各トランジスタ４８の半導体層６６においてソース電極６６Ｂ側には第３の配線部７０が形成されて、これら第３の配線部７０が個々に第３の検査用端子パッド部７１に接続されている。また、前記ゲート配線４９に接続された第４の検査用端子パッド部７２が先の第１の検査用端子パッド部６８と第３の検査用端子パッド部７１との間に形成されている。

以上の構成とされた各検査用の薄膜トランジスタ素子４６、４７、４８は全て同一の積層構造とされ、その基本的な積層構造は先に説明した液晶表示装置１の基板本体６側に設けられている液晶表示用のＴＦＴ１０と略同一構造とされている。即ち、これらの検査用の薄膜トランジスタ素子４６、４７、４８は先の基板本体６上に、ゲート電極１３、ゲート絶縁膜１５、半導体層１６、オーミックコンタクト層１４、ソース電極１７及びドレイン電極１８を形成する場合に、それらの形成工程の中で各成膜とフォトリソグラフィ工程を行って各層を形成してゆく場合に、フォトマスクの形状を工夫し、基板本体６の表示領域Ｇのみならず、基板本体６の非表示領域Ｈに存在する端子形成領域６Ａに各層や回路を同時に作り込むことで同時に形成されている。従って、ＴＦＴ１０を備えた液晶表示装置１を製造する場合に他の工程を別途付加することなくＴＦＴ１０の製造工程を流用して各検査用の薄膜トランジスタ素子４６、４７、４８が形成されている。

一方、各検査用の薄膜トランジスタ素子４６、４７、４８用の検査用ゲート配線４９は先に説明した基板本体６上に形成されているゲート配線１３と同等の材料から形成されている。更に、延長配線３７あるいは３８もゲート配線１３と同等の材料からゲート配線１３の製造工程時に同時形成され、延長配線３６は先の基板本体６上に形成されている信号配線８と同等の材料から信号配線８の製造工程時に同時形成され、延長配線３６と延長配線３７、３８はゲート絶縁膜の上下に違う層位置に配置されるので、延長配線３６は直接半導体層６６のドレイン電極６６Ａ側に接続され、延長配線３７、３８はゲート絶縁層を貫通するコンタクトホールに形成された導通部７５とそれに接続される接続配線７６を介して半導体層６６のドレイン電極６６Ａ側に接続されている。
以上の構成においても導通部７５の形成工程と接続配線７６の製造工程は、いずれも、基板本体６側のＴＦＴ１０を製造する場合のソース電極１６及びドレイン電極１７の形成工程において兼用して実施できるので別途他の工程を実施することなく液晶表示装置１のＴＦＴ１０とその回路を製造する工程を流用して極めて容易に製造することができる。

前記構成の各検査パッド部を有する液晶表示装置１において検査を行うには、第４の検査用端子パッド部７２に検査装置のプローブ端子を接触させて通電し、ゲート配線４９に規定の電圧を印加して各検査用の薄膜トランジスタ素子４６、４７、４８の全てのゲートを開き、この状態で各検査用端子パッド部６８、６９、７１の個々に必要な電位を与えて検査を行うことができる。即ち、ゲートが開放された各薄膜トランジスタ素子４６、４７、４８のソース電極６６Ｂ、６６Ｂ、６６Ｂにしきい値以上の規定の電圧を印加すると、各薄膜トランジスタ素子４６、４７、４８が導通するので各走査線７、各信号線８、共通電極４３に所望の電位を与えることができる。
例えば、第１の検査用端子パッド部６８に液晶駆動用のソース電位を与え、第２の検査用端子パッド部６９、６９に液晶駆動用のゲート電位を与え、第３の検査用端子パッド部７１に液晶駆動用のコモン電位を加える。更に、バックライト４から光を出して液晶表示装置１の表示領域Ｇでの液晶の配向状態を経た後のバックライト光を観察すれば、液晶表示装置１の液晶の配向状態の観察から、液晶表示装置１の検査を行うことができる。

図１と図２に示す端子パッド部の構造においては、液晶表示装置１の表示領域の画素数が上昇してチップ接続用の端子パッド３０、３１、３５の全体の設置個数が大きくなり、チップ接続用の端子パッド３０、３１、３５相互間の間隔、あるいはこれらの間隔が微細化された場合であっても、検査用として用いる端子パッド部６８、６９、７１、７２の総数は図２に示すように６個でよいので、端子パッドの細密化に伴って検査装置のプローブ端子の間隔の微細化がなされている状況において、極めて少ない数の端子パッド部に検査装置のプローブ端子を当接させれば検査できることとなる。即ち、液晶表示装置１の画素数が多くなり、数１００〜数１０００の配線の検査が必要となっても、先の６個の端子パッド部を用いて検査を行えば、全ての配線の検査ができる。なお、この検査において液晶表示装置１の表示領域Ｇにおいて点灯欠陥や表示欠陥が見つかったならば、その欠陥部位に相当する部分のチップ接続用の端子パッド３０、３１、３５のいずれかに通電することで、更に１本１本の配線の個別の検査ができる。
また、この実施の形態で用いた検査用の薄膜トランジスタ素子４６、４７、４８はいずれも液晶表示装置１の基板本体６上に液晶駆動用として各層や膜膜を積層して製造する際に、同じ工程で基板本体６の端子形成領域６Ａに同時に作り込むことができるので、別途特別な工程や素子を設けることなく得ることができる特徴を有する。従って、先の実施の形態の端子構造は、製造が容易であり、かつ、安価に実現できるものである。

次に前記構成の端子構造において、液晶表示装置１の検査を行う場合、第４の検査用端子パッド部７２に通電して薄膜トランジスタ素子４６、４７、４８の全てに通電してこれらのゲートを開き、必要な部位のみに通電して検査を行うこともできる。
例えば、第１の検査用端子パッド６８と第３の検査用端子パッド部７１と検査用端子パッド６９、６９の一方に電圧を印加して検査を行うならば、表示領域Ｇにおいて交互に配列された走査線７のうち、１本おきの走査線７の検査を行うことができる。また、第１の検査用端子パッド６８と第３の検査用端子パッド部７１と検査用端子パッド６９、６９の他方に電圧を印加して検査を行うならば、複数の走査線７のうちの残りの検査を行うことができる。この検査のように各検査用の端子パッド部毎に必要部分を検査するようにしても良い。
また、以上の検査は全て検査用端子パッド部６８、６９、７１、７２に検査装置のプローブを接触させて検査できるので、仮に検査中にこれらの検査用端子パッド部６８、６９、７１、７２に損傷を与えることがあっても、駆動用のＩＣと接続される複数のチップ接続用の端子パッド３０、３１には一切影響を与えないので駆動用のＩＣの接続に支障を生じるおそれはない。

また、この形態では走査線７に接続される配線を２つの群にわけてそれらを群毎に分けて検査用の端子パッド部６９にまとめて接続したが、先の配線群を更に複数に分けてそれらに対応した端子パッド部６９を更に複数設け、複数の走査線７に対して３つ以上の端子パッド部に分けて走査線７を検査できるように構成しても良い。また、この形態では信号線８に接続されている配線を１つの群としてまとめて端子パッド部６８に接続したが、これも更に複数の端子パッド部に分けて接続し、まとめた群毎に別々に検査できるようにしても差し支えない。
更にこの実施形態では、１本の検査用ゲート配線４９により全ての検査用トランジスタ素子４６、４７、４８をひとまとめにして検査できるようにしたが、これも必要数の検査用トランジスタ毎にまとめて検査用ゲート配線を形成し、複数の検査用トランジスタ素子を複数の組に組み分けして組み分けした検査用トランジスタ素子毎にゲートを開放できるようにして検査に供するようにしても良い。

なお、先に説明した実施の形態では本発明を逆スタガ型のＴＦＴ１０を備えた液晶表示装置１に適用した例について説明したが、本発明を他の形式のＴＦＴを備えた液晶表示装置に適用できるのは勿論であり、また、スイッチング素子としてＭＩＭ（メタルインシュレーターメタル）型の薄膜ダイオードを用いた液晶表示装置に適用できるのも勿論である。本発明をＭＩＭ型の薄膜ダイオードを設けた表示装置に適用する場合は、端子形成領域６Ａに設けるスイッチング素子としてＭＩＭ素子を設ける。ＭＩＭ素子は電圧の強弱に応じてスイッチング可能であるので、ゲート配線を特に設けなくともスイッチングを行って各配線への導通と遮断を行って各種の検査ができる。
また、先に説明した実施の形態では端子パッド３０、３１、３５に延長配線３６、３７、３８を接続して設けたが、これらの延長配線３６、３７、３８は、端子パッド３０、３１、３５を迂回して直接信号線８、走査線７、接続配線３３、３４に個々に接続するように設けても差し支えない。

図１は本発明に係る第１の実施の形態の液晶表示装置の要部を示す概略構成図。図２は同表示装置の端子パッド部分の拡大図。図３は同液晶表示装置とバックライトを備えた液晶表示ユニットを示す断面略図である。図４は同表示装置の表示領域の部分断面図。図５は同表示装置の表示領域の一部の回路配線構造を示す構成図。図６は従来の表示装置の一例を示す平面図。

符号の説明

Ａ・・・液晶表示ユニット、Ｇ…表示領域、Ｈ…非表示領域、１・・・液晶表示装置、２・・・（アクティブマトリクス）基板、３・・・対向基板、６…基板本体、７…ゲート配線、８…信号配線、１０…ＴＦＴ（薄膜トランジスタ：スイッチング素子）、３０、３１、３５…検査用端子パッド、３１Ａ…群、３６、３７、３８…延長配線、４３…共通電極、４６、４７、４８…検査用の薄膜トランジスタ素子、
４９…検査用ゲート配線、６６…半導体層、６５…ゲート電極、６６Ａ…ドレイン電極、６６Ｂ…ソース電極、６８、６９、７１、７２…検査用端子パッド部。

Claims

基板の内側に表示領域が規定され、その外側に非表示領域が規定されてなり、該非表示領域の少なくとも一部に前記表示領域での表示を制御するための複数の薄膜制御素子に個々に接続された端子パッドが複数設けられてなる表示装置であって、
前記端子パッドを備えた配線が個々に延長配線を介して前記非表示領域において延長され、前記各延長配線にスイッチング素子を介して検査用の端子パッド部が形成されてなることを特徴とする表示装置。
基板の内側に表示領域が規定され、その外側に非表示領域が規定されてなり、該非表示領域の少なくとも一部に前記表示領域での表示を制御するための複数の薄膜制御素子に個々に接続された端子パッドが複数設けられてなる表示装置であって、
前記端子パッドを備えた配線が個々に延長配線を介して前記非表示領域において延長され、前記各延長配線に、ソース電極とドレイン電極とゲート電極とを具備し、導通と非導通を切り替え自在な検査用の薄膜トランジスタ素子が個々に組み込まれるとともに、前記非表示領域の一部に前記各検査用の薄膜トランジスタ素子のゲート電極に接続して各検査用の薄膜トランジスタ素子のゲートの開閉を行うための検査用ゲート配線が形成される一方、前記非表示領域の一部に、前記各検査用の薄膜トランジスタ素子のソース電極に接続されて前記検査用ゲート配線からの通電によりゲートが開放された検査用の薄膜トランジスタ素子を介して前記延長配線に導通される検査用端子パッド部が形成されてなることを特徴とする表示装置。
前記検査用のゲート配線に検査用端子パッド部が接続されるとともに、前記複数の延長配線のスイッチング素子が複数まとめられて検査用の端子パッド部に接続されてなることを特徴とする請求項１または２に記載の表示装置。
前記表示装置の非表示領域に形成された複数の検査用の薄膜トランジスタ素子の全てのゲート電極が１本の検査用ゲート配線に接続され、該検査用のゲート配線からの制御により前記全ての検査用の薄膜トランジスタ素子のゲートを同時にオンあるいはオフに調整可能とされるとともに、前記複数の検査用の薄膜トランジスタ素子のソース電極のうち、１つ以上の検査用の薄膜トランジスタ素子の組毎に共通となるように前記検査用ソース端子の配線が形成され、前記組毎の端子パッド部に接続された薄膜制御素子が前記組毎にまとめて検査自在とされてなることを特徴とする請求項２に記載の表示装置。
前記表示装置が対になる基板の間に液晶を挟持してなる液晶表示装置であって、前記両方の基板の各表示領域には液晶を駆動して表示するための複数の配線が形成されてなり、各配線に前記端子パッド部が接続されてなることを特徴とする請求項１〜４のいずれかに記載の表示装置。
前記表示装置が対になる基板の間に液晶を挟持してなる液晶表示装置であって、前記一方の基板の表示領域には液晶を駆動して表示するための共通電極が形成されてなり、前記他方の基板の表示領域には液晶を駆動して表示するための複数の配線と複数のスイッチング素子が形成され、前記共通電極と、前記複数の配線のうちの組になる配線に、個々に検査用の端子パッド部が接続されてなることを特徴とする請求項４に記載の表示装置。
前記表示領域に対応して形成された複数の配線のうち、半分程の配線が前記基板の非表示領域の一側にまとめられてこれらに対応する端子パッドが前記非表示領域の一側に形成され、前記複数の配線のうち、残りの半分程の配線が前記基板の非表示領域の他側にまとめられてこれらに対応する端子パッドが前記非表示領域の他側に形成されるとともに、前記非表示領域の一側にまとめられた複数の配線に対応する各端子パッドに対応させて１つの検査用の端子パッド部が形成され、前記非表示領域の他側にまとめられた複数の配線に対応する各端子パッドに対応させて他の１つの検査用の端子パッド部が形成されてなることを特徴とする請求項６に記載の表示装置。