JP3087730B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JP3087730B2
JP3087730B2 JP22401098A JP22401098A JP3087730B2 JP 3087730 B2 JP3087730 B2 JP 3087730B2 JP 22401098 A JP22401098 A JP 22401098A JP 22401098 A JP22401098 A JP 22401098A JP 3087730 B2 JP3087730 B2 JP 3087730B2
Authority
JP
Japan
Prior art keywords
wiring
short
liquid crystal
pad
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22401098A
Other languages
English (en)
Other versions
JPH11119246A (ja
Inventor
信三 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22401098A priority Critical patent/JP3087730B2/ja
Publication of JPH11119246A publication Critical patent/JPH11119246A/ja
Application granted granted Critical
Publication of JP3087730B2 publication Critical patent/JP3087730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置の製
造方法に係り、特に、薄膜トランジスタ(TFT)を使
用したアクティブ・マトリクス方式で、TFTの駆動用
ICチップが透明ガラス基板上に実装されたCOG実装
方式の液晶表示装置に適用するのに好適な技術に関す
る。
【0002】
【従来の技術】例えば、アクティブ・マトリクス方式の
液晶表示装置は、マトリクス状に配列された複数の画素
電極の各々に対応して非線形素子(スイッチング素子)
を設けたものである。各画素における液晶は理論的には
常時駆動(デューティ比1.0)されているので、時分
割駆動方式を採用している、いわゆる単純マトリクス方
式と比べてアクティブ方式はコントラストが良く、特に
カラーでは欠かせない技術となりつつある。スイッチン
グ素子として代表的なものとしては薄膜トランジスタが
ある。
【0003】例えば、薄膜トランジスタと画素電極とを
画素の一構成要素とするアクティブ・マトリクス方式の
カラー液晶表示装置は、マトリクス状に複数の画素が配
置された液晶表示パネル(LCD)を有する。表示部の
各画素は、TFTの駆動用配線、すなわち隣接する2本
の走査信号線(ゲ一ト信号線または水平信号線とも称
す)と隣接する2本の映像信号線(ドレイン信号線また
は垂直信号線とも称す)との交差領域内に配置されてい
る。走査信号線は、列方向(水平方向)に延在し、か
つ、行方向(垂直方向)に複数本配置されている。一
方、映像信号線は、走査信号線と交差する行方向に延在
し、かつ、列方向に複数本配置されている。
【0004】液晶表示パネルは、表示部と配線用領域を
有し、表示部は、下部透明ガラス基板上に薄膜トランジ
スタおよび透明画素電極、配向膜等が順次設けられた下
部基板と、上部透明ガラス基板上にカラーフィル夕、共
通透明画素電極、配向膜等が順次設けられた上部基板
と、両基板の各配向膜の間に封入された液晶と、パネル
の周辺部に設けられた該液晶の封止部材とから構成され
る。透明画素電極と薄膜トランジスタとは、画素ごとに
設けられている。下部透明ガラス基板は上部透明ガラス
基板より寸法が大きく、下部透明ガラス基板上に重ねら
れた上部透明ガラス基板の外周部にTFT駆動用の配線
用領域を有する。薄膜トランジスタのソース電極、ドレ
イン電極のうち一方の電極は透明画素電極に接続され、
もう一方の電極は映像信号線に接続され、かつゲート電
極は走査信号線に接続されている。
【0005】駆動ICチップをガラス基板上に直接実装
する方式をCOG(チップ オングラス)実装方式とい
う。
【0006】液晶表示パネルの配線用領域には、例え
ば、TFT駆動用の配線と、下部透明ガラス基板に直接
実装されたICチップと、下部透明ガラス基板の配線の
外側に設けられ、配線および外部の信号送出手段に接続
されるFPC(フレキシブルプリント基板)が設けられ
ている。
【0007】なお、TFTを使用したアクティブ・マト
リクス液晶表示装置は、例えば「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、193〜210頁、
1986年12月15日、日経マグロウヒル社発行、で
知られている。
【0008】また、駆動ICチップをガラス基板上に直
接実装し、FPCをガラス基板に接続してガラス基板の
裏面に折り曲げて設けた例は特開昭64−37533号
公報に記載がある。しかし特開昭64−37533号公
報には、液晶駆動用配線を短絡して静電破壊を防止する
ことは全く考慮されていなかった。従って特開昭64−
37533号公報に開示する技術では、液晶表示装置の
製造工程で静電気が入り、液晶パネルを破壊する問題が
あった。また特開昭64−37533号公報に開示する
従来の技術では、特開昭64−37533号公報第1図
に示すように、ドライバICの出力端子が設けられた辺
とドライバICが実装されたガラス基板の辺の間に、ド
ライバICの入力端子が設けられた辺が存在していたの
で、ドライバICの入力端子が邪魔して、ドライバIC
の各端出力子とガラス基板の切断線の外側に配置する静
電対策用配線とを接続するショート用配線を、ドライバ
ICチップの下に設けることは困難であった。さらに特
開昭64−37533号公報には、液晶駆動用配線に検
査端子を設ける記載も無かった。従って特開昭64−3
7533号公報に開示する技術では、ICチップをボン
ディングした後、ICチップの不良や接続状態の検査が
出来ないという問題があった。なお、駆動ICチップを
ガラス基板上に直接実装し、液晶駆動配線を短絡して静
電破壊を防止した先行技術には、特開平2−8817号
公報がある。
【0009】しかし、上記先行技術では短絡をエッチン
グにより除去することで、各液晶駆動配線間を絶縁状態
にするので、エッチング穴を設ける領域が必要となり、
液晶表示装置を小型にすることが難しかった。
【0010】
【発明が解決しようとする課題】従来は、TFT駆動用
配線(すなわち、ゲート信号線、ドレイン信号線)が、
ガラス基板に直接実装されたICチップと電気的に接続
するためにその接続箇所で断たれているので、製造工程
中、この接続箇所から静電気が入り、TFTが破壊され
たり、TFTのしきい値電圧が変動したりし、歩留りが
低下する問題がある。また、従来はICチップと配線と
を接続した後、ICの不良やワイヤボンディングの接続
状態を検査する手段がなかった。
【0011】本発明の第1の目的は、静電気の悪影響を
なくすことができる液晶表示装置の製造方法を提供する
ことにある。
【0012】本発明の第2の目的は、ICチップをボン
ディングした後、ICの不良やワイヤボンディングの接
続状態の検査を容易に行うことができる液晶表示装置を
提供することにある。
【0013】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、ガラス基板上のTFT
への複数本の入力配線に接続されたTFT駆動用のIC
チップの下にも上記各入力配線と接続された配線が存在
することを特徴とする。
【0014】また、本発明の液晶表示装置は、ICチッ
プの下に設けられ、上記各入力配線と一端が接続された
ショート用配線の他端に検査用電極が設けられているこ
とを特徴とする。
【0015】さらに、本発明の液晶表示装置の製造方法
は、ガラス基板上にTFT駆動用の配線と上記配線の各
端子が引き出し接続されたショート用配線とを設け、T
FT工程は静電気が侵入し易いため、このショート用配
線は残しておく。TFT基板(下部基板)完成後は、L
CD、モジュール工程の適当なプロセスで、上記配線の
各端子と上記ショート用配線との接続をガラス切断等で
絶縁状態にする。ショート用配線は、静電気侵入の多い
TFT工程では必ず必要であるが、その後は、ラビング
工程等静電気の侵入し易いプロセスまでは、ショート用
配線を残しておくことが好ましい。ICチップ実装は、
ショート用配線切断後に行うことを基本とする。別法と
しては、先に上記ガラス基板上にTFT駆動用のICチ
ップを実装し、該ICチップの電極と上記配線とを電気
的に接続し、次に上記配線の各端子と上記ショート用配
線との接続を絶縁状態にすることもできる。どちらを選
ぶかは、プロセス上の合理化・信頼性に依存している。
上記ショート用配線を切断する前に上記ガラス基板上に
TFT駆動用のICチップを実装し、該ICチップの電
極と上記配線とを電気的に接続することにより、工程を
増やさずに、ガラス基板上のTFTのみならず、ICチ
ップも静電気により破壊するのを防止することができ
る。
【0016】本発明の液晶表示装置は、ICチップの下
にも上記各入力配線と接続された配線が存在し、静電気
が入る箇所がないので、製造工程中の静電気の悪影響を
なくすことができる。
【0017】また、本発明の液晶表示装置は、検査用電
極を有するので、ICのボンディング直後にプローブを
用いてICの不良やワイヤボンディングの接続状態を容
易に検査できる。
【0018】さらに、本発明の液晶表示装置の製造方法
は、配線の各端子が引き出し接続されたショート用配線
を設けることにより全配線が同電位となるので、製造工
程中の静電気の悪影響をなくすことができる。
【0019】本発明の他の目的および特徴は図面を参照
した以下の説明から明らかとなるであろう。
【0020】
【発明の実施の形態】図6は本発明を適用すべき一実施
例のアクティブ・マトリクス方式のカラー液晶表示装置
の液晶表示部の断面図、図7は液晶表示部の等価回路図
である。
【0021】《パネル断面全体構造》図6に示すよう
に、液晶表示パネルは、液晶層LCを基準に下部透明ガ
ラス基板SUB1上に薄膜トランジスタTFT1および
透明画素電極ITO1、薄膜トランジスタTFTの保護
膜PSV1、液晶分子の向きを設定する下部配向膜OR
I1が順次設けられた第1の基板と、上部透明ガラス基
板SUB2上にブラックマトリクスBM、カラーフィル
タFILカラーフィルタFILの保護膜PSV2、共通
透明画素電極ITO2、上部配向膜ORI2が順次設け
られた第2の基板と、両基板SUB1、SUB2の各配
向膜ORI1、ORI2の間に封入された液晶LCと、
両基板の周囲に設けられ、両基板間に液晶LCを封入す
るためのシール材(封止部材)SLとによって構成され
ている。下部透明ガラス基板SUB1の厚さは、例えば
1.1mm程度である。
【0022】図6の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板SUB1およびSUB2
の左側縁部分で外部引出配線の存在する部分の断面を示
している。右側は、透明ガラス基板SUB1およびSU
B2の右側縁部分で外部引出配線の存在しない部分の断
面を示している。
【0023】液晶表示パネルの製造方法では、上記第1
の基板と、上記第2の基板とを別々に形成し、両基板の
互いの配向膜ORI1、ORI2が向き合うように、両
基板間にスぺーサ材(図示されていない)を介在させる
ことにより所定の間隔を置いて重ね合わせ、両基板間に
液晶LCを封入し、両基板の周囲に設けられるシール材
SLによって封止することによって組み立てられる。下
部透明ガラス基板SUB1側には、バックライトBLが
配置されている。
【0024】図6の左側、右側のそれぞれに示すシール
材SLは、液晶LCを封止するように構成されており、
液晶封入口(図示していない)を除く透明ガラス基板S
UB1およびSUB2の縁周囲全体に沿って設けられ、
例えば、エポキシ樹脂で構成される。
【0025】上部透明ガラス基板SUB2側の共通透明
電極ITO2は、少なくとも一個所において、銀ペース
ト材SILによって、下部透明ガラス基板SUB1側に
設けられた外部引出配線に接続されている。この外部引
出配線は、透明画素電極層ITO1で形成される。
【0026】配向膜ORI1およびORI2、透明画素
電極ITO1、共通透明電極ITO2は、シール材SL
の内側に設けられる。偏光板POLは、下部透明ガラス
基板SUB1、上部透明ガラス基板SUB2のそれぞれ
の外側の表面に設けられている。
【0027】透明画素電極ITO1と薄膜トランジスタ
TFTとは、画素ごとに設けられている。
【0028】《薄膜トランジスタTFT》各画素の薄膜
トランジスタTFTは、画素内において3つ(複数)に
分割され、薄膜トランジスタ(分割薄膜トランジスタ)
TFT1、TFT2およびTFT3で構成されている。
薄膜トランジスタTFT1〜TFT3のそれぞれは、実
質的に同一寸法(チャンネル長と幅が同じ)で構成され
ている。この分割された薄膜トランジスタTFT1〜T
FT3のそれぞれは、主にゲート電極GT、ゲート絶縁
膜GI、i型(真性、intrinsic、導電型決定不純物が
ドープされていない)非晶質シリコン(Si)半導体か
らなるi型半導体層AS、一対のソース電極SD1およ
びドレイン電極SD2で構成されている。なお、ソース
・ドレインは本来その間のバイアス極性によって決ま
り、液晶表示装置の回路ではその極性は動作中反転する
ので、ソース・ドレインは動作中入れ替わると理解され
たい。しかし、以下の説明でも、便宜上一方をソース、
他方をドレインと固定して表現する。薄膜トランジスタ
TFTのソース電極SD1は、透明画素電極ITO1に
接続され、ドレイン電極SD2は、映像信号線DLに接
続され、かつ、ゲート電極GTは、走査信号線GLに接
続されている。
【0029】《遮光膜BM》上部透明ガラス基板SUB
2側からの薄膜トランジスタTFT1〜3に対する遮光
のために、基板SUB2の走査信号線GL、映像信号線
DL、薄膜トランジスタTFTに対応する部分にクロム
層等からなるブラックマトリクスBMが設けられてい
る。これにより各画素の輪郭が遮光膜BMによってはっ
きりとしコントラストが向上する。つまり遮光膜BM
は、半導体属ASに対する遮光とブラックマトリクスと
の2つの機能をもつ。
【0030】なお、バックライトをSUB2側に取り付
け、SUB1を観察側(外部露出側)とすることもでき
る。
【0031】《共通電極ITO2》共通透明電極ITO
2は、下部透明ガラス基板SUB1側に画素ごとに設け
られた透明画素電極ITO1に対向して配置され、複数
の画素電極ITOに対して共通となるように構成されて
いる。この共通透明電極ITO2には、共通電圧が印加
されるようになっている。
【0032】《表示パネル全体等価回路》この液晶表示
装置の等価回路を図7に示す。前記液晶表示部の各画素
は、走査信号線Yi、Yi+1、…が延在する方向と同
一列方向に複数配置され、画素列XiG、XiB、Xi
+1R、…のそれぞれを構成している。カラーフィルタ
FILは、画素に対向する位置に各画素毎にドット状に
形成され、染め分けられている。 XiG、 Xi+1
G、…は、緑色フィルタGが形成される画素に接続され
た映像信号線DLである。XiB、Xi+1B、…は、
青色フィルタBが形成される画素に接続された映像信号
線DLである。Xi+1R、Xi+2R、…は、赤色フ
ィルタRが形成される画素に接続された映像信号線DL
である。
【0033】これらの映像信号線DLは、液晶表示パネ
ルの上下に設けられた映像信号駆動回路で選択される。
Yiは画素列を選択する走査信号線GLである。同様
に、Yi+1、 Yi+2、…のそれぞれは、 画素列X
2、X3、…のそれぞれを選択する走査信号線GLであ
る。これらの走査信号線GLは、液晶表示パネルの左に
設けられた垂直走査回路に接続されている。液晶表示パ
ネルの右には電源回路と、ホスト(上位演算処理装置)
からのCRT用の情報をTFT液晶表示パネル用の情報
に変換する回路が設けられている。
【0034】図1は、本発明の液晶表示装置の配線部の
一実施例を示す平面図である。1は液晶表示装置の下部
透明ガラス基板(TFT基板)、2はTFTへの入力配
線、3a、3bは入力配線2と駆動ICの電極(図2の
出力用パッド10a、10b)とを接続するための接続
用パッド(電極)、4a、4bは検査用パッド、5は接
続用パッド3a、3bと検査用パッド4a、4bとを接
続するパッド間ショート用配線、6a、6bは駆動IC
への入力配線、7は配線の全端子が引き出し接続される
静電気対策用ショート用配線、8a、8bはそれぞれ静
電気対策用ショート用配線7が設けられた部分のTFT
基板1を切断する切断線で、8aは検査用パッド4a、
4bをTFT基板1に残す場合の切断線、8bは検査用
パッド4a、4bを切り落す場合の切断線である。
【0035】すなわち、TFT基板1上にはTFTへの
入力配線2があり、この入力配線2は駆動ICの出力
(図2の出力用パッド10a、10b)と接続される。
本実施例では、静電気の侵入を防ぐため、ショート用配
線7をTFT基板1の周囲に設け、すべての配線がこの
ショート用配線7に接続される。従って、パッド間ショ
ート用配線5は駆動ICチップの下を通るようになって
いる。接続用パッド3a、3bは、駆動ICの出力用パ
ッドとの接続用であり、ワイヤボンディングにより接続
する。ここでは、接続用パッド3a、3bを千鳥配列
し、ボンディングエリアを確保してワイヤボンディング
し易くし、再度のボンディングも可能にしている。駆動
ICへのパルス信号・電源供給は駆動ICへの入力配線
6a、6bを通して駆動ICの入力用パッド(図2の1
1a、11b)にワイヤボンディングにより接続される
ことにより行われる。
【0036】TFT基板の製造工程においては、配線の
全端子がショート用配線7で引き出し接続されているた
め、全配線が同電位となり静電気によりTFTが破壊さ
れたり、TFTのしきい値電圧が変動したりする問題を
防止でき、歩留りを向上できる。ショート用配線7は、
カラーフィルタが設けられた上部透明ガラス基板と、T
FTが設けられた下部透明ガラス基板とを組み合わせ、
液晶表示パネルを組み立てた後、切断線8aまたは8b
により切り落される。切断の仕方には2通りあり、切断
線8aは、検査用パッド4a、4bを残しておく場合の
切断線、8bは液晶表示装置モジュールを小型化するた
め、検査用パッド4a、4bをショート用配線7と共に
切り落す場合の切断線である。
【0037】図2は、図1に示したTFT基板にボンデ
ィングする駆動ICチップのパッドの配置を示す駆動I
Cチップの平面図である。9は駆動ICチップ、10
a、10bは出力側接続用パッド(以下出力用パッドと
称す)、11a、11bは入力側接続用パッド(以下入
力用パッドと称す)、nは駆動ICチップ9の出力数
(出力用パッドの数)、m、mは駆動ICチップ9
の入力数(入力用パッドの数)、Pは出力用パッドの
ピッチ、Pは入力用パッドのピッチ、xは駆動ICチ
ップ9の短辺の長さ、yは駆動ICチップ9の長辺の長
さである。本実施例では、駆動ICチップ9上に設けら
れた出力用パッド10a、10bは、ワイヤボンディン
グの裕度拡大のため、千鳥配列されている。出力用パッ
ド10a 、10bは、図1のTFT基板1上の接続用
パッド3a、3bとワイヤボンディングにより接続され
る。出力数をnとすると、出力用パッド10a、10b
の数はそれぞれn/2個である。このため、出力用パッ
ドのピッチをPとすると、駆動ICチップの長さyは
約P×nとなる。駆動ICチップのクロック入力用、
電源入力用パッド11a、11bは、それぞれm個、
個存在する。入力用パッドのピッチをPとする
と、駆動ICチップの長さxは約P×m、P×m
のうちの大きい方となる。TFT基板の配線パタンと
駆動ICチップのパッドとは対応して設計することが必
要である。
【0038】図3、図4は、それぞれ駆動ICチップを
TFT基板に実装した状態を示す平面図である。図3は
図1の切断線8aでTFT基板1を切り落し、TFT基
板1に検査用パッド4a、4bを残す場合を示し、図4
は、モジュール小型化のため切断線8bで検査用パッド
4a、4bと共にTFT基板を切り落す場合を示す。
【0039】12は下部透明ガラス基板1上に設けられ
た上部透明ガラス基板であり、両基板間には液晶が封入
・封止されている。13はコンデンサー、抵抗素子、受
動素子等の周辺回路のチップ部品やビデオ信号をTFT
駆動用信号に変換するためのコントローラ等(図示せ
ず)が搭載されたFPCである。FPC13とICへの
入力配線6a、6bは、14a、14bの箇所で電気的
に接続される。
【0040】駆動ICチップのパッド、TFT基板上の
パッドは、通常、Alを主体とする材料で構成され、A
u線あるいはAl線でワイヤボンディングされる。な
お、FPC13と配線パタン6a、6bの接続は、異方
性導電膜あるいはワイヤボンディングを使用して接続す
る。このため、この部分の配線パタンの材料は、異方性
導電膜で接続する場合は少なくとも上層がITO(ネ
サ)膜、ワイヤボンディングで接続する場合は、少なく
とも上層がAl膜である。
【0041】図5(a)、(b)はそれぞれ駆動ICチ
ップをTFT基板に実装し、ワイヤボンディングした後
の検査の方法を示す断面図である。15はTFT基板1
の接続用パッドと駆動ICチップ9の出力用パッドを接
続するボンディングワイヤ、16は検査するためのプロ
ーブ、17はFPC13に搭載されたコンデンサー、抵
抗素子、受動素子等の周辺回路のチップ部品やビデオ信
号をTFT駆動用信号に変換するためのコントローラ等
の周辺部品、18はFPC13をTFT基板1に取り付
けるための両面テープである。(b)は図3のA−A断
面図で、FPC13から駆動IC9に入力を加えている
が、実際の検査では、(a)に示すように、検査用パッ
ド(図3の4a、4b)にプローブ16を立てて、駆動
ICチップ9への入力配線パタン(図3の6a、6b)
から入力を供給し、ICの不良やワイヤボンディングの
接続状態の検査を行う。
【0042】本実施例の検査の利点は、プローブをあて
るだけで、液晶表示パネルを点燈させなくても駆動IC
の不良やワイヤボンディングの接続状態等の各種検査が
可能であり、信号波形のみで特性がチェックできる点で
あり、部品の交換、修理や工程管理が容易であり、歩留
りを向上できる。FPC13は(b)に示すように、2
回折り曲げられ、TFT基板1の下側に両面テープ18
により接着されている。チップ部品やコントローラ等の
周辺部品17は、TFT基板1への実装前にあらかじめ
FPC13上に半田付けされている。
【0043】以上本発明の実施例について説明したが、
本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【0044】
【発明の効果】以上説明したように、本発明の液晶表示
装置の製造方法によれば、製造工程中に生じる静電気に
よりTFTが破壊されたり、TFTのしきい値電圧が変
動する問題を防止でき、歩留りを向上できる。また、I
Cのボンディング直後にICの不良やワイヤボンディン
グの接続状態を容易に検査でき、部品の交換、修理や工
程管理が容易であり、歩留りを向上できる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の配線部の一実施例を示
す平面図である。
【図2】図1に示したTFT基板にボンディングする駆
動ICチップのパッドの配置を示す駆動ICチップの平
面図である。
【図3】駆動ICチップをTFT基板に実装した状態を
示す平面図である。
【図4】駆動ICチップをTFT基板に実装した状態を
示す平面図である。
【図5】(a)、(b)はそれぞれ駆動ICチップをT
FT基板に実装し、ワイヤボンディングした後の検査の
方法を示す断面図である。
【図6】本発明を適用すべき一実施例のアクティブ・マ
トリクス方式のカラー液晶表示装置の液晶表示部の断面
図である。
【図7】液晶表示部の等価回路図である。
【符号の説明】
1…下部透明ガラス基板(TFT基板) 2…TFTへの入力配線 3a、3b…接続用パッド 4a、4b…検査用パッド 5…パッド間ショート用配線 6a、6b…駆動ICチップへの入力配線 7…静電気対策用ショート用配線 8a、8b…TFT基板の切断線 9…駆動ICチップ 10a、10b…出力用パッド 11a、11b…入力用パッド 12…上部透明ガラス基板 13…FPC 15…ボンディングワイヤ 16…プローブ 17…周辺部品 18…両面テープ

Claims (30)

    (57)【特許請求の範囲】
  1. 【請求項1】 ガラス基板上に複数の信号配線と、上記複
    数の信号配線に接続される複数の第1入力配線と、上記
    第1入力配線の一部に形成される接続用パッドと、該接
    続用パッドに接続されるパッド間ショート用配線と、該
    パッド間ショート用配線に電気的に接続され上記接続用
    パッドの外側に設けられる静電気対策用ショート用配線
    とを設ける工程と、 上記ガラス基板上の上記ショート用配線よりも内側に液
    晶駆動用のICチップをチップ・オン・ガラス実装し、
    上記ICチップの出力用パッドと上記接続用パッドとを
    電気的に接続する工程と、 上記パッド間ショート用配線は上記ICチップの下を通
    って上記静電気対策用ショート用配線と上記接続用パッ
    ドとを電気的に接続し、 上記ガラス基板を上記ICチップと上記静電気対策用シ
    ョート用配線の間の切断線で切断することにより、上記
    静電気対策用ショート用配線を上記接続用パッドから切
    り離す工程とを有することを特徴とする液晶表示装置の
    製造方法。
  2. 【請求項2】 上記ガラス基板上に第2入力配線を設ける
    工程と、 上記ICチップの入力用パッドに上記第2入力配線を電
    気的に接続する工程と、 上記第2入力配線に異方性導電膜を用いてFPCを接続
    し、該FPCを折り曲げて上記ガラス基板の下側に設け
    る工程とを有する請求項1記載の液晶表示装置の製造方
    法。
  3. 【請求項3】 上記第2入力配線の上層は透明導電膜で構
    成されていることを特徴とする請求項2記載の液晶表示
    装置の製造方法。
  4. 【請求項4】 上記パッド間ショート用配線及び上記静電
    気対策用ショート用配線に接続される検査用パッドを上
    記パッド間ショート用配線と同時形成し、該検査用パッ
    ドは上記接続用パッドが設けられた基板に残して、上記
    静電気対策用ショート用配線を上記接続用パッドから切
    り離すことを特徴とする請求項1記載の液晶表示装置の
    製造方法。
  5. 【請求項5】 上記パッド間ショート用配線及び上記静電
    気対策用ショート用配線に接続される検査用パッドを上
    記静電気対策用ショート用配線と同時形成し、該検査用
    パッドは上記静電気対策用ショート用配線と共に上記接
    続用パッドを設けた基板から切り離すことを特徴とする
    請求項1記載の液晶表示装置の製造方法。
  6. 【請求項6】 透明基板上に複数の信号配線と、上記複数
    の信号配線に接続される複数の第1入力配線と、上記第
    1入力配線の一部に形成される接続用パッドと、該接続
    用パッドの外側に上記続用パッドに接続される第1ショ
    ート用配線と、該第1ショート用配線に電気的に接続さ
    れ上記第1ショート用配線よりも外側に設けられる第2
    ショート用配線とを設ける工程と、 上記透明基板を上記接続用パッドと上記第2ショート用
    配線の間の切断線で切断することにより、上記第2ショ
    ート用配線を上記接続用パッドから切り離す工程と、 上記透明基板上の上記第1ショート用配線の上に駆動I
    Cを直接実装し、上記駆動ICの出力用パッドと上記接
    続用パッドとを電気的に接続する工程とを有することを
    特徴とする液晶表示装置の製造方法。
  7. 【請求項7】 上記透明基板上に第2入力配線を設ける工
    程と、 上記駆動ICの入力用パッドに上記第2入力配線を電気
    的に接続する工程と、 上記第2入力配線にFPCを接続し、該FPCを折り曲
    げて上記透明基板の下側に設ける工程とを有する請求項
    6記載の液晶表示装置の製造方法。
  8. 【請求項8】 上記第2入力配線に異方性導電膜を用いて
    FPCを接続し、上記第2入力配線の上層は透明導電膜
    で構成されていることを特徴とする請求項7記載の液晶
    表示装置の製造方法。
  9. 【請求項9】 上記第1ショート用配線及び上記第2ショ
    ート用配線に接続される検査用パッドを上記第2ショー
    ト用配線と同時形成し、該検査用パッドは上記接続用パ
    ッドが設けられた基板に残して、上記第2ショート用配
    線を上記接続用パッドから切り離すことを特徴とする請
    求項6記載の液晶表示装置の製造方法。
  10. 【請求項10】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第1ショ
    ート用配線と同時形成し、該検査用パッドは上記第2シ
    ョート用配線と共に上記接続用パッドを設けた基板から
    切り離すことを特徴とする請求項6記載の液晶表示装置
    の製造方法。
  11. 【請求項11】 ガラス基板上に画素電極と、薄膜トラン
    ジスタと、該薄膜トランジスタ駆動用の配線と、該薄膜
    トランジスタ駆動用の配線が引き出された端子と、該端
    子に接続されたショート用配線とを設ける工程と、 上記ガラス基板をラビングする工程と、 上記ショート用配線は、上記端子の外側に設けた第2シ
    ョート用配線と、該第2ショート用配線と上記端子間を
    接続する第1ショート用配線からなり、 上記ガラス基板の上記端子と上記第2ショート用配線の
    間を切断することにより、上記第2ショート用配線を上
    記端子から切り離す工程と、 上記ガラス基板上の上記第1ショート用配線の上に上記
    薄膜トランジスタを駆動するICチップを直接実装し、
    上記ICチップの出力用パッドと上記端子とを電気的に
    接続する工程とを有することを特徴とする液晶表示装置
    の製造方法。
  12. 【請求項12】 上記ガラス基板上に入力配線を設ける工
    程と、 上記ICチップの入力用パッドに上記入力配線を電気的
    に接続する工程と、 上記入力配線にFPCを接続し、該FPCを折り曲げて
    上記ガラス基板の下側に設ける工程とを有する請求項1
    1記載の液晶表示装置の製造方法。
  13. 【請求項13】 上記入力配線に異方性導電膜を用いてF
    PCを接続し、上記入力配線の上層は透明導電膜で構成
    されていることを特徴とする請求項12記載の液晶表示
    装置の製造方法。
  14. 【請求項14】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第1ショ
    ート用配線と同時形成し、該検査用パッドは上記端子が
    設けられた基板に残して、上記第2ショート用配線を上
    記端子から切り離すことを特徴とする請求項11記載の
    液晶表示装置の製造方法。
  15. 【請求項15】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第2ショ
    ート用配線と同時形成し、該検査用パッドは上記第2シ
    ョート用配線と共に上記端子を設けた基板から切り離す
    ことを特徴とする請求項11記載の液晶表示装置の製造
    方法。
  16. 【請求項16】 透明基板上に画素電極と、薄膜トランジ
    スタと、該薄膜トランジスタ駆動用の配線と、該薄膜ト
    ランジスタ駆動用の配線が引き出された端子と、該端子
    に接続された第1ショート用配線と、該第1ショート用
    配線に接続し上記端子の外側に位置する第2ショート用
    配線とを設ける工程と、 上記透明基板をラビングする工程と、 上記透明基板上の上記第2ショート用配線よりも内側に
    上記薄膜トランジスタの駆動ICをチップ・オン・ガラ
    ス実装し、上記駆動ICの出力用パッドと上記端子とを
    電気的に接続する工程と、 上記第1ショート用配線は上記駆動ICの下を通って上
    記第2ショート用配線と上記端子とを電気的に接続し、 上記透明基板の上記駆動ICと上記第2ショート用配線
    の間を切断することにより、上記第2ショート用配線を
    上記駆動ICから切り離す工程とを有することを特徴と
    する液晶表示装置の製造方法。
  17. 【請求項17】 上記透明基板上に入力配線を設ける工程
    と、 上記駆動ICの入力用パッドに上記入力配線を電気的に
    接続する工程と、 上記入力配線にFPCを接続し、該FPCを折り曲げて
    上記透明基板の下側に設ける工程とを有する請求項16
    記載の液晶表示装置の製造方法。
  18. 【請求項18】 上記入力配線に異方性導電膜を用いてF
    PCを接続し、上記入力配線の上層は透明導電膜で構成
    されていることを特徴とする請求項17記載の液晶表示
    装置の製造方法。
  19. 【請求項19】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第2ショ
    ート用配線と同時形成し、該検査用パッドは上記駆動I
    Cが設けられた基板に残して、上記第2ショート用配線
    を上記駆動ICから切り離すことを特徴とする請求項1
    6記載の液晶表示装置の製造方法。
  20. 【請求項20】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第1ショ
    ート用配線と同時形成し、該検査用パッドは上記第2シ
    ョート用配線と共に上記駆動ICを設けた基板から切り
    離すことを特徴とする請求項16記載の液晶表示装置の
    製造方法。
  21. 【請求項21】 下部透明基板の一平面に画素電極と、薄
    膜トランジスタと、該薄膜トランジスタ駆動用の配線
    と、該薄膜トランジスタ駆動用の配線が引き出された接
    続用パッドと、該接続用パッドに接続された第1ショー
    ト用配線と、該第1ショート用配線に接続し上記接続用
    パッドの外側に位置する第2ショート用配線とを設ける
    工程と、 上部透明基板にカラーフィルタを設ける工程と、 上記接続用パッドと、上記第1ショート用配線及び上記
    第2ショート用配線が上記上部透明基板の外側に配置さ
    れるように、上記上部透明基板と上記下部透明基板とを
    組み合わせる工程と、 上記下部透明基板の一平面の上記第2ショート用配線よ
    りも内側に上記薄膜トランジスタの駆動ICをチップ・
    オン・ガラス実装し、上記駆動ICの出力用パッドと上
    記接続用パッドとを電気的に接続する工程と、 上記第1ショート用配線は上記駆動ICと上記下部透明
    基板の間を通って上記第2ショート用配線と上記接続用
    パッドとを電気的に接続し、 上記下部透明基板の上記駆動ICと上記第2ショート用
    配線の間を切断することにより、上記第2ショート用配
    線を上記駆動ICから切り離す工程とを有することを特
    徴とする液晶表示装置の製造方法。
  22. 【請求項22】 上記下部透明基板の一平面に入力配線を
    設ける工程と、 上記駆動ICの入力用パッドに上記入力配線を電気的に
    接続する工程と、 上記入力配線にFPCを接続し、該FPCを折り曲げて
    上記下部透明基板の下側に設ける工程とを有する請求項
    21記載の液晶表示装置の製造方法。
  23. 【請求項23】 上記入力配線に異方性導電膜を用いてF
    PCを接続し、上記入力配線の上層は透明導電膜で構成
    されていることを特徴とする請求項22記載の液晶表示
    装置の製造方法。
  24. 【請求項24】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第1ショ
    ート用配線と同時形成し、該検査用パッドは上記駆動I
    Cが設けられた基板に残して、上記第2ショート用配線
    を上記駆動ICから切り離すことを特徴とする請求項2
    1記載の液晶表示装置の製造方法。
  25. 【請求項25】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第2ショ
    ート用配線と同時形成し、該検査用パッドは上記第2シ
    ョート用配線と共に上記駆動ICを設けた基板から切り
    離すことを特徴とする請求項21記載の液晶表示装置の
    製造方法。
  26. 【請求項26】 第1の基板の一平面に複数の水平信号線
    と、該複数の水平信号線と交差する複数の垂直信号線
    と、上記水平信号線及び又は上記垂直信号線の駆動用の
    配線と、該駆動用の配線が引き出された接続用パッド
    と、該接続用パッドに接続された第1ショート用配線
    と、該第1ショート用配線に接続し上記接続用パッドの
    外側に位置する第2ショート用配線とを設ける工程と、 第2の基板にカラーフィルタを設ける工程と、 上記接続用パッドと、上記第1ショート用配線及び上記
    第2ショート用配線が上記第2の基板の外側に配置され
    るように、上記第2の基板と上記第1の基板とを組み合
    わせる工程と、 上記第1基板の上記接続用パッドと上記第2ショート用
    配線の間を切断することにより、上記第2ショート用配
    線を上記接続用パッドから切り離す工程と、 上記第1基板の上記第1ショート用配線の上に上記水平
    信号線及び又は上記垂直信号線を駆動するICチップを
    チップ・オン・ガラス実装し、上記ICチップの出力用
    パッドと上記続用パッドとを電気的に接続する工程とを
    有することを特徴とする液晶表示装置の製造方法。
  27. 【請求項27】 上記第1基板の一平面に入力配線を設け
    る工程と、 上記ICチップの入力用パッドに上記入力配線を電気的
    に接続する工程と、 上記入力配線にFPCを接続し、該FPCを折り曲げて
    上記第1基板の下側に設ける工程とを有する請求項26
    記載の液晶表示装置の製造方法。
  28. 【請求項28】 上記入力配線に異方性導電膜を用いてF
    PCを接続し、上記入力配線の上層は透明導電膜で構成
    されていることを特徴とする請求項27記載の液晶表示
    装置の製造方法。
  29. 【請求項29】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第1ショ
    ート用配線と同時形成し、該検査用パッドは上記接続用
    パッドが設けられた基板に残して、上記第2ショート用
    配線を上記接続用パッドから切り離すことを特徴とする
    請求項26記載の液晶表示装置の製造方法。
  30. 【請求項30】 上記第1ショート用配線及び上記第2シ
    ョート用配線に接続される検査用パッドを上記第2ショ
    ート用配線と同時形成し、該検査用パッドは上記第2シ
    ョート用配線と共に上記接続用パッドを設けた基板から
    切り離すことを特徴とする請求項26記載の液晶表示装
    置の製造方法。
JP22401098A 1998-08-07 1998-08-07 液晶表示装置の製造方法 Expired - Lifetime JP3087730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22401098A JP3087730B2 (ja) 1998-08-07 1998-08-07 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22401098A JP3087730B2 (ja) 1998-08-07 1998-08-07 液晶表示装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP16393689A Division JP2872274B2 (ja) 1989-06-28 1989-06-28 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP28107999A Division JP3119357B2 (ja) 1999-10-01 1999-10-01 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH11119246A JPH11119246A (ja) 1999-04-30
JP3087730B2 true JP3087730B2 (ja) 2000-09-11

Family

ID=16807183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22401098A Expired - Lifetime JP3087730B2 (ja) 1998-08-07 1998-08-07 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3087730B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0557121U (ja) * 1991-12-30 1993-07-30 株式会社イナックス 門壁等の構築用ブロック

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315058A (ja) 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
KR100628254B1 (ko) * 2000-04-12 2006-09-27 엘지.필립스 엘시디 주식회사 액정 표시 장치
JP5140999B2 (ja) * 2006-11-22 2013-02-13 カシオ計算機株式会社 液晶表示装置
JP4911169B2 (ja) 2008-12-25 2012-04-04 三菱電機株式会社 アレイ基板及び表示装置
JP2012173621A (ja) 2011-02-23 2012-09-10 Mitsubishi Electric Corp アレイ基板、及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0557121U (ja) * 1991-12-30 1993-07-30 株式会社イナックス 門壁等の構築用ブロック

Also Published As

Publication number Publication date
JPH11119246A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
JP3718355B2 (ja) 液晶表示装置
US5949502A (en) Liquid crystal device having resistor elements
JP5438798B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
US6587162B1 (en) Liquid crystal display
KR100528697B1 (ko) 액정표시장치의 검사방법 및 장치
KR20060134263A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR20060133836A (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
JPH1010494A (ja) 液晶表示装置
JP3119357B2 (ja) 液晶表示装置
JPH09329796A (ja) 液晶表示基板
JP2006171386A (ja) 電気光学装置および電子機器
JP2872274B2 (ja) 液晶表示装置
KR20010047373A (ko) 액정표시장치
JPH09297321A (ja) 液晶表示基板および液晶表示装置
JP3087730B2 (ja) 液晶表示装置の製造方法
KR101165469B1 (ko) 액정표시장치
JP3272848B2 (ja) 液晶表示素子
JPH112839A (ja) アクティブマトリクス型液晶表示装置
JPH08190087A (ja) 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法
JP2001091955A (ja) 液晶表示装置
JP2011013626A (ja) 表示装置の製造方法
JP3192409B2 (ja) 液晶表示装置
JP2798422B2 (ja) 液晶表示装置
JP2000147557A (ja) 液晶表示装置
JPH0317627A (ja) 表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080714

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090714

EXPY Cancellation because of completion of term