JP2872274B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2872274B2 JP2872274B2 JP16393689A JP16393689A JP2872274B2 JP 2872274 B2 JP2872274 B2 JP 2872274B2 JP 16393689 A JP16393689 A JP 16393689A JP 16393689 A JP16393689 A JP 16393689A JP 2872274 B2 JP2872274 B2 JP 2872274B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- glass substrate
- liquid crystal
- wiring
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置およびその製造方法に係り、
特に、薄膜トランジスタ（TFT）を使用したアクティブ
・マトリクス方式で、TFTの駆動用ICチップが透明ガラ
ス基板上に実装されたCOG実装方式の液晶表示装置に適
用するのに好適な技術に関する。
特に、薄膜トランジスタ（TFT）を使用したアクティブ
・マトリクス方式で、TFTの駆動用ICチップが透明ガラ
ス基板上に実装されたCOG実装方式の液晶表示装置に適
用するのに好適な技術に関する。
例えば、アクテイブ・マトリックス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極の各々
に対応して非線形素子（スイッチング素子）を設けたも
のである。各画素における液晶は理論的には常時駆動
（デューティ比1.0）されているので、時分割駆動方式
を採用している、いわゆる単純マトリクス方式と比べて
アクティブ方式はコントラストが良く、持にカラーでは
欠かせない技術となりつつある。スイッチング素子とし
て代表的なものとしては薄膜トランジスタがある。
置は、マトリクス状に配列された複数の画素電極の各々
に対応して非線形素子（スイッチング素子）を設けたも
のである。各画素における液晶は理論的には常時駆動
（デューティ比1.0）されているので、時分割駆動方式
を採用している、いわゆる単純マトリクス方式と比べて
アクティブ方式はコントラストが良く、持にカラーでは
欠かせない技術となりつつある。スイッチング素子とし
て代表的なものとしては薄膜トランジスタがある。
例えば、薄膜トランジスタと画素電極とを画素の一構
成要素とするアクティブ・マトリクス方式のカラー液晶
表示装置は、マトリクス状に複数の画素が配置された液
晶表示パネル（LCD）を有する。表示部の各画素は、TFT
の駆動用配線、すなわち隣接する２本の走査信号線（ゲ
ート信号線または水平信号線とも称す）と隣接する２本
の映像信号線（ドレイン信号線または垂直信号線とも称
す）との交差領域内に配置されている。走査信号線は、
列方向（水平方向）に延在し、かつ、行方向（垂直方
向）に複数本配置されている。一方、映像信号線は、走
査信号線と交差する行方向に延在し、かつ、列方向に複
数本配置されている。
成要素とするアクティブ・マトリクス方式のカラー液晶
表示装置は、マトリクス状に複数の画素が配置された液
晶表示パネル（LCD）を有する。表示部の各画素は、TFT
の駆動用配線、すなわち隣接する２本の走査信号線（ゲ
ート信号線または水平信号線とも称す）と隣接する２本
の映像信号線（ドレイン信号線または垂直信号線とも称
す）との交差領域内に配置されている。走査信号線は、
列方向（水平方向）に延在し、かつ、行方向（垂直方
向）に複数本配置されている。一方、映像信号線は、走
査信号線と交差する行方向に延在し、かつ、列方向に複
数本配置されている。
液晶表示パネルは、表示部と配線用領域を有し、表示
部は、下部透明ガラス基板上に薄膜トランジスタおよび
透明画素電極、配向膜等が順次設けられた下部基板と、
上部透明ガラス基板上にカラーフィルタ、共通透明画素
電極、配向膜等が順次設けられた上部基板と、両基板の
各配向膜の間に封入された液晶と、パネルの周辺部に設
けられた該液晶の封止部材とから構成される。透明画素
電極と薄膜トランジスタとは、画素ごとに設けられてい
る。下部透明ガラス基板は上部透明ガラス基板より寸法
が大きく、下部透明ガラス基板上に重ねられた上部透明
ガラス基板の外周部にTFT駆動用の配線用領域を有す
る。薄膜トランジスタのソース電極、ドレイン電極のう
ち一方の電極は透明画素電極に接続され、もう一方の電
極は映像信号線に接続され、かつゲート電極は走査信号
線に接続されている。
部は、下部透明ガラス基板上に薄膜トランジスタおよび
透明画素電極、配向膜等が順次設けられた下部基板と、
上部透明ガラス基板上にカラーフィルタ、共通透明画素
電極、配向膜等が順次設けられた上部基板と、両基板の
各配向膜の間に封入された液晶と、パネルの周辺部に設
けられた該液晶の封止部材とから構成される。透明画素
電極と薄膜トランジスタとは、画素ごとに設けられてい
る。下部透明ガラス基板は上部透明ガラス基板より寸法
が大きく、下部透明ガラス基板上に重ねられた上部透明
ガラス基板の外周部にTFT駆動用の配線用領域を有す
る。薄膜トランジスタのソース電極、ドレイン電極のう
ち一方の電極は透明画素電極に接続され、もう一方の電
極は映像信号線に接続され、かつゲート電極は走査信号
線に接続されている。
駆動ICチップをガラス基板上に直接実装する方式をCO
G（チップ オン グラス）実装方式という。
G（チップ オン グラス）実装方式という。
液晶表示パネルの配線用領域には、例えば、TFT駆動
用の配線と、下部透明ガラス基板に直接実装されたICチ
ップと、下部透明ガラス基板の配線の外側に設けられ、
配線および外部の信号送出手段に接続されるFPC（フレ
キシブル プリント基板）が設けられている。
用の配線と、下部透明ガラス基板に直接実装されたICチ
ップと、下部透明ガラス基板の配線の外側に設けられ、
配線および外部の信号送出手段に接続されるFPC（フレ
キシブル プリント基板）が設けられている。
なお、TFTを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構成を採用した12.5型アクテイ
プ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、193〜210頁、1986年12月15日、日経マ
グロウヒル社発行、で知られている。
示装置は、例えば「冗長構成を採用した12.5型アクテイ
プ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、193〜210頁、1986年12月15日、日経マ
グロウヒル社発行、で知られている。
〔発明が解決しようとする課題〕 従来は、TFT駆動用配線（すなわち、ゲート信号線、
ドレイン信号線）が、ガラス基板に直接実装されたICチ
ップと電気的に接続するためにその接続箇所で断たれて
いるので、製造工程中、この接続箇所から静電気が入
り、TFTが破壊されたり、TFTのしきい値電圧が変動した
りし、歩留りが低下する問題がある。また、従来はICチ
ップと配線とを接続した後、ICの不良やワイヤボンディ
ングの接続状熊を検査する手段がなかった。
ドレイン信号線）が、ガラス基板に直接実装されたICチ
ップと電気的に接続するためにその接続箇所で断たれて
いるので、製造工程中、この接続箇所から静電気が入
り、TFTが破壊されたり、TFTのしきい値電圧が変動した
りし、歩留りが低下する問題がある。また、従来はICチ
ップと配線とを接続した後、ICの不良やワイヤボンディ
ングの接続状熊を検査する手段がなかった。
本発明の第１の目的は、静電気の悪影響をなくすこと
ができる液晶表示装置を提供することにある。
ができる液晶表示装置を提供することにある。
本発明の第２の目的は、ICチップをボンディングした
後、ICの不良やワイヤボンディングの接続状態の検査を
容易に行うことができる液晶表示装置を堤供することに
ある。
後、ICの不良やワイヤボンディングの接続状態の検査を
容易に行うことができる液晶表示装置を堤供することに
ある。
上記の課題を解決するために、本発明の液晶表示装置
は、ガラス基板上のTFTへの複数本の入力配線に接続さ
れたTFT駆動用のICチップの下にも上記各入力配線と接
続された配線が存在することを特徴とする。
は、ガラス基板上のTFTへの複数本の入力配線に接続さ
れたTFT駆動用のICチップの下にも上記各入力配線と接
続された配線が存在することを特徴とする。
また、本発明の液晶表示装置は、ICチップの下に設け
られ、上記各入力配線と一端が接続されたショート用配
線の他端に検査用電極が設けられていることを特徴とす
る。
られ、上記各入力配線と一端が接続されたショート用配
線の他端に検査用電極が設けられていることを特徴とす
る。
本発明の液晶表示装置を製造する方法は、ガラス基板
上にTFT駆動用の配線と上記配線の各端子が引き出し接
続されたショート用配線とを設け、TFT工程は静電気が
侵入し易いため、このショート用配線は残しておく。TF
T基板（下部基板）完成後は、LCD、モジュール工程の適
当なプロセスで、上記配線の各端子と上記ショート用配
線との接続をガラス切断等で絶縁状態にする。ショート
用配線は、静電気侵入の多いTFT工程では必ず必要であ
るが、その後は、ラビング工程等静電気の侵入し易いプ
ロセスまでは、ショート用配線を残しておくことが好ま
しい。ICチップ実装は、ショート用配線切断後に行うこ
とを基本とする。別法としては、先に上記ガラス基板上
にTFT駆動用のICチップを実装し、該ICチップの電極と
上記配線とを電気的に接続し、次に上記配線の各端子と
上記ショート用配線との接続を絶縁状態にすることもで
きる。
上にTFT駆動用の配線と上記配線の各端子が引き出し接
続されたショート用配線とを設け、TFT工程は静電気が
侵入し易いため、このショート用配線は残しておく。TF
T基板（下部基板）完成後は、LCD、モジュール工程の適
当なプロセスで、上記配線の各端子と上記ショート用配
線との接続をガラス切断等で絶縁状態にする。ショート
用配線は、静電気侵入の多いTFT工程では必ず必要であ
るが、その後は、ラビング工程等静電気の侵入し易いプ
ロセスまでは、ショート用配線を残しておくことが好ま
しい。ICチップ実装は、ショート用配線切断後に行うこ
とを基本とする。別法としては、先に上記ガラス基板上
にTFT駆動用のICチップを実装し、該ICチップの電極と
上記配線とを電気的に接続し、次に上記配線の各端子と
上記ショート用配線との接続を絶縁状態にすることもで
きる。
どちらを選ぶかは、プロセス上の合理化・信頼性に依
存している。
存している。
本発明の液晶表示装置は、ICチップの下にも上記各入
力配線と接続された配線が存在し、静電気が入る箇所が
ないので、製造工程中の静電気の悪影響をなくすことが
できる。
力配線と接続された配線が存在し、静電気が入る箇所が
ないので、製造工程中の静電気の悪影響をなくすことが
できる。
また、本発明の液晶表示装置は、検査用電極を有する
ので、ICのボンディング直後にプローブを用いてICの不
良やワイヤボンディングの接続状態を容易に検査でき
る。
ので、ICのボンディング直後にプローブを用いてICの不
良やワイヤボンディングの接続状態を容易に検査でき
る。
さらに、本発明の液晶表示装置では、製造工程で、配
線の各端子が引き出し接続されたショート用配線を設け
ることにより全配線が同電位となるので、製造工程中の
静電気の悪影響をなくすことができる。
線の各端子が引き出し接続されたショート用配線を設け
ることにより全配線が同電位となるので、製造工程中の
静電気の悪影響をなくすことができる。
本発明の他の目的および特徴は図面を参照した以下の
説明から明らかとなるであろう。
説明から明らかとなるであろう。
第５図は本発明を適用すべき一実施例のアクティブ・
マトリクス方式のカラー液晶表示装置の液晶表示部の断
面図、第６図は液晶表示部の等価回路図である。
マトリクス方式のカラー液晶表示装置の液晶表示部の断
面図、第６図は液晶表示部の等価回路図である。
《パネル断面全体構造》 第５図に示すように、液晶表示パネルは、液晶層LCを
基準に下部透明ガラス基板SUB1上に薄膜トランジスタTF
T1および透明画素電極ITO1、薄膜トランジスタTFTの保
護膜PSV1、液晶分子の向きを設定する下部配向膜ORI1が
順次設けられた第１の基板と、上部透明ガラス基板SUB2
上にブラックマトリクスBM、カラーフィルタFIL、カラ
ーフィルタFILの保護膜PSV2、共通透明画素電極ITO2、
上部配向膜ORI2が順次設けられた第２の基板と、両基板
SUB1、SUB2の各配向膜ORI1、ORI2の間に封入された液晶
LCと、両基板の周囲に設けられ、両基板間に液晶LCを封
入するためのシール材（封止部材）SLとによって構成さ
れている。下部透明ガラス基板SUB1の厚さは、例えば1.
1mm程度である。
基準に下部透明ガラス基板SUB1上に薄膜トランジスタTF
T1および透明画素電極ITO1、薄膜トランジスタTFTの保
護膜PSV1、液晶分子の向きを設定する下部配向膜ORI1が
順次設けられた第１の基板と、上部透明ガラス基板SUB2
上にブラックマトリクスBM、カラーフィルタFIL、カラ
ーフィルタFILの保護膜PSV2、共通透明画素電極ITO2、
上部配向膜ORI2が順次設けられた第２の基板と、両基板
SUB1、SUB2の各配向膜ORI1、ORI2の間に封入された液晶
LCと、両基板の周囲に設けられ、両基板間に液晶LCを封
入するためのシール材（封止部材）SLとによって構成さ
れている。下部透明ガラス基板SUB1の厚さは、例えば1.
1mm程度である。
第５図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板SUB1およびSUB2の左側縁部分で外
部引出配線の存在する部分の断面を示している。右側
は、透明ガラス基板SUB1およびSUB2の右側縁部分で外部
引出配線の存在しない部分の断面を示している。
左側は透明ガラス基板SUB1およびSUB2の左側縁部分で外
部引出配線の存在する部分の断面を示している。右側
は、透明ガラス基板SUB1およびSUB2の右側縁部分で外部
引出配線の存在しない部分の断面を示している。
液晶表示パネルの製造方法では、上記第１の基板と、
上記第２の基板とを別々に形成し、両基板の互いの配向
膜ORI1、ORI2が向き合うように、両基板間にスペーサ材
（図示されていない）を介在させることにより所定の間
隔を置いて重ね合わせ、両基板間に液晶LCを封入し、両
基板の周囲に設けられるシール材SLによって封止するこ
とによって組み立てられる。下部透明ガラス基板SUB1側
には、バックライトBLが配置されている。
上記第２の基板とを別々に形成し、両基板の互いの配向
膜ORI1、ORI2が向き合うように、両基板間にスペーサ材
（図示されていない）を介在させることにより所定の間
隔を置いて重ね合わせ、両基板間に液晶LCを封入し、両
基板の周囲に設けられるシール材SLによって封止するこ
とによって組み立てられる。下部透明ガラス基板SUB1側
には、バックライトBLが配置されている。
第５図の左側、右側のそれぞれに示すシール材SLは、
液晶LCを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板SUB1およびSU
B2の縁周囲全体に沿って設けられ、例えば、エポキシ樹
脂で構成される。
液晶LCを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板SUB1およびSU
B2の縁周囲全体に沿って設けられ、例えば、エポキシ樹
脂で構成される。
上部透明ガラス基板SUB2側の共通透明電極ITO2は、少
なくとも一個所において、銀ペースト材SILによって、
下部透明ガラス基板SUB1側に設けられた外部引出配線に
接続されている。この外部引出配線は、透明画素電極層
ITO1で形成される。
なくとも一個所において、銀ペースト材SILによって、
下部透明ガラス基板SUB1側に設けられた外部引出配線に
接続されている。この外部引出配線は、透明画素電極層
ITO1で形成される。
配向膜ORI1およびORI2、透明画素電極ITO1、共通透明
電極ITO2は、シール材SLの内側に設けられる。偏光板PO
Lは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB
2のそれぞれの外側の表面に設けられている。
電極ITO2は、シール材SLの内側に設けられる。偏光板PO
Lは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB
2のそれぞれの外側の表面に設けられている。
透明画素電極ITO1と薄膜トランジスタTFTとは、画素
ごとに設けられている。
ごとに設けられている。
《薄膜トランジスタTFT》 各画素の薄膜トランジスタTFTは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）TFT1、TFT2およびTFT3で構成されている。
薄膜トランジスタTFT1〜TFT3のそれぞれは、実質的に同
一寸法（チャンネル長と幅が同じ）で構成されている。
この分割された薄膜トランジスタTFT1〜TFT3のそれぞれ
は、主にゲート電極GT、ゲート絶縁膜GI,i型（真性、in
trinsic、導電型決定不純物がドープされていない）非
晶質シリコン（Si）半導体からなるｉ型半導体層AS、一
対のソース電極SD1およびドレイン電極SD2で構成されて
いる。なお、ソース・ドレインは本来その間のバイアス
極性によって決まり、液晶表示装置の回路ではその極性
は動作中反転するので、ソース・ドレインは動作中入れ
替わると理解されたい。しかし、以下の説明でも、便宜
上一方をソース、他方をドレインと固定して表現する。
薄膜トランジスタTFTのソース電極SD1は、透明画素電極
ITO1に接続され、ドレイン電極SD2は、映像信号線DLに
接続され、かつ、ゲート電極GTは、走査信号線GLに接続
されている。
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）TFT1、TFT2およびTFT3で構成されている。
薄膜トランジスタTFT1〜TFT3のそれぞれは、実質的に同
一寸法（チャンネル長と幅が同じ）で構成されている。
この分割された薄膜トランジスタTFT1〜TFT3のそれぞれ
は、主にゲート電極GT、ゲート絶縁膜GI,i型（真性、in
trinsic、導電型決定不純物がドープされていない）非
晶質シリコン（Si）半導体からなるｉ型半導体層AS、一
対のソース電極SD1およびドレイン電極SD2で構成されて
いる。なお、ソース・ドレインは本来その間のバイアス
極性によって決まり、液晶表示装置の回路ではその極性
は動作中反転するので、ソース・ドレインは動作中入れ
替わると理解されたい。しかし、以下の説明でも、便宜
上一方をソース、他方をドレインと固定して表現する。
薄膜トランジスタTFTのソース電極SD1は、透明画素電極
ITO1に接続され、ドレイン電極SD2は、映像信号線DLに
接続され、かつ、ゲート電極GTは、走査信号線GLに接続
されている。
《遮光膜BM》 上部透明ガラス基板SUB2側からの薄膜トランジスタTF
T1〜３に対する遮光のために、基板SUB2の走査信号線G
L、映像信号線DL、薄膜トランジスタTFTに対応する部分
にクロム層等からなるブラックマトリクスBMが設けられ
ている。これにより各画素の輸郭が遮光膜BMによっては
っきりとしコントラストが向上する。つまり遮光膜BM
は、半導体層ASに対する遮光とブラックマトリクスとの
２つの機能をもつ。
T1〜３に対する遮光のために、基板SUB2の走査信号線G
L、映像信号線DL、薄膜トランジスタTFTに対応する部分
にクロム層等からなるブラックマトリクスBMが設けられ
ている。これにより各画素の輸郭が遮光膜BMによっては
っきりとしコントラストが向上する。つまり遮光膜BM
は、半導体層ASに対する遮光とブラックマトリクスとの
２つの機能をもつ。
なお、バックライトをSUB2側に取り付け、SUB1を観察
側（外部露出側）とすることもできる。
側（外部露出側）とすることもできる。
《共通電極ITO2》 共通透明電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向して配置さ
れ、複数の画素電極ITOに対して共通となるように構成
されている。この共通透明電極ITO2には、共通電圧が印
加されるようになっている。
素ごとに設けられた透明画素電極ITO1に対向して配置さ
れ、複数の画素電極ITOに対して共通となるように構成
されている。この共通透明電極ITO2には、共通電圧が印
加されるようになっている。
《表示パネル全体等価回路》 この液晶表示装置の等価回路を第６図に示す。前記液
晶表示部の各画素は、走査信号線Yi、Yi＋１、…が延在
する方向と同一列方向に複数配置され、画素列XiG、Xi
B、Xi＋1R、…のそれぞれを構成している。カラーフィ
ルタFILは、画素に対向する位置に各画素毎にドット状
に形成され、染め分けられている。XiG、Xi＋1G、…
は、緑色フィルタＧが形成される画素に接続された映像
信号線DLである。XiB、Xi＋1B、…は、青色フィルタＢ
が形成される画素に接続された映像信号線DLである。Xi
＋1R、Xi＋2R、…は、赤色フィルタＲが形成される画素
に接続された映像信号線DLである。これらの映像信号線
DLは、液晶表示パネルの上下に設けられた映像信号駆動
回路で選択される。Yiは画素列を選択する走査信号線GL
である。同様に、Yi＋１、Yi＋２、…のそれぞれは、画
素列X2、X3、…のそれぞれを選択する走査信号線GLであ
る。これらの走査信号線GLは、液晶表示パネルの左に設
けられた垂直走査回路に接続されている。液晶表示パネ
ルの右には電源回路と、ホスト（上位演算処理装置）か
らのCRT用の情報をTFT液晶表示パネル用の情報に変換す
る回路が設けられている。
晶表示部の各画素は、走査信号線Yi、Yi＋１、…が延在
する方向と同一列方向に複数配置され、画素列XiG、Xi
B、Xi＋1R、…のそれぞれを構成している。カラーフィ
ルタFILは、画素に対向する位置に各画素毎にドット状
に形成され、染め分けられている。XiG、Xi＋1G、…
は、緑色フィルタＧが形成される画素に接続された映像
信号線DLである。XiB、Xi＋1B、…は、青色フィルタＢ
が形成される画素に接続された映像信号線DLである。Xi
＋1R、Xi＋2R、…は、赤色フィルタＲが形成される画素
に接続された映像信号線DLである。これらの映像信号線
DLは、液晶表示パネルの上下に設けられた映像信号駆動
回路で選択される。Yiは画素列を選択する走査信号線GL
である。同様に、Yi＋１、Yi＋２、…のそれぞれは、画
素列X2、X3、…のそれぞれを選択する走査信号線GLであ
る。これらの走査信号線GLは、液晶表示パネルの左に設
けられた垂直走査回路に接続されている。液晶表示パネ
ルの右には電源回路と、ホスト（上位演算処理装置）か
らのCRT用の情報をTFT液晶表示パネル用の情報に変換す
る回路が設けられている。
第１図は、本発明の液晶表示装置の配線部の一実施例
を示す平面図である。１は液晶表示装置の下部透明ガラ
ス基板（TFT基板）、２はTFTへの入力配線、3a、3bは入
力配線２と駆動ICの電極（第２図の出力用パッド10a、1
0b）とを接続するための接続用パッド（電極）、4a、4b
は検査用パッド、５は接続用パッド3a、3bと検査用パッ
ド4a、4bとを接続するパッド間ショート用配線、6a、6b
は駆動ICへの入力配線、７は配線の全端子が引き出し接
続される静電気対策用ショート用配線、8a、8bばそれぞ
れ静電気対策用ショート用配線７が設けられた部分のTF
T基板１を切断する切断線で、8aは検査用パッド4a、4b
をTFT基板１に残す場合の切断線、8bは検査用パッド4
a、4bを切り落す場合の切断線である。
を示す平面図である。１は液晶表示装置の下部透明ガラ
ス基板（TFT基板）、２はTFTへの入力配線、3a、3bは入
力配線２と駆動ICの電極（第２図の出力用パッド10a、1
0b）とを接続するための接続用パッド（電極）、4a、4b
は検査用パッド、５は接続用パッド3a、3bと検査用パッ
ド4a、4bとを接続するパッド間ショート用配線、6a、6b
は駆動ICへの入力配線、７は配線の全端子が引き出し接
続される静電気対策用ショート用配線、8a、8bばそれぞ
れ静電気対策用ショート用配線７が設けられた部分のTF
T基板１を切断する切断線で、8aは検査用パッド4a、4b
をTFT基板１に残す場合の切断線、8bは検査用パッド4
a、4bを切り落す場合の切断線である。
すなわち、TFT基板１上にはTFTへの入力配線２があ
り、この入力配線２は駆動ICの出力（第２図の出力用パ
ッド10a、10b）と接続される。本実施例では、静電気の
侵入を防ぐため、ショート用配線７をTFT基板１の周囲
に設け、すべての配線がこのショート用配線７に接続さ
れる。従って、パッド間ショート用配線５は駆動ICチッ
プの下を通るようになっている。接続用パッド3a、3b
は、駆動ICの出力用パッドとの接続用であり、ワイヤボ
ンディングにより接続する。ここでは、接続用パッド3
a、3bを千鳥配列し、ボンディングエリアを確保してワ
イヤボンディングし易くし、再度のボンディングも可能
にしている。駆動ICへのパルス信号・電源供給は駆動IC
への入力配線6a、6bを通して駆動ICの入力用パッド（第
２図の11a、11b）にワイヤボンディングにより接続され
ることにより行われる。
り、この入力配線２は駆動ICの出力（第２図の出力用パ
ッド10a、10b）と接続される。本実施例では、静電気の
侵入を防ぐため、ショート用配線７をTFT基板１の周囲
に設け、すべての配線がこのショート用配線７に接続さ
れる。従って、パッド間ショート用配線５は駆動ICチッ
プの下を通るようになっている。接続用パッド3a、3b
は、駆動ICの出力用パッドとの接続用であり、ワイヤボ
ンディングにより接続する。ここでは、接続用パッド3
a、3bを千鳥配列し、ボンディングエリアを確保してワ
イヤボンディングし易くし、再度のボンディングも可能
にしている。駆動ICへのパルス信号・電源供給は駆動IC
への入力配線6a、6bを通して駆動ICの入力用パッド（第
２図の11a、11b）にワイヤボンディングにより接続され
ることにより行われる。
TFT基板の製造工程においては、配線の全端子がショ
ート用配線７で引き出し接続されているため、全配線が
同電位となり、静電気によりTFTが破壊されたり、TFTの
しきい値電圧が変動したりする問題を防止でき、歩留り
を向上できる。ショート用配線７は、カラーフィルタが
設けられた上部透明ガラス基板と、TFTが設けられた下
部透明ガラス基板とを組み合わせ、液晶表示パネルを組
み立てた後、切断線8aまたは8bにより切り落される。切
断の仕方には２通りあり、切断線8aは、検査用パッド4
a、4bを残しておく場合の切断線、8bは液晶表示装置モ
ジュールを小型化するため、検査用パッド4a、4bをショ
ート用配線７と共に切り落す場合の切断線である。
ート用配線７で引き出し接続されているため、全配線が
同電位となり、静電気によりTFTが破壊されたり、TFTの
しきい値電圧が変動したりする問題を防止でき、歩留り
を向上できる。ショート用配線７は、カラーフィルタが
設けられた上部透明ガラス基板と、TFTが設けられた下
部透明ガラス基板とを組み合わせ、液晶表示パネルを組
み立てた後、切断線8aまたは8bにより切り落される。切
断の仕方には２通りあり、切断線8aは、検査用パッド4
a、4bを残しておく場合の切断線、8bは液晶表示装置モ
ジュールを小型化するため、検査用パッド4a、4bをショ
ート用配線７と共に切り落す場合の切断線である。
第２図は、第１図に示したTFT基板にボンディングす
る駆動ICチップのパッドの配置を示す駆動ICチップの平
面図である。９は駆動ICチップ、10a、10bは出力側接続
用パッド（以下出力用パッドと称す）、11a、11bは入力
側接続用パッド（以下入力用パッドと称す）、ｎは駆動
ICチップ９の出力数（出力用パッドの数）、m1、m2は駆
動ICチップ９の入力数（入力用パッドの数）、P1は出力
用パッドのピッチ、P2は入力用パッドのピッチ、ｘは駆
動ICチップ９の短辺の長さ、ｙは駆動ICチップ９の長辺
の長さである。本実施例では、駆動ICチップ９上に設け
られた出力用パッド10a、10bは、ワイヤボンディングの
裕度拡大のため、千鳥配列されている。出力用パッド10
a、10bは、第１図のTFT基板１上の接続用パッド3a、3b
とワイヤボンディングにより接続される。出力数をｎと
すると、出力用パッド10a、10bの数はそれぞれn/2個で
ある。このため、出力用パッドのピッチをP1とすると、
駆動ICチップの長さｙは約P1×ｎとなる。駆動ICチップ
のクロック入力用、電源入力用パッド11a、11bは、それ
ぞれm1個、m2個存在する。入力用パッドのピッチをP2と
すると、駆動ICチップの長さｘは約P2×m1、P2×m2のう
ちの大きい方となる。TFT基板の配線パタンと駆動ICチ
ップのパッドとは対応して設計することが必要である。
る駆動ICチップのパッドの配置を示す駆動ICチップの平
面図である。９は駆動ICチップ、10a、10bは出力側接続
用パッド（以下出力用パッドと称す）、11a、11bは入力
側接続用パッド（以下入力用パッドと称す）、ｎは駆動
ICチップ９の出力数（出力用パッドの数）、m1、m2は駆
動ICチップ９の入力数（入力用パッドの数）、P1は出力
用パッドのピッチ、P2は入力用パッドのピッチ、ｘは駆
動ICチップ９の短辺の長さ、ｙは駆動ICチップ９の長辺
の長さである。本実施例では、駆動ICチップ９上に設け
られた出力用パッド10a、10bは、ワイヤボンディングの
裕度拡大のため、千鳥配列されている。出力用パッド10
a、10bは、第１図のTFT基板１上の接続用パッド3a、3b
とワイヤボンディングにより接続される。出力数をｎと
すると、出力用パッド10a、10bの数はそれぞれn/2個で
ある。このため、出力用パッドのピッチをP1とすると、
駆動ICチップの長さｙは約P1×ｎとなる。駆動ICチップ
のクロック入力用、電源入力用パッド11a、11bは、それ
ぞれm1個、m2個存在する。入力用パッドのピッチをP2と
すると、駆動ICチップの長さｘは約P2×m1、P2×m2のう
ちの大きい方となる。TFT基板の配線パタンと駆動ICチ
ップのパッドとは対応して設計することが必要である。
第３図（ａ）、（ｂ）は、それぞれ駆動ICチップをTF
T基板に実装した状熊を示す平面図である。（ａ）は、
第１図の切断線8aでTFT基板１を切り落し、TFT基板１に
検査用パッド4a、4bを残す場合を示し、（ｂ）は、モジ
ュール小型化のため切断線8bで検査用パッド4a、4bと共
にTFT基板を切り落す場合を示す。
T基板に実装した状熊を示す平面図である。（ａ）は、
第１図の切断線8aでTFT基板１を切り落し、TFT基板１に
検査用パッド4a、4bを残す場合を示し、（ｂ）は、モジ
ュール小型化のため切断線8bで検査用パッド4a、4bと共
にTFT基板を切り落す場合を示す。
12は下部透明ガラス基板１上に設けられた上部透明ガ
ラス基板であり、両基板間には液晶が封入・封止されて
いる。13はコンデンサー、抵抗素子、受動素子等の周辺
回路のチップ部品やビデオ信号をTFT駆動用信号に変換
するためのコントローラ等（図示せず）が搭載されたFP
Cである。FPC13とICへの入力配線6a、6bは、14a、14bの
箇所で電気的に接続される。
ラス基板であり、両基板間には液晶が封入・封止されて
いる。13はコンデンサー、抵抗素子、受動素子等の周辺
回路のチップ部品やビデオ信号をTFT駆動用信号に変換
するためのコントローラ等（図示せず）が搭載されたFP
Cである。FPC13とICへの入力配線6a、6bは、14a、14bの
箇所で電気的に接続される。
駆動ICチップのパッド、TFT基板上のパッドは、通
常、Alを主体とする材料で構成され、Au線あるいはAl線
でワイヤボンディングされる。なお、FPC13と配線パタ
ン6a、6bの接続は、異方性導電膜あるいはワイヤボンデ
ィングを使用して接続する。このため、この部分の配線
パタンの材料は、異方性導電膜で接続する場合は少なく
とも上層がITO（ネサ）膜、ワイヤボンディングで接続
する場合は、少なくとも上層がAl膜である。
常、Alを主体とする材料で構成され、Au線あるいはAl線
でワイヤボンディングされる。なお、FPC13と配線パタ
ン6a、6bの接続は、異方性導電膜あるいはワイヤボンデ
ィングを使用して接続する。このため、この部分の配線
パタンの材料は、異方性導電膜で接続する場合は少なく
とも上層がITO（ネサ）膜、ワイヤボンディングで接続
する場合は、少なくとも上層がAl膜である。
第４図（ａ）、（ｂ）は、それぞれ駆動ICチップをTF
T基板に実装し、ワイヤボンディングした後の検査の方
法を示す断面図である。15はTFT基板１の接続用パッド
と駆動ICチップ９の出力用パッドを接続するボンディン
グワイヤ、16は検査するためのプローブ、17はFPC13に
搭載されたコンデンサー、抵抗素子、受動素子等の周辺
回路のチップ部品やビデオ信号をTFT駆動用信号に変換
するためのコントローラ等の周辺部品、18はFPC13をTFT
基板１に取り付けるための両面テープである。（ｂ）は
第３図（ａ）のＡ−Ａ断面図で、FPC13から駆動IC9に入
力を加えているが、実際の検査では、（ａ）に示すよう
に、検査用パッド（第３図（ａ）の4a、4b）にプローブ
16を立てて、駆動ICチップ９への入力配線パタン（第３
図（ａ）の6a、6b）から入力を供給し、ICの不良やワイ
ヤボンディングの接続状態の検査を行う。
T基板に実装し、ワイヤボンディングした後の検査の方
法を示す断面図である。15はTFT基板１の接続用パッド
と駆動ICチップ９の出力用パッドを接続するボンディン
グワイヤ、16は検査するためのプローブ、17はFPC13に
搭載されたコンデンサー、抵抗素子、受動素子等の周辺
回路のチップ部品やビデオ信号をTFT駆動用信号に変換
するためのコントローラ等の周辺部品、18はFPC13をTFT
基板１に取り付けるための両面テープである。（ｂ）は
第３図（ａ）のＡ−Ａ断面図で、FPC13から駆動IC9に入
力を加えているが、実際の検査では、（ａ）に示すよう
に、検査用パッド（第３図（ａ）の4a、4b）にプローブ
16を立てて、駆動ICチップ９への入力配線パタン（第３
図（ａ）の6a、6b）から入力を供給し、ICの不良やワイ
ヤボンディングの接続状態の検査を行う。
本実施例の検査の利点は、プローブをあてるだけで、
液晶表示パネルを点燈させなくても駆動ICの不良やワイ
ヤボンディングの接続状態等の各種検査が可能であり、
信号波形のみで特性がチェックできる点であり、部品の
交換、修理や工程管理が容易であり、歩留りを向上でき
る。FPC13は（ｂ）に示すように、２回折り曲げられ、T
FT基板１の下側に両面テープ18により接着されている。
チップ部品やコントローラ等の周辺部品17は、TFT基板
１への実装前にあらかじめFPC13上に半田付けされてい
る。
液晶表示パネルを点燈させなくても駆動ICの不良やワイ
ヤボンディングの接続状態等の各種検査が可能であり、
信号波形のみで特性がチェックできる点であり、部品の
交換、修理や工程管理が容易であり、歩留りを向上でき
る。FPC13は（ｂ）に示すように、２回折り曲げられ、T
FT基板１の下側に両面テープ18により接着されている。
チップ部品やコントローラ等の周辺部品17は、TFT基板
１への実装前にあらかじめFPC13上に半田付けされてい
る。
以上本発明の実施例について説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
以上説明したように、本発明の液晶表示装置によれ
ば、製造工程中に生じる静電気によりTFTが破壊された
り、TFTのしきい値電圧が変動する問題を防止でき、歩
留りを向上できる。また、ICのボンディング直後にICの
不良やワイヤボンディングの接続状態を容易に検査で
き、部品の交換、修理や工程管理が容易であり、歩留り
を向上できる。
ば、製造工程中に生じる静電気によりTFTが破壊された
り、TFTのしきい値電圧が変動する問題を防止でき、歩
留りを向上できる。また、ICのボンディング直後にICの
不良やワイヤボンディングの接続状態を容易に検査で
き、部品の交換、修理や工程管理が容易であり、歩留り
を向上できる。
第１図は、本発明の液晶表示装置の配線部の一実施例を
示す平面図、第２図は、第１図に示したTFT基板にボン
ディングする駆動ICチップのパッドの配置を示す駆動IC
チップの平面図、第３図（ａ）、（ｂ）は、それぞれ駆
動ICチップをTFT基板に実装した状態を示す平面図、第
４図（ａ）、（ｂ）は、それぞれ駆動ICチップをTFT基
板に実装し、ワイヤボンディングした後の検査の方法を
示す断面図、第５図は本発明を適用すべき一実施例のア
クティブ・マトリクス方式のカラー液晶表示装置の液晶
表示部の断面図、第６図は液晶表示部の等価回路図であ
る。 １……下部透明ガラス基板（TFT基板） ２……TFTへの入力配線 3a、3b……接続用パッド 4a、4b……検査用パッド ５……パッド間ショート用配線 6a、6b…駆動ICチップへの入力配線 ７……静電気対策用ショート用配線 8a、8b……TFT基板の切断線 ９……駆動ICチップ 10a、10b……出力用パッド 11a、11b……入力用パッド 12……上部透明ガラス基板 13……FPC 15……ボンディングワイヤ 16……プローブ 17……周辺部品 18……両面テープ
示す平面図、第２図は、第１図に示したTFT基板にボン
ディングする駆動ICチップのパッドの配置を示す駆動IC
チップの平面図、第３図（ａ）、（ｂ）は、それぞれ駆
動ICチップをTFT基板に実装した状態を示す平面図、第
４図（ａ）、（ｂ）は、それぞれ駆動ICチップをTFT基
板に実装し、ワイヤボンディングした後の検査の方法を
示す断面図、第５図は本発明を適用すべき一実施例のア
クティブ・マトリクス方式のカラー液晶表示装置の液晶
表示部の断面図、第６図は液晶表示部の等価回路図であ
る。 １……下部透明ガラス基板（TFT基板） ２……TFTへの入力配線 3a、3b……接続用パッド 4a、4b……検査用パッド ５……パッド間ショート用配線 6a、6b…駆動ICチップへの入力配線 ７……静電気対策用ショート用配線 8a、8b……TFT基板の切断線 ９……駆動ICチップ 10a、10b……出力用パッド 11a、11b……入力用パッド 12……上部透明ガラス基板 13……FPC 15……ボンディングワイヤ 16……プローブ 17……周辺部品 18……両面テープ
Claims (7)
- 【請求項１】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の入力配線と、上記入力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用のICチップ
とを有し、上記ICチップの下に、上記各入力配線と接続
され上記ICチップの下を通って上記ICチップが実装され
る領域よりも外側に設けられるショート配線に電気的に
接続するための、パッド間ショート用配線を設けたこと
を特徴とする液晶表示装置。 - 【請求項２】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の入力配線と、上記入力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用のICチップ
と、上記ICチップの下に設けられ、上記各入力配線と一
端が接続されたショート用配線と、上記ショート用配線
と静電気対策用ショート配線との間に設けられた検査用
電極とを有することを特徴とする液晶表示装置。 - 【請求項３】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の入力配線と、上記入力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用のICチップ
と、上記下部ガラス基板の上記ICチップが実装される領
域に、該領域を通って上記各入力配線と上記下部ガラス
基板の切断線よりも外側に設けたショート配線とを電気
的に接続するための、パッド間ショート用配線を設け、
上記各入力配線とパッド間ショート用配線の間に設けら
れた接続用パッドとを有することを特徴とする液晶表示
装置。 - 【請求項４】上記TFT駆動用のICチップの出力用パッド
は、千鳥状に細長い長辺の一辺側にのみ形成されている
ことを特徴とする請求項１、請求項２、あるいは請求項
３に記載の液晶表示装置。 - 【請求項５】上記TFT駆動用のICチップの出力用パッド
は、千鳥状に細長い長辺の一辺側にのみ形成され、入力
用パッドは、短辺の両側に形成されていることを特徴と
する請求項１、請求項２、あるいは請求項３に記載の液
晶表示装置。 - 【請求項６】第１の透明絶縁基板とそれより寸法の大き
い第２の透明絶縁基板と上記両基板間に封入・封止され
た液晶とを具備し、上記第２の透明絶縁基板上にマトリ
クス状に設けられた複数の薄膜トランジスタと、行方向
の薄膜トランジスタのゲート電極が接続される行方向に
設けられた複数のゲート信号線と、列方向の薄膜トラン
ジスタのドレイン電極が接続される列方向に設けられた
複数のドレイン信号線と、上記複数のゲート信号線及び
複数のドレイン信号線に接続される複数のTFTへの入力
配線パターンと、上記第２の透明絶縁基板上にあり該基
板の端辺にほぼ垂直な方向に形成された複数のICチップ
の入力配線パターンと、上記ICチップの下に、上記各入
力配線と接続され上記ICチップの下を通って上記ICチッ
プが設けられる位置よりも外側に配置されるショート配
線に電気的に接続するための、パッド間ショート用配線
を設けたアクティブ・マトリクス方式の液晶表示パネル
と、上記第１の透明絶縁基板の外側の上記第２の透明絶
縁基板上で端辺に沿ってチップ・オン・グラス実装され
上記複数のTFTへの入力配線パターン及び上記複数の駆
動ICの入力配線パターンと電気接続される駆動ICと、上
記駆動ICの入力配線パターンと異方性導電膜を介して電
気的に接続される接続箇所を有し、該端辺に沿って設け
られ、第２の透明絶縁基板の該端辺近傍で180度折り曲
げられて、上記第２の透明絶縁基板の裏面側に接着され
ているフレキシブルプリント基板とを具備することを特
徴とする液晶表示装置。 - 【請求項７】上記駆動ICの入力配線パターンは上層が透
明導電膜であることを特徴とする請求項６に記載の液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16393689A JP2872274B2 (ja) | 1989-06-28 | 1989-06-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16393689A JP2872274B2 (ja) | 1989-06-28 | 1989-06-28 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22401098A Division JP3087730B2 (ja) | 1998-08-07 | 1998-08-07 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329925A JPH0329925A (ja) | 1991-02-07 |
| JP2872274B2 true JP2872274B2 (ja) | 1999-03-17 |
Family
ID=15783639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16393689A Expired - Lifetime JP2872274B2 (ja) | 1989-06-28 | 1989-06-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872274B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173164A (ja) * | 1991-12-25 | 1993-07-13 | Sanyo Electric Co Ltd | 液晶表示パネル |
| JPH06230749A (ja) * | 1993-02-05 | 1994-08-19 | G T C:Kk | 液晶ディスプレイ |
| JP2753549B2 (ja) * | 1994-06-21 | 1998-05-20 | カシオ計算機株式会社 | 液晶表示デバイス |
| JPH1010550A (ja) * | 1996-06-20 | 1998-01-16 | Alps Electric Co Ltd | 液晶表示素子 |
| JP2000321591A (ja) | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
| JP4054861B2 (ja) | 2002-08-08 | 2008-03-05 | 三菱電機株式会社 | 表示装置および表示装置の製造方法 |
| JP2010139962A (ja) * | 2008-12-15 | 2010-06-24 | Toshiba Mobile Display Co Ltd | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 |
| JP2013068964A (ja) * | 2012-11-30 | 2013-04-18 | Panasonic Corp | Ｅｌ表示装置 |
| KR102107383B1 (ko) * | 2012-12-27 | 2020-05-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
-
1989
- 1989-06-28 JP JP16393689A patent/JP2872274B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329925A (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765560B1 (ko) | 액정표시장치 | |
| US6392730B2 (en) | Liquid crystal display device with specified overlapping and nonoverlapping areas in a pixel | |
| US6587162B1 (en) | Liquid crystal display | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| KR20060134263A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 | |
| JPH09329796A (ja) | 液晶表示基板 | |
| JP2872274B2 (ja) | 液晶表示装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| KR20010047373A (ko) | 액정표시장치 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JPH10123574A (ja) | アクティブマトリクス基板 | |
| JP2880186B2 (ja) | 液晶表示装置 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JP3272848B2 (ja) | 液晶表示素子 | |
| JPH112839A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08190087A (ja) | 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法 | |
| JP2798422B2 (ja) | 液晶表示装置 | |
| JP3192409B2 (ja) | 液晶表示装置 | |
| JPH0317627A (ja) | 表示装置 | |
| JP2798421B2 (ja) | 液晶表示装置 | |
| KR20010066808A (ko) | 액정표시장치 제조방법 | |
| JPH07191339A (ja) | 液晶表示装置 | |
| KR20070001702A (ko) | 박막트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR20070106261A (ko) | 액정표시장치 | |
| JPH07248505A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |