JPH10123574A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】 【課題】アクティブマトリクス基板の画素部の断面構造
がトップＩＴＯ構造であり、基板形成工程の簡略化のた
め、静電気保護回路を構成する非線形抵抗素子の一部
を、透明画素電極と同一の形成工程で同層を用いて形成
した構造において、信号線の形成後から基板が完成する
までの工程の間においても、静電気保護回路を働かせ
る。 【解決手段】保護膜の形成後に透明画素電極ＩＴＯを設
け、非線形抵抗素子ＮＲ１、ＮＲ２の一部を、透明画素
電極ＩＴＯと同一の形成工程で同層を用いて形成した構
造において、各非線形抵抗素子ＮＲ２と並列に、走査信
号線Ｇ０〜Ｇｊおよび映像信号線Ｄ１〜Ｄｉとガードリ
ングＧＲとを、走査信号線Ｇ０〜Ｇｊあるいは映像信号
線Ｄ１〜Ｄｉと同一の形成工程で同層を用いて形成した
短絡線ＳＴＬＮＧ、ＳＴＬＮＤによりそれぞれ短絡させ
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式液晶表示装置作製用のアクティブマトリクス基
板に係り、特に、アクティブマトリクス基板上に形成す
る静電気保護回路の構成に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶表示装
置は、マトリクス状に配列された複数の画素電極のそれ
ぞれに対応して非線形素子（スイッチング素子）を設け
たものである。各画素における液晶は理論的には常時駆
動（デューティ比 1.0）されているので、時分割駆動方
式を採用している、いわゆる単純マトリクス方式と比べ
てアクティブ方式はコントラストが良く、特にカラー液
晶表示装置では欠かせない技術となりつつある。スイッ
チング素子として代表的なものとしては薄膜トランジス
タ（ＴＦＴ）がある。

【０００３】なお、薄膜トランジスタを使用したアクテ
ィブマトリクス方式の液晶表示装置は、例えば特開昭６
３−３０９９２１号公報や、「冗長構成を採用した12.5
型アクティブマトリクス方式カラー液晶ディスプレ
イ」、日経エレクトロニクス、頁193〜210、1986年12月
15日、日経マグロウヒル社発行、で知られている。

【０００４】液晶表示装置（すなわち、液晶表示モジュ
ール）は、例えば、表示用の透明電極と配向膜等をそれ
ぞれ積層した面が対向するように所定の間隙を隔てて２
枚のガラス等からなる透明絶縁基板を重ね合わせ、該両
基板間の周縁部近傍に枠状（ロの字状）に設けたシール
材により、両基板を貼り合わせると共に、シール材の一
部に設けた切り欠け部である液晶封入口から両基板間の
シール材の内側に液晶を封止し（この状態を液晶表示セ
ルと称す）、基板を切断し、さらに両基板の外側に偏光
板を設けてなる液晶表示素子（すなわち、液晶表示パネ
ル、ＬＣＤ：リキッド クリスタル ディスプレイ(Liqui
d Crystal Display)）と、液晶表示素子の下に配置さ
れ、液晶表示素子に光を供給するバックライトと、液晶
表示素子の外周部の外側に配置した液晶駆動回路基板
と、バックライトを収納、保持するモールド成型品であ
る下側ケースと、前記各部材を収納し、表示窓があけら
れた金属製シールドケース等で構成されている。

【０００５】例えばアクティブマトリクス方式の液晶表
示素子では、液晶層を介して互いに対向配置されるガラ
ス等からなる２枚の透明絶縁基板のうち、その一方のガ
ラス基板（すなわち、アクティブマトリクス基板。ＴＦ
Ｔ基板とも称される）の液晶層側の面に、そのｘ方向に
延在し、ｙ方向に並設される走査信号線群と、この走査
信号線群と絶縁されてｙ方向に延在し、ｘ方向に並設さ
れる映像信号線群とが形成されている。

【０００６】これらの走査信号線群と前記映像信号線群
とが交差する領域により表示領域が構成され、各走査信
号線と各映像信号線とで囲まれた領域がそれぞれ画素領
域となり、この画素領域にスイッチング素子として例え
ば薄膜トランジスタ（ＴＦＴ）と透明画素電極とが形成
されている。なお、薄膜トランジスタのゲート電極は走
査信号線に、ドレイン電極は映像信号線に、ソース電極
は透明画素電極にそれぞれ接続されている。

【０００７】このような構成において、走査信号線に走
査信号が供給されることにより、薄膜トランジスタがオ
ンされ、このオンされた薄膜トランジスタを介して映像
信号線からの映像信号が画素電極に供給される。

【０００８】なお、走査信号線群の各走査信号線と、映
像信号線群の各映像信号線とは、それぞれ透明絶縁基板
の周辺にまで延在されて外部接続端子を構成し、この外
部接続端子にそれぞれ接続されて映像信号線駆動回路、
走査信号線駆動回路、すなわち、これらを構成する複数
個の駆動ＩＣ（半導体集積回路）チップが該透明絶縁基
板の周辺に外付けされるようになっている。つまり、こ
れらの各駆動ＩＣチップを搭載したテープキャリアパッ
ケージ（ＴＣＰ）を基板の周辺に複数個外付けする。

【０００９】しかし、このように透明絶縁基板は、その
周辺に駆動ＩＣチップが搭載されたＴＣＰが外付けされ
る構成となっているので、これらの回路によって、透明
絶縁基板の走査信号線群と映像信号線群との交差領域に
よって構成される表示領域の輪郭と、該透明絶縁基板の
外枠の輪郭との間の領域（通常、額縁と称している）の
占める面積が大きくなってしまい、液晶表示モジュール
の外形寸法を小さくしたいという要望に反する。

【００１０】それゆえ、このような問題を少しでも解消
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、ＴＣＰ部品を使用せず、映像信号線駆動ＩＣチッ
プおよび走査信号線駆動ＩＣチップを透明絶縁基板上に
直接搭載する構成が提案された。このような実装方式を
フリップチップ方式、あるいはチップオンガラス（ＣＯ
Ｇ）方式という。

【００１１】また、公知例ではないが、チップオンガラ
ス方式の液晶表示装置に関しては、同一出願人である
が、モジュール実装方法について先願がある（特願平６
−２５６４２６号）。

【００１２】走査信号線、映像信号線、薄膜トランジス
タ等を形成したアクティブマトリクス基板の製造におい
ては、製造工程中に外部から侵入したり、該基板上で発
生する静電気によって、薄膜トランジスタのしきい値電
圧Ｖ_thの変動による表示むらの発生、薄膜トランジスタ
の破損、走査信号線と映像信号線との絶縁膜を介する交
差部における短絡等の不良が発生する問題がある。これ
は、静電気により走査信号線と映像信号線との間に高電
圧が発生するためであり、通常、該基板を静電気から保
護し、さらに該基板の電気的欠陥の検査を可能とするた
めに、静電気保護回路が該基板の表示領域の外側に形成
される。

【００１３】図４は、従来のアクティブマトリクス基板
における静電気保護回路の第１例の概略構成を示す図で
ある。

【００１４】図において、Ｇ０〜Ｇｊは走査信号線、Ｄ
１〜Ｄｉは映像信号線、（１，１）〜（ｍ，ｎ）は表示
画素、ＴＦＴはスイチッング素子である薄膜トランジス
タ、ＰＸは透明画素電極、ＧＰＡＤはそれぞれ走査信号
線Ｇ０〜Ｇｊに外部駆動電気回路を接続するための外部
接続端子、ＤＰＡＤはそれぞれ映像信号線Ｄ１〜Ｄｉに
外部駆動電気回路を接続するための外部接続端子、ＣＵ
ＴＬＮは基板の不要な外周部を切断する切断線、Ｃ／Ｆ
ｃｏｍＰＡＤはカラーフィルタ基板側に設けられた共通
透明画素電極が、両基板間に設けた導電材を介して電気
的に接続された外部接続端子、ＮＲ１、ＮＲ２は双方向
ダイオード等からなる非線形抵抗素子、ＮＲＧＮＤは非
線形抵抗素子ＮＲ１を介して各走査信号線Ｇ０〜Ｇｊお
よび各映像信号線Ｄ１〜Ｄｉを短絡する共通短絡線、Ｇ
Ｒは非線形抵抗素子ＮＲ２を介して各走査信号線Ｇ０〜
Ｇｊおよび各映像信号線Ｄ１〜Ｄｉを短絡するガードリ
ングである。

【００１５】すなわち、走査信号線Ｇ０〜Ｇｊと映像信
号線Ｄ１〜Ｄｉとの交差部近傍に薄膜トランジスタＴＦ
Ｔが設けられ、該薄膜トランジスタのソース電極は、液
晶に電界を加えるための透明画素電極ＰＸに接続され、
２次元状に配列した表示画素（１，１）〜（ｍ，ｎ）を
構成している。

【００１６】該表示画素（１，１）〜（ｍ，ｎ）で構成
される表示領域の外側に、走査信号線Ｇ０〜Ｇｊの外部
接続端子ＧＰＡＤと、映像信号線Ｄ１〜Ｄｉの外部接続
端子ＤＰＡＤが設けられている。

【００１７】なお、当該アクティブマトリクス基板と、
もう一方のカラーフィルタ基板とを、所定の間隙を隔て
て重ね合わせて組み立てた後、該アクティブマトリクス
基板の外周部は、切断線ＣＵＴＬＮの箇所で切断されて
廃棄される。すなわち、このとき、切断線ＣＵＴＬＮの
外側に形成された非線形抵抗素子ＮＲ２とガードリング
ＧＲは切り落される。

【００１８】表示領域と外部接続端子ＧＰＡＤ、ＤＰＡ
Ｄとの間に設けられた各非線形抵抗素子ＮＲ１と共通短
絡線ＮＲＧＮＤにより、第１の静電気保護回路が構成さ
れている。なお、非線形抵抗素子ＮＲ１は、双方向ダイ
オードやＭＩＭ素子等から構成され（双方向ダイオード
の場合の等価回路の例は図３（ａ）参照）、走査信号線
Ｇ０〜Ｇｊや映像信号線Ｄ１〜Ｄｉに侵入した静電気を
放電するために、各走査信号線Ｇ０〜Ｇｊおよび各映像
信号線Ｄ１〜Ｄｉ毎に、共通短絡線ＮＲＧＮＤとの間に
設けられている。共通短絡線ＮＲＧＮＤは、非線形抵抗
素子ＮＲ１により放電された静電気を吸収するもので、
外部接続端子Ｃ／ＦｃｏｍＰＡＤに接続され、これと両
基板間に設けた導電材を介してカラーフィルタ基板側の
共通透明画素電極（図示省略）に電気的に接続される。
この第１の静電気保護回路は、基板切断後においても静
電気保護機能を有する。

【００１９】また、外部接続端子ＧＰＡＤ、ＤＰＡＤの
外側に設けられた各非線形抵抗素子ＮＲ２とガードリン
グＧＲにより、第２の静電気保護回路が構成されてい
る。なお、非線形抵抗素子ＮＲ２は、非線形抵抗素子Ｎ
Ｒ１と同様に、双方向ダイオードやＭＩＭ素子等から構
成され（双方向ダイオードの場合の等価回路の例は図３
（ｂ）参照）、走査信号線Ｇ０〜Ｇｊや映像信号線Ｄ１
〜Ｄｉに侵入した静電気を放電するために、外部接続端
子ＧＰＡＤ、ＤＰＡＤ毎に、ガードリングＧＲとの間に
設けられている。ガードリングＧＲは、ショートバーと
も呼ばれる共通短絡線で、非線形抵抗素子ＮＲ２により
放電された静電気を吸収するもので、配線および外部接
続端子ＧＰＡＤ、ＤＰＡＤの外周部を囲むように設けら
れている。このような第２の静電気保護回路は、薄膜ト
ランジスタＴＦＴや配線の電気的欠陥検査を可能にする
ためにも必要である。

【００２０】すなわち、薄膜トランジスタの形成工程完
了時点でのアクティブマトリクス基板の不良を、点欠陥
レベルで検査することのできるアレイテスタが開発され
ている。アレイテスタの検査方法は、アクティブマトリ
クス基板を通常の表示に近い状態に駆動させ、画素電極
に信号電荷を書き込み、一定時間後に画素電極に蓄積残
存している信号電荷を読み出し、その読み出し信号を分
析することにより、各画素部の欠陥の有無を検査する。
このときの読み出し信号は微小であり、検出回路の入力
インピーダンスが高いので、走査信号線Ｇ０〜Ｇｊある
いは映像信号線Ｄ１〜Ｄｉが短絡線のみで短絡されてい
ると、検査することができない。このため、各走査信号
線Ｇ０〜Ｇｊあるいは映像信号線Ｄ１〜Ｄｉとガードリ
ングＧＲとを、それぞれ例えば１０⁶Ωと充分高い抵抗
を有する非線形抵抗素子ＮＬ２を介して接続することに
より、検査が可能となっている。

【００２１】図５は、従来のＣＯＧ方式のアクティブマ
トリクス基板における静電気保護回路の第２例の概略構
成を示す図である。本例では、図４に示した静電気保護
回路をＣＯＧ方式のアクティブマトリクス基板に適応さ
せた例である。なお、図４と同じ符号のものは、同様の
機能を有し、その繰り返しの説明は省略する。

【００２２】図において、ＣＯＧは走査信号線駆動ＩＣ
チップの設置位置、ＣＯＤは映像信号線駆動ＩＣチップ
の設置位置、ＦＰＣＧは走査信号線駆動フレキシブル配
線基板の設置位置、ＦＰＣＤは映像信号線駆動フレキシ
ブル配線基板の設置位置、ＣＯＧＰＡＤは走査信号線駆
動ＩＣチップへの出力端子（ＦＰＣからの入力端子）、
ＣＯＤＰＡＤは映像信号線駆動ＩＣチップへの出力端子
（ＦＰＣからの入力端子）、ＩＮＴＧＬは支線短絡線で
ある。

【００２３】ＣＯＧ方式では、走査信号線Ｇ０〜Ｇｊや
映像信号線Ｄ１〜Ｄｉを駆動する外部駆動電気回路が該
基板上に直付けされた構造を取る。当該アクティブマト
リクス基板と、もう一方のカラーフィルタ基板とを、所
定の間隙を隔てて重ね合わせて組み立てた後、該アクテ
ィブマトリクス基板の外周部を切断線ＣＵＴＬＮの箇所
で切断する。つぎに、両基板間に液晶を封入、封止す
る。つぎに、点灯検査を行った後、駆動ＩＣチップとフ
レキシブル配線基板を実装する。駆動ＩＣチップは、実
装されると、基板上の出力端子ＣＯＧＰＡＤと外部接続
端子ＧＰＡＤ、あるいは出力端子ＣＯＤＰＡＤと外部接
続端子ＤＰＡＤに電気的に接続される。出力端子ＣＯＧ
ＰＡＤ、ＣＯＤＰＡＤは、駆動ＩＣチップにフレキシブ
ル配線基板を介して外部から動作信号を与えるためのも
のである。すなわち、該出力端子ＣＯＧＰＡＤ、ＣＯＤ
ＰＡＤに外部から動作信号を与えるために、駆動ＩＣチ
ップの実装後に、さらに、フレキシブル配線基板をその
設置位置ＦＰＣＧ、ＦＰＣＤに実装する。

【００２４】このような構成のＣＯＧ方式アクティブマ
トリクス基板において、第１の静電気保護回路は、図４
の従来例と全く同様に、非線形抵抗素子ＮＲ１と共通短
絡線ＮＲＧＮＤにより構成されている。しかし、図４の
従来例における各外部接続端子ＧＰＡＤ、ＤＰＡＤの外
側に設けられ、非線形抵抗素子ＮＲ２とガードリングＧ
Ｒで構成された第２の静電気保護回路に関しては、出力
端子ＣＯＧＰＡＤ、ＣＯＤＰＡＤが存在するために、非
線形抵抗素子ＮＲ２とガードリングＧＲとを直接に接続
することができない。このため、図５に示すように、ガ
ードリングＧＲの支線短絡線ＩＮＴＧＬを設けることに
より、該支線短絡線ＩＮＴＧＬを介して非線形抵抗素子
ＮＲ２とガードリングＧＲとを接続している。

【００２５】図６（ａ）は、従来のアクティブマトリク
ス基板の画素部の第１例の概略断面構造を示す図であ
る。

【００２６】図において、ＳＵＢ１は透明ガラス基板等
からなるアクティブマトリクス基板、Ｇｊは走査信号
線、ＩＮＳＬは絶縁膜、Ｄｉは映像信号線、ＩＴＯは透
明画素電極、ＰＡＳは保護膜である。

【００２７】すなわち、本例では、基板ＳＵＢ１上に順
次、走査信号線Ｇｊ、絶縁膜ＩＮＳＬ、映像信号線Ｄ
ｉ、透明画素電極ＩＴＯ、最上に保護膜ＰＡＳが積層さ
れている。本例では、透明画素電極ＩＴＯを保護膜ＰＡ
Ｓの形成前、すなわち、保護膜ＰＡＳの下層に形成して
いる点に特徴がある（ＰＡＳ前ＩＴＯ構造と称され
る）。

【００２８】図６（ｂ）は、従来のアクティブマトリク
ス基板の画素部の第２例の概略断面構造を示す図であ
る。本例では、図６（ａ）に示した第１例に代わる別の
画素部の断面構造を示す。

【００２９】本例では、基板ＳＵＢ１上に順次、走査信
号線Ｇｊ、絶縁膜ＩＮＳＬ、映像信号線Ｄｉ、保護膜Ｐ
ＡＳ、最上に透明画素電極ＩＴＯが積層されている。す
なわち、本例では、透明画素電極ＩＴＯを保護膜ＰＡＳ
の形成後、すなわち、保護膜ＰＡＳの上層に形成してい
る点に特徴がある（トップＩＴＯ構造と称される）。

【００３０】図６（ｃ）は、図６（ｂ）に示したアクテ
ィブマトリクス基板の薄膜トランジスタ部の概略断面構
造を示す図である。

【００３１】図において、ＧＴは走査信号線Ｇｊ（図６
（ｂ））と同一の形成工程で同層を用いて形成されるゲ
ート電極、ＧＩは絶縁膜ＩＮＳＬと同一の形成工程で同
層を用いて形成されるゲート絶縁膜、ＡＳはチャネル層
形成用のｉ型（真性、すなわち、導電型決定不純物がド
ープされていない）非晶質シリコン（Ｓｉ）からなるｉ
型半導体層、ｄ０はオーミックコンタクト用のリン
（Ｐ）をドープしたＮ⁺型非晶質シリコン半導体層、Ｓ
Ｄ１はソース電極、ＳＤ２はドレイン電極である。ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２は、映像信号線Ｄｉ
と同一の形成工程で同層を用いて形成される。

【００３２】図６（ｃ）、（ｂ）に示すトップＩＴＯ構
造のアクティブマトリクス基板では、以下のように６層
構造がホトリソグラフィ工程数５で製造される。すなわ
ち、 第１ホトリソグラフィ工程：ゲート電極ＧＴ（走査信
号線Ｇｊ） 第２ホトリソグラフィ工程：ゲート絶縁膜ＧＩ（絶縁
膜ＩＮＳＬ）と、ｉ型半導体層ＡＳおよびＮ⁺型非晶質
シリコン半導体層ｄ０（ホトリソグラフィ工程を一体化
してホトリソグラフィ工程数低減） 第３ホトリソグラフィ工程：ソース電極ＳＤ１および
ドレイン電極ＳＤ２（Ｎ⁺型非晶質シリコン半導体層ｄ
０は、ソース電極ＳＤ１、ドレイン電極ＳＤ２のエッチ
ングの際に、露出する部分がエッチングされる） 第４ホトリソグラフィ工程：保護膜ＰＡＳ 第５ホトリソグラフィ工程：透明画素電極ＩＴＯ なお、トップＩＴＯ構造は、透明画素電極ＩＴＯと映像
信号線Ｄｉの層が保護膜ＰＡＳを介して異層化されるた
め、異物による両層の短絡による表示欠陥を防止するこ
とができる効果がある。さらにまた、この効果により、
透明画素電極ＩＴＯの面積を大きく設計することが可能
となり、開口率を高くすることができる。

【００３３】

【発明が解決しようとする課題】図６（ｂ）、（ｃ）に
示すトップＩＴＯ構造の場合、透明画素電極ＩＴＯを保
護膜ＰＡＳの形成後に形成するので、基板形成工程の種
類によっては、図４、図５で示した第１および第２の静
電気保護回路を構成する非線形抵抗素子ＮＲ１、ＮＲ２
が、アクティブマトリクス基板が完成するまで機能しな
いという問題が起こる。すなわち、この問題は、基板形
成工程を簡略化するために、静電気保護回路の非線形抵
抗素子ＮＲ１あるいはＮＲ２の一部を、透明画素電極Ｉ
ＴＯと同一の形成工程で同層を用いて形成する場合に生
じる。

【００３４】これらの非線形抵抗素子ＮＲ１、ＮＲ２
は、走査信号線Ｇｊと映像信号線Ｄｉの形成工程が完了
した時点で機能することが望まれる。それが、基板の最
終工程である透明画素電極ＩＴＯを形成し該基板が完成
するまで、非線形抵抗素子ＮＲ１、ＮＲ２が機能しない
となると、映像信号線Ｄｉの形成後から基板が完成する
までの工程の間は、静電気保護回路が働かず、静電気に
対して無防備状態にさらされることになり、前述のよう
に静電気による不良が発生する。なお、静電気は、保護
膜を形成する際に特に発生しやすく、保護膜形成工程に
おいては、静電気保護回路が機能することが望まれる。

【００３５】本発明の目的は、アクティブマトリクス基
板の画素部の断面構造が前記トップＩＴＯ構造であり、
基板形成工程の簡略化のため、静電気保護回路を構成す
る非線形抵抗素子の一部を、透明画素電極と同一の形成
工程で同層を用いて形成した構造において、信号線の形
成後から基板が完成するまでの工程の間においても、静
電気保護回路が働くアクティブマトリクス基板を提供す
ることにある。

【００３６】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、液晶表示素子を構成し、液晶層を介して
互いに対向配置した２枚の液晶表示基板のうち、一方の
アクティブマトリクス基板の前記液晶層側の面上に、ｘ
方向に延在し、ｙ方向に並設した走査信号線群と、この
走査信号線群と絶縁してｙ方向に延在し、ｘ方向に並設
した映像信号線群とを形成し、前記走査信号線群と前記
映像信号線群とが交差する領域により表示領域を構成
し、前記走査信号線と前記映像信号線とで囲まれる領域
に、薄膜トランジスタと透明画素電極とをそれぞれ形成
し、前記透明画素電極を、前記薄膜トランジスタと前記
走査信号線および前記映像信号線の保護膜より上層に設
け、前記走査信号線と、前記映像信号線とを、それぞれ
第１の非線形抵抗素子を介して第１の共通短絡線に電気
的に接続して第１の静電気保護回路を構成し、前記走査
信号線と、前記映像信号線とを、それぞれ第２の非線形
抵抗素子を介して、前記第１の共通短絡線の外側に設け
た第２の共通短絡線に電気的に接続して第２の静電気保
護回路を構成し、前記第１および第２の非線形抵抗素子
の一部を、前記透明画素電極と同一の形成工程で同層を
用いて形成したアクティブマトリクス基板において、前
記走査信号線と、前記映像信号線とを、前記第２の共通
短絡線に電気的に接続する短絡線を、前記第２の非線形
抵抗素子と並列にそれぞれ設け、前記非線形抵抗素子と
並列にそれぞれ設けた前記短絡線を、前記走査信号線ま
たは前記映像信号線と同一の形成工程で同層を用いて形
成したことを特徴とする。

【００３７】また、液晶表示素子を構成し、液晶層を介
して互いに対向配置した２枚の液晶表示基板のうち、一
方のアクティブマトリクス基板の前記液晶層側の面上
に、ｘ方向に延在し、ｙ方向に並設した走査信号線群
と、この走査信号線群と絶縁してｙ方向に延在し、ｘ方
向に並設した映像信号線群とを形成し、前記走査信号線
群と前記映像信号線群とが交差する領域により表示領域
を構成し、前記走査信号線と前記映像信号線とで囲まれ
る領域に、薄膜トランジスタと透明画素電極とをそれぞ
れ形成し、前記透明画素電極を、前記薄膜トランジスタ
と前記走査信号線および前記映像信号線の保護膜より上
層に設け、前記走査信号線と、前記映像信号線とを、そ
れぞれ第１の非線形抵抗素子を介して第１の共通短絡線
に電気的に接続して第１の静電気保護回路を構成し、前
記走査信号線と、前記映像信号線とを、それぞれ第２の
非線形抵抗素子と支線短絡線とを介して、前記第１の共
通短絡線の外側に設けた第２の共通短絡線に電気的に接
続して第２の静電気保護回路を構成し、前記第１および
第２の非線形抵抗素子の一部を、前記透明画素電極と同
一の形成工程で同層を用いて形成し、前記面上に駆動Ｉ
Ｃチップを搭載するチップオンガラス方式のアクティブ
マトリクス基板において、前記走査信号線と、前記映像
信号線とを、前記第２の共通短絡線または前記支線短絡
線に電気的に接続する短絡線を、前記第２の非線形抵抗
素子と並列にそれぞれ設け、前記非線形抵抗素子と並列
にそれぞれ設けた前記短絡線を、前記走査信号線または
前記映像信号線と同一の形成工程で同層を用いて形成し
たことを特徴とする。

【００３８】本発明では、走査信号線と、映像信号線と
を、共通短絡線に電気的に接続する短絡線を、前記非線
形抵抗素子と並列にそれぞれ設け、非線形抵抗素子と並
列にそれぞれ設けた短絡線を、走査信号線または映像信
号線と同一の形成工程で同層を用いて形成することによ
り、アクティブマトリクス基板の画素部の断面構造がト
ップＩＴＯ構造であり、静電気保護回路を構成する非線
形抵抗素子の一部を、透明画素電極と同一の形成工程で
同層を用いて形成した構造において、信号線の形成後か
ら基板が完成するまでの工程の間においても、静電気保
護回路が働くアクティブマトリクス基板を提供すること
ができる。

【００３９】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００４０】実施の形態１ 図１は、本発明の実施の形態１のアクティブマトリクス
基板における静電気保護回路の概略構成を示す図であ
る。すなわち、本図は、アクティブマトリクス方式液晶
表示装置のアクティブマトリクス基板および液晶表示セ
ルを製造工程中に発生する静電気から保護するために、
該基板上に形成した静電気保護回路の一実施の形態を示
す。なお、図４に示したもので、同一の機能を有するも
のは、同一符号を付してある。

【００４１】図において、Ｇ０〜Ｇｊは走査信号線、Ｄ
１〜Ｄｉは映像信号線、（１，１）〜（ｍ，ｎ）は表示
画素、ＴＦＴはスイチッング素子である薄膜トランジス
タ、ＰＸは透明画素電極、ＧＰＡＤはそれぞれ走査信号
線Ｇ０〜Ｇｊに外部駆動電気回路を接続するための外部
接続端子、ＤＰＡＤはそれぞれ映像信号線Ｄ１〜Ｄｉに
外部駆動電気回路を接続するための外部接続端子、ＣＵ
ＴＬＮは基板の不要な外周部を切断する切断線、Ｃ／Ｆ
ｃｏｍＰＡＤはカラーフィルタ基板側に設けられた共通
透明画素電極が、両基板間に設けた導電材を介して電気
的に接続された外部接続端子、ＮＲ１、ＮＲ２は双方向
ダイオード等からなる非線形抵抗素子、ＮＲＧＮＤは非
線形抵抗素子ＮＲ１を介して各走査信号線Ｇ０〜Ｇｊお
よび各映像信号線Ｄ１〜Ｄｉを短絡する共通短絡線、Ｇ
Ｒは非線形抵抗素子ＮＲ２を介して各走査信号線Ｇ０〜
Ｇｊおよび各映像信号線Ｄ１〜Ｄｉを短絡するガードリ
ング、ＳＴＬＮＧ、ＳＴＬＮＤは走査信号線Ｇ０〜Ｇｊ
または映像信号線Ｄ１〜Ｄｉと同一の形成工程で同層を
用いて形成した短絡線である。

【００４２】なお、本実施の形態における画素部断面構
造は、図６（ｂ）、（ｃ）に示したトップＩＴＯ構造で
ある。また、基板形成工程の簡略化のため、非線形抵抗
素子ＮＲ１とＮＲ２の一部は、透明画素電極ＩＴＯと同
一の形成工程で同層を用いて形成し、非線形抵抗素子Ｎ
Ｒ１とＮＲ２は、透明画素電極ＩＴＯを形成し基板が完
成するまで機能しない。

【００４３】なお、非線形抵抗素子ＮＲ１、ＮＲ２の一
部を透明画素電極ＩＴＯと同層で形成する部分は、例え
ば後述の図３（ｃ）において、太線で示した。すなわ
ち、走査信号線Ｇｊと同層で形成されるガードリングＧ
Ｒおよび外部接続端子ＧＰＡＤと、映像信号線Ｄｉと同
層で形成されるソース電極ＳＤ１、ドレイン電極ＳＤ２
とを電気的に接続して（双方向）ダイオード機能を実現
する箇所である。

【００４４】短絡線ＳＴＬＮＧ、ＳＴＬＮＤが、本発明
により新たに取り入れた要素である。走査信号線Ｇ０〜
Ｇｊの外部接続端子ＧＰＡＤ、映像信号線Ｄ１〜Ｄｉの
外部接続端子ＤＰＡＤの外側に設けたガードリングＧＲ
および非線形抵抗素子ＮＲ２で構成された第２の静電気
保護回路の各非線形抵抗素子ＮＲ２と並列に、外部接続
端子ＧＰＡＤおよび外部接続端子ＤＰＡＤ（すなわち、
走査信号線Ｇ０〜Ｇｊおよび映像信号線Ｄ１〜Ｄｉ）と
ガードリングＧＲとを、短絡線ＳＴＬＮＧ、ＳＴＬＮＤ
によりそれぞれ短絡させている点に特徴がある。なお、
ここでは、外部接続端子ＧＰＡＤの外側の非線形抵抗素
子ＮＲ２の短絡線ＳＴＬＮＧは、走査信号線Ｇ０〜Ｇｊ
と同一の形成工程で同層を用いて形成する。同様に、外
部接続端子ＤＰＡＤの外側の非線形抵抗素子ＮＲ２の短
絡線ＳＴＬＮＤは、映像信号線Ｄ１〜Ｄｉと同一の形成
工程で同層を用いて形成する。また、ガードリングＧＲ
および共通短絡線ＮＲＧＮＤは、走査信号線Ｇ０〜Ｇ
ｊ、映像信号線Ｄ１〜Ｄｉのいずれか一方あるいは両方
を組み合わせて、それらと同一の形成工程で同層を用い
て形成する。

【００４５】通常、ガードリングＧＲは、走査信号線Ｇ
０〜Ｇｊに対しては、走査信号線と同層を用いて、映像
信号線Ｄ１〜Ｄｉに対しては、映像信号線と同層を用い
て形成する。また、共通短絡線ＮＲＧＮＤは、走査信号
線Ｇ０〜Ｇｊに対しては、映像信号線と同層を用いて、
映像信号線Ｄ１〜Ｄｉに対しては、走査信号線と同層を
用いて形成する。

【００４６】保護膜ＰＡＳ（図６参照）の形成後に透明
画素電極ＩＴＯを形成するトップＩＴＯ構造において、
静電気を放電させる非線形抵抗素子ＮＲ１、ＮＲ２を、
透明画素電極ＩＴＯを利用して構成する場合は、透明画
素電極ＩＴＯを形成する前まで静電気保護回路が働かな
いが、前記のように、ガードリングＧＲと走査信号線Ｇ
０〜Ｇｊおよび映像信号線Ｄ１〜Ｄｉとを短絡する短絡
線ＳＴＬＮＧ、ＳＴＬＮＤを、走査信号線Ｇ０〜Ｇｊあ
るいは映像信号線Ｄ１〜Ｄｉを利用して設けたことによ
り、走査信号線Ｇ０〜Ｇｊあるいは映像信号線Ｄ１〜Ｄ
ｉの形成後から当該アクティブマトリクス基板が完成す
るまでの間においても静電気保護回路が機能し、走査信
号線Ｇ０〜Ｇｊや映像信号線Ｄ１〜Ｄｉに侵入した静電
気を放電、吸収することができ、薄膜トランジスタＴＦ
Ｔや信号線を静電気から保護することができる。なお、
保護膜ＰＡＳを形成する際に特に発生しやすい静電気に
対処することができる。

【００４７】なお、その他の構成は、図４に示した従来
例と同様であり、その繰り返しの説明は省略する。

【００４８】図３（ａ）は、非線形抵抗素子ＮＲ１が双
方向ダイオードの場合の等価回路の例を示す図、図３
（ｂ）、（ｃ）は、非線形抵抗素子ＮＲ２が双方向ダイ
オードの場合の等価回路の例を示す図である。

【００４９】なお、本実施の形態では、ガードリングＧ
Ｒと走査信号線Ｇ０〜Ｇｊおよび映像信号線Ｄ１〜Ｄｉ
とを、短絡線ＳＴＬＮＧ、ＳＴＬＮＤを介して短絡して
いるので、検査を行う前に、短絡線ＳＴＬＮＧ、ＳＴＬ
ＮＤの一部を例えばレーザ等を用いて切断し、短絡を解
除する必要がある。

【００５０】実施の形態２ 図２は、本発明の実施の形態２のＣＯＧ方式のアクティ
ブマトリクス基板における静電気保護回路の概略構成を
示す図である。本実施の形態では、図１に示した実施の
形態１の静電気保護回路をＣＯＧ方式のアクティブマト
リクス基板に適応させた例である。なお、図１、図５と
同じ符号のものは、同様の機能を有し、その繰り返しの
説明は省略する。

【００５１】図において、ＣＯＧは走査信号線駆動ＩＣ
チップの設置位置、ＣＯＤは映像信号線駆動ＩＣチップ
の設置位置、ＣＯＧＰＡＤは走査信号線駆動ＩＣチップ
への出力端子、ＣＯＤＰＡＤは映像信号線駆動ＩＣチッ
プへの出力端子、ＦＰＣＧは走査信号線駆動フレキシブ
ル配線基板の設置位置、ＦＰＣＤは映像信号線駆動フレ
キシブル配線基板の設置位置、ＩＮＴＧＬは走査信号線
Ｇ０〜Ｇｊまたは映像信号線Ｄ１〜Ｄｉと同一の形成工
程で同層を用いて形成した支線短絡線、ＳＴＬＮＧ、Ｓ
ＴＬＮＤは走査信号線Ｇ０〜Ｇｊまたは映像信号線Ｄ１
〜Ｄｉと同一の形成工程で同層を用いて形成した短絡線
である。

【００５２】なお、本実施の形態における画素部断面構
造は、実施の形態１と同様にトップＩＴＯ構造である。
また、基板形成工程の簡略化のため、非線形抵抗素子Ｎ
Ｒ１とＮＲ２の一部は、前記実施の形態１と同様に、透
明画素電極ＩＴＯと同一の形成工程で同層を用いて形成
し、非線形抵抗素子ＮＲ１とＮＲ２は、透明画素電極Ｉ
ＴＯを形成し基板が完成するまで機能しない。

【００５３】短絡線ＳＴＬＮＧ、ＳＴＬＮＤが、本発明
により新たに取り入れた要素である。非線形抵抗素子Ｎ
Ｒ２、支線短絡線ＩＮＴＧＬおよびガードリングＧＲで
構成された第２の静電気保護回路の各非線形抵抗素子Ｎ
Ｒ２と並列に、外部接続端子ＧＰＡＤおよび外部接続端
子ＤＰＡＤと支線短絡線ＩＮＴＧＬとを、短絡線ＳＴＬ
ＮＧ、ＳＴＬＮＤによりそれぞれ短絡させている。な
お、短絡線ＳＴＬＮＧ、ＳＴＬＮＤの形成は、前記実施
の形態１と同様であり、説明を省略する。本実施の形態
においても、前記実施の形態１と同様に、映像信号線Ｄ
１〜Ｄｉの形成後から基板が完成するまでの工程の間に
おいても、静電気保護回路が働き、薄膜トランジスタや
信号線を静電気から保護することができるは言うまでも
ない。

【００５４】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば前記実施の形態
１、２において、本発明による短絡線ＳＴＬＮＧ、ＳＴ
ＬＮＤを設けた点以外の公知の構成は、種々の形態を取
り得ることは言うまでもない。例えば「ロ」の字状のガ
ードリングＧＲのコーナー部をスルーホールを介して電
気的に接続する構成の他、２個もしくは４個の該コーナ
ー部にガードリングＧＲの不連続部を形成し、該不連続
部どうしを容量素子を介して配置する構造等にしてもよ
い。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス基板の画素部の断面構造が前記ト
ップＩＴＯ構造であり、基板形成工程の簡略化のため、
静電気保護回路を構成する非線形抵抗素子の一部を、透
明画素電極と同一の形成工程で同層を用いて形成した構
造において、信号線の形成後から基板が完成するまでの
工程の間においても、静電気保護回路が働き、薄膜トラ
ンジスタや信号線を静電気から保護することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のアクティブマトリクス
基板における静電気保護回路の概略構成を示す図であ
る。

【図２】本発明の実施の形態２のＣＯＧ方式のアクティ
ブマトリクス基板における静電気保護回路の概略構成を
示す図である。

【図３】（ａ）は非線形抵抗素子ＮＲ１が双方向ダイオ
ードの場合の等価回路の例を示す図、（ｂ）、（ｃ）は
非線形抵抗素子ＮＲ２が双方向ダイオードの場合の等価
回路の例を示す図である。

【図４】従来のアクティブマトリクス基板における静電
気保護回路の第１例の概略構成を示す図である。

【図５】従来のＣＯＧ方式のアクティブマトリクス基板
における静電気保護回路の第２例の概略構成を示す図で
ある。

【図６】（ａ）は従来のアクティブマトリクス基板の画
素部の第１例の概略断面構造を示す図、（ｂ）は従来お
よび本発明のアクティブマトリクス基板の画素部の第２
例の概略断面構造を示す図、（ｃ）は（ｂ）に示したア
クティブマトリクス基板の薄膜トランジスタ部の概略断
面構造を示す図である。

【符号の説明】

Ｇ０〜Ｇｊ…走査信号線、Ｄ１〜Ｄｉ…映像信号線、
（１，１）〜（ｍ，ｎ）…表示画素、ＴＦＴ…薄膜トラ
ンジスタ、ＰＸ…透明画素電極、ＧＰＡＤ…走査信号線
の外部接続端子、ＤＰＡＤ…映像信号線の外部接続端
子、ＣＵＴＬＮ…切断線、Ｃ／ＦｃｏｍＰＡＤ…共通透
明画素電極との接続用外部接続端子、ＮＲ１、ＮＲ２…
非線形抵抗素子、ＮＲＧＮＤ…共通短絡線、ＧＲ…ガー
ドリング、ＳＴＬＮＧ、ＳＴＬＮＤ…短絡線、ＣＯＧ…
走査信号線駆動ＩＣチップの設置位置、ＣＯＤ…映像信
号線駆動ＩＣチップの設置位置、ＣＯＧＰＡＤ…走査信
号線駆動ＩＣチップへの出力端子、ＣＯＤＰＡＤ…映像
信号線駆動ＩＣチップへの出力端子、ＦＰＣＧ…走査信
号線駆動フレキシブル配線基板の設置位置、ＦＰＣＤ…
映像信号線駆動フレキシブル配線基板の設置位置、ＩＮ
ＴＧＬ…支線短絡線、ＳＴＬＮＧ、ＳＴＬＮＤ…短絡
線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 泰 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (2)

【特許請求の範囲】
1. 【請求項１】液晶表示素子を構成し、液晶層を介して互
   いに対向配置した２枚の液晶表示基板のうち、一方のア
   クティブマトリクス基板の前記液晶層側の面上に、 ｘ方向に延在し、ｙ方向に並設した走査信号線群と、こ
   の走査信号線群と絶縁してｙ方向に延在し、ｘ方向に並
   設した映像信号線群とを形成し、 前記走査信号線群と前記映像信号線群とが交差する領域
   により表示領域を構成し、 前記走査信号線と前記映像信号線とで囲まれる領域に、
   薄膜トランジスタと透明画素電極とをそれぞれ形成し、 前記透明画素電極を、前記薄膜トランジスタと前記走査
   信号線および前記映像信号線の保護膜より上層に設け、 前記走査信号線と、前記映像信号線とを、それぞれ第１
   の非線形抵抗素子を介して第１の共通短絡線に電気的に
   接続して第１の静電気保護回路を構成し、 前記走査信号線と、前記映像信号線とを、それぞれ第２
   の非線形抵抗素子を介して、前記第１の共通短絡線の外
   側に設けた第２の共通短絡線に電気的に接続して第２の
   静電気保護回路を構成し、 前記第１および第２の非線形抵抗素子の一部を、前記透
   明画素電極と同一の形成工程で同層を用いて形成したア
   クティブマトリクス基板において、 前記走査信号線と、前記映像信号線とを、前記第２の共
   通短絡線に電気的に接続する短絡線を、前記第２の非線
   形抵抗素子と並列にそれぞれ設け、 前記非線形抵抗素子と並列にそれぞれ設けた前記短絡線
   を、前記走査信号線または前記映像信号線と同一の形成
   工程で同層を用いて形成したことを特徴とするアクティ
   ブマトリクス基板。
2. 【請求項２】液晶表示素子を構成し、液晶層を介して互
   いに対向配置した２枚の液晶表示基板のうち、一方のア
   クティブマトリクス基板の前記液晶層側の面上に、 ｘ方向に延在し、ｙ方向に並設した走査信号線群と、こ
   の走査信号線群と絶縁してｙ方向に延在し、ｘ方向に並
   設した映像信号線群とを形成し、 前記走査信号線群と前記映像信号線群とが交差する領域
   により表示領域を構成し、 前記走査信号線と前記映像信号線とで囲まれる領域に、
   薄膜トランジスタと透明画素電極とをそれぞれ形成し、 前記透明画素電極を、前記薄膜トランジスタと前記走査
   信号線および前記映像信号線の保護膜より上層に設け、 前記走査信号線と、前記映像信号線とを、それぞれ第１
   の非線形抵抗素子を介して第１の共通短絡線に電気的に
   接続して第１の静電気保護回路を構成し、 前記走査信号線と、前記映像信号線とを、それぞれ第２
   の非線形抵抗素子と支線短絡線とを介して、前記第１の
   共通短絡線の外側に設けた第２の共通短絡線に電気的に
   接続して第２の静電気保護回路を構成し、 前記第１および第２の非線形抵抗素子の一部を、前記透
   明画素電極と同一の形成工程で同層を用いて形成し、 前記面上に駆動ＩＣチップを搭載するチップオンガラス
   方式のアクティブマトリクス基板において、 前記走査信号線と、前記映像信号線とを、前記第２の共
   通短絡線または前記支線短絡線に電気的に接続する短絡
   線を、前記第２の非線形抵抗素子と並列にそれぞれ設
   け、 前記非線形抵抗素子と並列にそれぞれ設けた前記短絡線
   を、前記走査信号線または前記映像信号線と同一の形成
   工程で同層を用いて形成したことを特徴とするアクティ
   ブマトリクス基板。