JP3029531B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP3029531B2
JP3029531B2 JP3261294A JP3261294A JP3029531B2 JP 3029531 B2 JP3029531 B2 JP 3029531B2 JP 3261294 A JP3261294 A JP 3261294A JP 3261294 A JP3261294 A JP 3261294A JP 3029531 B2 JP3029531 B2 JP 3029531B2
Authority
JP
Japan
Prior art keywords
liquid crystal
input
signal lines
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3261294A
Other languages
English (en)
Other versions
JPH07244294A (ja
Inventor
一郎 白木
靖 久保田
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3261294A priority Critical patent/JP3029531B2/ja
Priority to US08/394,626 priority patent/US5671026A/en
Priority to KR1019950004340A priority patent/KR0152375B1/ko
Priority to CN95102653A priority patent/CN1077295C/zh
Publication of JPH07244294A publication Critical patent/JPH07244294A/ja
Priority to US08/877,567 priority patent/US5926234A/en
Application granted granted Critical
Publication of JP3029531B2 publication Critical patent/JP3029531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、静電気等の予期しない
高電圧の印加に対して内部回路を保護するための保護回
路を有する液晶表示装置に関するものである。
【０００２】
【従来の技術】従来、薄型パネルディスプレイとして代
表的なものの一つにアクティブマトリクス型の液晶表示
装置が知られている。上記液晶表示装置では、画素およ
び非晶質シリコンからなる薄膜トランジスタ（Thin Fil
m Transistor: 以下、ＴＦＴと称する）等のスイッチン
グ素子がマトリクス状に絶縁基板上に配列されたものを
表示電極基板として用いている。
【０００３】また、上記表示電極基板には、上記ＴＦＴ
に接続され、上記画素を駆動するためのデータ信号線、
走査信号線等の各配線も併せて上記絶縁基板上に形成さ
れている。上記絶縁基板としては、ガラス板等の光透過
型のものが用いられている。
【０００４】この種の液晶表示装置は、画像の表示品位
が高く、また、表示電極基板として利用される絶縁基板
の面積に制約が少なく、反射型、透過型のいずれにも適
用可能なため、広く実用に供されている。
【０００５】次に、このようなアクティブマトリクス型
の液晶表示装置の構成について以下に説明する。上記液
晶表示装置では、図１２に示すように、絶縁基板４１上
に列方向に複数のデータ信号線４２、上記列方向に対し
直交する方向となる行方向に複数の走査信号線４３がそ
れぞれ形成されている。
【０００６】これらデータ信号線４２…および走査信号
線４３…は絶縁層を介して直角に立体交差するように配
列されており、隣合う２本のデータ信号線４２・４２
と、隣合う２本の走査信号線４３・４３とで包囲された
部分に画素４４が形成されている。よって、上記各デー
タ信号線４２…および走査信号線４３…によって、マト
リクス状に配された各画素４４が形成されている。
【０００７】上記画素４４では、図１３に示すように、
スイッチング素子としてのＭＯＳ型のトランジスタ４５
が接続されており、トランジスタ４５のソース電極はデ
ータ信号線４２に、トランジスタ４５のゲート電極は走
査信号線４３に、トランジスタ４５のドレイン電極は画
素４４の一方の電極に接続されている。なお、上記画素
４４では、その他方の電極は、図示しないが、接地電極
であるコモン電極に接続されている。
【０００８】このような液晶表示装置では、スイッチン
グ素子であるトランジスタ４５を備えた画素４４にデー
タ信号および走査信号を供給するため、外部に駆動用Ｉ
Ｃ（データ信号線駆動回路および走査信号線駆動回路）
を接続する必要がある。それらの接続方法としては、次
の２つが主に知られている。
【０００９】１つは、液晶表示装置を構成する一方の基
板上に形成されたデータ信号線の端子群および走査信号
線の端子群に、例えばポリイミド樹脂薄膜ベースに銅薄
膜を多数形成した接続フィルムを圧接して外部からの駆
動用ＩＣからの信号を供給するフィルムキャリア方式で
あり、他の１つは、液晶表示装置を構成する一方の基板
上の周辺部に形成された実装端子に駆動用ＩＣを直に実
装するＣＯＧ（Chip On Glass)方式である。
【００１０】しかし、近年では、上記駆動用ＩＣの実装
効率を高めるために、液晶表示装置の基板の製造時に、
駆動用ＩＣ（ドライバ）を上記基板上に一体的に形成す
るドライバモノリシック技術の開発が行われている。こ
のドライバモノリシック技術は、液晶表示装置の入力端
子数を少なくすることができるため、表示モジュールへ
の実装コストの低減などが期待されるが、非晶質シリコ
ンからなるＴＦＴでは、画素４４の駆動能力が不足し、
実現が容易でない。
【００１１】そこで、スイッチング素子としてＴＦＴ
に、絶縁基板上に半導体層として形成した多結晶シリコ
ン薄膜を用いることが考えられた。そのような多結晶シ
リコン薄膜からなるスイッチング素子は、非晶質シリコ
ンからなるＴＦＴと比べて、１桁以上の駆動能力の向上
が確認された。
【００１２】次に、多結晶シリコン薄膜を用いたＴＦＴ
の代表的な例として、多結晶シリコン薄膜を用いた正ス
タガー構造を、図１４に基づいて説明する。まず、絶縁
基板４１上に、多結晶シリコンからなる半導体層４７を
形成し、ゲート絶縁層４８、ゲート電極４９を形成した
後、ソース電極５０、ドレイン電極５１を形成する。
【００１３】その後、絶縁層５２、各金属配線５３ａ・
５３ｂ、絶縁層５４を形成し、透明電極（ＩＴＯ：Indi
um-Tin Oxide）からなる画素電極５５を形成した後、全
面に保護膜６９を形成し、最後に、半導体層４７、ゲー
ト絶縁層４８、ゲート電極４９、ソース電極５０および
ドレイン電極５１からなるＴＦＴを上方から被うように
遮光用メタル層７０が形成されてアクティブマトリクス
型の基板５６が得られる。
【００１４】なお、上記遮光用メタル層７０は、後述す
る対向基板５８上に形成されることもある。また、上記
では画素部分のスイッチング素子の製造についての説明
であるが、駆動用ＩＣの回路を構成するトランジスタに
ついても同様に製造可能である。
【００１５】次に、上記基板５６を用いた液晶表示装置
の製造工程について説明する。上記半導体プロセスで製
造された基板５６と対向電極５７が形成された対向基板
５８の双方に、ポリイミド等の液晶配向膜５９をそれぞ
れ塗布し、これらの液晶配向膜５９に布でラビング工程
を施すことにより、上記各液晶配向膜５９・５９に注入
される液晶の配向を決定する溝をそれぞれ形成する。な
お、液晶製造工程では、上記ラビング工程において、特
に高い電圧の静電気が生じ易い。
【００１６】その後、２枚の基板５６・５８が、それら
の間にスペーサを介することによってギャップを制御し
つつ接着され、それら基板５６・５８間のギャップに液
晶６０を注入する。最後に、基板５６・５８の両端面に
偏光板６１をそれぞれ貼り付けることにより、液晶表示
パネルが製造される。
【００１７】このような製造工程では、液晶６０を注入
する工程や、液晶配向膜５９に配向溝を形成するラビン
グ工程の際に静電気を発生する場合があり、このような
静電気によって、ドライバモノリシック型の液晶表示装
置における画素４４や、データ信号線駆動回路あるいは
走査信号線駆動回路を構成するトランジスタに静電破壊
が生じたり、上記トランジスタの特性が変化する等の問
題を生じている。
【００１８】そこで、上記問題を回避するために、図１
５に示すように、表示電極基板となる基板５６における
絶縁基板４１の外周辺部に沿って共通配線（ショートリ
ング）６２を形成し、上記共通配線６２と、データ信号
線駆動回路６３および走査信号線駆動回路６４の各入出
力パッド６３ａ・６４ａ、各信号線４２・４３の各端点
とを短絡させた構成が考えられた。
【００１９】このように短絡させることにより、各入出
力パッド６３ａ…・６４ａ…間、各信号線４２…・４３
…間に製造工程の途中に生じる静電気によって電位差が
発生しても、そのような電位差が共通配線６２を介して
迅速に他の各入出力パッド６３ａ…・６４ａ…や各信号
線４２…・４３…に分散するから、上記電位差がスイッ
チング素子としてトランジスタに印加されることが回避
される。これにより、製造工程の途中に生じる静電気の
影響による上記トランジスタの特性劣化および絶縁破壊
が低減される。
【００２０】ところが、上記構成では、共通配線６２を
用い、各信号線４２…・４３…間、入出力パッド６３ａ
…・６４ａ…間を短絡しているために、このように短絡
している段階での各画素４４の欠陥検査や、各信号線４
２・４３の断線検査およびその他の欠陥検査を行うこと
が困難であるという問題を生じている。
【００２１】また、上記構成では、液晶表示装置を製造
する工程の最後において、各画素４４…を個々に駆動す
るために各信号線４２…・４３…間や各入出力パッド６
３ａ…・６４ａ…間を電気的に分離する必要があり、上
記共通配線６２を、ダイシング、レーザー光、エッチン
グ等の断線工程により断線している。
【００２２】よって、上記断線工程により、得られた基
板５６を損傷させる恐れがあり、また上記損傷を与えず
に断線工程を行うには手間取るという問題を生じてい
る。さらに、上記構成では、製造時のみの静電気対策で
あるので、動作時のサージ入力に対しては無効であると
いう問題も生じている。
【００２３】そこで、非ドライバモノリシック型の液晶
表示装置ではあるが、上記各問題を回避するために、特
公平５-49966号公報では、図１６に示すように、画像表
示部分のデータ信号線４２と走査信号線４３との少なく
ともどちらか一方と、共通配線６２との間に接続された
保護回路６５が設けられている。
【００２４】上記保護回路６５では、２個のＭＯＳ型の
トランジスタ６６・６６が各ソース電極同士が接続され
て直列に用いられており、上記各トランジスタ６６・６
６のドレイン電極とゲート電極とがそれぞれ短絡されて
いる。
【００２５】このような液晶表示装置では、データ信号
線４２または走査信号線４３に通常の動作電圧が印加さ
れた場合、直列に接続された２個のトランジスタ６６・
６６における一方のトランジスタ６６はＯＮ状態になる
が、他方のトランジスタ６６はＯＦＦ状態となり、各信
号線４２・４３間は非導通状態を維持できるために、ス
イッチング素子としての各トランジスタ４５…や各画素
４４…の動作に支障が生じない。また、上記各信号線４
２・４３の断線検査や各画素４４の欠陥検査も可能とな
る。
【００２６】また、データ信号線４２または走査信号線
４３に通常の動作電圧より高い異常な電圧が印加された
場合、通常の動作電圧ではＯＦＦ状態であったトランジ
スタ６６も、ソース電極とドレイン電極との間でのブレ
ークダウンによってＯＮ状態となり、各信号線４２・４
３間が短絡されるので各信号線４２・４３間に比較的小
さな電位差しか生じない。よって、スイッチング素子等
の静電破壊を回避することができる。
【００２７】このように上記構成では、動作電圧より高
い異常な静電気による電圧が各信号線４２…・４３…に
発生した場合、各データ信号線４２…および各走査信号
線４３…を、２個のトランジスタ６６・６６からなる保
護回路６５を介して共通配線６２に短絡させることによ
り、静電気によるスイッチング素子等の特性劣化、およ
び絶縁破壊が低減されている。また、通常の動作時のサ
ージ入力に対しても有効である。
【００２８】
【発明が解決しようとする課題】ところが、上記従来の
構成では、通常の動作電圧程度の電圧印加時、各信号線
間、各パッド間がほぼ絶縁状態であるため、断線検査お
よびその他の欠陥検査を行うことが可能であるが、静電
気等の高電圧印加時、保護回路に用いられたトランジス
タのブレークダウンによって各信号線間、各パッド間を
導通状態として、上記高電圧印加時の上記トランジスタ
の破壊や特性劣化を回避している。
【００２９】このため、上記構成では、トランジスタの
ブレークダウンという制御が困難な現象を用いているた
めに、上記保護回路のターンオン電圧値の正確な設定が
困難であるという問題を生じている。
【００３０】そこで、本発明の第１の目的は、製造工程
の途中であっても、断線検査、欠陥検査、特性検査等を
行うことができ、かつ、製造工程数を増加させることな
く、製造時や動作時における外部からの静電気やサージ
入力に対して、画素のスイッチング素子としてのトラン
ジスタだけではなく、上記画素を駆動するための各駆動
回路のトランジスタ等をも保護できる液晶表示装置を提
供することである。
【００３１】また、本発明の第２の目的は、製造工程に
おいて、特に高い電圧の静電気を生じ易いラビンク工程
において、上記静電気による障害を回避でき、かつ、製
造工程の増加を防止できる液晶表示装置を提供すること
である。
【００３２】
【課題を解決するための手段】請求項１記載の液晶表示
装置は、上記第１の目的を達成するために、複数のデー
タ信号線と、それらデータ信号線に対してほぼ直角方向
に交差する複数の走査信号線と、画像を表示するための
画素が上記隣合う各データ信号線および隣合う各走査信
号線により囲まれた位置にそれぞれ配置された画素アレ
イと、上記画素を駆動するためのスイッチング素子とし
ての第１ＭＯＳトランジスタと、上記各信号線および第
１ＭＯＳトランジスタを介して上記各画素をそれぞれ駆
動するための駆動回路と、上記駆動回路に信号を入出力
するための複数の入出力端子とが絶縁基板上にモノリシ
ックに形成されているアクティブマトリクス型の液晶表
示装置において、上記駆動回路の各入出力端子間に所定
値以上の電位差が生じたときに上記各入出力端子間を導
通させるための保護回路が、第２ＭＯＳトランジスタか
らなり、第２ＭＯＳトランジスタのゲート電極に当接す
るゲート絶縁層の厚さを、前記第１ＭＯＳトランジスタ
のゲート電極に当接するゲート絶縁層の厚さより大きく
なるように形成して、上記各入出力端子間にそれぞれ接
続されていることを特徴としている。
【００３３】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、保護回路は、第２ＭＯＳ
トランジスタのソース電極およびドレイン電極を前記第
１ＭＯＳトランジスタのソース電極およびドレイン電極
と同層となるように、かつ、上記第２ＭＯＳトランジス
タのゲート電極を上記第１ＭＯＳトランジスタのゲート
電極より上層となるように、上記第１ＭＯＳトランジス
タおよび駆動回路をモノリシックに絶縁基板上に形成す
ると同時に上記絶縁基板上に形成されていることを特徴
としている。
【００３４】請求項３記載の液晶表示装置は、請求項１
記載の液晶表示装置において、保護回路は、並列に接続
された２個の第２ＭＯＳトランジスタが、各第２ＭＯＳ
トランジスタのソース電極を、それぞれ他方の第２ＭＯ
Ｓトランジスタのゲート電極とドレイン電極とに接続さ
れたものであることを特徴としている。
【００３５】請求項４記載の液晶表示装置は、前記第１
の目的を達成するために、複数のデータ信号線と、それ
らデータ信号線に対してほぼ直角方向に交差する複数の
走査信号線と、画像を表示するための画素が上記隣合う
各データ信号線および隣合う各走査信号線により囲まれ
た位置にそれぞれ配置された画素アレイと、上記画素を
駆動するためのスイッチング素子としての第１ＭＯＳト
ランジスタと、上記各信号線および第１ＭＯＳトランジ
スタを介して上記各画素をそれぞれ駆動するための駆動
回路と、上記駆動回路に信号を入出力するための複数の
入出力端子とが絶縁基板上にモノリシックに形成されて
いるアクティブマトリクス型の液晶表示装置において、
上記駆動回路の各入出力端子に近接して、導電体からな
る共通配線が絶縁基板上に形成され、上記駆動回路の各
入出力端子間に所定値以上の電位差が生じたときに上記
各入出力端子間を導通させるための保護回路が、第２Ｍ
ＯＳトランジスタからなり、第２ＭＯＳトランジスタの
ゲート電極に当接するゲート絶縁層の厚さを、前記第１
ＭＯＳトランジスタのゲート電極に当接するゲート絶縁
層の厚さより大きくなるように形成して、上記各入出力
端子と共通配線との間にそれぞれ接続されていることを
特徴としている。
【００３６】請求項５記載の液晶表示装置は、前記第２
の目的を達成するために、複数のデータ信号線と、それ
らデータ信号線に対してほぼ直角方向に交差する複数の
走査信号線と、画像を表示するための画素が上記隣合う
各データ信号線および隣合う各走査信号線により囲まれ
た位置にそれぞれ配置された画素アレイと、上記画素を
駆動するためのスイッチング素子としての第１ＭＯＳト
ランジスタと、上記各信号線および第１ＭＯＳトランジ
スタを介して上記各画素をそれぞれ駆動するための駆動
回路と、上記駆動回路に信号を入出力するための複数の
入出力端子と、上記各画素上に形成された液晶配向膜と
が絶縁基板上にモノリシックに形成されているアクティ
ブマトリクス型の液晶表示装置において、上記液晶配向
膜の表面と各入出力端子とをそれぞれ短絡する短絡部材
が、上記絶縁基板上に設けられていることを特徴として
いる。
【００３７】
【作用】上記請求項１ないし請求項３記載の構成によれ
ば、保護回路の第２ＭＯＳトランジスタのゲート電極に
当接するゲート絶縁層の厚さが、前記第１ＭＯＳトラン
ジスタのゲート電極に当接するゲート絶縁層の厚さより
大きくなるように形成されている。
【００３８】また、第２ＭＯＳトランジスタのソース電
極とドレイン電極との間に電流が流れ始める上記第２Ｍ
ＯＳトランジスタのしきい値は、そのゲート絶縁層の厚
さの増加に応じて大きくなる。したがって、上記構成で
は、上記第２ＭＯＳトランジスタのしきい値を、例えば
第１ＭＯＳトランジスタのしきい値より大きく、つまり
上記第１ＭＯＳトランジスタの通常動作時の最大入力電
圧より一定値大きな所定値となるように設定できる。
【００３９】これにより、第１ＭＯＳトランジスタおよ
び駆動回路における通常動作時の最大入力電圧より大き
な所定値以上の電位差が各入出力端子間に生じた場合に
上記電位差が上記第２ＭＯＳトランジスタのしきい値を
越えると、上記第２ＭＯＳトランジスタのソース電極と
ドレイン電極との間が、上記電位差を解消するように導
通状態となる。
【００４０】このことから、上記各入出力端子間を、上
記電位差を生じたときに第２ＭＯＳトランジスタからな
る保護回路によって導通できるので上記電位差を軽減で
きる。よって、静電気等の高い電位差の発生による、上
記入出力端子に接続されている駆動回路や各第１ＭＯＳ
トランジスタの破壊や劣化を抑制することが可能とな
る。
【００４１】一方、上記構成では、製造工程の途中にお
いて、通常の動作時の最大入力電圧までの電位差が各入
出力端子間に生じた場合、各入出力端子間が保護回路に
よってそれぞれ非導通状態となっているために、各入出
力端子、各データ信号線、および各走査信号線の断線検
査や欠陥検査、およびスイッチング素子である第１ＭＯ
Ｓトランジスタや各画素の特性検査等を各入出力端子を
用いて容易に行うことができる。
【００４２】また、上記保護回路は、駆動回路や各画素
やそのスイッチング素子である第１ＭＯＳトランジスタ
や各信号線がモノリシックに、つまり、上記駆動回路等
の構成要素、例えば半導体層や絶縁層や導電体層等が積
層されて絶縁基板上に形成すると、上記スイッチング素
子である第１ＭＯＳトランジスタや駆動回路等の形成工
程と同時に作製できる。これにより、製造工程数の増加
を回避して上記保護回路を絶縁基板上に作製できる。
【００４３】その上、上記構成では、通常の動作時にお
いても、外部から侵入した静電気やサージ入力等によっ
て各入出力端子間に所定値以上の電位差が生じた場合、
上記と同様に、駆動回路や各第１ＭＯＳトランジスタに
対して悪影響を及ぼすことを抑制できて、上記外部から
の大きな入力サージ等の侵入に対して、画素の第１ＭＯ
Ｓトランジスタや駆動回路を保護することが可能であ
る。
【００４４】上記請求項４記載の構成によれば、さら
に、各入出力端子間に所定値以上の電位差が生じた場
合、隣合う各入出力端子間においても、また、離れた各
入出力端子間においても、共通配線を介して２段の保護
回路を介して接続されることになる。
【００４５】したがって、上記構成では、前記請求項１
ないし請求項３の構成による作用に加えて、上記各入出
力端子間に３段以上の保護回路が介在する場合と比べ
て、電位差が生じた各入出力端子間の抵抗を小さくで
き、上記各入出力端子間の電位差の解消を迅速化でき
る。
【００４６】上記請求項５記載の構成によれば、液晶配
向膜は絶縁体であるので、液晶配向膜に配向溝を形成す
るラビング工程の前工程、または後工程では、上記液晶
配向膜に接続されている各露出電極が、上記液晶配向膜
を介して相互に導通されることが回避されている。した
がって、上記構成では、各入出力端子を介して、各画素
や駆動回路や各信号線の断線や欠陥検査を施すことがで
きる。
【００４７】また、上記ラビング工程において、各入出
力端子は全て開放状態であるので、ラビング布の表面は
通常マイナスに帯電し、上記液晶配向膜の表面はプラス
に帯電する。そして、ラビング工程のある瞬間において
ラビング布に接している入出力端子の表面は、ラビング
布の表面に帯電した電荷によりマイナスに帯電される
が、上記各入出力端子と液晶配向膜の表面とは、上記各
露出電極により短絡されているために互いの電荷が打ち
消し合い、それら両者間に電位差を生じない。
【００４８】一方、上記ラビング工程において、ラビン
グ布に接していない入出力端子は、絶縁基板および液晶
配向膜の表面上を流れる表面電流により液晶配向膜と同
電位になるため、上記両者間に電位差を生じない。
【００４９】このように上記構成では、静電気を生じ易
いラビング工程において、上記露出電極の形成によっ
て、各入出力端子間に生じる電位差を軽減できて、上記
静電気の悪影響を回避できる。その上、上記露出電極
は、モノリシックに形成される入出力端子や画素と同時
に絶縁基板上に形成することができる。
【００５０】
【実施例】
〔実施例１〕本発明の一実施例を実施例１として図１な
いし図８に基づいて説明すれば、以下の通りである。液
晶表示装置は、ドライバモノリシック型でアクティブマ
トリクス型の液晶表示装置であって、図１に示すよう
に、光透過性を有するガラス基板等の絶縁基板１を備え
ており、その絶縁基板１上に、各データ信号線２…、各
走査信号線３…、上記各データ信号線２…を駆動するた
めのデータ信号線駆動回路４、上記各走査信号線３…を
駆動するための走査信号線駆動回路５、および上記各駆
動回路４・５の各入出力パッド（入出力端子）６…を有
している。
【００５１】上記各データ信号線２…および各走査信号
線３…は、碁盤上の各罫線のように、相互に平行で等間
隔に、縦方向に各データ信号線２…が、横方向に各走査
信号線３…がそれぞれ形成されており、さらに、後述す
る絶縁層を介して相互にほぼ直角に立体交差するように
配列されている。
【００５２】このように２本の隣合う各データ信号線２
・２と、２本の隣合う各走査信号線３・３とで囲まれた
部分に画素７がそれぞれ設けられ、よって、上記各画素
７…は、マトリクス状に配列され、画素アレイを形成す
ることになる。上記各画素７…の一方の画素電極７ａに
は、図２に示すように、各画素７…をＯＮ／ＯＦＦ制御
するためのスイッチング素子として、ＭＯＳ型のトラン
ジスタ（第１ＭＯＳトランジスタ）８がそれぞれ接続さ
れている。
【００５３】上記トランジスタ８のソース電極はデータ
信号線２に、そのゲート電極は走査信号線３に、そのド
レイン電極は画素７における一方となる画素電極７ａに
接続されており、また、画素７の他方の電極は、コモン
電極に接続されている。なお、上記画素７の応答時間を
調整するために、必要に応じて上記画素７の画素電極７
ａとコモン電極との間に補助容量９を設けてもよい。
【００５４】そして、図１に示すように、絶縁基板１上
における隣合う各入出力パッド６…間に、トランジスタ
８や各駆動回路４・５の通常の動作時の最大入力電圧ま
ででは遮断状態となり、上記最大入力電圧より一定値以
上高い電圧が印加されると導通状態となる保護回路１０
が接続線１１を介してそれぞれ接続されている。
【００５５】上記保護回路１０としては、図３に示すよ
うに、並列に接続された２個の第２ＭＯＳトランジスタ
としての薄膜トランジスタ（以下、ＴＦＴという）１０
ａ・１０ｂが用いられている。各ＴＦＴ１０ａ・１０ｂ
におけるソース電極（Ｓ）は他方のゲート電極（Ｇ）お
よびドレイン電極（Ｄ）にそれぞれ接続されている。
【００５６】すなわち、ＴＦＴ１０ａのソース電極
（Ｓ）は、ＴＦＴ１０ｂのゲート電極（Ｇ）およびドレ
イン電極（Ｄ）に、かつ、一方の入出力パッド６に接続
線１１を介して接続され、ＴＦＴ１０ｂのソース電極
（Ｓ）は、ＴＦＴ１０ａのゲート電極（Ｇ）およびドレ
イン電極（Ｄ）に、かつ、他方の入出力パッド６に接続
線１１を介して接続されている。
【００５７】また、上記各ＴＦＴ１０ａ・１０ｂの各し
きい値は、トランジスタ８や各駆動回路４・５の通常動
作時の最大入力電圧より一定値以上の高い電圧値に設定
されている。
【００５８】このように並列に各ＴＦＴ１０ａ・１０ｂ
を接続することにより、各入出力パッド６…間に一定値
以上高い電位差が印加されたときに、上記電位差が正負
のどちらであっても、保護回路１０によって上記電位差
を軽減できるものとなっている。
【００５９】次に、１枚の絶縁基板１上に、各信号線２
…・３…、画素７…の画素電極７ａおよび各トランジス
タ８…だけではなく、各駆動回路４・５および保護回路
１０も絶縁基板１上に一体的に形成されている前記のド
ライバモノリシック型の液晶表示装置において、半導体
層に多結晶シリコンを用いた正スタガー構造を上記トラ
ンジスタ８の形成を例として説明する。
【００６０】まず、図４に示すように、絶縁基板１上
に、多結晶シリコンからなる半導体層１２を形成し、ゲ
ート絶縁層１３、ゲート電極１４を形成した後、上記半
導体層１２にソース電極１２ａ、ドレイン電極１２ｂを
形成する。その後、前述した絶縁層１５ａ、各金属配線
１６ａ・１６ｂ、絶縁層１５ｂを、上記絶縁基板１上に
順次形成する。
【００６１】続いて、透明電極（ＩＴＯ）からなる画素
電極７ａが、上記ドレイン電極１２ｂに上記金属配線１
６ｂを介して電気的に接続されるように形成され、その
後、上記各金属配線１６ａ・１６ｂを覆うように保護膜
１８が絶縁層１５ｂおよび画素電極７ａ上に形成され
る。
【００６２】次に、上記各トランジスタ８…を上方から
被うように遮光用メタル層３１をそれぞれ形成し、最後
に、全面にわたって液晶配向膜１９が形成されてアクテ
ィブマトリクス基板２０が得られる。上記遮光用メタル
層３１は、対向基板２５からの光を遮断して、上記光の
トランジスタ８に対する悪影響を防止するためのもので
ある。
【００６３】なお、上記では画素７部分のスイッチング
素子の製造についての説明であるが、駆動用ＩＣである
各駆動回路４・５を構成するトランジスタ等の機能素子
についても同様に製造可能である。
【００６４】次に、図３に示した保護回路１０を構成す
る各ＴＦＴ１０ａ・１０ｂのさらに詳しい構成について
説明すると、データ信号線用金属配線層であるデータ信
号線２等、遮光用メタル層３１、画素７における透明電
極層である画素電極７ａ等の形成工程で、トランジスタ
８のゲート電極１４と異なる位置に、すなわち、上記ゲ
ート電極１４よりも上層に、図５に示すように、上記各
ＴＦＴ１０ａ・１０ｂのゲート電極２１が形成される。
【００６５】つまり、絶縁基板１上におけるトランジス
タ８のゲート電極１４より上層であって、モノリシック
形成の際の既存導電性材料である、例えば、透明電極層
となる接続線１１と同時に、上記各ＴＦＴ１０ａ・１０
ｂのゲート電極２１が形成される。
【００６６】さらに詳しく、上記各ＴＦＴ１０ａ・１０
ｂの作製方法について説明すると、絶縁基板１上には、
図４に示し、前述したトランジスタ８の形成のときと同
様に、上記トランジスタ８の半導体層１２の形成と同時
に、つまり同層に多結晶シリコンからなる半導体層２２
が形成された後、ソース電極２２ａ、ドレイン電極２２
ｂが上記半導体層２２の両端部にそれぞれ形成される。
【００６７】その後、絶縁基板１上に、絶縁層１５ａ、
ソース電極２２ａと電気的に接続された金属配線２３
ａ、ドレイン電極２２ｂと電気的に接続された金属配線
２３ｂ、絶縁層１５ｂを順次形成し、続いて、上記半導
体層２２に対面するようにゲート電極２１を絶縁層１５
ｂ上に形成する。
【００６８】このようにゲート電極２１を形成したこと
により、上記ゲート電極２１と半導体層２２との間に形
成されるゲート絶縁層の厚さが、絶縁層１５ａと絶縁層
１５ｂとの厚さを合計したものとなる。よって、上記ゲ
ート絶縁層の厚さを、前記トランジスタ８におけるゲー
ト絶縁層１３より大きくできる。
【００６９】続いて、透明電極（ＩＴＯ）からなる隣合
う各入出力パッド（図示せず）およびそれらと各ＴＦＴ
１０ａ・１０ｂを接続する透明電極からなる各接続線１
１を、上記ドレイン電極２２ｂと金属配線２３ｂを介し
て一方の入出力パッド（図示せず）とが、かつ、上記ソ
ース電極２２ａと金属配線２３ａを介して他方の入出力
パッド（図示せず）とが電気的にそれぞれ接続されるよ
うに形成する。
【００７０】このとき、同時に前記ゲート電極２１とド
レイン電極２２ｂとを電気的に接続するように接続線１
１が形成される。その後、上記ゲート電極２１および各
接続線１１を覆うように保護膜１８が形成され、上記各
ＴＦＴ１０ａ・１０ｂを上方から被う遮光用メタル層３
１が上記保護膜１８上に形成される。
【００７１】このように上記構成では、各駆動回路４・
５や各信号線２・３やトランジスタ８が絶縁基板１上に
モノリシックに形成されるから、半導体層や絶縁層や導
電体層等からなる上記各駆動回路４・５や画素７やトラ
ンジスタ８等の形成工程において、上記保護回路１０や
接続線１１を同時に形成することができる。
【００７２】したがって、上記構成では、従来の製造工
程に新たな工程を追加することなく、各ＴＦＴ１０ａ・
１０ｂのゲート絶縁層厚を他のトランジスタであるトラ
ンジスタ８、および各駆動回路４・５のトランジスタの
ゲート絶縁層厚より厚くでき、他の各トランジスタより
高いしきい値電圧を有するＴＦＴ１０ａ・１０ｂを形成
できる。
【００７３】このように形成された各ＴＦＴ１０ａ・１
０ｂでは、それらのターンオン電圧値に対応関係にある
しきい値が、そのゲート絶縁層厚の増加に伴って大きく
なり、かつ、上記ゲート絶縁層厚となる各絶縁層１５ａ
・１５ｂの厚さの制御が容易であるから、上記ターンオ
ン電圧値の設定が容易で、かつ正確なものとなる。
【００７４】つまり、上記各ＴＦＴ１０ａ・１０ｂで
は、トランジスタ８等の素子耐圧に適合した、すなわち
上記各駆動回路４・５等の通常動作時の最大入力電圧よ
り所定値だけ大きなターンオン電圧値に正確に設定する
ことが容易に可能となる。
【００７５】なお、上記保護回路１０を構成する各ＴＦ
Ｔ１０ａ・１０ｂにおけるターンオン電圧値、しきい値
電圧等の電気的特性が同等である方が望ましい。これに
より、外部より侵入した高電圧が、正負のどちらの極性
であっても同等の保護性能を有することができる。
【００７６】また、上記では、ゲート電極２１を絶縁層
１５ｂ上に形成した例を挙げたが、必要に応じて絶縁層
１５ａ上に形成してもよい。さらに、上記では、半導体
層２２を絶縁基板１上に設けた例を挙げたが、必要に応
じて変更することができて、例えば絶縁層１５ａ上に設
けてもよい。また、上記では、接続線１１を透明電極で
形成した例を挙げたが、金属配線２３ａ・２３ｂ等の他
の導電材料で形成してもよい。
【００７７】その上、上記実施例１の構成では、半導体
層１２・２２に多結晶シリコン膜を用いた例を挙げた
が、特に上記に限定されることはなく、例えば単結晶シ
リコン膜を用いることも可能である。
【００７８】次に、液晶表示装置における次の製造工程
について説明する。図４において、上記半導体プロセス
で製造されたアクティブマトリクス基板２０と対向電極
２４が形成された対向基板２５の双方に、ポリイミド等
の液晶配向膜１９をそれぞれ塗布し、この液晶配向膜１
９を、布で所定方向にラビングするラビング工程を施す
ことにより、液晶の配向を決定する溝を形成する。
【００７９】その後、２枚の基板２０・２５が、それら
のギャップをスペーサを介することによって制御しつつ
接着され、それら基板２０・２５間の隙間に液晶２６を
注入する。最後に、貼り合わされた各基板２０・２５の
両側に偏光板２７をそれぞれ貼り付けることにより、液
晶表示パネルが製造される。
【００８０】このような液晶表示パネルでは、図示しな
い駆動装置から各入出力パッド６に各画素７…からなる
画素アレイを動作させるための制御信号が入力される
と、上記制御信号が各駆動回路４・５にて制御用に変換
されて、各信号線２・３を介して各画素７…に順次伝達
されて、所定の画像が画素アレイ上に表示される。
【００８１】このような液晶表示パネルの製造工程で
は、液晶配向膜１９のラビング工程や、液晶２６の注入
の際に静電気を発生するが、このような静電気によっ
て、図１に示す各画素７…や、データ信号線駆動回路４
あるいは走査信号線駆動回路５を構成するスイッチング
素子であるトランジスタに静電破壊が生じたり、上記素
子の特性が変化する恐れがある。
【００８２】しかしながら、液晶表示装置を上記実施例
１の構成とすることで、各駆動回路４・５やトランジス
タ８の通常動作時の最大入力電圧より一定値以上高い電
圧、例えば製造工程でのラビング工程における静電気や
動作時のサージ入力等の高電圧が、露出している各入出
力パッド６間に印加された場合に、上記各入出力パッド
６…間に設けられた保護回路１０が導通状態となり、上
記入出力パッド６…間の電位差が迅速に低減される。
【００８３】したがって、上記実施例１の構成では、上
記高電圧の印加から、画素７のスイッチング素子である
トランジスタ８や、各駆動回路４・５の各トランジスタ
を保護することが可能となる。
【００８４】また、上記構成では、各駆動回路４・５等
の通常動作時の最大入力電圧までの電圧が各入出力パッ
ド６…間に印加された場合、保護回路１０が確実にＯＦ
Ｆ状態にある。このため、各入出力パッド６…間が電気
的に遮断されており、上記各入出力パッド６…を用い
て、製造工程途中におけるトランジスタ８や、各駆動回
路４・５や各信号線２・３の断線検査や欠陥検査が支障
なく可能となる。
【００８５】ところで、従来では、駆動回路等を静電気
等から保護するために各入出力パッド間を導通させる共
通配線（ショートリング）を設けていた。ところが、上
記従来では、上記共通配線が、通常の動作の支障となる
ため、液晶製造工程後に、上記共通配線をエッチングや
ダイシング等により各入出力パッド間にてそれぞれ断線
させる断線工程が必要となり、上記液晶基板を、断線工
程によって損傷する恐れがあった。
【００８６】しかしながら、上記実施例１の構成では、
上記従来の共通配線を設ける必要がないため、上記従来
のような断線工程によるアクティブマトリクス基板２０
の損傷を考慮する必要がなく、アクティブマトリクス基
板２０が不良となることを抑制できる。
【００８７】また、特公平５-49966号公報に開示された
従来の保護回路を設けた場合、各入出力パッド間に高い
電位差が印加されたときに上記保護回路のトランジスタ
におけるソース・ドレイン間のブレークダウンによる導
通によって、上記電位差を軽減していた。
【００８８】このため、上記従来では、正確な制御が困
難なブレークダウンによって上記トランジスタのターン
オン電圧値を設定していたため、上記ターンオン電圧値
が不安定となっていた。これにより、上記トランジスタ
を用いた保護回路の動作が不安定となり、静電気等によ
り高い電位差が生じた場合、上記保護回路による画素の
スイッチング素子としてのトランジスタの保護が不確実
なものとなっていた。
【００８９】しかしながら、上記実施例１の構成では、
設定制御が容易なゲート絶縁層の厚さによりターンオン
電圧値が設定されるので、正確な設定制御が困難なブレ
ークダウンを用いた上記従来と比べると、保護回路１０
のターンオン電圧値を正確に設定できる。このことか
ら、上記保護回路１０による駆動回路４・５等を、各入
出力パッド６…間に生じる静電気等による電位差の発生
から保護することがより確実に可能となる。
【００９０】なお、上記保護回路１０に代えて、図６に
示すように、直列に接続されたＭＯＳ型のＴＦＴ１０ｃ
・１０ｄからなる保護回路１０’を用いてもよい。上記
保護回路１０’では、各ＴＦＴ１０ｃ・１０ｄにおける
各ソース電極（Ｓ）は互いに接続されると共に、それぞ
れのゲート電極（Ｇ）は同一のトランジスタのドレイン
電極（Ｄ）に接続されている。上記各ＴＦＴ１０ｃ・１
０ｄの各しきい値は、トランジスタ８や各駆動回路４・
５の通常動作時の最大入力電圧より一定値以上高い電圧
に設定されている。
【００９１】また、単一の保護回路１０や保護回路１
０’では所望するターンオン電圧値を得ることが困難な
場合には、図３および図６に示した各保護回路１０・１
０’を複数段直列に組み合わせてもよい。
【００９２】さらに、上記保護回路１０を有効に機能さ
せるために、図７に示すように、各入出力パッド６…
と、各駆動回路４・５間に抵抗２８をそれぞれ挿入して
もよい。これにより、静電気等により高電圧パルスが、
内部回路である各駆動回路４・５等に入力される前に、
各保護回路１０を介して放電され易くなる。
【００９３】なお、上記実施例１の構成では、保護回路
１０を構成する素子としてＴＦＴ１０ａ・１０ｂを用い
た例を挙げたが、上記の素子に限定されることはなく、
例えば図８に示すような特性を有する非線形素子、例え
ばダイオード、高抵抗素子等を用いることができる。ま
た、以下に述べる他の各実施例についても、同様に、Ｔ
ＦＴ１０ａ・１０ｂ以外に上記の各素子を用いることが
できる。
【００９４】なお、図８において、Ｖccは各駆動回路４
・5 等の周辺回路の電源電圧値、Ｖdbは上記周辺回路の
耐電圧値であり、保護回路１０のターンオン電圧値は両
者の間に設定すればよい。
【００９５】〔実施例２〕本発明の他の実施例を実施例
２として図９に基づいて説明する。なお、上記実施例１
の構成と同様の機能を有する部材については同一の部材
番号を付与してその説明を省いた。
【００９６】液晶表示装置では、図９に示すように、絶
縁基板１上に、各入出力パッド６…に近接した導電性材
料からなる共通配線２９が形成されており、各入出力パ
ッド６…と上記共通配線２９との間に保護回路１０が設
けられている。
【００９７】このような上記実施例２の構成では、入出
力パッド６に通常動作時の最大電圧より一定値以上高い
電圧が印加された場合、上記入出力パッド６と共通配線
２９との間が導通状態となり、各入出力パッド６…間の
電位差が低減される。
【００９８】このため、製造工程での静電気や動作時の
サージ入力等から画素７のスイッチング素子であるトラ
ンジスタ８や各駆動回路４・５を保護することが可能で
ある。また、上記構成では、前記実施例１と同様に、製
造工程途中において、駆動回路４・５やトランジスタ８
や各信号線２・３等の検査が可能となっている。
【００９９】さらに、上記実施例２の構成に対し、図１
０に示すように、絶縁基板１上に、隣合う各入出力パッ
ド６…間にも保護回路１０を設けてもよい。
【０１００】このような構成によれば、どのような各入
出力パッド６…間に、静電気等によって電位差を生じて
も、その電位差を迅速に低減できて、上記構成における
各トランジスタ８…や駆動回路４・５がさらに保護され
る。
【０１０１】それは、次に述べる理由による。まず、図
１および図９に示すように、隣合う各入出力パッド６・
６間、例えば隣合うＡ入出力パッド６とＢ入出力パッド
６との間に静電気等によって高電圧パルスが印加された
場合、実施例１に示す構成では保護回路１０を１段介し
て導通した上記各Ａ・Ｂ入出力パッド６・６間が接続さ
れるのに対して、共通配線２９と各入出力パッド６…と
の間にのみ保護回路１０を設けた前記構成では２個の保
護回路１０・１０を介して導通した上記各Ａ・Ｂ入出力
パッド６・６間が接続される。
【０１０２】このように各Ａ・Ｂ入出力パッド６・６間
の抵抗値は、実施例１に示す構成の方が上記構成より小
さくなるので、上記実施例１の構成は、各駆動回路４・
５やトランジスタ８である内部回路に高電圧パルスが侵
入する可能性が小さくなり、上記構成より大きな保護効
果を有するものとなっている。また、前記実施例１で述
べたように、入出力パッド６…と各駆動回路４・５との
間に抵抗を挿入することにより、さらなる保護効果を期
待できる。
【０１０３】一方、図１および図９に示すように、離れ
た位置にある各入出力パッド６・６間、例えば隣合うＡ
入出力パッド６とＣ入出力パッド６との間に静電気等に
よって高電圧パルスが印加された場合、実施例１に示す
構成では各Ａ入出力パッド６とＣ入出力パッド６との間
に介在する入出力パッド６数に１を足した数の各保護回
路１０…を介して上記各Ａ・Ｃ入出力パッド６・６間が
接続される一方、共通配線２９と各入出力パッド６…と
の間にのみ保護回路１０を設けた前記構成では、２個の
保護回路１０・１０を介して各Ａ・Ｃ入出力パッド６・
６間が接続される。
【０１０４】このため、各Ａ・Ｃ入出力パッド６・６間
の抵抗値は、上記構成の方が実施例１に示す構成より小
さくなるので、共通配線２９と各入出力パッド６…との
間にのみ保護回路１０を設けた上記構成は、各駆動回路
４・５やトランジスタ８である内部回路に高電圧パルス
が侵入する可能性が小さくなり、実施例１の構成より大
きな保護効果を有するものとなっている。
【０１０５】以上、説明したように各実施例１の構成お
よび共通配線２９と各入出力パッド６…との間にのみ保
護回路１０を設けた構成はそれぞれ利点を有しており、
それら双方の各利点を、上記各構成の特徴を組み合わせ
ることにより、図１０に示す構成は、どのような各入出
力パッド６…間に生じた高い電位差をさらに迅速に解消
できるという効果を有するものとなる。
【０１０６】ところで、特開平4-120522号公報に開示さ
れているように、ドライバモノリシック型の液晶表示装
置において、画像表示部（画素アレイ）を駆動させる駆
動回路の入力配線群の少なくとも２つ以上の配線を半導
体層にて短絡させることでＭＩＭ（Metal Insulator Me
tal)素子を形成し、上記ＭＩＭ素子の有する抵抗の非線
形性を用いる構成が知られている。
【０１０７】すなわち、図１７に示すように、このよう
な構成では、各画素４４…が集合した画素部、データ信
号線駆動回路６３、走査信号線駆動回路６４の各入出力
パッド６３ａ・６４ａを囲むように、複数の入力配線６
７が相互にほぼ平行に絶縁基板４１上に形成され、上記
各入力配線６７…とそれぞれ接続された各取り出し配線
６８…が上記各入力配線６７…に対してそれぞれほぼ直
交するように形成されている。また、上記各入力配線６
７…は、データ信号線駆動回路６３、走査信号線駆動回
路６４の各入出力パッド６３ａ・６４ａにそれぞれ接続
されている。
【０１０８】次に、このような各入力配線６７…および
取り出し配線６８…の形成方法について説明すると、ま
ず、絶縁基板４１上に各取り出し配線６８…をそれぞれ
形成し、その上に絶縁層を被着する。続いて、上記絶縁
層の上に、半導体層を、上記各取り出し配線６８…にそ
れぞれ沿うように、かつ、上記各取り出し配線６８…と
各入力配線６７…との交差部をカバーするようにそれぞ
れ形成する。
【０１０９】その後、上記絶縁層および半導体層上に、
各入力配線６７…を、各取り出し配線６８…に対してそ
れぞれほぼ直交するように、かつ、当接する各半導体層
と電気的に接続して形成する。
【０１１０】このように各入力配線６７…と各取り出し
配線６８…とを形成することにより、各入力配線６７…
は、半導体層を介してショットキーダイオードをそれぞ
れ形成することになる。
【０１１１】このため、静電気等によって、例えば２つ
の入力配線６７・６７との間に高電位差が生じても、半
導体層を通して上記各入力配線６７・６７との間の電位
差を解消する方向に電流が流れる。これにより、静電気
等による、各画素４４のスイッチング素子の特性劣化お
よび絶縁破壊の低減が可能となる。
【０１１２】ところが、上記構成では、新たに半導体層
を被着させる工程を追加しなければならないので、工程
数の増加や、製造時間の増加によりコストアップを招来
するという問題を生じている。また、上記半導体層を用
いたＭＩＭ素子のターンオン電圧値を制御することは困
難である。
【０１１３】しかしながら、上記実施例１および実施例
２の構成では、上述したように、保護回路１０の形成は
各駆動回路４・５等の形成と同時にできて、新たな工程
の追加を回避できると共に、上記保護回路１０のターン
オン電圧値も容易に制御できて、上記保護回路１０のタ
ーンオン電圧値を確実に設定でき、製造工程中の静電気
や動作時の入力サージから各駆動回路４・５等を上記保
護回路１０によってより確実に保護することができる。
【０１１４】〔実施例３〕本発明のさらに他の実施例を
実施例３として図１１に基づいて説明する。なお、前記
実施例１および実施例２の構成と同様の機能を有する部
材については同一の部材番号を付与してその説明を省い
た。
【０１１５】液晶表示装置は、図１１に示すように、ド
ライバモノリシック型でアクティブマトリクス型のもの
であって、各入出力パッド６…と液晶配向膜１９の表面
とをそれぞれ電気的に短絡する露出電極（短絡部材）３
０をそれぞれ有している。上記各露出電極３０…は、そ
れらの一端部３０ａが露出して液晶配向膜１９の周辺部
表面にそれぞれ電気的に接続されるようになっており、
各露出電極３０…にそれぞれ対応する各入出力パッド６
…に対し１対１となるようにそれぞれ形成されている。
【０１１６】なお、上記露出電極３０…の形成では、入
出力パッド６や画素７の各画素電極７ａを成形する工程
等にて同時に形成することができて、新たな製造工程を
追加する必要がない。
【０１１７】このような上記実施例３の構成では、前述
したラビング工程の前工程、または後工程において、液
晶配向膜１９は絶縁体であるので、上記液晶配向膜１９
に接続されている各露出電極３０…が、上記液晶配向膜
１９を介して相互に導通されることが回避されている。
したがって、上記構成では、各入出力パッド６…を介し
て、各画素７や各駆動回路４・５や各信号線２・３の断
線検査や欠陥検査を支障なく施すことができる。
【０１１８】一方、注入された液晶（図示せず）の配向
を決定する溝をラビング布によって液晶配向膜１９に形
成させるラビング工程において、各入出力パッド６…は
開放状態であるので、ラビング布の表面は通常マイナス
に帯電し、各入出力パッド６…と短絡状態である上記液
晶配向膜１９はプラスに帯電する。
【０１１９】そして、ラビング工程のある瞬間において
ラビング布に接している入出力パッド６…の表面は、ラ
ビング布の表面に帯電した電荷によりマイナスに帯電さ
れるが、上記各入出力パッド６…および液晶配向膜１９
では、上記各露出電極３０により上記両者間が短絡され
ているために互いの電荷が瞬時に打ち消し合い、それら
両者間に電位差が生じない。
【０１２０】一方、上記ラビング布に接していない入出
力パッド６では、アクティブマトリクス基板２０上を流
れる表面電流により液晶配向膜１９と、その露出電極３
０を介して同電位になるため、上記両者間や各入出力パ
ッド６…間に電位差を生じない。
【０１２１】以上のように、上記構成では、液晶配向膜
１９に配向溝を形成するラビング工程において、上記ラ
ビング工程にて発生し易い、特に高い電圧の静電気によ
る各入出力パッド６…間における電位差の発生を回避で
きるから、ラビング工程において、画素７のスイッチン
グ素子や各駆動回路４・５を、高い電圧の静電気から保
護することが可能である。
【０１２２】なお、上記露出電極３０と各入出力パッド
６との間の配線は任意であり、例えば、その配線自体が
露出していても差し支えがない。また、各入出力パッド
６…の露出した導電部と液晶配向膜１９とが電気的に接
続されていれば、いかなる構成であってもよい。さら
に、上記露出電極３０の形状も任意であり、他の形状で
もよく、例えば円形、三角形でもよい。
【０１２３】また、特開平1-287624号公報に示されてい
るように、静電気の発生し易い液晶工程において、導電
部分を全て絶縁層にて覆うことにより、上記静電気の影
響を回避する構成が知られている。
【０１２４】上記構成は、走査回路等の駆動回路、各画
素からなる画像表示部およびそれらの各配線が形成され
た絶縁基板上に、上記走査回路の入出力パッドの部分を
除いて第１絶縁層を被着させ、続いて、エッチングによ
って上記第１絶縁層より除去し易い物性を有する第２絶
縁層を上記絶縁基板の全面に被着した後、配向膜の形成
や液晶の注入等の液晶工程を施し、次に、上記第２絶縁
層のみを選択的にエッチングにより除去してなるもので
ある。
【０１２５】このような構成では、最も静電気の生じ易
い液晶製造工程、例えばラビング工程においてのみ、各
画素からなる画像表示部およびそれらの各配線が形成さ
れたときの検知に必要な各入出力パッドや駆動回路を第
２絶縁層で覆うことによって外部と電気的に絶縁でき
る。
【０１２６】このことから、液晶製造工程にて生じる静
電気による悪影響を、必要な製造工程のときに上記第２
絶縁層によって回避できるようになっている。その上、
上記製造工程の前後においては、各入出力パッドが露出
しているから、上記各入出力パッドを用いて駆動回路等
を検査できるようになっている。
【０１２７】ところが、上記構成では、第２絶縁層の除
去のためのエッチング工程が新たに追加となる上、液晶
製造工程中に、第２絶縁層の除去といった過酷な条件と
なる上記エッチング工程を施すために絶縁基板やその絶
縁基板上の各駆動回路や配線等を損傷する恐れがあり、
得られた画像表示装置における表示品位低下を招く可能
性がある。また、上記構成においても、動作時のサージ
入力に対してなんら効果がないという問題も生じてい
る。
【０１２８】しかしながら、上記実施例１ないし３の構
成では、過酷な条件となるエッチング工程を施す必要が
ないため、得られたアクティブマトリクス基板２０の損
傷やそのようなエッチング工程の手間を回避でき、ま
た、アクティブマトリクス基板２０における通常動作時
においても、保護回路１０によって、高電圧となるサー
ジ入力に対して各駆動回路４・５等を保護できるものと
なっている。
【０１２９】
【発明の効果】本発明の請求項１ないし請求項４記載の
液晶表示装置は、以上のように、各画素を駆動するため
の駆動回路と、駆動回路の各入出力端子間に所定値以上
の電位差が発生すると上記電位差を軽減するように各入
出力端子間あるいは入出力端子とそれと近接して形成さ
れた共通配線との間を導通状態とする保護回路とが絶縁
基板上に設けられ、上記保護回路は、その第２ＭＯＳト
ランジスタのゲート電極に当接するゲート絶縁層の厚さ
を、前記画素のスイッチング素子である第１ＭＯＳトラ
ンジスタのゲート電極に当接するゲート絶縁層の厚さよ
り大きくなるように形成された構成である。
【０１３０】それゆえ、上記構成は、保護回路によっ
て、通常の動作時のように、所定値を下回る電位差が各
入出力端子間に生じた場合、上記各入出力端子間の非導
通状態が維持されるから、通常の製造工程や、動作時に
おいても、各入出力端子間が非導通であるので、上記各
入出力端子を介して、個々の画素のスイッチング素子や
駆動回路等の検査を容易に行うことができる。
【０１３１】また、上記構成では、通常の製造工程や、
動作時に静電気や入力サージ等により所定値以上の電位
差が各入出力端子間に発生した場合、上記各入出力端子
間が保護回路によって導通状態となるので、静電気等に
より印加されるより大きな電位差が、各入出力端子間に
て軽減される。
【０１３２】これにより、上記構成では、上記のような
所定値以上の電位差が発生したときに、上記電位差が迅
速に軽減されて、上記電位差による画素のスイッチング
素子や駆動回路を保護できる。
【０１３３】さらに、上記構成では、第２ＭＯＳトラン
ジスタのゲート電極に当接するゲート絶縁層の厚さを、
前記画素のスイッチング素子である第１ＭＯＳトランジ
スタのゲート電極に当接するゲート絶縁層の厚さより大
きくなるように形成し、また、第２ＭＯＳトランジスタ
のしきい値は、それが厚さの制御が容易なゲート絶縁層
の厚さの増加に伴って大きくなるから、第１ＭＯＳトラ
ンジスタのしきい値より正確に大きく設定できる。
【０１３４】ところで、従来では、保護回路のターンオ
ン電圧値が、上記保護回路のトランジスタのブレークダ
ウンにより設定されていたため、上記ターンオン電圧値
の制御が困難であった。
【０１３５】しかしながら、上記構成では、保護回路の
ターンオン電圧値と対応する第２ＭＯＳトランジスタの
しきい値の制御が容易となるので、上記第２ＭＯＳトラ
ンジスタのターンオン電圧値を、駆動回路等の通常動作
時より一定値高い所定値に容易に、かつ確実に設定でき
て、静電気や入力サージから駆動回路等を従来より確実
に保護できる。
【０１３６】その上、上記構成では、保護回路は、モノ
リシックに絶縁基板上に形成される画素やデータ信号線
や走査信号線や駆動回路等の形成と同時に絶縁基板上に
形成されるから、上記保護回路を導入する際に、新たな
工程を追加しなくとも、上記保護回路を絶縁基板上に形
成できる。
【０１３７】この結果、上記構成では、駆動回路も絶縁
基板上に形成して、上記駆動回路の実装効率を高め、ま
た製造コストの増加を回避しながら、製造工程中の静電
気や通常動作時の入力サージから駆動回路等を従来より
確実に保護できるという効果を奏する。
【０１３８】本発明の請求項５記載の液晶表示装置は、
以上のように、隣合う各データ信号線および隣合う各走
査信号線により囲まれて形成され、上各信号線にスイッ
チング素子としての第１ＭＯＳトランジスタを介して接
続されている各画素と、上記各信号線を介して上記各画
素に信号を入出力するための複数の入出力端子と、上記
各画素上に形成された液晶配向膜とが絶縁基板上に形成
され、上記液晶配向膜の表面と各入出力端子とをそれぞ
れ短絡する短絡部材が、上記絶縁基板上に設けられてい
る構成である。
【０１３９】それゆえ、上記構成は、静電気を生じ易い
上記液晶配向膜のラビング工程において、上記露出電極
の形成によって、各入出力端子間に静電気によって生じ
る電位差を軽減できて、上記静電気の悪影響を回避でき
る。
【０１４０】その上、上記構成では、上記露出電極が、
モノリシックに絶縁基板上に形成される入出力端子や画
素と同様に上記露出電極を絶縁基板上に同時に形成する
ことができる。
【０１４１】この結果、上記構成では、新たな製造工程
を追加する必要がなく製造コストを増加を抑制しなが
ら、ラビング工程で生じる高い電圧値の静電気から駆動
回路等を保護できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置における実施例１の構成
図である。
【図２】上記液晶表示装置の画素およびそのスイッチン
グ素子であるトランジスタの概略構成図である。
【図３】上記液晶表示装置の保護回路の概略構成図であ
る。
【図４】上記液晶表示装置の要部構成図である。
【図５】上記保護回路の構成図である。
【図６】上記液晶表示装置における他の保護回路の概略
構成図である。
【図７】上記液晶表示装置の一変形例を示す要部構成図
である。
【図８】上記保護回路に用いられるトランジスタの特性
を示すグラフである。
【図９】上記液晶表示装置における実施例２の構成図で
ある。
【図１０】上記液晶表示装置における実施例２の一変形
例の構成図である。
【図１１】上記液晶表示装置における実施例３の構成図
である。
【図１２】従来の液晶表示装置の要部構成図である。
【図１３】上記液晶表示装置の画素およびそのスイッチ
ング素子であるトランジスタの構成図である。
【図１４】上記液晶表示装置の要部構成図である。
【図１５】従来における他の液晶表示装置の構成図であ
る。
【図１６】従来におけるさらに他の液晶表示装置の構成
図である。
【図１７】従来におけるさらに他の液晶表示装置の構成
図である。
【符号の説明】
１ 絶縁基板 ２ データ信号線 ３ 走査信号線 ４ データ信号線駆動回路（駆動回路） ５ 走査信号線駆動回路（駆動回路） ６ 入出力パッド（入出力端子） ７ 画素 １０ 保護回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−10558（ＪＰ，Ａ) 特開 昭63−220289（ＪＰ，Ａ) 特開 平３−296725（ＪＰ，Ａ) 特開 平５−232495（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のデータ信号線と、それらデータ信号
    線に対してほぼ直角方向に交差する複数の走査信号線
    と、画像を表示するための画素が上記隣合う各データ信
    号線および隣合う各走査信号線により囲まれた位置にそ
    れぞれ配置された画素アレイと、上記画素を駆動するた
    めのスイッチング素子としての第１ＭＯＳトランジスタ
    と、上記各信号線および第１ＭＯＳトランジスタを介し
    て上記各画素をそれぞれ駆動するための駆動回路と、上
    記駆動回路に信号を入出力するための複数の入出力端子
    とが絶縁基板上にモノリシックに形成されているアクテ
    ィブマトリクス型の液晶表示装置において、 上記駆動回路の各入出力端子間に所定値以上の電位差が
    生じたときに上記各入出力端子間を導通させるための保
    護回路が、第２ＭＯＳトランジスタからなり、第２ＭＯ
    Ｓトランジスタのゲート電極に当接するゲート絶縁層の
    厚さを、前記第１ＭＯＳトランジスタのゲート電極に当
    接するゲート絶縁層の厚さより大きくなるように形成し
    て、上記各入出力端子間にそれぞれ接続されていること
    を特徴とする液晶表示装置。
  2. 【請求項２】請求項１記載の液晶表示装置において、 保護回路は、第２ＭＯＳトランジスタのソース電極およ
    びドレイン電極を前記第１ＭＯＳトランジスタのソース
    電極およびドレイン電極と同層となるように、かつ、上
    記第２ＭＯＳトランジスタのゲート電極を上記第１ＭＯ
    Ｓトランジスタのゲート電極より上層となるように、上
    記第１ＭＯＳトランジスタおよび駆動回路をモノリシッ
    クに絶縁基板上に形成すると同時に上記絶縁基板上に形
    成されていることを特徴とする液晶表示装置。
  3. 【請求項３】請求項１または請求項２記載の液晶表示装
    置において、 保護回路は、並列に接続された２個の第２ＭＯＳトラン
    ジスタが各第２ＭＯＳトランジスタのソース電極をそれ
    ぞれ他方の第２ＭＯＳトランジスタのゲート電極とドレ
    イン電極とに接続されたものであることを特徴とする液
    晶表示装置。
  4. 【請求項４】複数のデータ信号線と、それらデータ信号
    線に対してほぼ直角方向に交差する複数の走査信号線
    と、画像を表示するための画素が上記隣合う各データ信
    号線および隣合う各走査信号線により囲まれた位置にそ
    れぞれ配置された画素アレイと、上記画素を駆動するた
    めのスイッチング素子としての第１ＭＯＳトランジスタ
    と、上記各信号線および第１ＭＯＳトランジスタを介し
    て上記各画素をそれぞれ駆動するための駆動回路と、上
    記駆動回路に信号を入出力するための複数の入出力端子
    とが絶縁基板上にモノリシックに形成されているアクテ
    ィブマトリクス型の液晶表示装置において、 上記駆動回路の各入出力端子に近接して、導電体からな
    る共通配線が絶縁基板上に形成され、 上記駆動回路の各入出力端子間に所定値以上の電位差が
    生じたときに上記各入出力端子間を導通させるための保
    護回路が、第２ＭＯＳトランジスタからなり、第２ＭＯ
    Ｓトランジスタのゲート電極に当接するゲート絶縁層の
    厚さを、前記第１ＭＯＳトランジスタのゲート電極に当
    接するゲート絶縁層の厚さより大きくなるように形成し
    て、上記各入出力端子と共通配線との間にそれぞれ接続
    されていることを特徴とする液晶表示装置。
  5. 【請求項５】複数のデータ信号線と、それらデータ信号
    線に対してほぼ直角方向に交差する複数の走査信号線
    と、画像を表示するための画素が上記隣合う各データ信
    号線および隣合う各走査信号線により囲まれた位置にそ
    れぞれ配置された画素アレイと、上記画素を駆動するた
    めのスイッチング素子としての第１ＭＯＳトランジスタ
    と、上記各信号線および第１ＭＯＳトランジスタを介し
    て上記各画素をそれぞれ駆動するための駆動回路と、上
    記駆動回路に信号を入出力するための複数の入出力端子
    と、上記各画素上に形成された液晶配向膜とが絶縁基板
    上にモノリシックに形成されているアクティブマトリク
    ス型の液晶表示装置において、 上記液晶配向膜の表面と各入出力端子とをそれぞれ短絡
    する短絡部材が、上記絶縁基板上に設けられていること
    を特徴とする液晶表示装置。
JP3261294A 1994-03-02 1994-03-02 液晶表示装置 Expired - Fee Related JP3029531B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3261294A JP3029531B2 (ja) 1994-03-02 1994-03-02 液晶表示装置
US08/394,626 US5671026A (en) 1994-03-02 1995-02-27 Liquid crystal display device with TFT ESD protective devices between I/O terminals or with a short circuited alignment film
KR1019950004340A KR0152375B1 (ko) 1994-03-02 1995-02-28 액정표시장치
CN95102653A CN1077295C (zh) 1994-03-02 1995-03-02 液晶显示装置
US08/877,567 US5926234A (en) 1994-03-02 1997-06-17 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3261294A JP3029531B2 (ja) 1994-03-02 1994-03-02 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH07244294A JPH07244294A (ja) 1995-09-19
JP3029531B2 true JP3029531B2 (ja) 2000-04-04

Family

ID=12363684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3261294A Expired - Fee Related JP3029531B2 (ja) 1994-03-02 1994-03-02 液晶表示装置

Country Status (4)

Country Link
US (2) US5671026A (ja)
JP (1) JP3029531B2 (ja)
KR (1) KR0152375B1 (ja)
CN (1) CN1077295C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408535B2 (en) 2003-07-29 2008-08-05 Seiko Epson Corporation Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
TW406204B (en) * 1995-09-21 2000-09-21 Advanced Display Kk Liquid crystal display apparatus
US5930607A (en) * 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6831623B2 (en) * 1996-10-22 2004-12-14 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
DE69726819T2 (de) * 1996-10-22 2004-07-01 Seiko Epson Corp. Substrat für eine reflektive Flüssigkristalltafel
JPH10161142A (ja) * 1996-11-28 1998-06-19 Sharp Corp 液晶表示装置
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
US5973658A (en) * 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
US5946057A (en) * 1997-05-28 1999-08-31 Nec Corporation Liquid crystal display having electrostatic discharge damage prevention
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
KR100502089B1 (ko) * 1998-03-20 2005-11-21 삼성전자주식회사 액정 표시 장치의 정전기 보호 회로 및 그 제조방법
JP3396620B2 (ja) * 1998-03-20 2003-04-14 シャープ株式会社 アクティブマトリクス基板およびその検査方法
JP3433101B2 (ja) * 1998-06-03 2003-08-04 三洋電機株式会社 表示装置
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
KR100336896B1 (ko) * 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 액정표시소자
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
JP4410912B2 (ja) * 2000-06-07 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 静電保護回路
JP2002040481A (ja) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> 表示装置、その製造方法、及び配線基板
KR100658526B1 (ko) * 2000-08-08 2006-12-15 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치
KR100363095B1 (ko) * 2000-12-06 2002-12-05 삼성전자 주식회사 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로
KR20020055785A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치
GB0100733D0 (en) * 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
JP4049589B2 (ja) * 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
AU2003292771A1 (en) * 2002-12-27 2004-07-29 Koninklijke Philips Electronics N.V. Method for manufacturing electronic device and electronic device
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
KR101065600B1 (ko) * 2003-08-28 2011-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
US20050212789A1 (en) * 2004-03-23 2005-09-29 Samsung Electro-Mechanics Co., Ltd. Display apparatus and method of controlling the same
US7019796B2 (en) * 2004-06-29 2006-03-28 Wintek Corporation Thin film transistor electrostatic discharge protective circuit
JP4207858B2 (ja) * 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
US7532264B2 (en) * 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
US7291930B2 (en) * 2005-02-23 2007-11-06 Faraday Technology Corp. Input and output circuit of an integrated circuit chip
KR101133768B1 (ko) 2005-03-07 2012-04-09 삼성전자주식회사 표시 장치
US20070057977A1 (en) * 2005-09-14 2007-03-15 Po-Sheng Shih Flat panel electrostatic discharge protection device
US20070290375A1 (en) * 2006-06-01 2007-12-20 Chin-Hai Huang Active device array mother substrate
CN101097304B (zh) * 2006-06-27 2011-07-13 中华映管股份有限公司 主动元件阵列母基板
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101304412B1 (ko) * 2007-01-24 2013-09-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101304415B1 (ko) * 2007-01-25 2013-09-05 삼성디스플레이 주식회사 표시 장치
JP5228424B2 (ja) * 2007-09-25 2013-07-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5125356B2 (ja) * 2007-09-27 2013-01-23 ソニー株式会社 電子デバイスおよび電子デバイスの製造方法ならびに電子機器
TWI358872B (en) * 2008-01-09 2012-02-21 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
KR101448002B1 (ko) 2008-04-14 2014-10-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20110242077A1 (en) * 2009-01-16 2011-10-06 Nobuhiro Kuwabara Display device and portable terminal
KR101605391B1 (ko) * 2009-03-05 2016-03-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
JP5407638B2 (ja) * 2009-07-28 2014-02-05 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、及び電子機器
JP5504866B2 (ja) * 2009-12-10 2014-05-28 セイコーエプソン株式会社 電気泳動表示装置、電子機器および電気光学装置の製造方法
JP5832181B2 (ja) * 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
JP2013251284A (ja) * 2010-09-21 2013-12-12 Sharp Corp 半導体装置およびその製造方法
KR101900915B1 (ko) 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
KR101995714B1 (ko) * 2012-12-28 2019-07-04 엘지디스플레이 주식회사 표시장치
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
CN103676378A (zh) * 2013-12-16 2014-03-26 深圳市华星光电技术有限公司 阵列基板、液晶面板及阵列基板的制作方法
CN104112426B (zh) * 2014-06-30 2016-08-24 上海天马有机发光显示技术有限公司 一种oled像素驱动电路、静电释放保护电路及检测方法
CN106876416B (zh) * 2017-03-30 2020-02-11 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110310950A (zh) 2018-03-27 2019-10-08 三星电子株式会社 显示模块和显示面板
JP6753885B2 (ja) * 2018-04-16 2020-09-09 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
US11443667B2 (en) * 2018-05-22 2022-09-13 Novatek Microelectronics Corp. Display apparatus and data driving integrated circuit thereof
US11287707B2 (en) * 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS59182567A (ja) * 1983-04-01 1984-10-17 Hitachi Ltd Ｍｏｓ集積回路装置
US5089862A (en) * 1986-05-12 1992-02-18 Warner Jr Raymond M Monocrystalline three-dimensional integrated circuit
JPH0830823B2 (ja) * 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
JPH0830817B2 (ja) * 1988-05-16 1996-03-27 松下電子工業株式会社 画像表示装置の製造方法
JPH0210236A (ja) * 1988-06-29 1990-01-16 Kawasaki Steel Corp ストリップの張力検出方法
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP2659269B2 (ja) * 1990-08-29 1997-09-30 日本電気アイシーマイコンシステム株式会社 静電気保護回路
JPH04120522A (ja) * 1990-09-11 1992-04-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3227728B2 (ja) * 1991-08-21 2001-11-12 神鋼電機株式会社 非磁性金属分離装置
DE69319760T2 (de) * 1992-02-21 1999-02-11 Toshiba Kawasaki Kk Flüssigkristallanzeigevorrichtung
US5233448A (en) * 1992-05-04 1993-08-03 Industrial Technology Research Institute Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
US5535084A (en) * 1992-07-24 1996-07-09 Kawasaki Steel Corporation Semiconductor integrated circuit having protection circuits
JP2613015B2 (ja) * 1994-02-08 1997-05-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408535B2 (en) 2003-07-29 2008-08-05 Seiko Epson Corporation Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus

Also Published As

Publication number Publication date
US5671026A (en) 1997-09-23
CN1077295C (zh) 2002-01-02
KR950027474A (ko) 1995-10-18
JPH07244294A (ja) 1995-09-19
CN1117178A (zh) 1996-02-21
US5926234A (en) 1999-07-20
KR0152375B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JP3029531B2 (ja) 液晶表示装置
US5606340A (en) Thin film transistor protection circuit
KR0160062B1 (ko) 플랫패널 표시장치용 어레이기판
JP3261699B2 (ja) アクティブマトリクス基板
JP4260622B2 (ja) 画素形成された電子装置の静電放電保護
JP3315829B2 (ja) 半導体装置
JP5081195B2 (ja) 液晶表示装置
JP3379896B2 (ja) 液晶表示装置及びその検査方法
JP4390991B2 (ja) 液晶表示装置
JPH03134628A (ja) アクティブマトリックス液晶表示素子
US6472256B1 (en) Method of manufacturing a thin-film transistor with a short-circuiting pattern
EP1352428B1 (en) A method of manufacturing an active matrix substrate
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
JPH06202151A (ja) 薄膜トランジスタアレイ
JPH10123574A (ja) アクティブマトリクス基板
JP3223614B2 (ja) 液晶表示装置
JP3031300B2 (ja) 液晶表示装置の製造方法
JP3326673B2 (ja) 液晶表示素子
JP4018913B2 (ja) 液晶表示装置の製造方法
JP3752824B2 (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JPH028817A (ja) 電気装置の製造方法
JPH08262485A (ja) 液晶表示装置
JP3162526B2 (ja) アクティブマトリクス型液晶表示素子の製造方法
JPH05232511A (ja) アクティブマトリックス型液晶表示装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees