JP4057127B2 - アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 - Google Patents
アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 Download PDFInfo
- Publication number
- JP4057127B2 JP4057127B2 JP03775598A JP3775598A JP4057127B2 JP 4057127 B2 JP4057127 B2 JP 4057127B2 JP 03775598 A JP03775598 A JP 03775598A JP 3775598 A JP3775598 A JP 3775598A JP 4057127 B2 JP4057127 B2 JP 4057127B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- pixel
- conductive layer
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置アクティブマトリックス基板及び液晶装置に関し、特に絶縁基板上に形成されたポリシリコンＴＦＴ（薄膜トランジスタ）によって画素電極を駆動するアクティブマトリックス基板に適用して好適な技術に関する。
【０００２】
【従来の技術】
液晶パネル（液晶装置）の一種としてのアクティブマトリックス型液晶パネルは、例えばガラス基板等の絶縁基板上に半導体層，絶縁層および導電層を順次選択的に形成して、能動素子，受動素子および電極等から成る複数のパネル領域を形成し、それらのパネル領域の画素部に対して例えば能動素子として形成されるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）によって電圧を印加して液晶を駆動するようにした液晶表示装置として実用化されている。
【０００３】
特に、ＴＦＴを構成する半導体としてポリシリコン（Poly-Si）を用いた液晶パネル用基板は、シフトレジスタや駆動回路等の周辺回路を構成するトランジスタ等も同一の工程で形成することができるため高集積化に適しており注目されている。
【０００４】
【発明が解決しようとする課題】
ところで、上述のようにポリシリコンＴＦＴを形成する場合には、絶縁性基板としてシリカガラスや無アルカリガラス等から成るガラス基板を用いることができるが、これらのガラス基板は帯電し易いという特性がある。
【０００５】
特に、能動素子，受動素子および電極等を形成したガラス基板上には、液晶分子を所定の方向に配列させるための液晶配向膜が設けられるが、この液晶配向膜に対するラビング工程を行なう際に高電圧の静電気が発生して基板に帯電し、放電を生じた際に、能動素子としてのＴＦＴ等を静電破壊してしまうという大きな問題を抱えていた。
【０００６】
即ち、能動素子等を形成したガラス基板に、ポリイミド系樹脂等の有機高分子膜を成膜し、この樹脂膜の表面に対して液晶分子を配向させるためにレーヨンやナイロンなどの繊維から成る織布等を所定の荷重下で一定方向に擦りつけるラビング工程を施すが、この際の樹脂膜と繊維との摩擦により高電圧の静電気が発生し、その静電気が基板自体を帯電させたり、あるいは絶縁を破って放電して基板上に形成されたＴＦＴ等の半導体素子を静電破壊してしまうという不都合を生じる。
【０００７】
殊に、本発明者等の知見によれば、最高プロセス温度が４００〜６００℃程度の低温プロセスで作成したポリシリコンＴＦＴ等は耐圧性能が極めて悪いため静電破壊され易く、場合によっては全駆動回路が動作不能になる等の全損に近い大きな被害が起こることが分かってきた。
この発明の目的は、アクティブマトリックス基板について、液晶配向膜のラビング工程等によって発生する静電気によって基板上に形成されたＴＦＴ等が破壊される事態を有効に回避することのできる構成を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるアクティブマトリックス基板であって、前記画素部の周囲の少なくとも一部に帯電防止用の導電層が設けられており、前記導電層は、前記周辺回路を構成する薄膜トランジスタのソース又はドレイン電極と重なり、且つ、前記画素電極ないしは前記端子部と同一材料で前記ソース又はドレイン電極の上に絶縁膜を介して形成されることにより、バイパスコンデンサとして機能することを特徴とする。
【０００９】
このような構成によれば、帯電防止用の導電層は、パネル領域の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、低ノイズ化や低ＥＭＩ化に貢献して高画質、高精細を得ることが可能となる。また、上記帯電防止用の導電層は、前記画素電極ないしは前記端子部と同一材料で形成される場合には、帯電防止用の導電層を形成する工程を簡単に付加することができ、製造プロセスを簡略化することも可能である。
【００１０】
また、駆動回路の容量負荷を増やすことなく、高速動作が可能な状態で静電破壊を防止することができる。
【００１１】
また、前記帯電防止用の導電層が、前記基板表面上に露出する構成とするならば、基板上に形成される液晶配向膜のラビング工程等によって発生する静電気は、帯電防止用の導電層によって確実に集電されて分散されるため、基板自体の帯電が防止され、放電による能動素子等の静電破壊を未然に防止することができる。
【００１２】
特に、前記帯電防止用の導電層は、各パネル領域に跨って電気的に接続され
るように構成する場合には、各パネル領域間における電位差を無くして同電位面を拡張することができるため、より確実に静電気による障害発生を防止することが可能である。
【００１３】
また、上記端子部に形成された複数の外部接続用端子の間あるいは各外部接続用端子と前記帯電防止用の導電層との間が、それぞれ２組のダイオード列を互いに逆向きに配置した静電保護回路を介して接続されるように構成する場合には、外部接続用端子に帯電した静電気の電位が所定値を超えた場合に、その静電気を静電保護回路を介して帯電防止用の導電層に逃がすことができるため、外部接続用端子間あるいは外部接続用端子と帯電防止用の導電層との間で放電が起こることを未然に防止することができる。
【００１４】
また、前記周辺回路は、少なくとも各画素の液晶を駆動する映像信号を列毎にソース配線に書き込むＸ側駆動回路と、行毎に前記画素トランジスタのゲート配線の選択／非選択状態を制御するＹ側駆動回路とから構成され、上記ダイオード接続された一連の外部接続用端子には前記Ｘ側駆動回路の端子と前記Ｙ側駆動回路の端子の双方が混在して含まれるようにするならば、Ｘ側とＹ側との間に電位差を生ずることを防止でき、静電破壊がＸ側あるいはＹ側に偏って発生する事態を確実に防止することができる。
【００１５】
また、上記画素トランジスタは、薄膜トランジスタで構成され、上記帯電防止用の導電層は、前記画素電極ないしは前記端子部と同一材料で形成される場合には、帯電防止用の導電層を形成する工程を簡単に付加することができ、製造プロセスを簡略化することも可能である。
【００１６】
特に、前記帯電防止用の導電層を形成する材料が、透明導電膜としてのインジウム錫酸化物膜（ＩＴＯ）で構成される場合には、ＩＴＯが他の金属材料に比して比抵抗が高いことから、略同等の膜厚の金属材料による帯電防止用の導電層と比較すると、瞬間的な放電をより長い時定数の回路網で受け取ることができ、ひいては放電時に配線間に印加される瞬間電圧を下げることができる。
【００１７】
また、上記静電保護回路のダイオード列のチャネル長と、上記外部接続用端子に接続する入力保護用ダイオードのチャネル長は、上記薄膜トランジスタのチャネル長および液晶装置のドライバ部に用いられる薄膜トランジスタのチャネル長よりも長く設定されるようにするならば劣化を遅延させることができ、ひいては液晶装置の寿命を延ばすことに貢献できる。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面を用いて説明する。
【００１９】
図１は、本発明に係る液晶パネル用基板の一実施例を示す構成図である。
【００２０】
図１において（ａ）は、アクティブマトリックス型液晶パネル用の基板Ｓの回路構成の一部を成すドライバ部としてのインバータの平面図、（ｂ）はそのＡ−Ａ’線断面図、（ｃ）はＢ−Ｂ’線断面図である。
【００２１】
ここでは、低温プロセスで作成された液晶パネル用基板について説明する。
【００２２】
図中、１はシリカガラスや無アルカリガラス等から成る絶縁性基板である。
【００２３】
この絶縁性基板１上には、ポリシリコンＴＦＴの能動層となる多結晶シリコン（ポリシリコン）膜から成る半導体層２が形成され、その半導体層２の表面には、酸化シリコン膜、窒化シリコン膜等から成るゲート絶縁膜３が形成されている。
【００２４】
半導体層２はポリシリコン膜であり、例えば、低温プラズマＣＶＤ法によってアモルファスシリコン層を３００〜７００オングストロームの厚さで堆積した後、エキシマレーザ等を用いたレーザアニール結晶化を行なって、これを得る。
【００２５】
ゲート絶縁膜３は、例えばＴＥＯＳ（テトラエトキシシラン）等を材料ガスとするプラズマＣＶＤ法によって約６００〜１５００オングストロームの厚さで堆積、形成される。
【００２６】
ゲート絶縁膜３上には、Ｔａ，Ｍｏ，Ｔｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、ゲート配線４が形成される。このゲート配線４は、例えばスパッタ法を用いて形成される。
【００２７】
また、上記ゲート配線４をマスクとした不純物（例えば、リンまたはボロン）のイオン打ち込みにより、ＴＦＴの上記半導体層（能動層）２には前記ゲート配線４に自己整合されたソース領域およびドレイン領域となる高濃度不純物領域が形成される。なお、この際、不純物が導入されなかった部分がチャネル領域となる。
【００２８】
５は第１層間絶縁膜である。前記半導体層２のＴＦＴのドレイン領域ないしはソース領域には、ゲート絶縁膜３と第１層間絶縁膜５にコンタクトホール９を介してインジウム錫酸化物（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレイン電極６が形成されている。前記コンタクトホール９は例えばドライエッチングにより形成される。
【００２９】
さらに、第１層間絶縁膜５およびソース・ドレイン電極６を覆うように第２層間絶縁層７が形成される。
【００３０】
上記第１層間絶縁膜５および第２層間絶縁層７は、例えばＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）やポリシラザンを塗布、焼成して形成する酸化シリコン膜等を用い、各々約３０００〜１５０００オングストロームの厚さで形成する。勿論、上記ゲート絶縁膜３と同様に、ＴＥＯＳを原料ガスに用いたプラズマＣＶＤ法を用いて形成しても構わない。
【００３１】
そして、前記ソース・ドレイン電極６の直上に相当する位置の第２層間絶縁層７の表面には、帯電防止用の導電層（共通配線）８が、ＩＴＯ膜やＡｌ，Ｔｉ，Ｔａ，Ｃｒあるいはそれらの合金から成る導電膜によって形成されている。
【００３２】
この共通配線８は、基板の表面に露出され、後述するように各パネル領域毎に形成される共通配線８は隣接するパネル領域間で互いに接続されるようになっているので、共通配線８全体の静電容量を前記ゲート配線４やソース・ドレイン電極６に比してもかなり大きなものとすることができる。
【００３３】
よって、このような共通配線８を備える本実施例に係るアクティブマトリックス型液晶表示装置用の基板Ｓによれば、この基板表面にポリイミド系樹脂等の有機高分子膜等からなる樹脂膜を約２０００〜３０００オングストロームのような厚さで成膜し、この樹脂膜の表面に対して液晶分子を配向させるためにレーヨンやナイロンなどの繊維から成る織布等を所定の荷重下で一定方向に擦りつけるラビング（配向）工程を施す際に、樹脂膜と繊維との摩擦によって発生する高電圧の静電気は、基板Ｓの表面に露出する共通配線８に総て逃げて分散され、上記織布と共通配線とが等電位となる。このようにして基板Ｓに形成されたＴＦＴ等の能動素子部やその他の受動素子部，配線部および電極部等の間に電位差を生ずることを有効に防止することができ、放電等によってＴＦＴ等が静電破壊される事態を未然に防ぐことができる。
【００３４】
特に、約１０００℃の熱酸化を用いてゲート絶縁膜を形成する高温プロセスと違い、最高プロセス温度が４００〜６００℃程度の低温プロセスで作成したポリシリコンＴＦＴは耐圧性能が極めて低いため、静電破壊され易いことが確認されている。本発明者の実験によれば、本実施例に示すように共通配線８を基板Ｓ表面に露出させて形成した場合には、低温プロセスで形成したポリシリコンＴＦＴ等についてもラビング工程に伴う静電破壊を有効に防ぐことができた。
【００３５】
また、図２，図３の共通配線パターンの構成例を示す図面にあるように、アクティブマトリックス型液晶表示装置基板Ｓとして多数のパネル領域１１，１１・・・をマトリックス状に縦横に形成した場合には、上記のような共通配線８，８・・・を各パネル領域１１間で短絡して形成する。
【００３６】
即ち、基板Ｓの表面上において、各パネル領域１１，１１・・・の略中央に存在する画素部（画素エリア）１２を取囲むようにして形成する共通配線８，８・・・は、隣り合う各パネル領域１１間で互いに連結されて、共通配線８全体で基板表面に露出した大きな閉回路を構成するようになっている。
【００３７】
従って、共通配線８全体で極めて大きな静電容量を確保することができ、基板Ｓのラビング工程に伴う高電圧の静電気を共通配線８全体で集電して電荷を分散することが可能となり、各パネル領域１１，１１・・・間における電位差を略無くして同電位面を拡張することができるため、放電の発生を確実に防止してＴＦＴ等の静電破壊をより有効に防止することができる。
【００３８】
また、共通配線８は、パネル領域１１の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、アクティブマトリックス型液晶表示装置の低ノイズ化、低ＥＭＩ化を図ることができ、同一基板に形成した駆動回路等の誤作動を無くすことができる。これにより、高画質でより高精細な液晶表示装置を得ることができる。
【００３９】
また、図３に図示される１３は、各画素部１２の駆動用或いは検査用の外部接続電極（パッド）であるが、これらのパッド１３，１３・・・についても所定の回路構成を介して共通配線８側に接続されている。
【００４０】
即ち、各パッド１３，１３・・・は、ＩＴＯ膜やアルミニウム層等の導電層で形成されるが、これらの各パッド１３，１３・・・もその機能上、基板Ｓの表面に露出されて形成されるため、基板Ｓのラビング工程に伴う高電圧の静電気が印加され、各パッド１３間あるいは共通配線８との間で電位差を生じて放電等により破壊される虞がある。
【００４１】
この障害を除くために、図４の回路図に示すように、各パッド１３，１３・・・間および共通配線８との間を、図５の回路図に示すような２組のダイオード列を互いに逆向きに配置した静電保護回路（以下「ダイオード・リング」という。）１４，１４・・・を介して接続する構成としたものである。
【００４２】
ここで、上記ダイオード・リングは、ゲート・ドレインを結合したいわゆるダイオード接続のＴＦＴを複数個（図６上では片側６個）直列形態に接続してなる双方向ダイオード列であり、一方の端子にかかる電圧が他方の端子よりもダイオード列の耐圧以上に高くなると高い方の端子から低い方の端子へ向かって電流が流れることにより、静電気を逃がすことができる。
【００４３】
これにより、各パッド１３，１３・・・間および共通配線８との間の電位差が、ダイオード・リング１４の耐圧を超えた際に電流が流れて電位差を一定に保つことができ、放電等によるパッド１３の静電破壊を未然に防止することができる。
【００４４】
また、上記ダイオード・リング１４に代えて、ポリシリコン膜等を用いた高抵抗体を介して各パッド１３，１３・・・間および共通配線８との間を接続するようにしても同等の効果を得ることができる。
【００４５】
その際は、各端子に入力される信号にクロストークが生じないよう抵抗値を決定する。
また、上記ダイオード・リング１４を介して接続される一群の上記パッド１３として、アクティブマトリクス型表示装置のＸ側駆動回路用端子およびＹ側駆動回路用端子の双方が混在して含まれるように共通配線８，８・・・間およびパッド１３，１３・・・間を接続するならば、Ｘ側とＹ側との間に電位差を生ずることを防止でき、静電破壊がＸ側あるいはＹ側に偏って発生する事態を確実に防止することができる。
【００４６】
また、基板Ｓに上記ダイオード・リング１４，１４・・・もしくはそれに相当する回路を形成する場合に、ダイオード・リング１４を構成するＴＦＴのチャネル長Ｌ１と、上記パッド（外部接続用端子）１３，１３・・・に接続される入力保護素子として機能するダイオード接続のＴＦＴのチャネル長Ｌ２をアクティブマトリックス型液晶表示装置のドライバ部に用いられるＴＦＴのチャネル長Ｌ４よりも長く設定するならば、保護用のＴＦＴの劣化を遅延させることができ、ひいてはアクティブマトリクス型液晶表示装置の寿命を延ばす効果を期待できる。
【００４７】
特に、低温プロセスで形成したポリシリコンＴＦＴの場合、チャネル長が短くなると極端に耐圧性能が落ちることが知られている。実例を挙げるならば、チャネル長６μｍではＶｇ＝Ｖｄ＝１５Ｖの直流ストレス試験に耐えたものの、チャネル長４μｍでは同一条件で一瞬にして破壊されることが度々確認されている。
【００４８】
この現象は、高温プロセスでも同様であるが、その程度は低温プロセスの方が著しい。そのため、通常動作には影響の無い静電保護回路やダイオード・リングのチャネル長を長くしてその部位の耐圧性能を向上させ、且つ、静電保護回路で保護されている駆動回路内部のＴＦＴのチャネル長は短くしてその分だけ性能（オン電流、動作周波数等）を優先するようにしたものである。
【００４９】
また、通常の基板を製造する場合において、絶縁基板１上にＴＦＴ等の半導体素子などを形成する過程での静電破壊を防ぐために各素子等をショート・パターン（ショート・バー）に接続した状態で作製し、最終工程でそれらのショート・パターンから素子等を切り離す方法がとられている。本発明に係る基板Ｓの製造方法では、ダイオード・リング１４が工程の途中で破壊され、ラビング工程時にダイオードとしての機能が既に損なわれている様なことの無いように、基板Ｓの表面に形成されるダイオード・リング１４，１４・・・について、隣接するパッド１３同士の間、および各パッド１３と直近の前記共通配線８との間をもショート・パターンで接続した。つまり、ダイオード・リング１４は他の能動素子部，受動素子部および電極部等の構成をショート・パターンから切り離すまでは、図６の構成図（なお、図６の（ａ），（ｂ）において、先の説明と同一の部分には同一の符号を付して説明は省略する。）に示すように、パッド１３自体がショート・パターン２０に接続された状態を保つようにする。
【００５０】
なお、上記ダイオード・リング１４のショート・パターン２０の切り離し、即ち、ショート・パターン２０の橋梁部（即ち、ダイオード・リング１４を跨ぐ部分）２０ａの切り離しは、その他の能動素子部，受動素子部および電極部等の構成をショート・パターンからエッチングによって切り離す際に同時に行なわれる。 これにより、例えばＴＦＴ等の半導体素子を形成する際に行なわれるプラズマエッチングやプラズマＣＶＤに伴うプラズマダメージによってダイオード・リング１４の機能が損なわれる事態を確実に回避することができる。従って、ダイオード・リング１４の機能不全の発生率を大幅に低減させることができるため、パッド１３，１３・・・の静電破壊をより有効に防止することが可能となり、ひいては、この基板Ｓを用いた液晶パネルの寿命を延ばすことができる。
【００５１】
【発明の効果】
以上説明したように、この発明は、基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるように構成したので、帯電防止用の導電層は、パネル領域の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、低ノイズ化や低ＥＭＩ化に貢献して高画質、高精細を得ることが可能となり、また、駆動回路の容量負荷を増やすことなく、高速動作が可能な状態で静電破壊を防止することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリックス基板の一実施例を示す構成図である。
【図２】本発明に係るアクティブマトリックス基板における帯電防止用の導電層のパターン構成例を示すレイアウト図である。
【図３】図２に示す帯電防止用の導電層のパターンの一部拡大図である。
【図４】本発明に係るアクティブマトリックス基板における帯電防止用の導電層とパッドの接続例を示す概略説明図である。
【図５】図４に示す帯電防止用の導電層とパッドの接続例に適用されるダイオード・リングの構成例を示す概略説明図である。
【図６】図５に示すダイオード・リングとショート・パターンの接続状態を示す構成図である。
【符号の説明】
１ 絶縁性基板
２ 多結晶シリコン膜（半導体層）
３ ゲート絶縁膜
４ ゲート配線
５ 第１層間絶縁膜
６ ソース・ドレイン電極
７ 第２層間絶縁膜（絶縁層）
８ 帯電防止用の導電層（共通配線）
９ コンタクトホール
１１ パネル領域
１２ 画素部
１３ パッド（外部接続用端子）
１４ ダイオード・リング
２０ ショート・パターン
Ｓ アクティブマトリクス型液晶パネル用の基板
【発明の属する技術分野】
本発明は、アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置アクティブマトリックス基板及び液晶装置に関し、特に絶縁基板上に形成されたポリシリコンＴＦＴ（薄膜トランジスタ）によって画素電極を駆動するアクティブマトリックス基板に適用して好適な技術に関する。
【０００２】
【従来の技術】
液晶パネル（液晶装置）の一種としてのアクティブマトリックス型液晶パネルは、例えばガラス基板等の絶縁基板上に半導体層，絶縁層および導電層を順次選択的に形成して、能動素子，受動素子および電極等から成る複数のパネル領域を形成し、それらのパネル領域の画素部に対して例えば能動素子として形成されるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）によって電圧を印加して液晶を駆動するようにした液晶表示装置として実用化されている。
【０００３】
特に、ＴＦＴを構成する半導体としてポリシリコン（Poly-Si）を用いた液晶パネル用基板は、シフトレジスタや駆動回路等の周辺回路を構成するトランジスタ等も同一の工程で形成することができるため高集積化に適しており注目されている。
【０００４】
【発明が解決しようとする課題】
ところで、上述のようにポリシリコンＴＦＴを形成する場合には、絶縁性基板としてシリカガラスや無アルカリガラス等から成るガラス基板を用いることができるが、これらのガラス基板は帯電し易いという特性がある。
【０００５】
特に、能動素子，受動素子および電極等を形成したガラス基板上には、液晶分子を所定の方向に配列させるための液晶配向膜が設けられるが、この液晶配向膜に対するラビング工程を行なう際に高電圧の静電気が発生して基板に帯電し、放電を生じた際に、能動素子としてのＴＦＴ等を静電破壊してしまうという大きな問題を抱えていた。
【０００６】
即ち、能動素子等を形成したガラス基板に、ポリイミド系樹脂等の有機高分子膜を成膜し、この樹脂膜の表面に対して液晶分子を配向させるためにレーヨンやナイロンなどの繊維から成る織布等を所定の荷重下で一定方向に擦りつけるラビング工程を施すが、この際の樹脂膜と繊維との摩擦により高電圧の静電気が発生し、その静電気が基板自体を帯電させたり、あるいは絶縁を破って放電して基板上に形成されたＴＦＴ等の半導体素子を静電破壊してしまうという不都合を生じる。
【０００７】
殊に、本発明者等の知見によれば、最高プロセス温度が４００〜６００℃程度の低温プロセスで作成したポリシリコンＴＦＴ等は耐圧性能が極めて悪いため静電破壊され易く、場合によっては全駆動回路が動作不能になる等の全損に近い大きな被害が起こることが分かってきた。
この発明の目的は、アクティブマトリックス基板について、液晶配向膜のラビング工程等によって発生する静電気によって基板上に形成されたＴＦＴ等が破壊される事態を有効に回避することのできる構成を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるアクティブマトリックス基板であって、前記画素部の周囲の少なくとも一部に帯電防止用の導電層が設けられており、前記導電層は、前記周辺回路を構成する薄膜トランジスタのソース又はドレイン電極と重なり、且つ、前記画素電極ないしは前記端子部と同一材料で前記ソース又はドレイン電極の上に絶縁膜を介して形成されることにより、バイパスコンデンサとして機能することを特徴とする。
【０００９】
このような構成によれば、帯電防止用の導電層は、パネル領域の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、低ノイズ化や低ＥＭＩ化に貢献して高画質、高精細を得ることが可能となる。また、上記帯電防止用の導電層は、前記画素電極ないしは前記端子部と同一材料で形成される場合には、帯電防止用の導電層を形成する工程を簡単に付加することができ、製造プロセスを簡略化することも可能である。
【００１０】
また、駆動回路の容量負荷を増やすことなく、高速動作が可能な状態で静電破壊を防止することができる。
【００１１】
また、前記帯電防止用の導電層が、前記基板表面上に露出する構成とするならば、基板上に形成される液晶配向膜のラビング工程等によって発生する静電気は、帯電防止用の導電層によって確実に集電されて分散されるため、基板自体の帯電が防止され、放電による能動素子等の静電破壊を未然に防止することができる。
【００１２】
特に、前記帯電防止用の導電層は、各パネル領域に跨って電気的に接続され
るように構成する場合には、各パネル領域間における電位差を無くして同電位面を拡張することができるため、より確実に静電気による障害発生を防止することが可能である。
【００１３】
また、上記端子部に形成された複数の外部接続用端子の間あるいは各外部接続用端子と前記帯電防止用の導電層との間が、それぞれ２組のダイオード列を互いに逆向きに配置した静電保護回路を介して接続されるように構成する場合には、外部接続用端子に帯電した静電気の電位が所定値を超えた場合に、その静電気を静電保護回路を介して帯電防止用の導電層に逃がすことができるため、外部接続用端子間あるいは外部接続用端子と帯電防止用の導電層との間で放電が起こることを未然に防止することができる。
【００１４】
また、前記周辺回路は、少なくとも各画素の液晶を駆動する映像信号を列毎にソース配線に書き込むＸ側駆動回路と、行毎に前記画素トランジスタのゲート配線の選択／非選択状態を制御するＹ側駆動回路とから構成され、上記ダイオード接続された一連の外部接続用端子には前記Ｘ側駆動回路の端子と前記Ｙ側駆動回路の端子の双方が混在して含まれるようにするならば、Ｘ側とＹ側との間に電位差を生ずることを防止でき、静電破壊がＸ側あるいはＹ側に偏って発生する事態を確実に防止することができる。
【００１５】
また、上記画素トランジスタは、薄膜トランジスタで構成され、上記帯電防止用の導電層は、前記画素電極ないしは前記端子部と同一材料で形成される場合には、帯電防止用の導電層を形成する工程を簡単に付加することができ、製造プロセスを簡略化することも可能である。
【００１６】
特に、前記帯電防止用の導電層を形成する材料が、透明導電膜としてのインジウム錫酸化物膜（ＩＴＯ）で構成される場合には、ＩＴＯが他の金属材料に比して比抵抗が高いことから、略同等の膜厚の金属材料による帯電防止用の導電層と比較すると、瞬間的な放電をより長い時定数の回路網で受け取ることができ、ひいては放電時に配線間に印加される瞬間電圧を下げることができる。
【００１７】
また、上記静電保護回路のダイオード列のチャネル長と、上記外部接続用端子に接続する入力保護用ダイオードのチャネル長は、上記薄膜トランジスタのチャネル長および液晶装置のドライバ部に用いられる薄膜トランジスタのチャネル長よりも長く設定されるようにするならば劣化を遅延させることができ、ひいては液晶装置の寿命を延ばすことに貢献できる。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面を用いて説明する。
【００１９】
図１は、本発明に係る液晶パネル用基板の一実施例を示す構成図である。
【００２０】
図１において（ａ）は、アクティブマトリックス型液晶パネル用の基板Ｓの回路構成の一部を成すドライバ部としてのインバータの平面図、（ｂ）はそのＡ−Ａ’線断面図、（ｃ）はＢ−Ｂ’線断面図である。
【００２１】
ここでは、低温プロセスで作成された液晶パネル用基板について説明する。
【００２２】
図中、１はシリカガラスや無アルカリガラス等から成る絶縁性基板である。
【００２３】
この絶縁性基板１上には、ポリシリコンＴＦＴの能動層となる多結晶シリコン（ポリシリコン）膜から成る半導体層２が形成され、その半導体層２の表面には、酸化シリコン膜、窒化シリコン膜等から成るゲート絶縁膜３が形成されている。
【００２４】
半導体層２はポリシリコン膜であり、例えば、低温プラズマＣＶＤ法によってアモルファスシリコン層を３００〜７００オングストロームの厚さで堆積した後、エキシマレーザ等を用いたレーザアニール結晶化を行なって、これを得る。
【００２５】
ゲート絶縁膜３は、例えばＴＥＯＳ（テトラエトキシシラン）等を材料ガスとするプラズマＣＶＤ法によって約６００〜１５００オングストロームの厚さで堆積、形成される。
【００２６】
ゲート絶縁膜３上には、Ｔａ，Ｍｏ，Ｔｉ，Ｗ，Ｃｒ，Ａｌ等の金属膜から成る導電膜により、ゲート配線４が形成される。このゲート配線４は、例えばスパッタ法を用いて形成される。
【００２７】
また、上記ゲート配線４をマスクとした不純物（例えば、リンまたはボロン）のイオン打ち込みにより、ＴＦＴの上記半導体層（能動層）２には前記ゲート配線４に自己整合されたソース領域およびドレイン領域となる高濃度不純物領域が形成される。なお、この際、不純物が導入されなかった部分がチャネル領域となる。
【００２８】
５は第１層間絶縁膜である。前記半導体層２のＴＦＴのドレイン領域ないしはソース領域には、ゲート絶縁膜３と第１層間絶縁膜５にコンタクトホール９を介してインジウム錫酸化物（ＩＴＯ），Ａｌ等の導電膜から成るソース・ドレイン電極６が形成されている。前記コンタクトホール９は例えばドライエッチングにより形成される。
【００２９】
さらに、第１層間絶縁膜５およびソース・ドレイン電極６を覆うように第２層間絶縁層７が形成される。
【００３０】
上記第１層間絶縁膜５および第２層間絶縁層７は、例えばＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）やポリシラザンを塗布、焼成して形成する酸化シリコン膜等を用い、各々約３０００〜１５０００オングストロームの厚さで形成する。勿論、上記ゲート絶縁膜３と同様に、ＴＥＯＳを原料ガスに用いたプラズマＣＶＤ法を用いて形成しても構わない。
【００３１】
そして、前記ソース・ドレイン電極６の直上に相当する位置の第２層間絶縁層７の表面には、帯電防止用の導電層（共通配線）８が、ＩＴＯ膜やＡｌ，Ｔｉ，Ｔａ，Ｃｒあるいはそれらの合金から成る導電膜によって形成されている。
【００３２】
この共通配線８は、基板の表面に露出され、後述するように各パネル領域毎に形成される共通配線８は隣接するパネル領域間で互いに接続されるようになっているので、共通配線８全体の静電容量を前記ゲート配線４やソース・ドレイン電極６に比してもかなり大きなものとすることができる。
【００３３】
よって、このような共通配線８を備える本実施例に係るアクティブマトリックス型液晶表示装置用の基板Ｓによれば、この基板表面にポリイミド系樹脂等の有機高分子膜等からなる樹脂膜を約２０００〜３０００オングストロームのような厚さで成膜し、この樹脂膜の表面に対して液晶分子を配向させるためにレーヨンやナイロンなどの繊維から成る織布等を所定の荷重下で一定方向に擦りつけるラビング（配向）工程を施す際に、樹脂膜と繊維との摩擦によって発生する高電圧の静電気は、基板Ｓの表面に露出する共通配線８に総て逃げて分散され、上記織布と共通配線とが等電位となる。このようにして基板Ｓに形成されたＴＦＴ等の能動素子部やその他の受動素子部，配線部および電極部等の間に電位差を生ずることを有効に防止することができ、放電等によってＴＦＴ等が静電破壊される事態を未然に防ぐことができる。
【００３４】
特に、約１０００℃の熱酸化を用いてゲート絶縁膜を形成する高温プロセスと違い、最高プロセス温度が４００〜６００℃程度の低温プロセスで作成したポリシリコンＴＦＴは耐圧性能が極めて低いため、静電破壊され易いことが確認されている。本発明者の実験によれば、本実施例に示すように共通配線８を基板Ｓ表面に露出させて形成した場合には、低温プロセスで形成したポリシリコンＴＦＴ等についてもラビング工程に伴う静電破壊を有効に防ぐことができた。
【００３５】
また、図２，図３の共通配線パターンの構成例を示す図面にあるように、アクティブマトリックス型液晶表示装置基板Ｓとして多数のパネル領域１１，１１・・・をマトリックス状に縦横に形成した場合には、上記のような共通配線８，８・・・を各パネル領域１１間で短絡して形成する。
【００３６】
即ち、基板Ｓの表面上において、各パネル領域１１，１１・・・の略中央に存在する画素部（画素エリア）１２を取囲むようにして形成する共通配線８，８・・・は、隣り合う各パネル領域１１間で互いに連結されて、共通配線８全体で基板表面に露出した大きな閉回路を構成するようになっている。
【００３７】
従って、共通配線８全体で極めて大きな静電容量を確保することができ、基板Ｓのラビング工程に伴う高電圧の静電気を共通配線８全体で集電して電荷を分散することが可能となり、各パネル領域１１，１１・・・間における電位差を略無くして同電位面を拡張することができるため、放電の発生を確実に防止してＴＦＴ等の静電破壊をより有効に防止することができる。
【００３８】
また、共通配線８は、パネル領域１１の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、アクティブマトリックス型液晶表示装置の低ノイズ化、低ＥＭＩ化を図ることができ、同一基板に形成した駆動回路等の誤作動を無くすことができる。これにより、高画質でより高精細な液晶表示装置を得ることができる。
【００３９】
また、図３に図示される１３は、各画素部１２の駆動用或いは検査用の外部接続電極（パッド）であるが、これらのパッド１３，１３・・・についても所定の回路構成を介して共通配線８側に接続されている。
【００４０】
即ち、各パッド１３，１３・・・は、ＩＴＯ膜やアルミニウム層等の導電層で形成されるが、これらの各パッド１３，１３・・・もその機能上、基板Ｓの表面に露出されて形成されるため、基板Ｓのラビング工程に伴う高電圧の静電気が印加され、各パッド１３間あるいは共通配線８との間で電位差を生じて放電等により破壊される虞がある。
【００４１】
この障害を除くために、図４の回路図に示すように、各パッド１３，１３・・・間および共通配線８との間を、図５の回路図に示すような２組のダイオード列を互いに逆向きに配置した静電保護回路（以下「ダイオード・リング」という。）１４，１４・・・を介して接続する構成としたものである。
【００４２】
ここで、上記ダイオード・リングは、ゲート・ドレインを結合したいわゆるダイオード接続のＴＦＴを複数個（図６上では片側６個）直列形態に接続してなる双方向ダイオード列であり、一方の端子にかかる電圧が他方の端子よりもダイオード列の耐圧以上に高くなると高い方の端子から低い方の端子へ向かって電流が流れることにより、静電気を逃がすことができる。
【００４３】
これにより、各パッド１３，１３・・・間および共通配線８との間の電位差が、ダイオード・リング１４の耐圧を超えた際に電流が流れて電位差を一定に保つことができ、放電等によるパッド１３の静電破壊を未然に防止することができる。
【００４４】
また、上記ダイオード・リング１４に代えて、ポリシリコン膜等を用いた高抵抗体を介して各パッド１３，１３・・・間および共通配線８との間を接続するようにしても同等の効果を得ることができる。
【００４５】
その際は、各端子に入力される信号にクロストークが生じないよう抵抗値を決定する。
また、上記ダイオード・リング１４を介して接続される一群の上記パッド１３として、アクティブマトリクス型表示装置のＸ側駆動回路用端子およびＹ側駆動回路用端子の双方が混在して含まれるように共通配線８，８・・・間およびパッド１３，１３・・・間を接続するならば、Ｘ側とＹ側との間に電位差を生ずることを防止でき、静電破壊がＸ側あるいはＹ側に偏って発生する事態を確実に防止することができる。
【００４６】
また、基板Ｓに上記ダイオード・リング１４，１４・・・もしくはそれに相当する回路を形成する場合に、ダイオード・リング１４を構成するＴＦＴのチャネル長Ｌ１と、上記パッド（外部接続用端子）１３，１３・・・に接続される入力保護素子として機能するダイオード接続のＴＦＴのチャネル長Ｌ２をアクティブマトリックス型液晶表示装置のドライバ部に用いられるＴＦＴのチャネル長Ｌ４よりも長く設定するならば、保護用のＴＦＴの劣化を遅延させることができ、ひいてはアクティブマトリクス型液晶表示装置の寿命を延ばす効果を期待できる。
【００４７】
特に、低温プロセスで形成したポリシリコンＴＦＴの場合、チャネル長が短くなると極端に耐圧性能が落ちることが知られている。実例を挙げるならば、チャネル長６μｍではＶｇ＝Ｖｄ＝１５Ｖの直流ストレス試験に耐えたものの、チャネル長４μｍでは同一条件で一瞬にして破壊されることが度々確認されている。
【００４８】
この現象は、高温プロセスでも同様であるが、その程度は低温プロセスの方が著しい。そのため、通常動作には影響の無い静電保護回路やダイオード・リングのチャネル長を長くしてその部位の耐圧性能を向上させ、且つ、静電保護回路で保護されている駆動回路内部のＴＦＴのチャネル長は短くしてその分だけ性能（オン電流、動作周波数等）を優先するようにしたものである。
【００４９】
また、通常の基板を製造する場合において、絶縁基板１上にＴＦＴ等の半導体素子などを形成する過程での静電破壊を防ぐために各素子等をショート・パターン（ショート・バー）に接続した状態で作製し、最終工程でそれらのショート・パターンから素子等を切り離す方法がとられている。本発明に係る基板Ｓの製造方法では、ダイオード・リング１４が工程の途中で破壊され、ラビング工程時にダイオードとしての機能が既に損なわれている様なことの無いように、基板Ｓの表面に形成されるダイオード・リング１４，１４・・・について、隣接するパッド１３同士の間、および各パッド１３と直近の前記共通配線８との間をもショート・パターンで接続した。つまり、ダイオード・リング１４は他の能動素子部，受動素子部および電極部等の構成をショート・パターンから切り離すまでは、図６の構成図（なお、図６の（ａ），（ｂ）において、先の説明と同一の部分には同一の符号を付して説明は省略する。）に示すように、パッド１３自体がショート・パターン２０に接続された状態を保つようにする。
【００５０】
なお、上記ダイオード・リング１４のショート・パターン２０の切り離し、即ち、ショート・パターン２０の橋梁部（即ち、ダイオード・リング１４を跨ぐ部分）２０ａの切り離しは、その他の能動素子部，受動素子部および電極部等の構成をショート・パターンからエッチングによって切り離す際に同時に行なわれる。 これにより、例えばＴＦＴ等の半導体素子を形成する際に行なわれるプラズマエッチングやプラズマＣＶＤに伴うプラズマダメージによってダイオード・リング１４の機能が損なわれる事態を確実に回避することができる。従って、ダイオード・リング１４の機能不全の発生率を大幅に低減させることができるため、パッド１３，１３・・・の静電破壊をより有効に防止することが可能となり、ひいては、この基板Ｓを用いた液晶パネルの寿命を延ばすことができる。
【００５１】
【発明の効果】
以上説明したように、この発明は、基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるように構成したので、帯電防止用の導電層は、パネル領域の駆動に際して大容量のバイパスコンデンサ（パスコン）として働くため、低ノイズ化や低ＥＭＩ化に貢献して高画質、高精細を得ることが可能となり、また、駆動回路の容量負荷を増やすことなく、高速動作が可能な状態で静電破壊を防止することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリックス基板の一実施例を示す構成図である。
【図２】本発明に係るアクティブマトリックス基板における帯電防止用の導電層のパターン構成例を示すレイアウト図である。
【図３】図２に示す帯電防止用の導電層のパターンの一部拡大図である。
【図４】本発明に係るアクティブマトリックス基板における帯電防止用の導電層とパッドの接続例を示す概略説明図である。
【図５】図４に示す帯電防止用の導電層とパッドの接続例に適用されるダイオード・リングの構成例を示す概略説明図である。
【図６】図５に示すダイオード・リングとショート・パターンの接続状態を示す構成図である。
【符号の説明】
１ 絶縁性基板
２ 多結晶シリコン膜（半導体層）
３ ゲート絶縁膜
４ ゲート配線
５ 第１層間絶縁膜
６ ソース・ドレイン電極
７ 第２層間絶縁膜（絶縁層）
８ 帯電防止用の導電層（共通配線）
９ コンタクトホール
１１ パネル領域
１２ 画素部
１３ パッド（外部接続用端子）
１４ ダイオード・リング
２０ ショート・パターン
Ｓ アクティブマトリクス型液晶パネル用の基板
Claims (14)
- 基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるアクティブマトリックス基板であって、
前記画素部の周囲の少なくとも一部に帯電防止用の導電層が設けられており、
前記導電層は、前記周辺回路を構成する薄膜トランジスタのソース又はドレイン電極と重なり、且つ、前記画素電極ないしは前記端子部と同一材料で前記ソース又はドレイン電極の上に絶縁膜を介して形成されることにより、バイパスコンデンサとして機能することを特徴とするアクティブマトリックス基板。 - 前記画素部の周囲の内、無配線部と直流電圧が印加される配線および画像表示時に直流電圧が印加される配線の上にのみ前記帯電防止用の導電層が形成されてなることを特徴とする請求項１に記載のアクティブマトリックス基板。
- 前記帯電防止用の導電層は、前記基板表面上に露出していることを特徴とする請求項１または請求項２に記載のアクティブマトリックス基板。
- 前記帯電防止用の導電層は、各パネル領域に跨って電気的に接続されてなることを特徴とする請求項１から請求項３の何れかに記載のアクティブマトリックス基板。
- 上記端子部に形成された複数の外部接続用端子の間が、それぞれ２組のダイオード列を互いに逆向きに配置した保護素子を介して接続されていることを特徴とする請求項１から請求項４の何れかに記載のアクティブマトリックス基板。
- 前記各外部接続用端子と前記帯電防止用の導電層との間が、それぞれ２組のダイオード列を互いに逆向きに配置した静電保護回路を介して接続されていることを特徴とする請求項１から請求項５の何れかに記載のアクティブマトリックス基板。
- 前記周辺回路は、少なくとも各画素の液晶を駆動する映像信号を列毎にソース配線に書き込むＸ側駆動回路と、行毎に前記画素トランジスタのゲート配線の選択／非選択状態を制御するＹ側駆動回路とから構成され、上記ダイオード列が接続された一連の外部接続用端子には前記Ｘ側駆動回路の端子と前記Ｙ側駆動回路の端子の双方が混在して含まれることを特徴とする請求項５または請求項６に記載のアクティブマトリックス基板。
- 前記帯電防止用の導電層を形成する材料が、Ａｌ，Ｔｉ，Ｔａ，Ｃｒ等もしくはそれらの合金であることを特徴とする請求項１記載のアクティブマトリックス基板。
- 前記帯電防止用の導電層を形成する材料が、透明導電膜であることを特徴とする請求項１記載のアクティブマトリックス基板。
- 上記透明導電膜はインジウム錫酸化物膜で構成されていることを特徴とする請求項９記載のアクティブマトリックス基板。
- 上記画素トランジスタはポリシリコンで構成されていることを特徴とする請求項１から請求項１０の何れかに記載のアクティブマトリックス基板。
- 上記静電保護回路のダイオード列のチャネル長と、上記保護素子のチャネル長は、上記薄膜トランジスタのチャネル長および液晶装置のドライバ部に用いられる薄膜トランジスタのチャネル長よりも長く設定されることを特徴とする請求項６に記載のアクティブマトリックス基板。
- 請求項１から請求項１２に記載のアクティブマトリックス基板と、対向電極を有する透明基板とが適当な間隔をおいて配置されるとともに、上記アクティブマトリックス基板と上記透明基板との間隙内に所定の液晶が封入されていることを特徴とする液晶装置。
- 基板上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域が連続して配置されてなるアクティブマトリックス基板の製造方法であって、
前記画素部の周囲の少なくとも一部に帯電防止用の導電層が設けられており、
前記導電層は、前記周辺回路を構成する薄膜トランジスタのソース又はドレイン電極と重なり、且つ、前記画素電極ないしは前記端子部と同一材料で前記ソース又はドレイン電極の上に絶縁膜を介して形成されることにより、バイパスコンデンサとして機能することを特徴とするアクティブマトリックス基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03775598A JP4057127B2 (ja) | 1998-02-19 | 1998-02-19 | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 |
| TW088102328A TW497273B (en) | 1998-02-19 | 1999-02-12 | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment having display apparatus |
| KR1019997009452A KR100684697B1 (ko) | 1998-02-19 | 1999-02-16 | 액티브 매트릭스 기판, 전기 광학 장치, 액티브 매트릭스 기판의 제조 방법 및 전자 기기 |
| PCT/JP1999/000678 WO1999042897A1 (fr) | 1998-02-19 | 1999-02-16 | Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique |
| US09/402,802 US6392622B1 (en) | 1998-02-19 | 1999-02-16 | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
| CNB998001589A CN1145838C (zh) | 1998-02-19 | 1999-02-16 | 有源矩阵衬底及其制造方法，电光转换装置以及电子仪器 |
| US10/097,298 US6891523B2 (en) | 1998-02-19 | 2002-03-15 | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03775598A JP4057127B2 (ja) | 1998-02-19 | 1998-02-19 | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007288157A Division JP2008122959A (ja) | 2007-11-06 | 2007-11-06 | アクティブマトリックス基板とその製造方法及び液晶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11231345A JPH11231345A (ja) | 1999-08-27 |
| JP4057127B2 true JP4057127B2 (ja) | 2008-03-05 |
Family
ID=12506296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03775598A Expired - Lifetime JP4057127B2 (ja) | 1998-02-19 | 1998-02-19 | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6392622B1 (ja) |
| JP (1) | JP4057127B2 (ja) |
| KR (1) | KR100684697B1 (ja) |
| CN (1) | CN1145838C (ja) |
| TW (1) | TW497273B (ja) |
| WO (1) | WO1999042897A1 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW437095B (en) * | 1998-10-16 | 2001-05-28 | Seiko Epson Corp | Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device |
| DE19963859A1 (de) * | 1999-12-30 | 2001-07-12 | Apotech Res & Dev Ltd | Bi- oder Oligomer eines Di-, Tri-, Quattro- oder Pentamers von rekombinanten Fusionsproteinen |
| KR20030021384A (ko) * | 2001-09-05 | 2003-03-15 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| JP3669351B2 (ja) * | 2001-10-04 | 2005-07-06 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100848089B1 (ko) * | 2002-01-11 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| JP2003324201A (ja) * | 2002-02-26 | 2003-11-14 | Hitachi Ltd | 薄膜トランジスタ及びそれを用いた表示装置 |
| JP4001066B2 (ja) * | 2002-07-18 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、配線基板及び電子機器 |
| JP4373063B2 (ja) * | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
| US20040075790A1 (en) * | 2002-10-21 | 2004-04-22 | Wintek Corporation | Pellucid LCD and fabrication method of same |
| JP3902186B2 (ja) * | 2003-04-21 | 2007-04-04 | 日東電工株式会社 | 帯電防止型光学フィルム、その製造方法、及び画像表示装置 |
| KR100491560B1 (ko) * | 2003-05-06 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 검사방법 및 장치 |
| JP2005049637A (ja) | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
| TWI255959B (en) | 2004-02-23 | 2006-06-01 | Toppoly Optoelectronics Corp | Method of manufacturing thin film transistor array |
| CN100421208C (zh) * | 2004-03-04 | 2008-09-24 | 统宝光电股份有限公司 | 薄膜晶体管阵列的制造方法与装置 |
| JP4346087B2 (ja) * | 2004-10-21 | 2009-10-14 | 日東電工株式会社 | 帯電防止性光学フィルム、帯電防止性粘着型光学フィルム、それらの製造方法および画像表示装置 |
| KR100726212B1 (ko) * | 2005-05-26 | 2007-06-11 | 삼성전자주식회사 | 단말기의 정전기 방전 구조 |
| CN100461429C (zh) * | 2005-12-02 | 2009-02-11 | 中华映管股份有限公司 | 具有静电防护的薄膜晶体管的阵列基板 |
| TWI322318B (en) * | 2005-12-12 | 2010-03-21 | Au Optronics Corp | Active matrix substrate |
| JP2007310131A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Electric Corp | アクティブマトリクス基板及びアクティブマトリクス表示装置 |
| JP4916235B2 (ja) * | 2006-06-29 | 2012-04-11 | 日東電工株式会社 | 配線回路基板 |
| JP2008015366A (ja) * | 2006-07-07 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および表示装置の検査方法 |
| KR20080039594A (ko) * | 2006-11-01 | 2008-05-07 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2008164787A (ja) | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
| CN100458509C (zh) * | 2007-01-29 | 2009-02-04 | 深圳市宇顺电子股份有限公司 | 一种具有防静电导网的lcd基板 |
| CN101573741B (zh) * | 2007-03-13 | 2011-07-06 | 夏普株式会社 | 显示面板和显示装置 |
| JP5252900B2 (ja) * | 2007-12-03 | 2013-07-31 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置用基板 |
| JP5246782B2 (ja) | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
| CN101546080B (zh) * | 2008-03-28 | 2011-03-23 | 富士迈半导体精密工业（上海）有限公司 | 液晶面板 |
| US8575615B2 (en) | 2008-09-17 | 2013-11-05 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP5832181B2 (ja) * | 2010-08-06 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR101917753B1 (ko) * | 2011-06-24 | 2018-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101900915B1 (ko) | 2011-10-14 | 2018-09-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP5717607B2 (ja) * | 2011-10-28 | 2015-05-13 | 株式会社ジャパンディスプレイ | 電気光学装置および表示装置 |
| CN102982776B (zh) * | 2012-11-27 | 2015-07-08 | 深圳市华星光电技术有限公司 | 利用线路板节省旁路电容的方法 |
| US9653608B2 (en) * | 2013-12-23 | 2017-05-16 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display device and thin film transistor |
| KR20150089252A (ko) | 2014-01-27 | 2015-08-05 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판용 모기판의 제조 방법 |
| US9772532B2 (en) * | 2014-03-10 | 2017-09-26 | Lg Display Co., Ltd. | Electrostatic discharge circuit and liquid crystal display device including the same |
| KR101577667B1 (ko) * | 2014-05-27 | 2015-12-16 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 장치 |
| KR102274583B1 (ko) * | 2014-11-27 | 2021-07-06 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| CN105093668B (zh) * | 2015-09-28 | 2018-05-29 | 深圳市华星光电技术有限公司 | 一种彩色滤光片基板及其制造方法、液晶显示面板 |
| CN108761933B (zh) * | 2018-05-28 | 2021-07-27 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| US11366366B2 (en) * | 2019-02-13 | 2022-06-21 | Sharp Kabushiki Kaisha | Active matrix substrate and photoelectric imaging panel with the same |
| CN113471220B (zh) * | 2021-06-30 | 2022-09-20 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114281B2 (ja) | 1986-04-25 | 1995-12-06 | セイコーエプソン株式会社 | ドライバ−内蔵アクティブマトリックス基板 |
| JPS62291688A (ja) * | 1986-06-11 | 1987-12-18 | 株式会社東芝 | アクテイブマトリツクス型表示装置用表示電極アレイ |
| US4803536A (en) * | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| JPH0295333A (ja) * | 1988-09-30 | 1990-04-06 | Olympus Optical Co Ltd | 医療診査情報処理装置 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| JP2687667B2 (ja) * | 1990-04-17 | 1997-12-08 | 日本電気株式会社 | マトリクス電極基板およびその製造方法 |
| JPH0527258A (ja) | 1991-07-19 | 1993-02-05 | Sharp Corp | アクテイブマトリクス基板の製造方法 |
| JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
| JPH06250219A (ja) * | 1993-02-25 | 1994-09-09 | Toshiba Corp | 液晶表示装置 |
| JPH06332011A (ja) * | 1993-05-18 | 1994-12-02 | Sony Corp | 半導体集合基板及び半導体装置 |
| JP3267011B2 (ja) * | 1993-11-04 | 2002-03-18 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3029531B2 (ja) * | 1994-03-02 | 2000-04-04 | シャープ株式会社 | 液晶表示装置 |
| JP3224064B2 (ja) | 1994-03-03 | 2001-10-29 | 三菱電機株式会社 | 薄膜トランジスタ基板とその製造方法及び液晶表示装置の製造方法 |
| JP3208998B2 (ja) * | 1994-05-24 | 2001-09-17 | ソニー株式会社 | 表示装置 |
| JPH0822024A (ja) | 1994-07-05 | 1996-01-23 | Mitsubishi Electric Corp | アクティブマトリクス基板およびその製法 |
| JPH08116063A (ja) * | 1994-10-14 | 1996-05-07 | Sharp Corp | 薄膜トランジスター及び液晶表示装置 |
| JP3315829B2 (ja) * | 1994-11-17 | 2002-08-19 | 株式会社東芝 | 半導体装置 |
| JP3480757B2 (ja) * | 1995-02-21 | 2003-12-22 | 株式会社半導体エネルギー研究所 | パネルの作製方法 |
| JP3475588B2 (ja) * | 1995-06-29 | 2003-12-08 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
| JPH1168110A (ja) * | 1997-08-13 | 1999-03-09 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
-
1998
- 1998-02-19 JP JP03775598A patent/JP4057127B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-12 TW TW088102328A patent/TW497273B/zh not_active IP Right Cessation
- 1999-02-16 US US09/402,802 patent/US6392622B1/en not_active Expired - Lifetime
- 1999-02-16 KR KR1019997009452A patent/KR100684697B1/ko active IP Right Grant
- 1999-02-16 WO PCT/JP1999/000678 patent/WO1999042897A1/ja active IP Right Grant
- 1999-02-16 CN CNB998001589A patent/CN1145838C/zh not_active Expired - Lifetime
-
2002
- 2002-03-15 US US10/097,298 patent/US6891523B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1256763A (zh) | 2000-06-14 |
| CN1145838C (zh) | 2004-04-14 |
| KR100684697B1 (ko) | 2007-02-20 |
| WO1999042897A1 (fr) | 1999-08-26 |
| TW497273B (en) | 2002-08-01 |
| JPH11231345A (ja) | 1999-08-27 |
| US6891523B2 (en) | 2005-05-10 |
| US6392622B1 (en) | 2002-05-21 |
| US20020126250A1 (en) | 2002-09-12 |
| KR20010006366A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4057127B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置 | |
| JP3261699B2 (ja) | アクティブマトリクス基板 | |
| JP4439163B2 (ja) | 液晶表示素子の静電放電防止回路及びその防止方法 | |
| JP5081195B2 (ja) | 液晶表示装置 | |
| JP4390991B2 (ja) | 液晶表示装置 | |
| JP4366076B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| JPH1020336A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4410912B2 (ja) | 静電保護回路 | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| JPH1152427A (ja) | 液晶表示装置 | |
| JP3631384B2 (ja) | 液晶表示装置及び液晶表示装置の基板製造方法 | |
| JP2002040481A (ja) | 表示装置、その製造方法、及び配線基板 | |
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| US20060118787A1 (en) | Electronic device with electrostatic discharge protection | |
| JP3808155B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| JP4381063B2 (ja) | アレイ基板および平面表示装置 | |
| JP2008122959A (ja) | アクティブマトリックス基板とその製造方法及び液晶装置 | |
| KR100777850B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP2002189428A (ja) | アレイ基板及びそれを用いた液晶表示装置 | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| JPH0915623A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050128 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050225 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |