JP3808155B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP3808155B2 JP3808155B2 JP1982597A JP1982597A JP3808155B2 JP 3808155 B2 JP3808155 B2 JP 3808155B2 JP 1982597 A JP1982597 A JP 1982597A JP 1982597 A JP1982597 A JP 1982597A JP 3808155 B2 JP3808155 B2 JP 3808155B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- display device
- liquid crystal
- crystal display
- matrix liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、薄膜トランジスタを用い、かつ、ゲイトライン上にソースラインを有するアクティブマトリクス型の表示装置の画素領域の回路構成・配置に関する。特に、補助容量の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００３】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００４】
また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
そこで、液晶で構成されるコンデンサと直列に補助容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００５】
従来のアクティブマトリクス型液晶表示装置の回路図を図１に示す。アクティブマトリクス型表示回路は、大きく３つの部分に分けられる。すなわち、ゲイトライン（ゲイト配線、スキャン配線、走査配線）４を駆動するためのゲイトドライバー回路２、ソースライン（データ配線、ソース配線、信号配線）５を駆動するためのデータドライバー回路１、画素の設けられたアクティブマトリクス回路３である。このうち、データドライバー回路１とゲイトドライバー回路２は周辺回路と総称される。
【０００６】
アクティブマトリクス回路３は、多数のゲイトライン４とソースライン５が互いに交差するように設けられ、各々の交点には画素電極７が設けられる。そして、画素電極に出入りする電荷を制御するためのスイッチング素子（薄膜トランジスタ）６が設けられる。薄膜トランジスタとしては、トップゲイト型（活性層上にゲイト電極を有するもの）、ボトムゲイト型（ゲイト電極上に活性層を有するもの）が、必要とする回路構造、作製工程、特性等に応じて使い分けられる。また、上述のようにリーク電流により画素の電圧の変動を抑制する目的で、補助容量８が画素のコンデンサーと並列に設けられる。（図１）
【０００７】
一方、薄膜トランジスタは光の照射により導電性が変動するので、それを防止するために遮光性を有する被膜（ブラックマトリクス）を薄膜トランジスタに重ねる必要がある。また、画素間の色、明るさが混合することや、画素の境界部分での電界の乱れによる表示不良を防止するためにも、画素間にも上記の遮光性の被膜を形成する。
【０００８】
このため、この遮光性被膜はマトリクス状の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれる。ＢＭは、当初は製造工程上の有利さからアクティブマトリクス回路の設けられた基板に対向する基板（対向基板）に設けられたが、画素の面積を大きくする（開口率を上げる）必要から、アクティブマトリクス回路の設けられた基板に設けることが提案されている。
【０００９】
【発明が解決しようとする課題】
補助容量の構成に関しては、様々なものが提案されているが、画素の開口部分（光の透過部分）を維持しつつ、大きな容量を得ることは難しかった。本発明はこのような現状に鑑みてなされたものである。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明は、遮光膜をアクティブマトリクス側の基板に形成する際に、この遮光膜を導電性のものとして、一定の電位に保持し、これを補助容量の電極として用いることにより、上記の課題を解決することを特徴とする。そもそも遮光膜は、光を透過させないので、これを補助容量の電極に用いることによる開口率の低下はない。
【００１１】
本発明のアクティブマトリクス型表示装置は、
▲１▼薄膜トランジスタ、
▲２▼ゲイトラインと、その上に形成されたソースライン、
▲３▼遮光膜として機能し、一定の電位に保持された導電性被膜、
▲４▼薄膜トランジスタのドレインに接続し、ソースラインと同じ層の金属配線
▲５▼導電性被膜とソースラインの間にあり、少なくとも２層の絶縁物層よりなる層間絶縁物
とを有する。
【００１２】
本発明においては、上記の条件を満たせば薄膜トランジスタはトップゲイト、ボトムゲイトいずれも使用できる。なぜならば、本発明の主たる改良点が、ソースラインより上の構造に関するものであるので、ソースラインより下の構造（すなわち、ゲイトラインと活性層の位置関係）に関しては、何ら問題とならないからである。また、層間絶縁物の層構造は３層以上であってもよい。
【００１３】
本発明の第１は、上記の構造において、層間絶縁物の上層の絶縁物層がエッチングされた部分に、上記の金属配線と導電性被膜（遮光膜）を両電極とし、少なくとも層間絶縁物の下層の絶縁物層を誘電体とする補助容量が形成されていることを特徴とする。誘電体は２層以上の絶縁物層よりなっていてもよい。
【００１４】
本発明の第２は、上記の構造において、前記層間絶縁物において、導電性被膜（遮光膜）は、金属配線と重なる部分において、層間絶縁物の下層の絶縁物層と接する部分を有することを特徴とする。
上記の発明の第１、第２において、層間絶縁物の下層を半導体プロセスで安定して生産でき、比誘電率も高い窒化珪素を主成分とすることは有効である。その場合には、補助容量の誘電体としては、窒化珪素層のみとすることも，他の被膜（例えば、酸化珪素）との多層構造とすることも可能である。
【００１５】
この場合には、誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。本発明においては、窒化珪素層の厚さは１０００Å以下、好ましくは５００Å以下とするとよい。
また、このような構造においては、窒化珪素膜がソースライン上からアクティブマトリクス回路を覆うことになり、窒化珪素の耐湿性、耐イオン性等のバリア機能が有効に利用できる。
【００１６】
また、上記の発明において、層間絶縁物の上層を平坦化の容易な有機樹脂（例えば、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ、アクリル等）を用いて形成することも有効であるが、有機樹脂は耐湿性や耐イオン性等のバリヤ機能が弱いので、下層は窒化珪素、酸化アルミニウム、窒化アルミニウム等のバリヤ機能の高い材料とすることが望まれる。
【００１７】
さらに、上記の発明において、金属配線を、画素において、ディスクリネーション（凹凸や横電界の影響による液晶分子の配向乱れ）の発生しやすい部分に設けることは以下の理由で効果がある。ディスクリネーションのうち、ゴミ等に起因するものは、製造工程の清浄化により対処できるが、素子構造の凹凸（例えば、画素電極のコンタクト付近の凹凸）や横電界によるものに対しては抜本的な処置は不可能である。ディスクリネーションの発生する部分は画素として用いるのに不適切であり、従来、そのような部分は遮光膜で覆い、画素として機能しないような処置が施されてきたが、本発明ではそのような部分に補助容量を設けることができ、面積を有効に利用できる。
【００１８】
【実施例】
〔実施例１〕
本実施例の作製工程断面図を図３に、また、作製工程上面図を図２に示す。図２と図３の番号は対応する。以下の例における膜厚その他の数値は一例であり、最適なものであるとは限らない。さらに、本発明を実施する者が必要に応じて変更しても何ら差し支えない。
【００１９】
まず、ガラス基板１１上に非晶質珪素膜を５００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ガラス基板上には、下地膜として酸化珪素膜を３０００Åの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されることが好ましいが、石英ガラス基板上であれば、特に下地膜を設けなくともよい。
次に、加熱またはレーザー光の照射等の公知のアニール技術によって、非晶質珪素膜を結晶性珪素膜とし、これをエッチングすることにより、薄膜トランジスタの活性層１２を得る。
【００２０】
次にゲイト絶縁膜として酸化珪素膜１３をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１０００Åの厚さに成膜する。そして、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さに成膜し、これをエッチングすることにより、ゲイトライン（ゲイト電極）１４を得る。（図３（Ａ））
【００２１】
次に，Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で注入することにより、ソース１５とドレイン１６とを形成する。いずれもＮ型となる。不純物イオンの注入後、加熱処理またはレーザー光の照射、または強光の照射を行うことにより、不純物イオンの注入が行われた領域の活性化を行う。
【００２２】
次に、公知の絶縁物層形成技術により、厚さ５０００Åの酸化珪素の層間絶縁物１７を形成し、層間絶縁物１７とゲイト絶縁膜１３をエッチングして、ソース１５、ドレイン１６に達するコンタクトホールを開孔する。そして、公知の金属配線形成技術によりソースライン１８、金属配線（補助容量電極）１９を形成する。（図３（Ｂ））
ここまでの工程で得られた回路を上から見た様子を図２（Ａ）に示す。番号は図３のものに対応する。（図５（Ａ））
【００２３】
次に窒化珪素膜２０をシランとアンモニア、またはシランとＮ2 Ｏ、またはシランとアンモニアとＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜７は２５０〜１０００Å、ここでは５００Åの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでも、さらにその他の方法によるものでもよい。
【００２４】
続いて、スピンコーティング法によって、ポリイミド層２１を少なくとも８０００Å以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層２０とポリイミド層２１よりなる層間絶縁物を形成する。そして、ポリイミド層２１をエッチングして、補助容量用の開孔部２２を形成する。（図３（Ｃ））
【００２５】
なお、ポリイミド層２１のエッチングの際に、用いるエッチャントによっては、窒化珪素をエッチングする場合もあるので、窒化珪素の保護のために、厚さ５０〜５００Å、例えば、２００Åの酸化珪素膜を窒化珪素層とポリイミド層の間に設けてもよい。
さらに、厚さ１０００Åのチタン膜をスパッタリング法で成膜する。もちろん、クロム膜やアルミニウム膜等の金属膜を用いてもよいし、他の成膜方法を用いてもよい。そして、これをエッチングし、ブラックマトリクス２３を形成する。ブラックマトリクス２３は先に形成した補助容量用の孔を覆うように形成する。（図３（Ｄ））
【００２６】
ここまでの工程で得られる補助容量用の孔２２とブラックマトリクス２３を上から見た様子を図２（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔２２とブラックマトリクス２３の重なった部分に補助容量が形成される。（図２（Ｂ））
【００２７】
さらに、層間絶縁物として、厚さ５０００Åのポリイミド膜２４を成膜し、ポリイミド膜２１および２４と窒化珪素層２０をエッチングして、金属配線１９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１０００ÅのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極２５を形成する。（図３（Ｅ））
【００２８】
かくして、アクティブマトリクス回路が完成する。本実施例のように、ポリイミド膜により絶縁層を形成すると平坦化が容易であり、効果が大きい。本実施例では、補助容量はブラックマトリクス２３とドレイン１６の重なる部分２２に得られ、誘電体は窒化珪素層１７である。
【００２９】
〔実施例２〕
本実施例の作製工程の上面図を図４に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、回路配置が実施例１と異なっており、ディスクリネーションの発生しやすい部分に補助容量を設けることにより、画素を有効に形成する（実質的な開口率を高める）方法を示す。
【００３０】
まず、ディスクリネーションの発生について図５を用いて説明する。図５は実施例１で作製した画素と同じ回路配置のものである。図５に示すように、画素の右上に画素電極のコンタクト３１が設けられ、図の右上から左下の方向（左下から右上とは異なることに注意）にラビングがおこなわれ、かつ、ソースライン反転駆動（隣接するソースライン間に印加される信号を互いに逆極性のものとする駆動方法、ドット反転駆動も含む）をおこなう表示装置においては、画素の右上の部分３０にディスクリネーションが生じやすい。この部分は表示に用いるには不適当であるので、ＢＭで覆うことが望まれる。（図５）
【００３１】
そこで、図４（Ａ）に示すように、金属配線１９の配置を実施例１のように、画素の上に設けるのではなく、画素の右側に設ける。（図４（Ａ））
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。画素電極のコンタクト３１も図４（Ｂ）に示すように、右下に設けると効果的である。（図４（Ｂ））
【００３２】
かくして、ディスクリネーションの生じやすい部分には補助容量が形成される。本実施例は、実施例１の回路において、画素の上側に設けられたの補助容量を左に移動させたもので、回路設計上の開口部の面積は同じである。しかしながら、ディスクリネーションと補助容量（もしくはＢＭ）を重ねることにより、実質的にはより大きな開口面積を得ることができる。
【００３３】
〔実施例３〕
本実施例の作製工程の上面図を図６に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層の配置を変更することにより、より面積の有効な利用をはかったものである。
【００３４】
本実施例ではラビングの方向は左下から右上であり、この場合は画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このようなディスクリネーションの生じやすい部分に補助容量を設けることを示したが、本実施例においては、次行の薄膜トランジスタの活性層の一部をもこの部分に設ける。すなわち、図６（Ａ）に示すように、金属配線１９の配置を画素の左側に配置すると同時に、ゲイトラインの枝部を除去して直線状にし、活性層がこれを横断するように配置する。（図６（Ａ））
【００３５】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図６（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路において、ゲイトラインの枝部が不要になった分、面積の効率的な利用が可能となった。
【００３６】
〔実施例４〕
本実施例の作製工程の上面図を図８に、また、本実施例の薄膜トランジスタの主要部および回路図を図７に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。また、図７と図８の番号も相互に対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層およびゲイト電極の配置を変更することにより、薄膜トランジスタの特性を高めより面積の有効な利用をはかったものである。
【００３７】
本実施例も、実施例３と同じくラビングが左下から右上になされるので、画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このような部分に補助容量を設けることを示し、また、実施例３においては、補助容量とシングルゲイト（単ゲイト）の薄膜トランジスタの活性層の一部を設けることを示したが、本実施例においては、トリプルゲイト（３重ゲイト）の薄膜トランジスタの活性層とゲイト電極をもこの部分に設ける。
【００３８】
まず、図７（Ａ）を用いて、本実施例のトリプルゲイト薄膜トランジスタの概要について説明する。この薄膜トランジスタはゲイトライン１４に枝部２９を設け、活性層１２がゲイトラインとその枝部と図に示すように重なる構造とする。交差した部分２６〜２８はそれぞれトランジスタとなる（図７（Ａ））
【００３９】
すなわち、図７（Ｂ）に示すように、ソースライン１８と金属配線１９の間に３つの薄膜トランジスタが直列に接続した構造となる。（図７（Ｂ））
このような多重トランジスタはアクティブマトリクスのスイッチングトランジスタとして用いると特に有効であることが知られている（特公平５−４４１９５）。
【００４０】
このような構造の薄膜トランジスタは次行の画素の左下の部分を占有するが、この部分はディスクリネーションの発生しやすい領域であるので、実施例２、３と同様、このことが開口率の低下をもたらすことはない。すなわち、図８（Ａ）に示すように、ゲイトライン１４に枝部２９を設け、活性層１２がゲイトライン１４およびその枝部２９と３回交差するように配置する。さらに、金属配線１９を図に示すように画素の左側に配置する。（図８（Ａ））
【００４１】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図８（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路と同様にゲイトラインの枝部が必要である点で実施例３のものより不利であるが、３重ゲイト薄膜トランジスタとすることにより、補助容量ははるかに小さくてもよい。したがって、総合的には、本実施例の方が、実施例３のものより特性が優れている。
【００４２】
【発明の効果】
以上に示したごとく、ブラックマトリクスとして用いられる導電性被膜を電極とし、これとソースラインと同層の金属配線との間で補助容量を形成する方法が提案された。実施例ではトップゲイト型の薄膜トランジスタを用いる例を示したが、本発明がソースラインよりも上の構造に関する改良であることから、ボトムゲイト型の薄膜トランジスタにおいても同様に実施できることは明らかである。このように本発明は産業上、有益である。
【図面の簡単な説明】
【図１】 一般的なアクティブマトリクス回路の回路図を示す。
【図２】 実施例１のアクティブマトリクス回路の作製工程上面図を示す。
【図３】 実施例１のアクティブマトリクス回路の作製工程断面図を示す。
【図４】 実施例２のアクティブマトリクス回路の作製工程上面図を示す。
【図５】 ディスクリネーションを説明する図。
【図６】 実施例３のアクティブマトリクス回路の作製工程上面図を示す。
【図７】 実施例４の薄膜トランジスタの概要と回路図を示す。
【図８】 実施例４のアクティブマトリクス回路の作製工程上面図を示す。
【符号の説明】
１ データドライバー回路
２ ゲイトドライバー回路
３ アクティブマトリクス回路領域
４ ゲイトライン
５ ソースライン
６ 薄膜トランジスタ（ＴＦＴ）
７ 画素電極
８ 補助容量
１１ ガラス基板
１２ 活性層
１３ 酸化珪素膜（ゲイト絶縁膜）
１４ ゲイトライン（ゲイト電極）
１５ ソース
１６ ドレイン
１７ 酸化珪素（層間絶縁物）
１８ ソースライン
１９ 金属配線（補助容量電極）
２０ 窒化珪素層
２１、２４ ポリイミド層
２２ 開孔部（補助容量）
２３ 遮光膜（ブラックマトリクス）
２５ 画素電極
２６、２７、２８ 薄膜トランジスタ
２９ ゲイトラインの枝部
３０ ディスクリネーションの生じやすい部分
【発明が属する技術分野】
本明細書で開示する発明は、薄膜トランジスタを用い、かつ、ゲイトライン上にソースラインを有するアクティブマトリクス型の表示装置の画素領域の回路構成・配置に関する。特に、補助容量の構成に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００３】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００４】
また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
そこで、液晶で構成されるコンデンサと直列に補助容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００５】
従来のアクティブマトリクス型液晶表示装置の回路図を図１に示す。アクティブマトリクス型表示回路は、大きく３つの部分に分けられる。すなわち、ゲイトライン（ゲイト配線、スキャン配線、走査配線）４を駆動するためのゲイトドライバー回路２、ソースライン（データ配線、ソース配線、信号配線）５を駆動するためのデータドライバー回路１、画素の設けられたアクティブマトリクス回路３である。このうち、データドライバー回路１とゲイトドライバー回路２は周辺回路と総称される。
【０００６】
アクティブマトリクス回路３は、多数のゲイトライン４とソースライン５が互いに交差するように設けられ、各々の交点には画素電極７が設けられる。そして、画素電極に出入りする電荷を制御するためのスイッチング素子（薄膜トランジスタ）６が設けられる。薄膜トランジスタとしては、トップゲイト型（活性層上にゲイト電極を有するもの）、ボトムゲイト型（ゲイト電極上に活性層を有するもの）が、必要とする回路構造、作製工程、特性等に応じて使い分けられる。また、上述のようにリーク電流により画素の電圧の変動を抑制する目的で、補助容量８が画素のコンデンサーと並列に設けられる。（図１）
【０００７】
一方、薄膜トランジスタは光の照射により導電性が変動するので、それを防止するために遮光性を有する被膜（ブラックマトリクス）を薄膜トランジスタに重ねる必要がある。また、画素間の色、明るさが混合することや、画素の境界部分での電界の乱れによる表示不良を防止するためにも、画素間にも上記の遮光性の被膜を形成する。
【０００８】
このため、この遮光性被膜はマトリクス状の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれる。ＢＭは、当初は製造工程上の有利さからアクティブマトリクス回路の設けられた基板に対向する基板（対向基板）に設けられたが、画素の面積を大きくする（開口率を上げる）必要から、アクティブマトリクス回路の設けられた基板に設けることが提案されている。
【０００９】
【発明が解決しようとする課題】
補助容量の構成に関しては、様々なものが提案されているが、画素の開口部分（光の透過部分）を維持しつつ、大きな容量を得ることは難しかった。本発明はこのような現状に鑑みてなされたものである。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明は、遮光膜をアクティブマトリクス側の基板に形成する際に、この遮光膜を導電性のものとして、一定の電位に保持し、これを補助容量の電極として用いることにより、上記の課題を解決することを特徴とする。そもそも遮光膜は、光を透過させないので、これを補助容量の電極に用いることによる開口率の低下はない。
【００１１】
本発明のアクティブマトリクス型表示装置は、
▲１▼薄膜トランジスタ、
▲２▼ゲイトラインと、その上に形成されたソースライン、
▲３▼遮光膜として機能し、一定の電位に保持された導電性被膜、
▲４▼薄膜トランジスタのドレインに接続し、ソースラインと同じ層の金属配線
▲５▼導電性被膜とソースラインの間にあり、少なくとも２層の絶縁物層よりなる層間絶縁物
とを有する。
【００１２】
本発明においては、上記の条件を満たせば薄膜トランジスタはトップゲイト、ボトムゲイトいずれも使用できる。なぜならば、本発明の主たる改良点が、ソースラインより上の構造に関するものであるので、ソースラインより下の構造（すなわち、ゲイトラインと活性層の位置関係）に関しては、何ら問題とならないからである。また、層間絶縁物の層構造は３層以上であってもよい。
【００１３】
本発明の第１は、上記の構造において、層間絶縁物の上層の絶縁物層がエッチングされた部分に、上記の金属配線と導電性被膜（遮光膜）を両電極とし、少なくとも層間絶縁物の下層の絶縁物層を誘電体とする補助容量が形成されていることを特徴とする。誘電体は２層以上の絶縁物層よりなっていてもよい。
【００１４】
本発明の第２は、上記の構造において、前記層間絶縁物において、導電性被膜（遮光膜）は、金属配線と重なる部分において、層間絶縁物の下層の絶縁物層と接する部分を有することを特徴とする。
上記の発明の第１、第２において、層間絶縁物の下層を半導体プロセスで安定して生産でき、比誘電率も高い窒化珪素を主成分とすることは有効である。その場合には、補助容量の誘電体としては、窒化珪素層のみとすることも，他の被膜（例えば、酸化珪素）との多層構造とすることも可能である。
【００１５】
この場合には、誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。本発明においては、窒化珪素層の厚さは１０００Å以下、好ましくは５００Å以下とするとよい。
また、このような構造においては、窒化珪素膜がソースライン上からアクティブマトリクス回路を覆うことになり、窒化珪素の耐湿性、耐イオン性等のバリア機能が有効に利用できる。
【００１６】
また、上記の発明において、層間絶縁物の上層を平坦化の容易な有機樹脂（例えば、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ、アクリル等）を用いて形成することも有効であるが、有機樹脂は耐湿性や耐イオン性等のバリヤ機能が弱いので、下層は窒化珪素、酸化アルミニウム、窒化アルミニウム等のバリヤ機能の高い材料とすることが望まれる。
【００１７】
さらに、上記の発明において、金属配線を、画素において、ディスクリネーション（凹凸や横電界の影響による液晶分子の配向乱れ）の発生しやすい部分に設けることは以下の理由で効果がある。ディスクリネーションのうち、ゴミ等に起因するものは、製造工程の清浄化により対処できるが、素子構造の凹凸（例えば、画素電極のコンタクト付近の凹凸）や横電界によるものに対しては抜本的な処置は不可能である。ディスクリネーションの発生する部分は画素として用いるのに不適切であり、従来、そのような部分は遮光膜で覆い、画素として機能しないような処置が施されてきたが、本発明ではそのような部分に補助容量を設けることができ、面積を有効に利用できる。
【００１８】
【実施例】
〔実施例１〕
本実施例の作製工程断面図を図３に、また、作製工程上面図を図２に示す。図２と図３の番号は対応する。以下の例における膜厚その他の数値は一例であり、最適なものであるとは限らない。さらに、本発明を実施する者が必要に応じて変更しても何ら差し支えない。
【００１９】
まず、ガラス基板１１上に非晶質珪素膜を５００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ガラス基板上には、下地膜として酸化珪素膜を３０００Åの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されることが好ましいが、石英ガラス基板上であれば、特に下地膜を設けなくともよい。
次に、加熱またはレーザー光の照射等の公知のアニール技術によって、非晶質珪素膜を結晶性珪素膜とし、これをエッチングすることにより、薄膜トランジスタの活性層１２を得る。
【００２０】
次にゲイト絶縁膜として酸化珪素膜１３をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１０００Åの厚さに成膜する。そして、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さに成膜し、これをエッチングすることにより、ゲイトライン（ゲイト電極）１４を得る。（図３（Ａ））
【００２１】
次に，Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で注入することにより、ソース１５とドレイン１６とを形成する。いずれもＮ型となる。不純物イオンの注入後、加熱処理またはレーザー光の照射、または強光の照射を行うことにより、不純物イオンの注入が行われた領域の活性化を行う。
【００２２】
次に、公知の絶縁物層形成技術により、厚さ５０００Åの酸化珪素の層間絶縁物１７を形成し、層間絶縁物１７とゲイト絶縁膜１３をエッチングして、ソース１５、ドレイン１６に達するコンタクトホールを開孔する。そして、公知の金属配線形成技術によりソースライン１８、金属配線（補助容量電極）１９を形成する。（図３（Ｂ））
ここまでの工程で得られた回路を上から見た様子を図２（Ａ）に示す。番号は図３のものに対応する。（図５（Ａ））
【００２３】
次に窒化珪素膜２０をシランとアンモニア、またはシランとＮ2 Ｏ、またはシランとアンモニアとＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜７は２５０〜１０００Å、ここでは５００Åの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでも、さらにその他の方法によるものでもよい。
【００２４】
続いて、スピンコーティング法によって、ポリイミド層２１を少なくとも８０００Å以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層２０とポリイミド層２１よりなる層間絶縁物を形成する。そして、ポリイミド層２１をエッチングして、補助容量用の開孔部２２を形成する。（図３（Ｃ））
【００２５】
なお、ポリイミド層２１のエッチングの際に、用いるエッチャントによっては、窒化珪素をエッチングする場合もあるので、窒化珪素の保護のために、厚さ５０〜５００Å、例えば、２００Åの酸化珪素膜を窒化珪素層とポリイミド層の間に設けてもよい。
さらに、厚さ１０００Åのチタン膜をスパッタリング法で成膜する。もちろん、クロム膜やアルミニウム膜等の金属膜を用いてもよいし、他の成膜方法を用いてもよい。そして、これをエッチングし、ブラックマトリクス２３を形成する。ブラックマトリクス２３は先に形成した補助容量用の孔を覆うように形成する。（図３（Ｄ））
【００２６】
ここまでの工程で得られる補助容量用の孔２２とブラックマトリクス２３を上から見た様子を図２（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔２２とブラックマトリクス２３の重なった部分に補助容量が形成される。（図２（Ｂ））
【００２７】
さらに、層間絶縁物として、厚さ５０００Åのポリイミド膜２４を成膜し、ポリイミド膜２１および２４と窒化珪素層２０をエッチングして、金属配線１９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１０００ÅのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極２５を形成する。（図３（Ｅ））
【００２８】
かくして、アクティブマトリクス回路が完成する。本実施例のように、ポリイミド膜により絶縁層を形成すると平坦化が容易であり、効果が大きい。本実施例では、補助容量はブラックマトリクス２３とドレイン１６の重なる部分２２に得られ、誘電体は窒化珪素層１７である。
【００２９】
〔実施例２〕
本実施例の作製工程の上面図を図４に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、回路配置が実施例１と異なっており、ディスクリネーションの発生しやすい部分に補助容量を設けることにより、画素を有効に形成する（実質的な開口率を高める）方法を示す。
【００３０】
まず、ディスクリネーションの発生について図５を用いて説明する。図５は実施例１で作製した画素と同じ回路配置のものである。図５に示すように、画素の右上に画素電極のコンタクト３１が設けられ、図の右上から左下の方向（左下から右上とは異なることに注意）にラビングがおこなわれ、かつ、ソースライン反転駆動（隣接するソースライン間に印加される信号を互いに逆極性のものとする駆動方法、ドット反転駆動も含む）をおこなう表示装置においては、画素の右上の部分３０にディスクリネーションが生じやすい。この部分は表示に用いるには不適当であるので、ＢＭで覆うことが望まれる。（図５）
【００３１】
そこで、図４（Ａ）に示すように、金属配線１９の配置を実施例１のように、画素の上に設けるのではなく、画素の右側に設ける。（図４（Ａ））
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。画素電極のコンタクト３１も図４（Ｂ）に示すように、右下に設けると効果的である。（図４（Ｂ））
【００３２】
かくして、ディスクリネーションの生じやすい部分には補助容量が形成される。本実施例は、実施例１の回路において、画素の上側に設けられたの補助容量を左に移動させたもので、回路設計上の開口部の面積は同じである。しかしながら、ディスクリネーションと補助容量（もしくはＢＭ）を重ねることにより、実質的にはより大きな開口面積を得ることができる。
【００３３】
〔実施例３〕
本実施例の作製工程の上面図を図６に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層の配置を変更することにより、より面積の有効な利用をはかったものである。
【００３４】
本実施例ではラビングの方向は左下から右上であり、この場合は画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このようなディスクリネーションの生じやすい部分に補助容量を設けることを示したが、本実施例においては、次行の薄膜トランジスタの活性層の一部をもこの部分に設ける。すなわち、図６（Ａ）に示すように、金属配線１９の配置を画素の左側に配置すると同時に、ゲイトラインの枝部を除去して直線状にし、活性層がこれを横断するように配置する。（図６（Ａ））
【００３５】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図６（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路において、ゲイトラインの枝部が不要になった分、面積の効率的な利用が可能となった。
【００３６】
〔実施例４〕
本実施例の作製工程の上面図を図８に、また、本実施例の薄膜トランジスタの主要部および回路図を図７に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。また、図７と図８の番号も相互に対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層およびゲイト電極の配置を変更することにより、薄膜トランジスタの特性を高めより面積の有効な利用をはかったものである。
【００３７】
本実施例も、実施例３と同じくラビングが左下から右上になされるので、画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このような部分に補助容量を設けることを示し、また、実施例３においては、補助容量とシングルゲイト（単ゲイト）の薄膜トランジスタの活性層の一部を設けることを示したが、本実施例においては、トリプルゲイト（３重ゲイト）の薄膜トランジスタの活性層とゲイト電極をもこの部分に設ける。
【００３８】
まず、図７（Ａ）を用いて、本実施例のトリプルゲイト薄膜トランジスタの概要について説明する。この薄膜トランジスタはゲイトライン１４に枝部２９を設け、活性層１２がゲイトラインとその枝部と図に示すように重なる構造とする。交差した部分２６〜２８はそれぞれトランジスタとなる（図７（Ａ））
【００３９】
すなわち、図７（Ｂ）に示すように、ソースライン１８と金属配線１９の間に３つの薄膜トランジスタが直列に接続した構造となる。（図７（Ｂ））
このような多重トランジスタはアクティブマトリクスのスイッチングトランジスタとして用いると特に有効であることが知られている（特公平５−４４１９５）。
【００４０】
このような構造の薄膜トランジスタは次行の画素の左下の部分を占有するが、この部分はディスクリネーションの発生しやすい領域であるので、実施例２、３と同様、このことが開口率の低下をもたらすことはない。すなわち、図８（Ａ）に示すように、ゲイトライン１４に枝部２９を設け、活性層１２がゲイトライン１４およびその枝部２９と３回交差するように配置する。さらに、金属配線１９を図に示すように画素の左側に配置する。（図８（Ａ））
【００４１】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図８（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路と同様にゲイトラインの枝部が必要である点で実施例３のものより不利であるが、３重ゲイト薄膜トランジスタとすることにより、補助容量ははるかに小さくてもよい。したがって、総合的には、本実施例の方が、実施例３のものより特性が優れている。
【００４２】
【発明の効果】
以上に示したごとく、ブラックマトリクスとして用いられる導電性被膜を電極とし、これとソースラインと同層の金属配線との間で補助容量を形成する方法が提案された。実施例ではトップゲイト型の薄膜トランジスタを用いる例を示したが、本発明がソースラインよりも上の構造に関する改良であることから、ボトムゲイト型の薄膜トランジスタにおいても同様に実施できることは明らかである。このように本発明は産業上、有益である。
【図面の簡単な説明】
【図１】 一般的なアクティブマトリクス回路の回路図を示す。
【図２】 実施例１のアクティブマトリクス回路の作製工程上面図を示す。
【図３】 実施例１のアクティブマトリクス回路の作製工程断面図を示す。
【図４】 実施例２のアクティブマトリクス回路の作製工程上面図を示す。
【図５】 ディスクリネーションを説明する図。
【図６】 実施例３のアクティブマトリクス回路の作製工程上面図を示す。
【図７】 実施例４の薄膜トランジスタの概要と回路図を示す。
【図８】 実施例４のアクティブマトリクス回路の作製工程上面図を示す。
【符号の説明】
１ データドライバー回路
２ ゲイトドライバー回路
３ アクティブマトリクス回路領域
４ ゲイトライン
５ ソースライン
６ 薄膜トランジスタ（ＴＦＴ）
７ 画素電極
８ 補助容量
１１ ガラス基板
１２ 活性層
１３ 酸化珪素膜（ゲイト絶縁膜）
１４ ゲイトライン（ゲイト電極）
１５ ソース
１６ ドレイン
１７ 酸化珪素（層間絶縁物）
１８ ソースライン
１９ 金属配線（補助容量電極）
２０ 窒化珪素層
２１、２４ ポリイミド層
２２ 開孔部（補助容量）
２３ 遮光膜（ブラックマトリクス）
２５ 画素電極
２６、２７、２８ 薄膜トランジスタ
２９ ゲイトラインの枝部
３０ ディスクリネーションの生じやすい部分
Claims (9)
- スイッチング素子として薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置において、
ソースラインと、
前記ソースラインと同層に形成され、かつ前記薄膜トランジスタのドレインに接続している金属配線と、
前記ソースライン及び前記金属配線上に形成された下層の層間絶縁物層と、
前記下層の層間絶縁物層とは異なる材料からなり、かつ、開孔部を有する上層の層間絶縁物層と、
前記上層の層間絶縁物層上に形成された、遮光膜として機能する導電性被膜と、
を有し、
前記開孔部において、前記導電性被膜と、前記金属配線を電極とし、前記下層の絶縁物層を誘電体とする補助容量が形成されていることを特徴とするアクティブマトリクス型表示装置。 - 請求項１において、前記導電性被膜は、一定電位を保持していることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１又は請求項２において、前記下層の層間絶縁物層は窒化珪素を主成分とすることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項３のいずれか一項において、前記上層の層間絶縁物は有機樹脂を主成分とすることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項４のいずれか一項において、前記下層の層間絶縁物の膜厚は１０００Å以下であることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項５のいずれか一項において、前記導電性被膜は、前記開孔部において、前記層間絶縁物の下層と接していることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項６のいずれか一項において、前記金属配線は、各画素において、ディスクリネーションの発生しやすい部分に設けられることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項６のいずれか一項において、前記金属配線は、各画素において、ラビングを始める部分に設けられることを特徴とするアクティブマトリクス型液晶表示装置。
- 請求項１乃至請求項８のいずれか一項において、前記導電性被膜は、前記スイッチング素子を覆うことを特徴とするアクティブマトリクス型液晶表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982597A JP3808155B2 (ja) | 1997-01-17 | 1997-01-17 | アクティブマトリクス型液晶表示装置 |
| US09/008,412 US6088070A (en) | 1997-01-17 | 1998-01-16 | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| KR10-1998-0002074A KR100489142B1 (ko) | 1997-01-17 | 1998-01-17 | 액티브 매트릭스 디바이스 |
| US09/588,996 US7397518B1 (en) | 1997-01-17 | 2000-06-06 | Active matrix liquid crystal with capacitor below disclination region |
| US12/168,185 US7898605B2 (en) | 1997-01-17 | 2008-07-07 | Active matrix liquid crystal with capacitor below disclination region |
| US13/034,805 US8218100B2 (en) | 1997-01-17 | 2011-02-25 | Active matrix liquid crystal display device |
| US13/474,915 US8860899B2 (en) | 1997-01-17 | 2012-05-18 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982597A JP3808155B2 (ja) | 1997-01-17 | 1997-01-17 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10206893A JPH10206893A (ja) | 1998-08-07 |
| JP3808155B2 true JP3808155B2 (ja) | 2006-08-09 |
Family
ID=12010088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982597A Expired - Fee Related JP3808155B2 (ja) | 1997-01-17 | 1997-01-17 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3808155B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| EP2309482A3 (en) | 1998-10-30 | 2013-04-24 | Semiconductor Energy Laboratory Co, Ltd. | Field sequantial liquid crystal display device and driving method thereof, and head mounted display |
| JP4298131B2 (ja) | 1999-05-14 | 2009-07-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| TW459275B (en) | 1999-07-06 | 2001-10-11 | Semiconductor Energy Lab | Semiconductor device and method of fabricating the same |
| JP3838332B2 (ja) * | 2000-01-24 | 2006-10-25 | 日本電気株式会社 | 透過型液晶表示装置及び液晶プロジェクタ装置 |
| US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3731460B2 (ja) * | 2000-08-31 | 2006-01-05 | セイコーエプソン株式会社 | 電気光学装置およびプロジェクタ |
| JP4095518B2 (ja) | 2002-10-31 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4862936B2 (ja) * | 2002-10-31 | 2012-01-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4506133B2 (ja) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1997
- 1997-01-17 JP JP1982597A patent/JP3808155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10206893A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784491B2 (ja) | アクティブマトリクス型の表示装置 | |
| KR100442898B1 (ko) | 액정표시장치및그제조방법 | |
| KR100560020B1 (ko) | 액정 표시 장치 | |
| KR100463625B1 (ko) | 액정표시장치 | |
| US6791630B2 (en) | Liquid crystal display devices having pixel and transparent conductive electrodes contacting drain electrodes and methods of fabricating related liquid crystal display devices | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US5185601A (en) | Active matrix liquid crystal display apparatus and method of producing the same | |
| US20020126246A1 (en) | In-plane switching mode liquid crystal display device | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US6850303B2 (en) | Liquid crystal display device having additional storage capacitance | |
| KR20010015187A (ko) | 박막 트랜지스터 어레이 및 그 제조 방법 | |
| JP3808155B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6246458B1 (en) | Method for manufacturing liquid crystal display | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4408117B2 (ja) | アクティブマトリクス回路 | |
| JPH0980473A (ja) | 液晶表示素子 | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4290150B2 (ja) | 液晶表示装置 | |
| US6972818B1 (en) | In-plane switching mode liquid crystal display device | |
| KR20050002239A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20050001940A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040115 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |