JPS62291688A - アクテイブマトリツクス型表示装置用表示電極アレイ - Google Patents
アクテイブマトリツクス型表示装置用表示電極アレイInfo
- Publication number
- JPS62291688A JPS62291688A JP61135165A JP13516586A JPS62291688A JP S62291688 A JPS62291688 A JP S62291688A JP 61135165 A JP61135165 A JP 61135165A JP 13516586 A JP13516586 A JP 13516586A JP S62291688 A JPS62291688 A JP S62291688A
- Authority
- JP
- Japan
- Prior art keywords
- selection line
- display
- electrode array
- active matrix
- row selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 description 11
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002352 surface water Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的］
（産業上の利用分野）
この発明は、薄膜トランジスタをスイッチ素子として表
示電極アレイを構成したアクティブマトリックス型表示
装置用表示電極アレイに関する。
示電極アレイを構成したアクティブマトリックス型表示
装置用表示電極アレイに関する。
（従来の技術）
最近、液晶やエレクトロルミネセンス（ＥＬ）を用いた
表示装置として、テレビ表示やグラフィックディスプレ
イ等を指向した大容量で高密度のアクティブマトリック
ス型表示装置の開発及び実用化が盛んである。
表示装置として、テレビ表示やグラフィックディスプレ
イ等を指向した大容量で高密度のアクティブマトリック
ス型表示装置の開発及び実用化が盛んである。
このような表示装置では、クロストークのない高コント
ラストの表示が出来るように、各画素の駆動と制御を行
なう手段として半導体スイッチが用いられている。この
半導体スイッチとしては、単結晶３ｉ基板上に形成され
たＭＯＳＦＥＴや、透過型表示が可能で大面積化も容易
である等の理由から、透明絶縁基板上に形成された薄膜
トランジスタが多く用いられている。
ラストの表示が出来るように、各画素の駆動と制御を行
なう手段として半導体スイッチが用いられている。この
半導体スイッチとしては、単結晶３ｉ基板上に形成され
たＭＯＳＦＥＴや、透過型表示が可能で大面積化も容易
である等の理由から、透明絶縁基板上に形成された薄膜
トランジスタが多く用いられている。
ところで、薄膜トランジスタを備えた表示電極アレイは
、従来、第６図乃至第８図に示すようなものがある。即
ち、第６図において、Ｘｉ （ｉ＝１．２、・・・、
ｍ）は通常データ線として用いられる複数の列選択線、
Ｙｊ （ｊ＝１．２、・・・、ｍ）は通常アドレス線と
して用いられる複数の行選択線であり、これら列選択線
ｘｉと行選択線Ｙｊの各交点位置に薄膜トランジスタく
第６図では図示せず）が設けられている。そして、薄膜
トランジスタのドレイン電極は列毎に列選択線ｘｉに接
続され、ゲート電極は行毎に行選択線Ｙｊに接続されて
いる。
、従来、第６図乃至第８図に示すようなものがある。即
ち、第６図において、Ｘｉ （ｉ＝１．２、・・・、
ｍ）は通常データ線として用いられる複数の列選択線、
Ｙｊ （ｊ＝１．２、・・・、ｍ）は通常アドレス線と
して用いられる複数の行選択線であり、これら列選択線
ｘｉと行選択線Ｙｊの各交点位置に薄膜トランジスタく
第６図では図示せず）が設けられている。そして、薄膜
トランジスタのドレイン電極は列毎に列選択線ｘｉに接
続され、ゲート電極は行毎に行選択線Ｙｊに接続されて
いる。
又、第７図及び第８図は、表示電極アレイのより具体的
な構造例を一画素部分について示したもので、ガラスか
らなる透明絶縁基板１上には、Ｏｒからなるゲート電極
２及びこれと一体の行選択４１Ｙｊが形成され、これら
を覆うようにＳｉＯ２膜からなるゲート絶縁１１３が形
成されている。このゲート絶縁Ｗ１３上には、ゲート電
極２に対応する位置にａ−８ｉからなる半導体薄膜４が
形成されると共に、所定位置にＩＴＯからなる表示画素
電極５が形成されている。更に、半導体簿膜４とゲート
絶縁膜３にまたがって、Ａ１からなるドレイン１撓６が
形成され、これと一体に行選択線Ｙｊが形成されている
。そして、半導体薄膜４と表示画素Ｎ極５にまたがって
Ａ１からなるソース電ＩｆＡ７が形成されている。
な構造例を一画素部分について示したもので、ガラスか
らなる透明絶縁基板１上には、Ｏｒからなるゲート電極
２及びこれと一体の行選択４１Ｙｊが形成され、これら
を覆うようにＳｉＯ２膜からなるゲート絶縁１１３が形
成されている。このゲート絶縁Ｗ１３上には、ゲート電
極２に対応する位置にａ−８ｉからなる半導体薄膜４が
形成されると共に、所定位置にＩＴＯからなる表示画素
電極５が形成されている。更に、半導体簿膜４とゲート
絶縁膜３にまたがって、Ａ１からなるドレイン１撓６が
形成され、これと一体に行選択線Ｙｊが形成されている
。そして、半導体薄膜４と表示画素Ｎ極５にまたがって
Ａ１からなるソース電ＩｆＡ７が形成されている。
尚、ゲート電極２、半導体薄ＷＡ４、ドレイン電極６及
びソース電極７により薄膜トランジスタが構成され、こ
の薄膜トランジスタと表示画素電極５が複数個マトリッ
クス状に配列形成されている。
びソース電極７により薄膜トランジスタが構成され、こ
の薄膜トランジスタと表示画素電極５が複数個マトリッ
クス状に配列形成されている。
又、第６図からも明らかなように、列選択線Ｘｉと行選
択線Ｙｊとは接続されていない。第６図中の８．９は列
選択線端子であり、１０．１１は行選択［１端子である
。
択線Ｙｊとは接続されていない。第６図中の８．９は列
選択線端子であり、１０．１１は行選択［１端子である
。
（発明が解決しようとする問題点）
ところが、上記のような従来の表示電極アレイは、透明
絶縁基板１上に構成されているため、静電気に対して非
常に弱いという欠点がある。即ち、製造工程中に静電気
が発生すると、静電気は薄膜トランジスタのゲート絶縁
膜３又は列選択線Ｘｉと行選択線Ｙｊの交点の絶縁膜の
どちらかを破壊し、選択線の欠陥となって表示特性を著
しく損ねることになる。
絶縁基板１上に構成されているため、静電気に対して非
常に弱いという欠点がある。即ち、製造工程中に静電気
が発生すると、静電気は薄膜トランジスタのゲート絶縁
膜３又は列選択線Ｘｉと行選択線Ｙｊの交点の絶縁膜の
どちらかを破壊し、選択線の欠陥となって表示特性を著
しく損ねることになる。
そこで、例えば特公昭６１−１２２６８号公報では、列
選択線Ｘｉと行選択線Ｙｊとを全て透明絶縁基板１の周
辺で短絡接続した後、基板１の完成時に列選択線Ｘｉと
行選択線Ｙｊを個々に切り離している。
選択線Ｘｉと行選択線Ｙｊとを全て透明絶縁基板１の周
辺で短絡接続した後、基板１の完成時に列選択線Ｘｉと
行選択線Ｙｊを個々に切り離している。
ところがこの方法では、例えば製造工程中に透明絶縁基
板１の裏面に静電気がのると、絶縁膜の静電破壊が生じ
るには至らないまでも、第９図に示すように薄膜トラン
ジスタの特性劣化を起こし、表示特性を損ねる。
板１の裏面に静電気がのると、絶縁膜の静電破壊が生じ
るには至らないまでも、第９図に示すように薄膜トラン
ジスタの特性劣化を起こし、表示特性を損ねる。
この発明は、上記事情に鑑みなされたもので、薄膜トラ
ンジスタの特性を劣化させることなく、絶ｈＡｌｌの静
電破壊を未然に防止したアクティブマトリックス型表示
装置用表示電極アレイを提供することを目的とする。
ンジスタの特性を劣化させることなく、絶ｈＡｌｌの静
電破壊を未然に防止したアクティブマトリックス型表示
装置用表示電極アレイを提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
この発明は、透明絶縁基板上に交差して形成された複数
の列選択線と行選択線を介して、複数の薄膜トランジス
タにより、選択駆動される複数の表示画素電極をマトリ
ックス状に配列形成したアクティブマトリックス型表示
装置用表示電極アレイにおいて、上記透明絶縁基板の裏
面及び側面を透明導電膜で被覆し、且つ上記列選択線と
行選択線を短絡接続すると共に上記透明導電膜に接続し
てなるアクティブマトリックス型表示装置用表示電極ア
レイである。
の列選択線と行選択線を介して、複数の薄膜トランジス
タにより、選択駆動される複数の表示画素電極をマトリ
ックス状に配列形成したアクティブマトリックス型表示
装置用表示電極アレイにおいて、上記透明絶縁基板の裏
面及び側面を透明導電膜で被覆し、且つ上記列選択線と
行選択線を短絡接続すると共に上記透明導電膜に接続し
てなるアクティブマトリックス型表示装置用表示電極ア
レイである。
（作用）
この発明では、上記手段を採用することにより、製造工
程中に静電気が発生しても、薄膜トランジスタの特性を
劣化することなく絶縁膜の静電破壊は未然に防止され、
表示特性が損われることはない。
程中に静電気が発生しても、薄膜トランジスタの特性を
劣化することなく絶縁膜の静電破壊は未然に防止され、
表示特性が損われることはない。
（実施例）
以下、図面を参照して、この発明の一実施例を詳細に説
明する。
明する。
この発明によるアクティブマトリックス型表示装置用表
示電極アレイは、第１図乃至第３図に２、すように構成
され、第１図は表示電極アレイの全体を示す平面図、第
２図は第１図のＡ−Ａ’線に沿って切断し矢印方向に見
た断面図、第３図は表水電極アレイのより具体的な構造
例を一画素部分について示した断面図である。
示電極アレイは、第１図乃至第３図に２、すように構成
され、第１図は表示電極アレイの全体を示す平面図、第
２図は第１図のＡ−Ａ’線に沿って切断し矢印方向に見
た断面図、第３図は表水電極アレイのより具体的な構造
例を一画素部分について示した断面図である。
即ち、従来例（第６図乃至第８図）と同一箇所は同一符
号を付すことにすると、透明絶縁基板１はガラスからな
っているが、この発明では透明絶縁基板１の裏面及び側
面にはＩＴＯ等の透明導電１１２が被覆されている。更
に、透明絶縁基板１の表面の周縁部には、後述の列選択
線端子９及び行選択線端子１０と一体となるＡ１からな
る短絡部１３が、透明絶縁基板１の側面の透明導電膜１
２にも接触するように形成されている。この結果、透明
絶縁基板１の周縁部は電気的にシールドされたことにな
る。
号を付すことにすると、透明絶縁基板１はガラスからな
っているが、この発明では透明絶縁基板１の裏面及び側
面にはＩＴＯ等の透明導電１１２が被覆されている。更
に、透明絶縁基板１の表面の周縁部には、後述の列選択
線端子９及び行選択線端子１０と一体となるＡ１からな
る短絡部１３が、透明絶縁基板１の側面の透明導電膜１
２にも接触するように形成されている。この結果、透明
絶縁基板１の周縁部は電気的にシールドされたことにな
る。
このような透明絶縁基板１上には、従来と同様に、Ｃｒ
からなるゲート電極２及びこれと一体の行選択１ｉ！Ｙ
ｊが形成され、これらを覆うようにＳｉＯ２膜からなる
ゲート絶縁膜３が形成されている。このゲート絶縁！１
３上には、ゲート電極２に対応する位置にａ−３ｉから
なる半導体７４膜４が形成されると共に、所定位置にＩ
ＴＯからなる表示画素電極５が形成されている。更に、
半導体重ｙｉ４とゲート絶縁１！！１３にまたがって、
Ａ１からなるドレイン電極６が形成され、これと、一体
に列選択線Ｘｉが形成されている。そして、半導体重ｇ
Ｉ４と表示画素電極５にまたがってＡＩからなるソース
電極７が形成されている。
からなるゲート電極２及びこれと一体の行選択１ｉ！Ｙ
ｊが形成され、これらを覆うようにＳｉＯ２膜からなる
ゲート絶縁膜３が形成されている。このゲート絶縁！１
３上には、ゲート電極２に対応する位置にａ−３ｉから
なる半導体７４膜４が形成されると共に、所定位置にＩ
ＴＯからなる表示画素電極５が形成されている。更に、
半導体重ｙｉ４とゲート絶縁１！！１３にまたがって、
Ａ１からなるドレイン電極６が形成され、これと、一体
に列選択線Ｘｉが形成されている。そして、半導体重ｇ
Ｉ４と表示画素電極５にまたがってＡＩからなるソース
電極７が形成されている。
上記の場合、第１図から明らかなように、列選択線Ｘｉ
の両端は夫々列選択線端子８．９に接続されており、行
選択線Ｙｊの両端は夫々行選択線端子１０．１１に接続
されているが、従来とは異なって列選択線端子９と行選
択線端子１１がいずれも短絡部１３と一体に形成されて
いる。この結果、列選択線Ｘｉと行選択線Ｙｊとは全て
短絡されており、短絡部１３は既述のように透明絶縁基
板１の側面に延在する透明導電膜１２に接続されている
ので、列選択線Ｘｉと行選択線Ｙｊとは短絡されると共
に透明導電膜１２にも接続されている。又、透明絶縁基
板１の裏面にも透明導電膜１２が被覆されているため、
裏面に静電気がのらなくなり、薄膜トランジスタの特性
は第４図に示すように良好である。
の両端は夫々列選択線端子８．９に接続されており、行
選択線Ｙｊの両端は夫々行選択線端子１０．１１に接続
されているが、従来とは異なって列選択線端子９と行選
択線端子１１がいずれも短絡部１３と一体に形成されて
いる。この結果、列選択線Ｘｉと行選択線Ｙｊとは全て
短絡されており、短絡部１３は既述のように透明絶縁基
板１の側面に延在する透明導電膜１２に接続されている
ので、列選択線Ｘｉと行選択線Ｙｊとは短絡されると共
に透明導電膜１２にも接続されている。又、透明絶縁基
板１の裏面にも透明導電膜１２が被覆されているため、
裏面に静電気がのらなくなり、薄膜トランジスタの特性
は第４図に示すように良好である。
尚、ゲート電極２、半導体３１１１４、ドレイン電極６
及びソース電極７により１ＪＩｌトランジスタが構成さ
れ、この薄膜トランジスタと表示画素電極５が複数個マ
トリックス状に配列形成されているのは、従来と同様で
ある。
及びソース電極７により１ＪＩｌトランジスタが構成さ
れ、この薄膜トランジスタと表示画素電極５が複数個マ
トリックス状に配列形成されているのは、従来と同様で
ある。
（変形例）
上記実施例では、列選択線端子９と行選択線端子１１が
いずれも短絡部１３と一体に形成されているが、列選択
線端子８と行選択線端子１ｏは短絡部１３と一体にはな
っていない。第５図では、このフリーな列選択線端子８
と行選択線端子１０とを夫々列選択線ｘｉと行選択線Ｙ
ｊと介して短絡部１３に接続したものである。つまり列
選択線ｘｉと行選択線Ｙｊの夫々両端が短絡部１３に接
続されている訳で、この変形例も上記実施例と同様効果
が得られることは言うまでもない。
いずれも短絡部１３と一体に形成されているが、列選択
線端子８と行選択線端子１ｏは短絡部１３と一体にはな
っていない。第５図では、このフリーな列選択線端子８
と行選択線端子１０とを夫々列選択線ｘｉと行選択線Ｙ
ｊと介して短絡部１３に接続したものである。つまり列
選択線ｘｉと行選択線Ｙｊの夫々両端が短絡部１３に接
続されている訳で、この変形例も上記実施例と同様効果
が得られることは言うまでもない。
［発明の効果］
この発明によれば、透明絶縁基板１の裏面及び側面を透
明導電膜１２で被覆し、且つ列選択線Ｘｉと行選択線Ｙ
ｊの全ての選択線を短絡接続すると共に透明導電膜１２
に接続しているので、製造工程中に静電気が発生しても
、薄膜トランジスタの特性を劣化させることなく、絶縁
膜の静電破壊は未然に防止され、表示特性が損われるこ
とはない。
明導電膜１２で被覆し、且つ列選択線Ｘｉと行選択線Ｙ
ｊの全ての選択線を短絡接続すると共に透明導電膜１２
に接続しているので、製造工程中に静電気が発生しても
、薄膜トランジスタの特性を劣化させることなく、絶縁
膜の静電破壊は未然に防止され、表示特性が損われるこ
とはない。
第１図はこの発明の一実施例に係るアクティブマトリッ
クス型表示装置用表示電極アレイを示す平面図、第２図
は第１図のＡ−Ａ’線に沿って切断し矢印方向に見た断
面図、第３図は同じく表示電極アレイのより具体的な構
造例を一画素部分について示した断面図、第４図はこの
発明の薄膜トランジスタの特性の一例を示す特性曲線図
、第５図はこの発明の変形例に係るアクティブマトリッ
クス型表示装置用表示電極アレイを示す平面図、第６図
は従来のアクティブマトリックス型表示装置用表示電極
アレイを示す平面図、第７図及び第８図は同じく表示電
橋アレイのより具体的な構造例を一画素部分について示
した平面図と断面図、第９図は従来の７ｓ膜トランジス
タの特性の一例を示す特性曲線図である。 Ｘｌ（ｉ−１，２、・・・、ｍ ） −・・列選択線、
Ｙｊ （ｊ＝１．２、・・・、ｍ）・・・行選択線、
１・・・透明絶縁基板、 ２・・・ゲート電極、 ３・
・・ゲート絶縁膜、 ４・・・半導体薄膜、 ５・・・
表示画素電極、６・・・ドレイン電極、 ７・・・ソー
ス電極、 ８．９・・・列選択線端子、 １０．１１・
・・行選択線端子、１２・・・透明導電膜、 １３・・
・短絡部。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 γ−ト幣足 （Ｖ） 第４図 第５図 第６図 第７図 第８図 第９図
クス型表示装置用表示電極アレイを示す平面図、第２図
は第１図のＡ−Ａ’線に沿って切断し矢印方向に見た断
面図、第３図は同じく表示電極アレイのより具体的な構
造例を一画素部分について示した断面図、第４図はこの
発明の薄膜トランジスタの特性の一例を示す特性曲線図
、第５図はこの発明の変形例に係るアクティブマトリッ
クス型表示装置用表示電極アレイを示す平面図、第６図
は従来のアクティブマトリックス型表示装置用表示電極
アレイを示す平面図、第７図及び第８図は同じく表示電
橋アレイのより具体的な構造例を一画素部分について示
した平面図と断面図、第９図は従来の７ｓ膜トランジス
タの特性の一例を示す特性曲線図である。 Ｘｌ（ｉ−１，２、・・・、ｍ ） −・・列選択線、
Ｙｊ （ｊ＝１．２、・・・、ｍ）・・・行選択線、
１・・・透明絶縁基板、 ２・・・ゲート電極、 ３・
・・ゲート絶縁膜、 ４・・・半導体薄膜、 ５・・・
表示画素電極、６・・・ドレイン電極、 ７・・・ソー
ス電極、 ８．９・・・列選択線端子、 １０．１１・
・・行選択線端子、１２・・・透明導電膜、 １３・・
・短絡部。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 γ−ト幣足 （Ｖ） 第４図 第５図 第６図 第７図 第８図 第９図
Claims (1)
- 透明絶縁基板上に交差して形成された複数の列選択線と
行選択線を介して、複数の薄膜トランジスタにより、選
択駆動される複数の表示画素電極をマトリックス状に配
列形成したアクティブマトリックス型表示装置用表示電
極アレイにおいて、上記透明絶縁基板の裏面及び側面を
透明導電膜で被覆し、且つ上記列選択線と行選択線を短
絡接続すると共に上記透明導電膜に接続してなることを
特徴とするアクティブマトリックス型表示装置用表示電
極アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135165A JPS62291688A (ja) | 1986-06-11 | 1986-06-11 | アクテイブマトリツクス型表示装置用表示電極アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61135165A JPS62291688A (ja) | 1986-06-11 | 1986-06-11 | アクテイブマトリツクス型表示装置用表示電極アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62291688A true JPS62291688A (ja) | 1987-12-18 |
Family
ID=15145347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61135165A Pending JPS62291688A (ja) | 1986-06-11 | 1986-06-11 | アクテイブマトリツクス型表示装置用表示電極アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291688A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02209907A (ja) * | 1988-10-31 | 1990-08-21 | Japan Synthetic Rubber Co Ltd | エステル基含有（メタ）アクリル酸エステル（共）重合体およびその組成物 |
| JPH02256029A (ja) * | 1989-03-29 | 1990-10-16 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
| WO1999042897A1 (fr) * | 1998-02-19 | 1999-08-26 | Seiko Epson Corporation | Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique |
-
1986
- 1986-06-11 JP JP61135165A patent/JPS62291688A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02209907A (ja) * | 1988-10-31 | 1990-08-21 | Japan Synthetic Rubber Co Ltd | エステル基含有（メタ）アクリル酸エステル（共）重合体およびその組成物 |
| JPH02256029A (ja) * | 1989-03-29 | 1990-10-16 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
| WO1999042897A1 (fr) * | 1998-02-19 | 1999-08-26 | Seiko Epson Corporation | Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique |
| US6392622B1 (en) | 1998-02-19 | 2002-05-21 | Seiko Epson Corporation | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
| US6891523B2 (en) | 1998-02-19 | 2005-05-10 | Seiko Epson Corporation | Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914260B2 (en) | Electro-optical device | |
| JP2780543B2 (ja) | 液晶表示基板及び液晶表示装置 | |
| JPH03134628A (ja) | アクティブマトリックス液晶表示素子 | |
| US5825439A (en) | Array substrate for display | |
| JPS6385586A (ja) | アクテイブマトリクス型表示装置 | |
| JPH0567953B2 (ja) | ||
| JPH1172806A (ja) | アクティブマトリクス型表示装置 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JPH07191301A (ja) | 表示装置及び表示装置の駆動方法 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JPS62291688A (ja) | アクテイブマトリツクス型表示装置用表示電極アレイ | |
| JPS61179486A (ja) | 半導体装置 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| KR100621533B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JPH05142568A (ja) | 液晶表示装置 | |
| JPS61193128A (ja) | マトリクス型表示装置 | |
| JPH10228031A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH04319919A (ja) | 液晶表示装置 | |
| JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| KR100229610B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2780539B2 (ja) | 液晶表示装置 | |
| JPH04338730A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH10161155A (ja) | 液晶表示装置 |