JPH1172806A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JPH1172806A JPH1172806A JP7258098A JP7258098A JPH1172806A JP H1172806 A JPH1172806 A JP H1172806A JP 7258098 A JP7258098 A JP 7258098A JP 7258098 A JP7258098 A JP 7258098A JP H1172806 A JPH1172806 A JP H1172806A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- counter electrode
- display device
- electrode
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Abstract
(57)【要約】
【課題】 本発明は、静電気の影響による製造歩留りの
低下を抑え、しかも低消費電力化が達成されるアクティ
ブマトリクス型表示装置を提供することを目的としてい
る。 【解決手段】 この発明は、互いに交差する複数本の信
号線１１５と複数本の走査線１１１ａとの各交点近傍に
スイッチ素子１２１を介して配置される画素電極１３１
を含むアレイ基板２００を含む表示パネル２０と、走査
線にスイッチ素子１２１をＯＮする第１電圧とスイッチ
素子をＯＦＦする第２電圧を含む走査信号を供給する走
査信号供給手段３０とを備えたアクティブマトリクス型
表示装置において、走査線を互いに電気的に接続する第
１接続手段１５３と、この第１接続手段１５３を実質的
に第２電圧に設定する手段３０，１７１ａ，１７１ｂと
を備えたことを特徴としている。
低下を抑え、しかも低消費電力化が達成されるアクティ
ブマトリクス型表示装置を提供することを目的としてい
る。 【解決手段】 この発明は、互いに交差する複数本の信
号線１１５と複数本の走査線１１１ａとの各交点近傍に
スイッチ素子１２１を介して配置される画素電極１３１
を含むアレイ基板２００を含む表示パネル２０と、走査
線にスイッチ素子１２１をＯＮする第１電圧とスイッチ
素子をＯＦＦする第２電圧を含む走査信号を供給する走
査信号供給手段３０とを備えたアクティブマトリクス型
表示装置において、走査線を互いに電気的に接続する第
１接続手段１５３と、この第１接続手段１５３を実質的
に第２電圧に設定する手段３０，１７１ａ，１７１ｂと
を備えたことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス配線を
含む表示装置に係り、特に静電気対策が施されたアクテ
ィブマトリクス型表示装置に関する。
含む表示装置に係り、特に静電気対策が施されたアクテ
ィブマトリクス型表示装置に関する。
【０００２】
【従来の技術】平面表示装置、中でも液晶表示装置は、
薄型、軽量に加え低消費電力であることから、各種分野
で利用されるようになってきた。中でも、各表示画素毎
にスイッチ素子が設けられたアクティブマトリクス型液
晶表示装置は、隣接画素間でクロストークを最小に抑え
ることができるため、特に高精細な表示画像が要求され
る分野で使用されている。
薄型、軽量に加え低消費電力であることから、各種分野
で利用されるようになってきた。中でも、各表示画素毎
にスイッチ素子が設けられたアクティブマトリクス型液
晶表示装置は、隣接画素間でクロストークを最小に抑え
ることができるため、特に高精細な表示画像が要求され
る分野で使用されている。
【０００３】例えば、このアクティブマトリクス型液晶
表示装置は、アレイ基板と対向基板の間に、配向膜を介
してツイスト・ネマチック（ＴＮ）型液晶が保持されて
成る。
表示装置は、アレイ基板と対向基板の間に、配向膜を介
してツイスト・ネマチック（ＴＮ）型液晶が保持されて
成る。
【０００４】アレイ基板は、複数本の信号線と複数本の
走査線とが互いに絶縁膜を介してマトリクス状に配線さ
れ、各交点近傍にスイッチ素子として薄膜トランジスタ
（ＴＦＴ）等の能動素子を介して画素電極が配置されて
成る。また、対向基板は、画素電極に対向する対向電極
を含む。
走査線とが互いに絶縁膜を介してマトリクス状に配線さ
れ、各交点近傍にスイッチ素子として薄膜トランジスタ
（ＴＦＴ）等の能動素子を介して画素電極が配置されて
成る。また、対向基板は、画素電極に対向する対向電極
を含む。
【０００５】ところで、このようなアレイ基板には、通
常、ガラスや石英等の透明絶縁基板が用いられるが、絶
縁基板であるが故に、製造途中で生じる静電気の影響を
受ける。即ち、信号線と走査線との交差部に静電気の影
響により高電圧が印加され、これにより絶縁不良が生
じ、信号線と走査線とが短絡する、あるいは薄膜トラン
ジスタの素子不良を招くといった不具合が生じる。
常、ガラスや石英等の透明絶縁基板が用いられるが、絶
縁基板であるが故に、製造途中で生じる静電気の影響を
受ける。即ち、信号線と走査線との交差部に静電気の影
響により高電圧が印加され、これにより絶縁不良が生
じ、信号線と走査線とが短絡する、あるいは薄膜トラン
ジスタの素子不良を招くといった不具合が生じる。
【０００６】そこで、従来より、信号線や走査線にチャ
ージされる電荷を、互いに共通な導体配線（ショートリ
ング）で接続することで分配し、これにより局所的に高
電圧が印加されることを防止する技術が知られている。
しかしながら、このショートリングは最終行程で除去す
る必要があるため、その後に生じる静電気に基づく製造
不良を低減することができない。
ージされる電荷を、互いに共通な導体配線（ショートリ
ング）で接続することで分配し、これにより局所的に高
電圧が印加されることを防止する技術が知られている。
しかしながら、このショートリングは最終行程で除去す
る必要があるため、その後に生じる静電気に基づく製造
不良を低減することができない。
【０００７】
【発明が解決しようとする課題】このような中、例え
ば、特開昭６３−２２０２８９号等に開示されるよう
に、信号線や走査線を、ショートリングで直接接続する
のではなく、例えば通常の動作電圧に基づく電位差以上
の高電位差が生じた場合のみショートリングと接続され
るように、スイッチ素子を介して信号線や走査線をショ
ートリングに接続することが知られている。この構成に
よれば、ショートリングを除去する必要がないため、静
電気に伴う製造不良を大幅に低減することができる。
ば、特開昭６３−２２０２８９号等に開示されるよう
に、信号線や走査線を、ショートリングで直接接続する
のではなく、例えば通常の動作電圧に基づく電位差以上
の高電位差が生じた場合のみショートリングと接続され
るように、スイッチ素子を介して信号線や走査線をショ
ートリングに接続することが知られている。この構成に
よれば、ショートリングを除去する必要がないため、静
電気に伴う製造不良を大幅に低減することができる。
【０００８】しかしながら、本発明者等の鋭意研究の結
果、上述した構成によれば、消費電流が増大することが
わかった。
果、上述した構成によれば、消費電流が増大することが
わかった。
【０００９】ところで、信号線の電圧の低下を抑制する
ことができ、また、信号線に電圧を印加するための外部
駆動回路の出力インピーダンスを、従来より高い値に設
定できる液晶表示装置が提案されている（特開平９−９
０４２８号）。
ことができ、また、信号線に電圧を印加するための外部
駆動回路の出力インピーダンスを、従来より高い値に設
定できる液晶表示装置が提案されている（特開平９−９
０４２８号）。
【００１０】この液晶表示素子は、走査線との間に静電
保護素子が接続され、信号線との間に静電保護素子が接
続された保護素子配線が、抵抗素子を介して、コモン電
圧が印加されるコモン配線に接続される。また、この抵
抗素子は、配線の一部をエッチングして、線幅を他の部
分よりも狭く、かつ、積厚を薄く形成して構成されるも
のである。このように構成することによって、コモン配
線から静電保護素子を介して走査線に流れ込む電流は、
抵抗素子により抑制され、コモン電圧の低下を防止する
ことができる。
保護素子が接続され、信号線との間に静電保護素子が接
続された保護素子配線が、抵抗素子を介して、コモン電
圧が印加されるコモン配線に接続される。また、この抵
抗素子は、配線の一部をエッチングして、線幅を他の部
分よりも狭く、かつ、積厚を薄く形成して構成されるも
のである。このように構成することによって、コモン配
線から静電保護素子を介して走査線に流れ込む電流は、
抵抗素子により抑制され、コモン電圧の低下を防止する
ことができる。
【００１１】しかしながら、このような液晶表示素子に
おいても、次のような問題点がある。
おいても、次のような問題点がある。
【００１２】第１の問題点は、抵抗素子で配線を形成し
ているため、断線等の影響を受けやすいということであ
る。
ているため、断線等の影響を受けやすいということであ
る。
【００１３】第２の問題点は、充分な抵抗値を実現する
ためには、配線を充分に細く、かつ、長く形成する必要
がある。すなわち、このような形成は、露光の制約、ば
らつきの影響を受け、安定な抵抗素子の形成が困難で、
また、長く形成するには配置する場所の制約を受けると
いうことになる。
ためには、配線を充分に細く、かつ、長く形成する必要
がある。すなわち、このような形成は、露光の制約、ば
らつきの影響を受け、安定な抵抗素子の形成が困難で、
また、長く形成するには配置する場所の制約を受けると
いうことになる。
【００１４】そこで、本発明は、静電気の影響による製
造歩留りの低下を抑え、しかも低消費電力化が達成され
るアクティブマトリクス型表示装置を提供することを目
的としている。
造歩留りの低下を抑え、しかも低消費電力化が達成され
るアクティブマトリクス型表示装置を提供することを目
的としている。
【００１５】
【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置は、互いに交差する複数本の信号線と
複数本の走査線との各交点近傍にスイッチ素子を介して
配置される画素電極を含むアレイ基板と、この画素電極
に対向する対向電極と、前記画素電極と前記対向電極と
の間の電位差に基づいて制御される光変調層とを含む表
示パネルと、前記信号線に映像信号電圧を印加する映像
信号供給手段と、前記走査線に前記スイッチ素子をＯＮ
する第１電圧と前記スイッチ素子をＯＦＦする第２電圧
を含む走査信号を供給する走査信号供給手段と、前記対
向電極に対向電極電圧を供給する対向電極駆動手段と、
を備えたアクティブマトリクス型表示装置において、前
記アレイ基板は、前記走査線を互いに電気的に第１非線
型素子を介して接続すると共に前記対向電極駆動手段に
電気的に接続される走査線接続手段と、前記走査線接続
手段に印加される前記対向電極電圧を実質的に前記第２
電圧に調整する第１非線型抵抗回路と、を備えたことを
特徴とするアクティブマトリクス型表示装置にある。
リクス型表示装置は、互いに交差する複数本の信号線と
複数本の走査線との各交点近傍にスイッチ素子を介して
配置される画素電極を含むアレイ基板と、この画素電極
に対向する対向電極と、前記画素電極と前記対向電極と
の間の電位差に基づいて制御される光変調層とを含む表
示パネルと、前記信号線に映像信号電圧を印加する映像
信号供給手段と、前記走査線に前記スイッチ素子をＯＮ
する第１電圧と前記スイッチ素子をＯＦＦする第２電圧
を含む走査信号を供給する走査信号供給手段と、前記対
向電極に対向電極電圧を供給する対向電極駆動手段と、
を備えたアクティブマトリクス型表示装置において、前
記アレイ基板は、前記走査線を互いに電気的に第１非線
型素子を介して接続すると共に前記対向電極駆動手段に
電気的に接続される走査線接続手段と、前記走査線接続
手段に印加される前記対向電極電圧を実質的に前記第２
電圧に調整する第１非線型抵抗回路と、を備えたことを
特徴とするアクティブマトリクス型表示装置にある。
【００１６】また、本発明のアクティブマトリクス型表
示装置は、互いに交差する複数本の信号線と複数本の走
査線との各交点近傍にスイッチ素子を介して配置される
画素電極を含むアレイ基板と、この画素電極に対向する
対向電極と、前記画素電極と前記対向電極との間の電位
差に基づいて制御される光変調層とを含む表示パネル
と、前記信号線に映像信号電圧を印加する映像信号供給
手段と、前記走査線に前記スイッチ素子をＯＮする第１
電圧と前記スイッチ素子をＯＦＦする第２電圧を含む走
査信号を供給する走査信号供給手段と、前記対向電極に
対向電極電圧を供給する対向電極駆動手段と、を備えた
アクティブマトリクス型表示装置において、前記アレイ
基板は、前記信号線を互いに電気的に第１非線型素子を
介して接続すると共に前記対向電極駆動手段に電気的に
接続される信号線接続手段と、前記信号線接続手段に印
加される前記対向電極電圧を実質的に前記映像信号の平
均電圧に調整する第１非線型抵抗回路と、を備えたこと
を特徴とするアクティブマトリクス型表示装置にある。
示装置は、互いに交差する複数本の信号線と複数本の走
査線との各交点近傍にスイッチ素子を介して配置される
画素電極を含むアレイ基板と、この画素電極に対向する
対向電極と、前記画素電極と前記対向電極との間の電位
差に基づいて制御される光変調層とを含む表示パネル
と、前記信号線に映像信号電圧を印加する映像信号供給
手段と、前記走査線に前記スイッチ素子をＯＮする第１
電圧と前記スイッチ素子をＯＦＦする第２電圧を含む走
査信号を供給する走査信号供給手段と、前記対向電極に
対向電極電圧を供給する対向電極駆動手段と、を備えた
アクティブマトリクス型表示装置において、前記アレイ
基板は、前記信号線を互いに電気的に第１非線型素子を
介して接続すると共に前記対向電極駆動手段に電気的に
接続される信号線接続手段と、前記信号線接続手段に印
加される前記対向電極電圧を実質的に前記映像信号の平
均電圧に調整する第１非線型抵抗回路と、を備えたこと
を特徴とするアクティブマトリクス型表示装置にある。
【００１７】上記発明においては、非線型抵抗回路を設
けることにより、走査線接続手段を実質的に第２電圧に
設定する、あるいは信号線接続手段を実質的に映像信号
電圧の平均電圧に設定することができ、電源電圧を増大
させることなく、不所望な電流を抑え、低消費電力化が
達成される。
けることにより、走査線接続手段を実質的に第２電圧に
設定する、あるいは信号線接続手段を実質的に映像信号
電圧の平均電圧に設定することができ、電源電圧を増大
させることなく、不所望な電流を抑え、低消費電力化が
達成される。
【００１８】また、この発明は、互いに交差する複数本
の信号線と複数本の走査線との各交点近傍にスイッチ素
子を介して配置される画素電極を含むアレイ基板と、こ
の画素電極に対向する対向電極と、前記画素電極と前記
対向電極との間の電位差に基づいて制御される光変調層
とを含む表示パネルと、前記信号線に映像信号電圧を印
加する映像信号供給手段と、前記走査線に前記スイッチ
素子をＯＮする第１電圧と前記スイッチ素子をＯＦＦす
る第２電圧を含む走査信号を供給する走査信号供給手段
と、前記対向電極に対向電極電圧を供給する対向電極駆
動手段と、を備えたアクティブマトリクス型表示装置に
おいて、前記アレイ基板は、前記走査線を互いに電気的
に第１非線型素子を介して接続する走査線接続手段と、
前記信号線を互いに電気的に第２非線型素子を介して接
続する信号線接続手段とを含み、前記走査線接続手段は
前記走査信号供給手段に電気的に接続され、前記第２電
圧に設定されることを特徴とするアクティブマトリクス
型表示装置にある。
の信号線と複数本の走査線との各交点近傍にスイッチ素
子を介して配置される画素電極を含むアレイ基板と、こ
の画素電極に対向する対向電極と、前記画素電極と前記
対向電極との間の電位差に基づいて制御される光変調層
とを含む表示パネルと、前記信号線に映像信号電圧を印
加する映像信号供給手段と、前記走査線に前記スイッチ
素子をＯＮする第１電圧と前記スイッチ素子をＯＦＦす
る第２電圧を含む走査信号を供給する走査信号供給手段
と、前記対向電極に対向電極電圧を供給する対向電極駆
動手段と、を備えたアクティブマトリクス型表示装置に
おいて、前記アレイ基板は、前記走査線を互いに電気的
に第１非線型素子を介して接続する走査線接続手段と、
前記信号線を互いに電気的に第２非線型素子を介して接
続する信号線接続手段とを含み、前記走査線接続手段は
前記走査信号供給手段に電気的に接続され、前記第２電
圧に設定されることを特徴とするアクティブマトリクス
型表示装置にある。
【００１９】また、この発明は、互いに交差する複数本
の信号線と複数本の走査線との各交点近傍にスイッチ素
子を介して配置される画素電極を含むアレイ基板と、こ
の画素電極に対向する対向電極と、前記画素電極と前記
対向電極との間の電位差に基づいて制御される光変調層
とを含む表示パネルと、前記信号線に映像信号電圧を印
加する映像信号供給手段と、前記走査線に前記スイッチ
素子をＯＮする第１電圧と前記スイッチ素子をＯＦＦす
る第２電圧を含む走査信号を供給する走査信号供給手段
と、前記対向電極に対向電極電圧を供給する対向電極駆
動手段と、を備えたアクティブマトリクス型表示装置に
おいて、前記アレイ基板は、前記走査線を互いに電気的
に第１非線型素子を介して接続する走査線接続手段と、
前記信号線を互いに電気的に第２非線型素子を介して接
続する信号線接続手段とを含み、前記信号線接続手段は
前記映像信号供給手段に電気的に接続され、前記映像信
号電圧に設定されることを特徴とするアクティブマトリ
クス型表示装置にある。
の信号線と複数本の走査線との各交点近傍にスイッチ素
子を介して配置される画素電極を含むアレイ基板と、こ
の画素電極に対向する対向電極と、前記画素電極と前記
対向電極との間の電位差に基づいて制御される光変調層
とを含む表示パネルと、前記信号線に映像信号電圧を印
加する映像信号供給手段と、前記走査線に前記スイッチ
素子をＯＮする第１電圧と前記スイッチ素子をＯＦＦす
る第２電圧を含む走査信号を供給する走査信号供給手段
と、前記対向電極に対向電極電圧を供給する対向電極駆
動手段と、を備えたアクティブマトリクス型表示装置に
おいて、前記アレイ基板は、前記走査線を互いに電気的
に第１非線型素子を介して接続する走査線接続手段と、
前記信号線を互いに電気的に第２非線型素子を介して接
続する信号線接続手段とを含み、前記信号線接続手段は
前記映像信号供給手段に電気的に接続され、前記映像信
号電圧に設定されることを特徴とするアクティブマトリ
クス型表示装置にある。
【００２０】上記発明においても、走査線接続手段を実
質的に第２電圧に設定する、あるいは信号線接続手段を
実質的に映像信号電圧の平均電圧に設定することがで
き、電源電圧を増大させることなく、不所望な電流を抑
え、低消費電力化が達成される。
質的に第２電圧に設定する、あるいは信号線接続手段を
実質的に映像信号電圧の平均電圧に設定することがで
き、電源電圧を増大させることなく、不所望な電流を抑
え、低消費電力化が達成される。
【００２１】
第１の実施例 以下、本発明の第１の実施例の液晶表示装置１につい
て、図１から図６に基づいて詳細に説明する。
て、図１から図６に基づいて詳細に説明する。
【００２２】この液晶表示装置１は、図１に示す如く、
対角７インチの有効表示領域３を持つカーナビゲーショ
ン用の光透過型のアクティブマトリクス型であって、バ
ックライト１０からの光源光を用いて表示する光透過型
の表示パネル２０を含む。この表示パネル２０は、後述
する信号線に映像信号Ｖsig を、走査線に走査信号Ｖｇ
を、対向電極及びショートリングに対向電極電圧Ｖcom
をそれぞれ供給する駆動回路部３０に接続される。
対角７インチの有効表示領域３を持つカーナビゲーショ
ン用の光透過型のアクティブマトリクス型であって、バ
ックライト１０からの光源光を用いて表示する光透過型
の表示パネル２０を含む。この表示パネル２０は、後述
する信号線に映像信号Ｖsig を、走査線に走査信号Ｖｇ
を、対向電極及びショートリングに対向電極電圧Ｖcom
をそれぞれ供給する駆動回路部３０に接続される。
【００２３】この表示パネル２０は、図２に示す如く、
アレイ基板１００、対向基板２００、アレイ基板１００
及び対向基板２００との間に配向膜４０１，４１１を介
して配置される約５ミクロンの厚さのＴＮ型液晶３００
を含む。
アレイ基板１００、対向基板２００、アレイ基板１００
及び対向基板２００との間に配向膜４０１，４１１を介
して配置される約５ミクロンの厚さのＴＮ型液晶３００
を含む。
【００２４】次に、図２及び図３を参照して詳細に説明
する。
する。
【００２５】アレイ基板１００は、ガラス基板１０１上
に配置される２４０本のモリブデン・タングステン合金
からなる走査線１１１ａ及び１本のダミー走査線１１１
ｂと、後述するＴＦＴ１２１のゲート絶縁膜１１３を兼
ねる窒化シリコン膜（ＳｉＮｘ）を介して直交する４６
０×３本のアルミニウムから成る信号線１１５とを含
む。そして、走査線１１１ａと信号線１１５との交差部
近傍には、走査線１１１ａ自体をゲート電極、信号線１
１５をドレイン電極１２５とし、活性層として非晶質シ
リコン（ａ−Ｓｉ）膜１２３が、またａ−Ｓｉ膜１２３
を保護するチャネル保護膜１２９、ドレイン電極１２５
とａ−Ｓｉ膜１２３との間、ソース電極１２７とａ−Ｓ
ｉ膜１２３との間にそれぞれ配置される低抵抗半導体層
１２６，１２８を備えて成る逆スタガ構造のＴＦＴ１２
１が配置されている。このＴＦＴ１２１のソース電極１
２７は透明電極（ＩＴＯ）から成る画素電極１３１に電
気的に接続されている。そして、この実施例では画素電
極１３１は、前段の走査線１１１ａとゲート絶縁膜１１
３を介して積層配置され、画素電極１３１と前段の走査
線１１１ａとの間で補助容量Ｃｓが構成される。
に配置される２４０本のモリブデン・タングステン合金
からなる走査線１１１ａ及び１本のダミー走査線１１１
ｂと、後述するＴＦＴ１２１のゲート絶縁膜１１３を兼
ねる窒化シリコン膜（ＳｉＮｘ）を介して直交する４６
０×３本のアルミニウムから成る信号線１１５とを含
む。そして、走査線１１１ａと信号線１１５との交差部
近傍には、走査線１１１ａ自体をゲート電極、信号線１
１５をドレイン電極１２５とし、活性層として非晶質シ
リコン（ａ−Ｓｉ）膜１２３が、またａ−Ｓｉ膜１２３
を保護するチャネル保護膜１２９、ドレイン電極１２５
とａ−Ｓｉ膜１２３との間、ソース電極１２７とａ−Ｓ
ｉ膜１２３との間にそれぞれ配置される低抵抗半導体層
１２６，１２８を備えて成る逆スタガ構造のＴＦＴ１２
１が配置されている。このＴＦＴ１２１のソース電極１
２７は透明電極（ＩＴＯ）から成る画素電極１３１に電
気的に接続されている。そして、この実施例では画素電
極１３１は、前段の走査線１１１ａとゲート絶縁膜１１
３を介して積層配置され、画素電極１３１と前段の走査
線１１１ａとの間で補助容量Ｃｓが構成される。
【００２６】対向基板２００も、ガラス基板２０１上に
透明電極から成る対向電極２３１を含み、ガラス基板２
０１と対向基板２３１との間には、遮光膜２１１、カラ
ーフィルタ２２１等が配置される。
透明電極から成る対向電極２３１を含み、ガラス基板２
０１と対向基板２３１との間には、遮光膜２１１、カラ
ーフィルタ２２１等が配置される。
【００２７】信号線１１５及び走査線１１１ａ，１１１
ｂは、それぞれ外部の駆動回路と電気的に接続するため
にガラス基板１０１の端に引き出され、それぞれ接続パ
ッド１１２ａ，１１２ｂ，１１６に導かれる。
ｂは、それぞれ外部の駆動回路と電気的に接続するため
にガラス基板１０１の端に引き出され、それぞれ接続パ
ッド１１２ａ，１１２ｂ，１１６に導かれる。
【００２８】また、これら信号線１１５及び走査線１１
１ａ，１１１ｂは、それぞれ有効表示領域３の周辺に配
置されるショートリング１５１に電気的に接続されてい
る。このショートリング１５１は、信号線１１５と交差
する第１支線１５３及び走査線１１１ａ，１１１ｂと交
差する第２支線１５５を含み、第１支線１５３は走査線
１１１ａ，１１１ｂと同一材料、同一プロセスで作製さ
れ、第２支線１５５は信号線１１５と同一材料、同一プ
ロセスで作製されている。第１支線１５３と第２支線１
５５とは、その交差近傍で図示しないがスルーホールを
介して互いに接続されている。ショートリング１５１
は、上記のように金属配線で接続する他に、ＴＦＴ１２
１を構成する半導体層等で構成してもよい。
１ａ，１１１ｂは、それぞれ有効表示領域３の周辺に配
置されるショートリング１５１に電気的に接続されてい
る。このショートリング１５１は、信号線１１５と交差
する第１支線１５３及び走査線１１１ａ，１１１ｂと交
差する第２支線１５５を含み、第１支線１５３は走査線
１１１ａ，１１１ｂと同一材料、同一プロセスで作製さ
れ、第２支線１５５は信号線１１５と同一材料、同一プ
ロセスで作製されている。第１支線１５３と第２支線１
５５とは、その交差近傍で図示しないがスルーホールを
介して互いに接続されている。ショートリング１５１
は、上記のように金属配線で接続する他に、ＴＦＴ１２
１を構成する半導体層等で構成してもよい。
【００２９】また、第１支線１５３の一端側は外部の駆
動回路と電気的に接続するために外方に引き出され接続
パッド１５４に接続され、第２支線１５５の一端側も同
様に外部の駆動回路と電気的に接続するために外方に引
き出され接続パッド１５６に接続される。
動回路と電気的に接続するために外方に引き出され接続
パッド１５４に接続され、第２支線１５５の一端側も同
様に外部の駆動回路と電気的に接続するために外方に引
き出され接続パッド１５６に接続される。
【００３０】それぞれの信号線１１５及び走査線１１１
ａ，１１１ｂは、保護回路１６１を介してショートリン
グ１５１の対応する支線１５３，１５５に接続されてい
る。この保護回路１６１は、図５（ａ）に示すように、
ゲート・ソース間が短絡されたＴＦＴ並列接続されて成
るものであり、すなわち、一対のＴＦＴ５００，５０２
のゲート・ソース間を短絡し、これら一対のＴＦＴ５０
０，５０２のゲートとドレインを互いに接続したもので
あり、この等価回路としては、図５（ｂ）に示すよう
に、ダイオード６０４，５０６を向きを互いに逆にして
直列に接続したものとなる。この保護回路１６１の働き
は、通常の動作状態程度の電位差にあっては１．０×１
０12Ωの高抵抗体として機能し、静電気等の影響による
高電圧が印加されるとショートリング１５１と信号線１
１５あるいは走査線１１１ａ，１１１ｂ間を導通させ、
局所的な高電圧の印加を緩和する。この保護回路１６１
を構成するＴＦＴ５００，５０２は、画素電極１３１に
接続されるＴＦＴ１２１と同一プロセスで作成すること
ができ、抵抗値の制御は、ＴＦＴの個数、チャネル長等
を調整することにより制御することができる。
ａ，１１１ｂは、保護回路１６１を介してショートリン
グ１５１の対応する支線１５３，１５５に接続されてい
る。この保護回路１６１は、図５（ａ）に示すように、
ゲート・ソース間が短絡されたＴＦＴ並列接続されて成
るものであり、すなわち、一対のＴＦＴ５００，５０２
のゲート・ソース間を短絡し、これら一対のＴＦＴ５０
０，５０２のゲートとドレインを互いに接続したもので
あり、この等価回路としては、図５（ｂ）に示すよう
に、ダイオード６０４，５０６を向きを互いに逆にして
直列に接続したものとなる。この保護回路１６１の働き
は、通常の動作状態程度の電位差にあっては１．０×１
０12Ωの高抵抗体として機能し、静電気等の影響による
高電圧が印加されるとショートリング１５１と信号線１
１５あるいは走査線１１１ａ，１１１ｂ間を導通させ、
局所的な高電圧の印加を緩和する。この保護回路１６１
を構成するＴＦＴ５００，５０２は、画素電極１３１に
接続されるＴＦＴ１２１と同一プロセスで作成すること
ができ、抵抗値の制御は、ＴＦＴの個数、チャネル長等
を調整することにより制御することができる。
【００３１】また、この実施例において特徴的なこと
は、第１支線１５３と第２支線１５５との間に非線型抵
抗体１７１ａ，１７１ｂが介在されることにある。
は、第１支線１５３と第２支線１５５との間に非線型抵
抗体１７１ａ，１７１ｂが介在されることにある。
【００３２】この非線型抵抗体１７１ａ，１７１ｂは、
保護回路１６１と同様に図５に示すようにゲート・ソー
ス間が短絡されたＴＦＴが並列接続されて構成されるも
のであって、やはり画素電極１３１に接続されるＴＦＴ
１２１と同一プロセスで作成することができ、抵抗値の
制御は、ＴＦＴの個数、チャネル長等を調整することに
より達成される。この実施例では、通常の動作状態程度
の電位差にあっては約５×１０6 Ωの高抵抗体として機
能するように設定されている。
保護回路１６１と同様に図５に示すようにゲート・ソー
ス間が短絡されたＴＦＴが並列接続されて構成されるも
のであって、やはり画素電極１３１に接続されるＴＦＴ
１２１と同一プロセスで作成することができ、抵抗値の
制御は、ＴＦＴの個数、チャネル長等を調整することに
より達成される。この実施例では、通常の動作状態程度
の電位差にあっては約５×１０6 Ωの高抵抗体として機
能するように設定されている。
【００３３】このショートリング１５１は、製品完成後
は、接続パッド１５４，１５６を介して外部回路に電気
的に接続されるものであって、この実施例では、対向電
極電圧Ｖcom と同電位に設定される。また、ショートリ
ング１５１の位置は、シールパターン５５０の内側であ
り、接続パッド１１２ａ，１１２ｂ，１１６及び接続パ
ッド１５４，１５６のみがシールパターン５５０の外側
に位置する。
は、接続パッド１５４，１５６を介して外部回路に電気
的に接続されるものであって、この実施例では、対向電
極電圧Ｖcom と同電位に設定される。また、ショートリ
ング１５１の位置は、シールパターン５５０の内側であ
り、接続パッド１１２ａ，１１２ｂ，１１６及び接続パ
ッド１５４，１５６のみがシールパターン５５０の外側
に位置する。
【００３４】ところで、この液晶表示装置１は、図６に
示すように、走査線１１１ａ，１１１ｂには、第１ＯＦ
ＦレベルＶｇoff1が−２１Ｖ、 第２ＯＦＦレベルＶｇof
f2が−１５Ｖ、ＯＮレベルＶｇonが１８Ｖの走査信号Ｖ
ｇが印加され、信号線１１５には２．５Ｖの基準電圧Ｖ
ref1に対して表示階調に応じて±２．５Ｖの振幅を持ち
各水平走査期間毎に極性反転される映像信号Ｖsig が印
加され、また、対向電極２３１には１．５Ｖの基準電圧
Ｖref2に対して±３．０Ｖの振幅を持ち各水平走査期間
毎に映像信号Ｖsig と逆位相で極性反転される対向電極
電圧Ｖcom が印加され、ショートリング１５１の接続パ
ッド１５４及び接続パッド１５６にも上記の対向電極電
圧Ｖcom と同様の電圧Ｖcom が印加されるように駆動回
路部３０に電気的に接続されている。走査信号Ｖｇが第
１及び第２ＯＦＦレベルＶｇoff1，Ｖｇoff2を持つの
は、対向電極電圧Ｖcom の変動に伴う画素電位の変動を
抑えるためである。
示すように、走査線１１１ａ，１１１ｂには、第１ＯＦ
ＦレベルＶｇoff1が−２１Ｖ、 第２ＯＦＦレベルＶｇof
f2が−１５Ｖ、ＯＮレベルＶｇonが１８Ｖの走査信号Ｖ
ｇが印加され、信号線１１５には２．５Ｖの基準電圧Ｖ
ref1に対して表示階調に応じて±２．５Ｖの振幅を持ち
各水平走査期間毎に極性反転される映像信号Ｖsig が印
加され、また、対向電極２３１には１．５Ｖの基準電圧
Ｖref2に対して±３．０Ｖの振幅を持ち各水平走査期間
毎に映像信号Ｖsig と逆位相で極性反転される対向電極
電圧Ｖcom が印加され、ショートリング１５１の接続パ
ッド１５４及び接続パッド１５６にも上記の対向電極電
圧Ｖcom と同様の電圧Ｖcom が印加されるように駆動回
路部３０に電気的に接続されている。走査信号Ｖｇが第
１及び第２ＯＦＦレベルＶｇoff1，Ｖｇoff2を持つの
は、対向電極電圧Ｖcom の変動に伴う画素電位の変動を
抑えるためである。
【００３５】上記の構成によれば、ショートリング１５
１の第１支線１５３と各信号線１１５との間には、実効
的に約１Ｖ程度の電圧が印加されるだけであって、表示
する映像にもよるが映像信号Ｖsig の平均電圧とショー
トリング１５１の第１支線１５３に印加される電圧とは
略等しい。
１の第１支線１５３と各信号線１１５との間には、実効
的に約１Ｖ程度の電圧が印加されるだけであって、表示
する映像にもよるが映像信号Ｖsig の平均電圧とショー
トリング１５１の第１支線１５３に印加される電圧とは
略等しい。
【００３６】ここで、第１支線１５３に印加される電圧
の平均値は映像信号Ｖsig の最大振幅範囲内であれば実
効的に問題はないが、映像信号Ｖsig の中心電圧（基準
電圧Ｖref1）であることが望ましい。
の平均値は映像信号Ｖsig の最大振幅範囲内であれば実
効的に問題はないが、映像信号Ｖsig の中心電圧（基準
電圧Ｖref1）であることが望ましい。
【００３７】非線型抵抗体１７１ａ，１７１ｂが介挿さ
れない場合、ショートリング１５１の第２支線１５５と
走査線１１１ａ，１１１ｂとの間には、一垂直走査期間
中の一水平走査（選択）期間を除いて１９．５Ｖの電圧
が常時印加されている。
れない場合、ショートリング１５１の第２支線１５５と
走査線１１１ａ，１１１ｂとの間には、一垂直走査期間
中の一水平走査（選択）期間を除いて１９．５Ｖの電圧
が常時印加されている。
【００３８】しかしながら、この実施例では、上述した
ようにショートリング１５１の第１支線１５３と第２支
線１５５との間に非線型抵抗体１７１ａ，１７１ｂが介
挿されている。このため、図４に示す如く非線型抵抗体
１７１ａ，１７１ｂにより第２支線１５５に印加される
電圧を約−２１Ｖ〜−１８Ｖ程度に低減し、実質的に走
査信号Ｖｇの第１及び第２ＯＦＦレベルＶｇoff1, Ｖｇ
off2と略一致させている。これにより走査線１１１ａ，
１１１ｂに接続される保護回路１６１を構成するＴＦＴ
に印加されるゲート・ソース／ドレイン間電圧が低下
し、消費電流を充分に抑えることができた。第２支線１
５５に印加される電圧は走査信号Ｖｇの第１及び第２Ｏ
ＦＦレベルＶｇoff1，Ｖｇoff2と略一致させることが望
ましいが、この電位差は０〜５Ｖ程度に設定すると良
い。また、走査信号Ｖｇにより画素電位の変動を補償す
る等により走査信号ＶｇのＯＦＦレベルＶｇoff が複数
存在する場合には、平均的な電圧に設定することが望ま
しいが、一方の電圧に設定しても良い。
ようにショートリング１５１の第１支線１５３と第２支
線１５５との間に非線型抵抗体１７１ａ，１７１ｂが介
挿されている。このため、図４に示す如く非線型抵抗体
１７１ａ，１７１ｂにより第２支線１５５に印加される
電圧を約−２１Ｖ〜−１８Ｖ程度に低減し、実質的に走
査信号Ｖｇの第１及び第２ＯＦＦレベルＶｇoff1, Ｖｇ
off2と略一致させている。これにより走査線１１１ａ，
１１１ｂに接続される保護回路１６１を構成するＴＦＴ
に印加されるゲート・ソース／ドレイン間電圧が低下
し、消費電流を充分に抑えることができた。第２支線１
５５に印加される電圧は走査信号Ｖｇの第１及び第２Ｏ
ＦＦレベルＶｇoff1，Ｖｇoff2と略一致させることが望
ましいが、この電位差は０〜５Ｖ程度に設定すると良
い。また、走査信号Ｖｇにより画素電位の変動を補償す
る等により走査信号ＶｇのＯＦＦレベルＶｇoff が複数
存在する場合には、平均的な電圧に設定することが望ま
しいが、一方の電圧に設定しても良い。
【００３９】この実施例によれば、非線型抵抗体１７１
ａ，１７１ｂが介挿されない他は同様の構成の液晶表示
装置と比較した場合、５００μＡ程度の消費電流を低減
することができた。
ａ，１７１ｂが介挿されない他は同様の構成の液晶表示
装置と比較した場合、５００μＡ程度の消費電流を低減
することができた。
【００４０】また、非線型抵抗体１７１ａ，１７１ｂが
介挿されない場合では、保護回路１６１を構成するＴＦ
Ｔは常にＯＮ状態にあり、温度変化に対する抵抗変化が
顕著であるため、表示パネル２０の温度上昇に伴い、消
費電流が増大する。例えば表示パネル温度が２０℃〜４
０℃に上昇した場合、３００μＡ程度の消費電流が増大
していたが、この実施例の構成によれば、消費電流の温
度依存性をほぼ完全に解消することができた。
介挿されない場合では、保護回路１６１を構成するＴＦ
Ｔは常にＯＮ状態にあり、温度変化に対する抵抗変化が
顕著であるため、表示パネル２０の温度上昇に伴い、消
費電流が増大する。例えば表示パネル温度が２０℃〜４
０℃に上昇した場合、３００μＡ程度の消費電流が増大
していたが、この実施例の構成によれば、消費電流の温
度依存性をほぼ完全に解消することができた。
【００４１】そして、このようにＴＦＴよりなる非線形
素子で保護回路１６１，非線型抵抗体１７１ａ，１７１
ｂを形成する構造であれば、従来技術で示したように抵
抗値を調整するために配線の太さや長さを調整する必要
がなく、その抵抗値の制御を容易に行うことができる。
素子で保護回路１６１，非線型抵抗体１７１ａ，１７１
ｂを形成する構造であれば、従来技術で示したように抵
抗値を調整するために配線の太さや長さを調整する必要
がなく、その抵抗値の制御を容易に行うことができる。
【００４２】上述した実施例では、画素電極１３１と前
段の走査線１１１ａとの間で補助容量Ｃｓを形成した
が、図７の等価回路図の如く、走査線１１１ａと略平行
な補助容量線１４１を設け、画素電極１３１を絶縁膜を
介して補助容量線１４１と一部重複して配置することで
補助容量Ｃｓを形成することもできる。この場合、走査
信号ＶｇのＯＦＦレベルＶｇoff が一電圧に設定される
ため、上記の駆動方法であれば、第２支線１５５に印加
される電圧を所定の電圧に低減し、その平均電圧が走査
信号ＶｇのＯＦＦレベルＶｇoff と一致するように調整
することが有効である。
段の走査線１１１ａとの間で補助容量Ｃｓを形成した
が、図７の等価回路図の如く、走査線１１１ａと略平行
な補助容量線１４１を設け、画素電極１３１を絶縁膜を
介して補助容量線１４１と一部重複して配置することで
補助容量Ｃｓを形成することもできる。この場合、走査
信号ＶｇのＯＦＦレベルＶｇoff が一電圧に設定される
ため、上記の駆動方法であれば、第２支線１５５に印加
される電圧を所定の電圧に低減し、その平均電圧が走査
信号ＶｇのＯＦＦレベルＶｇoff と一致するように調整
することが有効である。
【００４３】第２の実施例 以下、第２の実施例を図８に基づいて説明する。
【００４４】第１の実施例では、ショートリング１５１
の第１支線１５３と第２支線１５５との間に非線型抵抗
体１７１ａ，１７１ｂを介挿することにより第１支線１
５３と第２支線１５５との電圧を制御したが、図８に示
す如く第１支線１５３と第２支線１５５とをそれぞれ独
立したものとする。
の第１支線１５３と第２支線１５５との間に非線型抵抗
体１７１ａ，１７１ｂを介挿することにより第１支線１
５３と第２支線１５５との電圧を制御したが、図８に示
す如く第１支線１５３と第２支線１５５とをそれぞれ独
立したものとする。
【００４５】そして、第１支線１５３には信号線１１５
に印加される平均的な電圧３０ａ、例えば、対向電極電
圧Ｖcom を供給し、また、第２支線１５５には走査線１
１１ａ，１１１ｂに印加される電圧３０ｂ、例えば、走
査信号ＶｇのＯＦＦレベルＶｇoff の電圧を供給するよ
うに構成してもよい。
に印加される平均的な電圧３０ａ、例えば、対向電極電
圧Ｖcom を供給し、また、第２支線１５５には走査線１
１１ａ，１１１ｂに印加される電圧３０ｂ、例えば、走
査信号ＶｇのＯＦＦレベルＶｇoff の電圧を供給するよ
うに構成してもよい。
【００４６】また、第１支線１５３には、例えば端部の
信号線１１５に印加される映像信号電圧Ｖsig を供給す
るように構成しても良い。この場合は、給電能力を増大
させるようにバッファを介して接続しておくと良い。
信号線１１５に印加される映像信号電圧Ｖsig を供給す
るように構成しても良い。この場合は、給電能力を増大
させるようにバッファを介して接続しておくと良い。
【００４７】このように構成すれば、特別な電源電圧を
用意する必要もなく、上述したと同等の低消費電力化が
達成される。但し、上述した実施例に比べて第１支線１
５３と第２支線１５５とは電気的に独立しているため、
静電気による影響の防止効果は若干低下する。
用意する必要もなく、上述したと同等の低消費電力化が
達成される。但し、上述した実施例に比べて第１支線１
５３と第２支線１５５とは電気的に独立しているため、
静電気による影響の防止効果は若干低下する。
【００４８】また、更に第１支線１５３あるいは第２支
線１５５に第１の実施例の如く非線型抵抗体１７１ａ，
１７１ｂを介在させることにより更に電圧を微調整する
こともできる。
線１５５に第１の実施例の如く非線型抵抗体１７１ａ，
１７１ｂを介在させることにより更に電圧を微調整する
こともできる。
【００４９】第３の実施例 以下、第３の実施例を図９に基づいて説明する。
【００５０】第３の実施例と第１の実施例の異なる点
は、保護回路１６１と、非線型抵抗体１７１ａ，１７１
ｂを、図５（ａ）の回路に代えて、図９に示すような回
路５０８によって構成することにある。
は、保護回路１６１と、非線型抵抗体１７１ａ，１７１
ｂを、図５（ａ）の回路に代えて、図９に示すような回
路５０８によって構成することにある。
【００５１】この回路５０８は、ゲート・ソース間が短
絡されたＴＦＴ並列接続されてなるものを直列接続した
ものであり、具体的には、一対のＴＦＴ５００，５０２
のゲート・ソース間を短絡し、これら一対のＴＦＴ５０
０，５０２のゲートとドレインを互いに接続した非線形
素子５１０を、互いにゲート間を直列に接続して構成さ
れるものである。
絡されたＴＦＴ並列接続されてなるものを直列接続した
ものであり、具体的には、一対のＴＦＴ５００，５０２
のゲート・ソース間を短絡し、これら一対のＴＦＴ５０
０，５０２のゲートとドレインを互いに接続した非線形
素子５１０を、互いにゲート間を直列に接続して構成さ
れるものである。
【００５２】この回路５０８であると、一方の非線形素
子５１０のＴＦＴが仮に短絡しても、他方の非線形素子
５１０によって依然として高い抵抗値が維持される。
子５１０のＴＦＴが仮に短絡しても、他方の非線形素子
５１０によって依然として高い抵抗値が維持される。
【００５３】第４の実施例 次に、図１０に基づいて第４の実施例を説明する。
【００５４】本実施例においては、第１の実施例におけ
る保護回路１６１，非線型抵抗体１７１ａ，１７１ｂに
代えて、図１０に示す回路５１２を設けるものである。
る保護回路１６１，非線型抵抗体１７１ａ，１７１ｂに
代えて、図１０に示す回路５１２を設けるものである。
【００５５】この回路５１２は、第３の実施例における
回路５０８を並列に接続したものであり、具体的には、
非線形素子５１０を直列に接続し、このように直列に接
続した非線形素子５１０，５１０を並列に接続したもの
である。
回路５０８を並列に接続したものであり、具体的には、
非線形素子５１０を直列に接続し、このように直列に接
続した非線形素子５１０，５１０を並列に接続したもの
である。
【００５６】この回路５１２であると、非線形素子５１
０のうち１つの非線形素子が短絡しても、高い抵抗値を
維持することができ、また、４つの非線形素子５１０の
うち１つの非線形素子５１０が開放（オープン）になっ
ても、断線することがなく、依然として高い抵抗値を維
持することができる。
０のうち１つの非線形素子が短絡しても、高い抵抗値を
維持することができ、また、４つの非線形素子５１０の
うち１つの非線形素子５１０が開放（オープン）になっ
ても、断線することがなく、依然として高い抵抗値を維
持することができる。
【００５７】なお、第４の実施例では、回路５０８を並
列接続したもので示したが、これに代えて非線形素子５
１０を単に並列接続したものであっても、一方の非線形
素子５１０がオープンした場合でも充分に高い抵抗値を
得ることができる。
列接続したもので示したが、これに代えて非線形素子５
１０を単に並列接続したものであっても、一方の非線形
素子５１０がオープンした場合でも充分に高い抵抗値を
得ることができる。
【００５８】変 更 例 上述した実施例は、走査線１１１ａ，１１１ｂ、信号線
１１５のそれぞれ片側にのみショートリング１５１を配
置したが、両側に配置されても構わない。また、片側の
みにショートリング１５１を配置する場合において、接
続パッド１１２ａ，１１２ｂ及び１１６を設けた反対側
の辺にショートリング１５１を設けてもよい。
１１５のそれぞれ片側にのみショートリング１５１を配
置したが、両側に配置されても構わない。また、片側の
みにショートリング１５１を配置する場合において、接
続パッド１１２ａ，１１２ｂ及び１１６を設けた反対側
の辺にショートリング１５１を設けてもよい。
【００５９】また、ＴＦＴ１２１、保護回路１６１を構
成するＴＦＴ、非線型抵抗体１７１ａ，１７１ｂを構成
するＴＦＴは、いずれも活性層としてａ−Ｓｉ膜が用い
られる場合に限られるものではなく、ｐ−Ｓｉ、マイク
ロクリスタル・シリコン等で構成されてもよく、また、
スタガ構造であっても構わない。
成するＴＦＴ、非線型抵抗体１７１ａ，１７１ｂを構成
するＴＦＴは、いずれも活性層としてａ−Ｓｉ膜が用い
られる場合に限られるものではなく、ｐ−Ｓｉ、マイク
ロクリスタル・シリコン等で構成されてもよく、また、
スタガ構造であっても構わない。
【００６０】また、上述の駆動回路部はアレイ基板上等
に一体的に形成しても構わない。
に一体的に形成しても構わない。
【００６１】更に、上述した実施例では互いに対向する
画素電極を備えたアレイ基板と対向電極を備えた対向基
板との間に液晶層を保持させたが、アレイ基板上に画素
電極と対向電極とが配置され、画素電極と対向電極との
間の横方向電界により液晶層が制御されるものであって
も構わない。
画素電極を備えたアレイ基板と対向電極を備えた対向基
板との間に液晶層を保持させたが、アレイ基板上に画素
電極と対向電極とが配置され、画素電極と対向電極との
間の横方向電界により液晶層が制御されるものであって
も構わない。
【００６２】更に、上述したＴＮ型液晶にかえて、種々
の液晶層を用いることができることは言うまでもない。
の液晶層を用いることができることは言うまでもない。
【００６３】
【発明の効果】本発明によれば、静電気の影響による製
造歩留りの低下を抑え、しかも低消費電力化が達成され
るアクティブマトリクス型表示装置が得られる。
造歩留りの低下を抑え、しかも低消費電力化が達成され
るアクティブマトリクス型表示装置が得られる。
【図１】本発明の一実施例の液晶表示装置の概略斜視図
である。
である。
【図２】表示パネルの一部概略断面図である。
【図３】表示パネルを構成するアレイ基板の概略正面図
である。
である。
【図４】この実施例の動作を説明するための図である。
【図５】（ａ）は、保護回路、または、抵抗体の回路図
であり、（ｂ）は、その等価回路である。
であり、（ｂ）は、その等価回路である。
【図６】この実施例の一駆動波形を説明するための図で
ある。
ある。
【図７】変形例のアレイ基板の一表示画素の等価回路図
である。
である。
【図８】第２の実施例の動作を説明するための図であ
る。
る。
【図９】第３の実施例における保護回路、抵抗体の回路
図である。
図である。
【図１０】第４の実施例における保護回路、抵抗体の回
路図である。
路図である。
１ 液晶表示装置 ２０ 表示パネル １５１ ショートリング １５３ 第１支線 １５５ 第２支線 １６１ 保護回路 １７１ａ，１７１ｂ 抵抗体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１４
Claims (17)
- 【請求項１】互いに交差する複数本の信号線と複数本の
走査線との各交点近傍にスイッチ素子を介して配置され
る画素電極を含むアレイ基板と、 この画素電極に対向する対向電極と、 前記画素電極と前記対向電極との間の電位差に基づいて
制御される光変調層とを含む表示パネルと、 前記信号線に映像信号電圧を印加する映像信号供給手段
と、 前記走査線に前記スイッチ素子をＯＮする第１電圧と前
記スイッチ素子をＯＦＦする第２電圧を含む走査信号を
供給する走査信号供給手段と、 前記対向電極に対向電極電圧を供給する対向電極駆動手
段と、を備えたアクティブマトリクス型表示装置におい
て、 前記アレイ基板は、前記走査線を互いに電気的に第１非
線型素子を介して接続すると共に前記対向電極駆動手段
に電気的に接続される走査線接続手段と、前記走査線接
続手段に印加される前記対向電極電圧を実質的に前記第
２電圧に調整する第１非線型抵抗回路と、 を備えたことを特徴とするアクティブマトリクス型表示
装置。 - 【請求項２】前記スイッチ素子は、前記信号線に接続さ
れるドレイン電極、前記走査線に接続されるゲート電
極、前記画素電極に接続されるソース電極を備えた薄膜
トランジスタから構成され、 前記第１非線形抵抗回路は、ゲート電極とソース電極と
の間が短絡された二端子第１薄膜トランジスタと、ゲー
ト電極とドレイン電極との間が短絡された二端子第２薄
膜トランジスタとを含み、前記二端子第１薄膜トランジ
スタと前記二端子第２薄膜トランジスタとが互いに並列
接続されて第１非線形抵抗体を含むことを特徴とする請
求項１記載のアクティブマトリクス型表示装置。 - 【請求項３】前記薄膜トランジスタと前記第１非線形抵
抗体とは、同一工程で形成されて成ることを特徴とする
請求項２記載のアクティブマトリクス型表示装置。 - 【請求項４】前記第１非線形抵抗回路は、前記第１非線
形抵抗体が互いに直列接続されて成ることを特徴とする
請求項２記載のアクティブマトリクス型表示装置。 - 【請求項５】前記第１非線形抵抗回路は、前記第１非線
形抵抗体が互いに並列接続されて成ることを特徴とする
請求項２記載のアクティブマトリクス型表示装置。 - 【請求項６】前記アレイ基板は、前記信号線を互いに電
気的に第２非線型素子を介して接続すると共に前記対向
電極駆動手段に電気的に接続される信号線接続手段を含
むことを特徴とすると請求項１記載のアクティブマトリ
クス型表示装置。 - 【請求項７】前記走査線接続手段及び前記信号線接続手
段は、互いに電気的に接続されることを特徴とすると請
求項６記載のアクティブマトリクス型表示装置。 - 【請求項８】前記第１非線型素子は、ゲート電極とソー
ス電極との間が短絡された二端子第１薄膜トランジスタ
と、ゲート電極とドレイン電極との間が短絡された二端
子第２薄膜トランジスタとを含み、前記二端子第１薄膜
トランジスタと前記二端子第２薄膜トランジスタとが互
いに並列接続された第１非線形スイッチを含むことを特
徴とする請求項１記載のアクティブマトリクス型表示装
置。 - 【請求項９】前記第１非線型素子は、前記第１非線形ス
イッチが互いに直列接続されて成ることを特徴とする請
求項８記載のアクティブマトリクス型表示装置。 - 【請求項１０】前記第１非線型素子は、前記第１非線形
スイッチが互いに並列接続されて成ることを特徴とする
請求項８記載のアクティブマトリクス型表示装置。 - 【請求項１１】互いに交差する複数本の信号線と複数本
の走査線との各交点近傍にスイッチ素子を介して配置さ
れる画素電極を含むアレイ基板と、 この画素電極に対向する対向電極と、 前記画素電極と前記対向電極との間の電位差に基づいて
制御される光変調層とを含む表示パネルと、 前記信号線に映像信号電圧を印加する映像信号供給手段
と、 前記走査線に前記スイッチ素子をＯＮする第１電圧と前
記スイッチ素子をＯＦＦする第２電圧を含む走査信号を
供給する走査信号供給手段と、 前記対向電極に対向電極電圧を供給する対向電極駆動手
段と、 を備えたアクティブマトリクス型表示装置において、 前記アレイ基板は、前記信号線を互いに電気的に第１非
線型素子を介して接続すると共に前記対向電極駆動手段
に電気的に接続される信号線接続手段と、前記信号線接
続手段に印加される前記対向電極電圧を実質的に前記映
像信号の平均電圧に調整する第１非線型抵抗回路と、 を備えたことを特徴とするアクティブマトリクス型表示
装置。 - 【請求項１２】前記スイッチ素子は、前記信号線に接続
されるドレイン電極、前記走査線に接続されるゲート電
極、前記画素電極に接続されるソース電極を備えた薄膜
トランジスタから構成され、 前記第１非線形抵抗回路は、ゲート電極とソース電極と
の間が短絡された二端子第１薄膜トランジスタと、ゲー
ト電極とドレイン電極との間が短絡された二端子第２薄
膜トランジスタとを含み、前記二端子第１薄膜トランジ
スタと前記二端子第２薄膜トランジスタとが互いに並列
接続されて第１非線形抵抗体を含むことを特徴とする請
求項１１記載のアクティブマトリクス型表示装置。 - 【請求項１３】前記第１非線型抵抗素子は、ゲート電極
とソース電極との間が短絡された二端子第１薄膜トラン
ジスタと、ゲート電極とドレイン電極との間が短絡され
た二端子第２薄膜トランジスタとを含み、前記二端子第
１薄膜トランジスタと前記二端子第２薄膜トランジスタ
とが互いに並列接続された第１非線形スイッチを含むこ
とを特徴とする請求項１１記載のアクティブマトリクス
型表示装置。 - 【請求項１４】互いに交差する複数本の信号線と複数本
の走査線との各交点近傍にスイッチ素子を介して配置さ
れる画素電極を含むアレイ基板と、 この画素電極に対向する対向電極と、 前記画素電極と前記対向電極との間の電位差に基づいて
制御される光変調層とを含む表示パネルと、 前記信号線に映像信号電圧を印加する映像信号供給手段
と、 前記走査線に前記スイッチ素子をＯＮする第１電圧と前
記スイッチ素子をＯＦＦする第２電圧を含む走査信号を
供給する走査信号供給手段と、 前記対向電極に対向電極電圧を供給する対向電極駆動手
段と、 を備えたアクティブマトリクス型表示装置において、 前記アレイ基板は、前記走査線を互いに電気的に第１非
線型素子を介して接続する走査線接続手段と、前記信号
線を互いに電気的に第２非線型素子を介して接続する信
号線接続手段とを含み、 前記走査線接続手段は前記走査信号供給手段に電気的に
接続され、前記第２電圧に設定されることを特徴とする
アクティブマトリクス型表示装置。 - 【請求項１５】互いに交差する複数本の信号線と複数本
の走査線との各交点近傍にスイッチ素子を介して配置さ
れる画素電極を含むアレイ基板と、 この画素電極に対向する対向電極と、 前記画素電極と前記対向電極との間の電位差に基づいて
制御される光変調層とを含む表示パネルと、 前記信号線に映像信号電圧を印加する映像信号供給手段
と、 前記走査線に前記スイッチ素子をＯＮする第１電圧と前
記スイッチ素子をＯＦＦする第２電圧を含む走査信号を
供給する走査信号供給手段と、 前記対向電極に対向電極電圧を供給する対向電極駆動手
段と、 を備えたアクティブマトリクス型表示装置において、 前記アレイ基板は、前記走査線を互いに電気的に第１非
線型素子を介して接続する走査線接続手段と、前記信号
線を互いに電気的に第２非線型素子を介して接続する信
号線接続手段とを含み、 前記信号線接続手段は前記映像信号供給手段に電気的に
接続され、前記映像信号電圧に設定されることを特徴と
するアクティブマトリクス型表示装置。 - 【請求項１６】互いに交差する複数本の信号線と複数本
の走査線との各交点近傍にスイッチ素子を介して配置さ
れる画素電極を含むアレイ基板と、 この画素電極に対向する対向電極と、 前記画素電極と前記対向電極との間の電位差に基づいて
制御される光変調層とを含む表示パネルと、 前記信号線に映像信号電圧を印加する映像信号供給手段
と、 前記走査線に前記スイッチ素子をＯＮする第１電圧と前
記スイッチ素子をＯＦＦする第２電圧を含む走査信号を
供給する走査信号供給手段と、 前記対向電極に対向電極電圧を供給する対向電極駆動手
段と、 を備えたアクティブマトリクス型表示装置において、 前記アレイ基板は、前記走査線を互いに電気的に第１非
線型素子を介して接続する走査線接続手段と、前記信号
線を互いに電気的に第２非線型素子を介して接続すると
共に前記走査線接続手段に電気的に接続される信号線接
続手段とを含み、 前記走査線接続手段及び前記信号線接続手段は前記対向
電極駆動手段に電気的に接続され、前記走査線接続手段
に印加される前記対向電極電圧を実質的に前記第２電圧
に調整する第１非線型抵抗回路を備えたことを特徴とす
るアクティブマトリクス型表示装置。 - 【請求項１７】前記アレイ基板は、前記信号線接続手段
に印加される前記対向電極電圧を前記映像信号電圧の略
平均電圧に調整する第２非線型抵抗回路を備えたことを
特徴とする請求項１６記載のアクティブマトリクス型表
示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7258098A JP4030178B2 (ja) | 1997-06-25 | 1998-03-20 | アクティブマトリクス型表示装置 |
| TW087109179A TW486583B (en) | 1997-06-25 | 1998-06-09 | Active matrix type display apparatus |
| US09/104,005 US6166713A (en) | 1997-06-25 | 1998-06-24 | Active matrix display device |
| KR1019980024034A KR100286489B1 (ko) | 1997-06-25 | 1998-06-25 | 액티브 매트릭스형 표시장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16895297 | 1997-06-25 | ||
| JP9-168952 | 1997-06-25 | ||
| JP7258098A JP4030178B2 (ja) | 1997-06-25 | 1998-03-20 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1172806A true JPH1172806A (ja) | 1999-03-16 |
| JP4030178B2 JP4030178B2 (ja) | 2008-01-09 |
Family
ID=26413707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7258098A Expired - Lifetime JP4030178B2 (ja) | 1997-06-25 | 1998-03-20 | アクティブマトリクス型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6166713A (ja) |
| JP (1) | JP4030178B2 (ja) |
| KR (1) | KR100286489B1 (ja) |
| TW (1) | TW486583B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066090A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 액정 표시 소자의 정전기 방지 장치 |
| JP2007025532A (ja) * | 2005-07-21 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2007140508A (ja) * | 2005-11-14 | 2007-06-07 | Samsung Electronics Co Ltd | 表示装置 |
| JP2007156312A (ja) * | 2005-12-08 | 2007-06-21 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| JP2012027443A (ja) * | 2010-06-24 | 2012-02-09 | Toshiba Mobile Display Co Ltd | フラットパネルディスプレイ |
| US8269905B2 (en) | 2007-09-27 | 2012-09-18 | Sony Corporation | Electronic device, manufacturing method of the same and electronic apparatus |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103956361A (zh) * | 1995-10-03 | 2014-07-30 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
| KR100394026B1 (ko) * | 2000-12-27 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
| CN1685388A (zh) * | 2002-09-25 | 2005-10-19 | 西铁城时计株式会社 | 显示设备 |
| TW583469B (en) * | 2003-03-28 | 2004-04-11 | Au Optronics Corp | Back light module and liquid crystal display |
| US7876302B2 (en) * | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
| CN105096871B (zh) * | 2015-08-11 | 2017-08-08 | 京东方科技集团股份有限公司 | 阵列基板驱动电路、阵列基板、显示面板、显示装置 |
| CN204883133U (zh) * | 2015-09-02 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种阵列基板及显示器件 |
| CN109285510B (zh) * | 2018-09-11 | 2021-04-02 | 重庆惠科金渝光电科技有限公司 | 一种显示器、显示装置和接地电阻调节方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03237435A (ja) * | 1989-01-13 | 1991-10-23 | Seiko Epson Corp | 双方向性非線形抵抗素子及び双方向性非線形抵抗素子を用いたアクティブマトリックス液晶パネル及びその製造方法 |
| JP3103981B2 (ja) * | 1990-09-07 | 2000-10-30 | セイコーインスツルメンツ株式会社 | 半導体単結晶基板液晶パネル装置 |
| US5579029A (en) * | 1992-07-31 | 1996-11-26 | Hitachi, Ltd. | Display apparatus having automatic adjusting apparatus |
| US5900856A (en) * | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JPH0990428A (ja) * | 1995-09-28 | 1997-04-04 | Casio Comput Co Ltd | Ｔｆｔ液晶表示素子 |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
-
1998
- 1998-03-20 JP JP7258098A patent/JP4030178B2/ja not_active Expired - Lifetime
- 1998-06-09 TW TW087109179A patent/TW486583B/zh not_active IP Right Cessation
- 1998-06-24 US US09/104,005 patent/US6166713A/en not_active Expired - Lifetime
- 1998-06-25 KR KR1019980024034A patent/KR100286489B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066090A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 액정 표시 소자의 정전기 방지 장치 |
| US7772766B2 (en) | 2004-07-26 | 2010-08-10 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| US8110985B2 (en) | 2004-07-26 | 2012-02-07 | Seiko Epson Corporation | Light-emitting device having protective circuits |
| JP2007025532A (ja) * | 2005-07-21 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2007140508A (ja) * | 2005-11-14 | 2007-06-07 | Samsung Electronics Co Ltd | 表示装置 |
| US8411001B2 (en) | 2005-11-14 | 2013-04-02 | Samsung Display Co., Ltd. | Display device with floating bar |
| JP2007156312A (ja) * | 2005-12-08 | 2007-06-21 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| US8269905B2 (en) | 2007-09-27 | 2012-09-18 | Sony Corporation | Electronic device, manufacturing method of the same and electronic apparatus |
| JP2012027443A (ja) * | 2010-06-24 | 2012-02-09 | Toshiba Mobile Display Co Ltd | フラットパネルディスプレイ |
| US8692253B2 (en) | 2010-06-24 | 2014-04-08 | Japan Display Inc. | Flat panel display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990007318A (ko) | 1999-01-25 |
| KR100286489B1 (ko) | 2001-04-16 |
| TW486583B (en) | 2002-05-11 |
| US6166713A (en) | 2000-12-26 |
| JP4030178B2 (ja) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289174A (en) | Liquid crystal display device | |
| KR100719423B1 (ko) | 액티브 매트릭스 기판 및 표시 장치 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US7391397B2 (en) | Display device | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| US6529257B1 (en) | Active-matrix liquid-crystal display apparatus which prevents flicker and image sticking in main display area and sub display area | |
| US20020080109A1 (en) | Active matrix substrate, display device and method for driving the display device | |
| JP2009098587A (ja) | 液晶表示装置 | |
| KR101376067B1 (ko) | 표시기판, 이를 갖는 표시패널 및 이의 구동방법 | |
| US20070051943A1 (en) | Thin film transistor, thin film transistor array panel, and display device | |
| JP3542023B2 (ja) | 液晶表示装置 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| US7439946B2 (en) | Liquid crystal display device with controlled positive and negative gray scale voltages | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JPH0990428A (ja) | Ｔｆｔ液晶表示素子 | |
| JPH11202369A (ja) | 液晶表示装置およびその製造方法 | |
| JP3332106B2 (ja) | 液晶表示装置 | |
| JP3072577B2 (ja) | 液晶パネル | |
| US7057592B2 (en) | Liquid crystal display device and driving method thereof | |
| JP2882275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2796247B2 (ja) | 電気光学素子 | |
| KR0142767B1 (ko) | 액정표시장치 및 액정표시장치의 구동방법 | |
| JPH1090712A (ja) | 液晶表示装置 | |
| JPH01217323A (ja) | 液晶表示装置 | |
| KR20110076016A (ko) | 액정 표시 패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070418 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |