JPH1090712A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1090712A JPH1090712A JP8245898A JP24589896A JPH1090712A JP H1090712 A JPH1090712 A JP H1090712A JP 8245898 A JP8245898 A JP 8245898A JP 24589896 A JP24589896 A JP 24589896A JP H1090712 A JPH1090712 A JP H1090712A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- gate
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 パターンずれによるＴＦＴの寄生容量のばら
つきがあった場合においてもフリッカの発生しないカラ
ー液晶表示装置を提供する。 【解決手段】 画素電極１０７をスイッチングするＴＦ
Ｔ１０６が、ソースバスライン１０５に対して、ゲート
バスライン１０４一行毎に左右交互に形成された液晶表
示装置において、ＴＦＴ１０６のゲート電極１０４Ａ
が、ゲートバスライン１０４上に形成されており、か
つ、ＴＦＴ１０６のゲート−ドレイン方向は全てゲート
バスライン１０４に直交する方向に形成されることによ
り、ゲートバスライン１０４のパターンずれが起こって
も、各ＴＦＴ１０６のＣgd値は一定であるので、フリッ
カが発生しない。
つきがあった場合においてもフリッカの発生しないカラ
ー液晶表示装置を提供する。 【解決手段】 画素電極１０７をスイッチングするＴＦ
Ｔ１０６が、ソースバスライン１０５に対して、ゲート
バスライン１０４一行毎に左右交互に形成された液晶表
示装置において、ＴＦＴ１０６のゲート電極１０４Ａ
が、ゲートバスライン１０４上に形成されており、か
つ、ＴＦＴ１０６のゲート−ドレイン方向は全てゲート
バスライン１０４に直交する方向に形成されることによ
り、ゲートバスライン１０４のパターンずれが起こって
も、各ＴＦＴ１０６のＣgd値は一定であるので、フリッ
カが発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動の液晶表示装置、特にスイッチング素子を配置
した液晶表示装置に関するものである。
クス駆動の液晶表示装置、特にスイッチング素子を配置
した液晶表示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス駆動の代表的な液
晶表示装置として、薄膜トランジスタ（以下、ＴＦＴと
称する）を用いたカラー液晶表示装置がある。このカラ
ー液晶表示装置は、ゲートバスラインおよびソースバス
ラインの交点に形成されたＴＦＴとＴＦＴに接続された
画素電極とを備えたＴＦＴ基板と、共通電極を備えた対
向基板との間に液晶を挟持し、各画素電極に対応して赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタを有する
構造をとっておりＲ、Ｇ、Ｂの３色で１つのカラー画素
単位となっている。
晶表示装置として、薄膜トランジスタ（以下、ＴＦＴと
称する）を用いたカラー液晶表示装置がある。このカラ
ー液晶表示装置は、ゲートバスラインおよびソースバス
ラインの交点に形成されたＴＦＴとＴＦＴに接続された
画素電極とを備えたＴＦＴ基板と、共通電極を備えた対
向基板との間に液晶を挟持し、各画素電極に対応して赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタを有する
構造をとっておりＲ、Ｇ、Ｂの３色で１つのカラー画素
単位となっている。
【０００３】カラー画素の配列方法としては、ストライ
プ配列、モザイク配列、デルタ配列がよく知られてい
る。このうち、ストライプ配列は縦方向のラインが目立
ちやすく、また斜め直線的な画像のエッジ部の乱れが強
調されやすいのに対し、他の２つの配列はそういった欠
点がなく優れている。
プ配列、モザイク配列、デルタ配列がよく知られてい
る。このうち、ストライプ配列は縦方向のラインが目立
ちやすく、また斜め直線的な画像のエッジ部の乱れが強
調されやすいのに対し、他の２つの配列はそういった欠
点がなく優れている。
【０００４】図４は、上記デルタ配列を用いた液晶表示
装置の画素拡大図である。図４において、１は表示部、
２はゲートドライバ、３はソースドライバである。表示
部１には、ゲートドライバ２から伸びたゲートバスライ
ン４、ソースドライバ３から伸びたソースバスライン５
が形成されている。ゲートバスライン４とソースバスラ
イン５との交点にはＴＦＴ６が形成され、それぞれのＴ
ＦＴ６には画素電極７が接続されている。駆動法として
は、ゲートバスライン４でアドレスされたＴＦＴ６を通
して、ソースバスライン５から各画素に対応した色信号
を供給し、液晶のスイッチングを行っている。図４に示
された表示部においては、おのおののソースバスライン
５に対し、２色（例えばＲとＧ）のカラーフィルタが対
応しているので、ソースバスライン５に供給する色信号
の切り換えを行う色信号切り換え回路を付加する必要が
あり、このような回路の付加は、使用するＩＣの増加、
回路部の面積の増加を引き起こすため駆動回路を複雑と
し、コストアップの要因となる。
装置の画素拡大図である。図４において、１は表示部、
２はゲートドライバ、３はソースドライバである。表示
部１には、ゲートドライバ２から伸びたゲートバスライ
ン４、ソースドライバ３から伸びたソースバスライン５
が形成されている。ゲートバスライン４とソースバスラ
イン５との交点にはＴＦＴ６が形成され、それぞれのＴ
ＦＴ６には画素電極７が接続されている。駆動法として
は、ゲートバスライン４でアドレスされたＴＦＴ６を通
して、ソースバスライン５から各画素に対応した色信号
を供給し、液晶のスイッチングを行っている。図４に示
された表示部においては、おのおののソースバスライン
５に対し、２色（例えばＲとＧ）のカラーフィルタが対
応しているので、ソースバスライン５に供給する色信号
の切り換えを行う色信号切り換え回路を付加する必要が
あり、このような回路の付加は、使用するＩＣの増加、
回路部の面積の増加を引き起こすため駆動回路を複雑と
し、コストアップの要因となる。
【０００５】上記問題点を解決する方法として、図５に
示された液晶表示装置の構造が特公平３−６４０４６号
公報に開示されている。図５中の参照番号は、図４と共
通とする。この液晶表示装置においては、ソースバスラ
イン５に対し、１行毎（１ゲートバスライン毎）に左右
交互にＴＦＴが形成されており、図４と同様の画素配列
ではあるが各ソースバスライン５に接続された画素電極
に対し、１色のカラーフィルタが対応しているので、色
信号切換回路を必要としない。そのため、製造コストを
低減することができる。
示された液晶表示装置の構造が特公平３−６４０４６号
公報に開示されている。図５中の参照番号は、図４と共
通とする。この液晶表示装置においては、ソースバスラ
イン５に対し、１行毎（１ゲートバスライン毎）に左右
交互にＴＦＴが形成されており、図４と同様の画素配列
ではあるが各ソースバスライン５に接続された画素電極
に対し、１色のカラーフィルタが対応しているので、色
信号切換回路を必要としない。そのため、製造コストを
低減することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
配列を採用した場合、以下に示す問題点が生じる。
配列を採用した場合、以下に示す問題点が生じる。
【０００７】図６に、図５の液晶表示装置の画素部のレ
イアウト図を示す。図６において、４はゲートバスライ
ン、５はソースバスライン、７は画素電極、６はＴＦＴ
である。ＴＦＴ６は、ゲートバスライン４から伸びたゲ
ート電極４Ａ、ソースバスライン５から伸びたソース電
極５Ａ、ドレイン電極８、例えばアモルファスシリコン
による活性層９、により構成される。
イアウト図を示す。図６において、４はゲートバスライ
ン、５はソースバスライン、７は画素電極、６はＴＦＴ
である。ＴＦＴ６は、ゲートバスライン４から伸びたゲ
ート電極４Ａ、ソースバスライン５から伸びたソース電
極５Ａ、ドレイン電極８、例えばアモルファスシリコン
による活性層９、により構成される。
【０００８】この液晶表示装置において、例えば、Ｎ行
目のゲートライン４で、あるソースバスライン５に対し
紙面向かって右側にＴＦＴ６が形成されているとすれ
ば、Ｎ＋１行目においては同じソースバスライン５の左
側にＴＦＴ６が形成されることになる。このように、行
毎に左右交互にＴＦＴ６が形成されているため、例えば
ゲート電極４Ａのパターンがフォトリソグラフィー工程
において、ソース電極５Ａおよびドレイン電極８のパタ
ーンに対し、左もしくは右にパターンずれをおこした場
合、Ｎ行目とＮ＋１行目のＴＦＴ６のゲート−ドレイン
間容量（以下Ｃgdと略す）およびゲート−ソース間容量
（以下Ｃgsと略す）が変動する。
目のゲートライン４で、あるソースバスライン５に対し
紙面向かって右側にＴＦＴ６が形成されているとすれ
ば、Ｎ＋１行目においては同じソースバスライン５の左
側にＴＦＴ６が形成されることになる。このように、行
毎に左右交互にＴＦＴ６が形成されているため、例えば
ゲート電極４Ａのパターンがフォトリソグラフィー工程
において、ソース電極５Ａおよびドレイン電極８のパタ
ーンに対し、左もしくは右にパターンずれをおこした場
合、Ｎ行目とＮ＋１行目のＴＦＴ６のゲート−ドレイン
間容量（以下Ｃgdと略す）およびゲート−ソース間容量
（以下Ｃgsと略す）が変動する。
【０００９】このとき、ＣgdによりＴＦＴ６がオフにな
ったタイミングで画素電極の電位変動ΔＶ（ΔＶ＝ΔＶ
g×Ｃgd／（Ｃgd＋ＣLC））が起こる。ここで、ΔＶgは
ＴＦＴ６に入力されるゲート信号の電位差、ＣLCは液晶
容量である。このΔＶは、映像信号が正極性の場合と負
極性の場合で同じ方向に生じるので、このΔＶと同じ電
位差をあらかじめ映像信号の中心電圧と共通電極との間
にかけておくことにより、液晶への直流電流の印加に起
因する液晶の劣化を防止すると共にフリッカを防止して
表示品位を向上させている。
ったタイミングで画素電極の電位変動ΔＶ（ΔＶ＝ΔＶ
g×Ｃgd／（Ｃgd＋ＣLC））が起こる。ここで、ΔＶgは
ＴＦＴ６に入力されるゲート信号の電位差、ＣLCは液晶
容量である。このΔＶは、映像信号が正極性の場合と負
極性の場合で同じ方向に生じるので、このΔＶと同じ電
位差をあらかじめ映像信号の中心電圧と共通電極との間
にかけておくことにより、液晶への直流電流の印加に起
因する液晶の劣化を防止すると共にフリッカを防止して
表示品位を向上させている。
【００１０】このＣgdの変動を、図７に基づき簡単に説
明する。図７（ａ）〜（ｃ）は、逆スタガ型のＴＦＴの
平面図であり、図７（ｄ）〜（ｆ）はそれぞれ、図７
（ａ）〜（ｃ）のＣ−Ｃ’断面図である。ここで、Ｎ行
目のＴＦＴのＣgdをＣgd1、ＣgsをＣgs1、Ｎ＋１行目の
ＣgdをＣgd2、ＣgsをＣgs2とする。Ｃgdはゲート電極４
Ａとドレイン電極８とが重なる部分の面積、Ｃgsはゲー
ト電極４Ａとソース電極５Ａとが重なる部分の面積にそ
れぞれ相当するものとする。
明する。図７（ａ）〜（ｃ）は、逆スタガ型のＴＦＴの
平面図であり、図７（ｄ）〜（ｆ）はそれぞれ、図７
（ａ）〜（ｃ）のＣ−Ｃ’断面図である。ここで、Ｎ行
目のＴＦＴのＣgdをＣgd1、ＣgsをＣgs1、Ｎ＋１行目の
ＣgdをＣgd2、ＣgsをＣgs2とする。Ｃgdはゲート電極４
Ａとドレイン電極８とが重なる部分の面積、Ｃgsはゲー
ト電極４Ａとソース電極５Ａとが重なる部分の面積にそ
れぞれ相当するものとする。
【００１１】まず、図７（ａ）および（ｄ）のように、
配線パターンずれが生じていない場合には、ＣgdとＣgs
は等しく、Ｎ行目のＴＦＴのＣgd1とＮ＋１行目のＣgd2
も等しい。しかしながら、図７（ｂ）および（ｅ）のよ
うに、例えばＮ行目のゲートバスライン４およびゲート
電極４Ａのパターンがソース電極５Ａおよびドレイン電
極８に対して紙面左方向にずれた場合には、Ｃgd1は小
さくなり、Ｃgs1は大きくなる。このとき、Ｎ＋１行目
では、図７（ｃ）および（ｆ）に示すように、ＴＦＴ６
のＣgd2が大きくなってＣgs2が小さくなる。すなわち、
上記のようなパターンずれにより、Ｃgd1＜Ｃgd2とな
り、Ｎ行目とＮ＋１行目とでＣgdは不均一となる。
配線パターンずれが生じていない場合には、ＣgdとＣgs
は等しく、Ｎ行目のＴＦＴのＣgd1とＮ＋１行目のＣgd2
も等しい。しかしながら、図７（ｂ）および（ｅ）のよ
うに、例えばＮ行目のゲートバスライン４およびゲート
電極４Ａのパターンがソース電極５Ａおよびドレイン電
極８に対して紙面左方向にずれた場合には、Ｃgd1は小
さくなり、Ｃgs1は大きくなる。このとき、Ｎ＋１行目
では、図７（ｃ）および（ｆ）に示すように、ＴＦＴ６
のＣgd2が大きくなってＣgs2が小さくなる。すなわち、
上記のようなパターンずれにより、Ｃgd1＜Ｃgd2とな
り、Ｎ行目とＮ＋１行目とでＣgdは不均一となる。
【００１２】このように、Ｎ行目とＮ＋１行目とでＴＦ
Ｔ６のＣgdに差が生じた場合、Ｃgdによる画素電極の電
位変動ΔＶがＮ行目とＮ＋１行目で異なってしまい、最
適な対向の電位を設定することができなくなる。この結
果、液晶へは直流が印加されて液晶が劣化すると共に、
フリッカが生じて表示品位が著しく低下する。
Ｔ６のＣgdに差が生じた場合、Ｃgdによる画素電極の電
位変動ΔＶがＮ行目とＮ＋１行目で異なってしまい、最
適な対向の電位を設定することができなくなる。この結
果、液晶へは直流が印加されて液晶が劣化すると共に、
フリッカが生じて表示品位が著しく低下する。
【００１３】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、ＴＦＴの配
線パターンのずれに起因するフリッカの無い、高い表示
品位を有する液晶表示装置を提供することにある。
れたものであり、その目的とするところは、ＴＦＴの配
線パターンのずれに起因するフリッカの無い、高い表示
品位を有する液晶表示装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の液晶表示装置
は、画素電極とＴＦＴとが、ゲートバスライン毎に、ソ
ースバスラインの左右交互に形成された液晶表示装置に
おいて、前記ＴＦＴのソース−ドレインの方向が、前記
ゲートバスラインと直交する方向に形成されていること
を特徴し、そのことにより上記目的が達成される。
は、画素電極とＴＦＴとが、ゲートバスライン毎に、ソ
ースバスラインの左右交互に形成された液晶表示装置に
おいて、前記ＴＦＴのソース−ドレインの方向が、前記
ゲートバスラインと直交する方向に形成されていること
を特徴し、そのことにより上記目的が達成される。
【００１５】好ましくは、前記ＴＦＴのゲート電極が、
前記ゲートバスライン上に形成されている。
前記ゲートバスライン上に形成されている。
【００１６】さらに好ましくは、前記ＴＦＴが、隣り合
う２本のソースバスライン間の略中央部に位置する。
う２本のソースバスライン間の略中央部に位置する。
【００１７】また、前記ＴＦＴが、順スタガ構造もしく
は逆スタガ構造であることが好ましい。。
は逆スタガ構造であることが好ましい。。
【００１８】さらに、前記画素電極上にはカラーフィル
タが設けられ、該カラーフィルタの色配列は、前記ソー
スバスラインのうち、同一のソースバスラインに接続さ
れた画素電極が同色となるよう設定されていることが好
ましい。
タが設けられ、該カラーフィルタの色配列は、前記ソー
スバスラインのうち、同一のソースバスラインに接続さ
れた画素電極が同色となるよう設定されていることが好
ましい。
【００１９】以下、作用について説明する。
【００２０】請求項１の発明によれば、ＴＦＴは、１ゲ
ートバスライン毎に、ソースバスラインに対して左右交
互に形成され、ＴＦＴのソース−ドレイン方向（ソース
電極からドレイン電極への電流の向き）が、ゲートバス
ラインに直交する。これにより、パターンずれが起こっ
ても、同じソースバスラインのＮ行目およびＮ＋１行目
に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）の
で、従来、パターンずれによるＣgdの差により発生して
いたフリッカは生じない。
ートバスライン毎に、ソースバスラインに対して左右交
互に形成され、ＴＦＴのソース−ドレイン方向（ソース
電極からドレイン電極への電流の向き）が、ゲートバス
ラインに直交する。これにより、パターンずれが起こっ
ても、同じソースバスラインのＮ行目およびＮ＋１行目
に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）の
で、従来、パターンずれによるＣgdの差により発生して
いたフリッカは生じない。
【００２１】また、請求項２の発明によれば、ゲート電
極が、ゲートバスライン上に形成されているので、ゲー
ト電極をゲートバスラインから分岐させた場合のように
ゲート電極による開口率の低下は起こらない。
極が、ゲートバスライン上に形成されているので、ゲー
ト電極をゲートバスラインから分岐させた場合のように
ゲート電極による開口率の低下は起こらない。
【００２２】請求項３の発明によれば、それぞれのＴＦ
Ｔは、その両側に配置されたソースバスラインの略中央
部に位置するよう形成されているので、すべての画素に
接続されたＴＦＴの位置は等しい。従って、この液晶表
示装置の画素形成後ポリイミドを塗布し、ラビングを行
って配向処理を行う際に、ＴＦＴの段差による配向むら
がＴＦＴ近傍に生じ、この配向むらによるドメインが発
生するが、このドメインの発生する位置が全ての画素に
ついて等しく、大きさも等しいのでＮ行目とＮ＋１行目
のＴＦＴにおいて、コントラストの差はなく表示むらは
発生しない。
Ｔは、その両側に配置されたソースバスラインの略中央
部に位置するよう形成されているので、すべての画素に
接続されたＴＦＴの位置は等しい。従って、この液晶表
示装置の画素形成後ポリイミドを塗布し、ラビングを行
って配向処理を行う際に、ＴＦＴの段差による配向むら
がＴＦＴ近傍に生じ、この配向むらによるドメインが発
生するが、このドメインの発生する位置が全ての画素に
ついて等しく、大きさも等しいのでＮ行目とＮ＋１行目
のＴＦＴにおいて、コントラストの差はなく表示むらは
発生しない。
【００２３】請求項４の発明によれば、ＴＦＴとして、
ソース−ドレイン間容量がばらつきやすい順スタガ型の
ものを用いても、逆スタガ型のものを用いてもフリッカ
は発生しない。
ソース−ドレイン間容量がばらつきやすい順スタガ型の
ものを用いても、逆スタガ型のものを用いてもフリッカ
は発生しない。
【００２４】請求項５の発明によれば、同一のソースバ
スラインに接続されている画素電極に対して１色のカラ
ーフィルタが対応する構成となっているので、色信号切
り換え回路を必要とせず、回路構成が単純になる。
スラインに接続されている画素電極に対して１色のカラ
ーフィルタが対応する構成となっているので、色信号切
り換え回路を必要とせず、回路構成が単純になる。
【００２５】
【発明の実施の形態】本発明の液晶表示装置における画
素部のレイアウト図を図１に示す。また、図１における
Ｂ−Ｂ’断面図を図２に示す。尚、図中の参照番号は、
図１と図２において共通とする。
素部のレイアウト図を図１に示す。また、図１における
Ｂ−Ｂ’断面図を図２に示す。尚、図中の参照番号は、
図１と図２において共通とする。
【００２６】以下、図１および図２に基づき、本実施形
態について説明を行う。尚、図１および図２の画素は、
既に説明した図６のような配列となっており、各ソース
バスラインに接続された画素電極に対して１色のみのカ
ラーフィルタが対応している構成となっている。図１お
よび図２において、ガラス等の絶縁基板１０１上に、ゲ
ートバスライン１０４およびソースバスライン１０５
が、直交するよう形成されている。このうち、ゲートバ
スライン１０４は、Ｔａ等の金属により形成され、この
ゲートバスライン１０４を覆うように、ゲート絶縁膜１
１１が設けられている。さらにこの上には、ａ−Ｓｉま
たはｐ−Ｓｉにより活性層１０９が形成されている。活
性層１０９の上には、ゲートバスライン１０４の延設方
向に対して、それぞれ直交するように、ソース電極１０
５Ａおよびドレイン電極１０８が金属材料によって形成
されている。ソース電極１０５Ａは、ソースバスライン
１０５からゲートバスライン１０４と平行に分岐した配
線によってソースバスライン１０５に接続されており、
このソース電極１０５Ａとは、ゲートバスライン１０４
を介して反対方向に、ドレイン電極１０８が設けられて
いる。ソース電極１０５Ａとドレイン電極１０８の配設
方向は、ソースバスライン１０５の延設方向に対して平
行となっている。また、ドレイン電極１０８には透明導
電膜からなる画素電極１０７が接続されており、さら
に、この基板全面を覆うように、ラビング処理が施され
た配向膜１１８が形成されている。
態について説明を行う。尚、図１および図２の画素は、
既に説明した図６のような配列となっており、各ソース
バスラインに接続された画素電極に対して１色のみのカ
ラーフィルタが対応している構成となっている。図１お
よび図２において、ガラス等の絶縁基板１０１上に、ゲ
ートバスライン１０４およびソースバスライン１０５
が、直交するよう形成されている。このうち、ゲートバ
スライン１０４は、Ｔａ等の金属により形成され、この
ゲートバスライン１０４を覆うように、ゲート絶縁膜１
１１が設けられている。さらにこの上には、ａ−Ｓｉま
たはｐ−Ｓｉにより活性層１０９が形成されている。活
性層１０９の上には、ゲートバスライン１０４の延設方
向に対して、それぞれ直交するように、ソース電極１０
５Ａおよびドレイン電極１０８が金属材料によって形成
されている。ソース電極１０５Ａは、ソースバスライン
１０５からゲートバスライン１０４と平行に分岐した配
線によってソースバスライン１０５に接続されており、
このソース電極１０５Ａとは、ゲートバスライン１０４
を介して反対方向に、ドレイン電極１０８が設けられて
いる。ソース電極１０５Ａとドレイン電極１０８の配設
方向は、ソースバスライン１０５の延設方向に対して平
行となっている。また、ドレイン電極１０８には透明導
電膜からなる画素電極１０７が接続されており、さら
に、この基板全面を覆うように、ラビング処理が施され
た配向膜１１８が形成されている。
【００２７】以上説明した基板と、絶縁基板１０１上に
共通電極１２０および配向膜１１８が形成された対向側
の基板１２２とが貼り合わされ、これら二枚の基板間に
液晶が封入されている。この液晶表示装置において、画
素電極１０７と共通電極１２０により液晶のスイッチン
グを行っている。
共通電極１２０および配向膜１１８が形成された対向側
の基板１２２とが貼り合わされ、これら二枚の基板間に
液晶が封入されている。この液晶表示装置において、画
素電極１０７と共通電極１２０により液晶のスイッチン
グを行っている。
【００２８】ここで、駆動方法を簡単に説明する。液晶
に印加される信号は、例えばＮＴＳＣ方式では６０Ｈｚ
の周波数で偶数フィールドと奇数フィールドの極性反転
を行っているが、液晶表示装置の電気光学応答が偶数フ
ィールドと奇数フィールドで異なると極性反転の周波数
の１／２の周波数成分の光量の変動が生じる。この光量
の変動によりフリッカが発生し、液晶表示装置の表示品
位を落とすことになる。このフリッカを低減させるため
に通常は１Ｈ反転駆動方法を用いている。これは、一水
平走査期間毎にビデオ信号の極性反転を行い、Ｎ行目の
ゲートバスラインとＮ＋１行目の極性が反転した表示を
行うことでフリッカを相殺し、表示画面全体ではフリッ
カのない表示を提供することが可能となる。
に印加される信号は、例えばＮＴＳＣ方式では６０Ｈｚ
の周波数で偶数フィールドと奇数フィールドの極性反転
を行っているが、液晶表示装置の電気光学応答が偶数フ
ィールドと奇数フィールドで異なると極性反転の周波数
の１／２の周波数成分の光量の変動が生じる。この光量
の変動によりフリッカが発生し、液晶表示装置の表示品
位を落とすことになる。このフリッカを低減させるため
に通常は１Ｈ反転駆動方法を用いている。これは、一水
平走査期間毎にビデオ信号の極性反転を行い、Ｎ行目の
ゲートバスラインとＮ＋１行目の極性が反転した表示を
行うことでフリッカを相殺し、表示画面全体ではフリッ
カのない表示を提供することが可能となる。
【００２９】本実施形態においては、図１に示されるよ
うに、ゲートバスライン１０４に対するソース電極およ
びドレイン電極の配設方向が、Ｎ行目とＮ＋１行目にお
いて等しく、かつ、ソース−ドレインの方向が、ゲート
バスラインと直交する方向に形成されている。従って、
図３に示されるように、ソース電極１０５Ａおよびドレ
イン電極１０８に対して、ゲートバスライン１０４が紙
面右方向にずれた場合（図３（ａ））であっても、紙面
上方向にずれた場合（図３（ｂ））であっても、Ｎ行目
とＮ＋１行目のＣgdは等しくなる。この結果、Ｃgdによ
る画素電極の電位変動も等しくなるので最適な対向電圧
を設定することが可能となり、フリッカの発生を防止す
ることができる。
うに、ゲートバスライン１０４に対するソース電極およ
びドレイン電極の配設方向が、Ｎ行目とＮ＋１行目にお
いて等しく、かつ、ソース−ドレインの方向が、ゲート
バスラインと直交する方向に形成されている。従って、
図３に示されるように、ソース電極１０５Ａおよびドレ
イン電極１０８に対して、ゲートバスライン１０４が紙
面右方向にずれた場合（図３（ａ））であっても、紙面
上方向にずれた場合（図３（ｂ））であっても、Ｎ行目
とＮ＋１行目のＣgdは等しくなる。この結果、Ｃgdによ
る画素電極の電位変動も等しくなるので最適な対向電圧
を設定することが可能となり、フリッカの発生を防止す
ることができる。
【００３０】また、図１に示されたレイアウトを行っ
て、ＴＦＴ１０６が、左右のソースバスライン１０５に
対して中央に配置され、表示部内全てのＴＦＴ１０６の
画素電極１０７との接続位置を等しくしている。したが
って、ＴＦＴ１０６表面の段差により、液晶配向が不均
一化して生じるドメインは、表示部内の全ての画素電極
に同等に生じるため、Ｎ行目とＮ＋１行目でコントラス
トに差が生じることもない。また、ラビング方向を、全
画素に発生するドメインを小さくする方向に行うと、さ
らに効果的である。
て、ＴＦＴ１０６が、左右のソースバスライン１０５に
対して中央に配置され、表示部内全てのＴＦＴ１０６の
画素電極１０７との接続位置を等しくしている。したが
って、ＴＦＴ１０６表面の段差により、液晶配向が不均
一化して生じるドメインは、表示部内の全ての画素電極
に同等に生じるため、Ｎ行目とＮ＋１行目でコントラス
トに差が生じることもない。また、ラビング方向を、全
画素に発生するドメインを小さくする方向に行うと、さ
らに効果的である。
【００３１】さらに、本実施形態においては、ゲート電
極１０４Ａがゲートバスライン１０４の一部となってい
るが、このような構成に限らず、ゲート電極１０４Ａ
が、ゲートバスライン１０４から枝状に分岐した構成と
なっていても構わない。しかしながら、本実施形態のよ
うに、ゲート電極１０４Ａをゲートバスライン１０４の
一部として形成すれば、ゲート電極１０４Ａをゲートバ
スライン１０４から分岐させた場合のような、ゲート電
極１０４Ａによる開口率の低下は起こらない。
極１０４Ａがゲートバスライン１０４の一部となってい
るが、このような構成に限らず、ゲート電極１０４Ａ
が、ゲートバスライン１０４から枝状に分岐した構成と
なっていても構わない。しかしながら、本実施形態のよ
うに、ゲート電極１０４Ａをゲートバスライン１０４の
一部として形成すれば、ゲート電極１０４Ａをゲートバ
スライン１０４から分岐させた場合のような、ゲート電
極１０４Ａによる開口率の低下は起こらない。
【００３２】尚、本実施形態においては、逆スタガ型の
ＴＦＴを例にとって説明したが、本実施形態の液晶表示
装置において、ゲートバスライン１０４と、ソース電極
１０５Ａおよびドレイン電極１０８との関係が上下逆に
なった、所謂順スタガ型のＴＦＴを使用しても同様の効
果を得ることができる。
ＴＦＴを例にとって説明したが、本実施形態の液晶表示
装置において、ゲートバスライン１０４と、ソース電極
１０５Ａおよびドレイン電極１０８との関係が上下逆に
なった、所謂順スタガ型のＴＦＴを使用しても同様の効
果を得ることができる。
【００３３】
【発明の効果】請求項１の発明によれば、ＴＦＴは、１
ゲートバスライン毎に、ソースバスラインに対して左右
交互に形成され、ＴＦＴのソース−ドレイン方向（ソー
ス電極からドレイン電極への電流の向き）が、ゲートバ
スラインに直交する。これにより、パターンずれが起こ
っても、同じソースバスラインのＮ行目およびＮ＋１行
目に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）
ので、従来、パターンずれによるＣgdの差により発生し
ていたフリッカは生じない。
ゲートバスライン毎に、ソースバスラインに対して左右
交互に形成され、ＴＦＴのソース−ドレイン方向（ソー
ス電極からドレイン電極への電流の向き）が、ゲートバ
スラインに直交する。これにより、パターンずれが起こ
っても、同じソースバスラインのＮ行目およびＮ＋１行
目に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）
ので、従来、パターンずれによるＣgdの差により発生し
ていたフリッカは生じない。
【００３４】また、請求項２の発明によれば、ゲート電
極が、ゲートバスライン上に形成されているので、ゲー
ト電極をゲートバスラインから分岐させた場合のよう
に、ゲート電極による開口率の低下は起こらない。
極が、ゲートバスライン上に形成されているので、ゲー
ト電極をゲートバスラインから分岐させた場合のよう
に、ゲート電極による開口率の低下は起こらない。
【００３５】請求項３の発明によれば、それぞれのＴＦ
Ｔは、その両側に配置されたソースバスラインの略中央
部に位置するよう形成されているので、すべての画素に
接続されたＴＦＴの位置は等しい。従って、この液晶表
示装置の画素形成後ポリイミドを塗布し、ラビングを行
って配向処理を行う際に、ＴＦＴの段差による配向むら
がＴＦＴ近傍に生じ、この配向むらによるドメインが発
生するが、このドメインの発生する位置が全ての画素に
ついて等しく、大きさも等しいのでＮ行目とＮ＋１行目
のＴＦＴにおいて、コントラストの差はなく表示むらは
発生しない。
Ｔは、その両側に配置されたソースバスラインの略中央
部に位置するよう形成されているので、すべての画素に
接続されたＴＦＴの位置は等しい。従って、この液晶表
示装置の画素形成後ポリイミドを塗布し、ラビングを行
って配向処理を行う際に、ＴＦＴの段差による配向むら
がＴＦＴ近傍に生じ、この配向むらによるドメインが発
生するが、このドメインの発生する位置が全ての画素に
ついて等しく、大きさも等しいのでＮ行目とＮ＋１行目
のＴＦＴにおいて、コントラストの差はなく表示むらは
発生しない。
【００３６】請求項４の発明によれば、ＴＦＴとして、
ソース−ドレイン間容量がばらつきやすい順スタガ型の
ものを用いても、逆スタガ型のものを用いてもフリッカ
は発生しない。
ソース−ドレイン間容量がばらつきやすい順スタガ型の
ものを用いても、逆スタガ型のものを用いてもフリッカ
は発生しない。
【００３７】請求項５の発明によれば、同一のソースバ
スラインに接続された画素電極に対して１色のカラーフ
ィルタが対応する構成となっているので、色信号切り換
え回路を必要とせず、回路構成が単純になる。
スラインに接続された画素電極に対して１色のカラーフ
ィルタが対応する構成となっているので、色信号切り換
え回路を必要とせず、回路構成が単純になる。
【図１】本発明の実施の形態によるカラー液晶表示装置
の画素部のレイアウト図である。
の画素部のレイアウト図である。
【図２】本発明の実施の形態によるカラー液晶表示装置
の画素部の断面図である。
の画素部の断面図である。
【図３】（ａ）および（ｂ）は、本発明の液晶表示装置
のゲートパターンが、パターンずれを起こしている場合
を説明するための上面図である。
のゲートパターンが、パターンずれを起こしている場合
を説明するための上面図である。
【図４】カラー液晶表示装置の模式図である。
【図５】図４の他の形態によるカラー液晶表示装置の模
式図である。
式図である。
【図６】図５のカラー液晶表示装置の画素部のレイアウ
ト図である。
ト図である。
【図７】画素部ＴＦＴのパターンずれの様子を表わした
図である。
図である。
【符号の説明】 １ 表示部 ２ ゲートドライバ ３ ソースドライバ ４ ゲートバスライン ４Ａ ゲート電極 ５ ソースバスライン ５Ａ ソース電極 ６ ＴＦＴ ７ 画素電極 ８ ドレイン電極 ９ 活性層 １０１ 絶縁基板 １０４ ゲートバスライン １０４Ａ ゲート電極 １０５Ａ ソースバスライン １０７ 画素電極 １０８ ドレイン電極 １０９ 活性層 １１１ ゲート絶縁膜 １１８ 配向膜 １２０ 共通電極 １２２ 対向側の基板
Claims (5)
- 【請求項１】 画素電極と薄膜トランジスタとが、ゲー
トバスライン毎に、ソースバスラインの左右交互に形成
された液晶表示装置において、 前記薄膜トランジスタのソース−ドレインの方向が、前
記ゲートバスラインと直交する方向に形成されているこ
とを特徴とする液晶表示装置。 - 【請求項２】 前記薄膜トランジスタのゲート電極が、
前記ゲートバスライン上に形成されていることを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】 前記薄膜トランジスタが、隣り合う２本
のソースバスライン間の略中央部に位置することを特徴
とする請求項１または２記載の液晶表示装置。 - 【請求項４】 前記薄膜トランジスタが、順スタガ構造
もしくは逆スタガ構造であることを特徴とする請求項１
乃至３記載の液晶表示装置。 - 【請求項５】 前記画素電極上にはカラーフィルタが設
けられ、該カラーフィルタの色配列は、前記ソースバス
ラインのうち、同一のソースバスラインに接続された画
素電極が同色となるよう設定されていることを特徴とす
る請求項１乃至４記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24589896A JP3405432B2 (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24589896A JP3405432B2 (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090712A true JPH1090712A (ja) | 1998-04-10 |
| JP3405432B2 JP3405432B2 (ja) | 2003-05-12 |
Family
ID=17140468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24589896A Expired - Lifetime JP3405432B2 (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405432B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577775B1 (ko) * | 1998-06-30 | 2006-08-03 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR100885838B1 (ko) * | 2001-12-29 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| US8188956B2 (en) | 2007-01-29 | 2012-05-29 | Hitachi Displays, Ltd. | Display device with tone correction circuit |
| US8525180B2 (en) | 2009-10-16 | 2013-09-03 | Samsung Display Co., Ltd. | Thin film transistor array panel |
-
1996
- 1996-09-18 JP JP24589896A patent/JP3405432B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577775B1 (ko) * | 1998-06-30 | 2006-08-03 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
| KR100885838B1 (ko) * | 2001-12-29 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| US8188956B2 (en) | 2007-01-29 | 2012-05-29 | Hitachi Displays, Ltd. | Display device with tone correction circuit |
| US8525180B2 (en) | 2009-10-16 | 2013-09-03 | Samsung Display Co., Ltd. | Thin film transistor array panel |
| US8766268B2 (en) | 2009-10-16 | 2014-07-01 | Samsung Display Co., Ltd. | Thin film transistor array panel |
| US9099358B2 (en) | 2009-10-16 | 2015-08-04 | Samsung Display Co., Ltd. | Thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3405432B2 (ja) | 2003-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656372B2 (en) | Method for driving liquid crystal display device having a display pixel region and a dummy pixel region | |
| JP3464570B2 (ja) | カラー液晶表示素子 | |
| JP3291249B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| KR100211008B1 (ko) | 액정표시패널 | |
| KR100277182B1 (ko) | 액정표시소자 | |
| US20110175884A1 (en) | Liquid crystal display device | |
| US20060192740A1 (en) | Liquid crystal display and driving method thereof | |
| US6798466B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US6873378B2 (en) | Liquid crystal display panel | |
| US6130654A (en) | Driving method of a liquid crystal display device | |
| JPH1048595A (ja) | 液晶表示装置 | |
| JP3864036B2 (ja) | 液晶表示装置 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JP3405432B2 (ja) | 液晶表示装置 | |
| KR20040061786A (ko) | 횡전계방식 액정표시장치용 어레이기판 | |
| KR100640215B1 (ko) | 횡전계방식 액정표시장치 | |
| KR19990080837A (ko) | 액정표시소자 | |
| KR100687329B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100447225B1 (ko) | 액정표시장치 | |
| JPH1090718A (ja) | 液晶表示装置 | |
| JP2000292802A (ja) | 横電界型アクティブマトリクス液晶表示装置 | |
| KR101227133B1 (ko) | 수평 전계 인가형 액정 표시 패널 | |
| JP3529882B2 (ja) | 液晶表示装置 | |
| KR100560788B1 (ko) | 액정표시장치 | |
| KR100831304B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |