JPH1090718A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1090718A JPH1090718A JP24589796A JP24589796A JPH1090718A JP H1090718 A JPH1090718 A JP H1090718A JP 24589796 A JP24589796 A JP 24589796A JP 24589796 A JP24589796 A JP 24589796A JP H1090718 A JPH1090718 A JP H1090718A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- liquid crystal
- gate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 パターンずれによるＴＦＴの寄生容量のばら
つきがあった場合においてもフリッカの発生しないカラ
ー液晶表示装置を提供する。 【解決手段】 画素電極１０７をスイッチングするＴＦ
Ｔ１０６が、ソースバスライン１０５に対して、ゲート
バスライン１０４一行毎に左右交互に形成され、かつ、
ＴＦＴ１０６のソース電極１０５Ａおよびドレイン電極
１０８が、ゲート電極１０４Ａと直交するように形成さ
れているので、ゲートパターンがずれたとしても、フリ
ッカは発生しない。
つきがあった場合においてもフリッカの発生しないカラ
ー液晶表示装置を提供する。 【解決手段】 画素電極１０７をスイッチングするＴＦ
Ｔ１０６が、ソースバスライン１０５に対して、ゲート
バスライン１０４一行毎に左右交互に形成され、かつ、
ＴＦＴ１０６のソース電極１０５Ａおよびドレイン電極
１０８が、ゲート電極１０４Ａと直交するように形成さ
れているので、ゲートパターンがずれたとしても、フリ
ッカは発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動の液晶表示装置、特にスイッチング素子を配置
した液晶表示装置に関するものである。
クス駆動の液晶表示装置、特にスイッチング素子を配置
した液晶表示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス駆動の代表的な液
晶表示装置として、薄膜トランジスタ（以下、ＴＦＴと
称する）を用いたカラー液晶表示装置がある。このカラ
ー液晶表示装置は、ゲートバスラインおよびソースバス
ラインの交点に形成されたＴＦＴとＴＦＴに接続された
画素電極とを備えたＴＦＴ基板と、共通電極を備えた対
向基板との間に液晶を挟持し、各画素電極に対応して赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタを有する
構造をとっておりＲ、Ｇ、Ｂの３色で１つのカラー画素
単位となっている。
晶表示装置として、薄膜トランジスタ（以下、ＴＦＴと
称する）を用いたカラー液晶表示装置がある。このカラ
ー液晶表示装置は、ゲートバスラインおよびソースバス
ラインの交点に形成されたＴＦＴとＴＦＴに接続された
画素電極とを備えたＴＦＴ基板と、共通電極を備えた対
向基板との間に液晶を挟持し、各画素電極に対応して赤
（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタを有する
構造をとっておりＲ、Ｇ、Ｂの３色で１つのカラー画素
単位となっている。
【０００３】カラー画素の配列方法としては、ストライ
プ配列、モザイク配列、デルタ配列がよく知られてい
る。このうち、ストライプ配列は縦方向のラインが目立
ちやすく、また斜め直線的な画像のエッジ部の乱れが強
調されやすいのに対し、他の２つの配列はそういった欠
点がなく優れている。
プ配列、モザイク配列、デルタ配列がよく知られてい
る。このうち、ストライプ配列は縦方向のラインが目立
ちやすく、また斜め直線的な画像のエッジ部の乱れが強
調されやすいのに対し、他の２つの配列はそういった欠
点がなく優れている。
【０００４】図４は、上記デルタ配列を用いた液晶表示
装置の画素拡大図である。図４において、１は表示部、
２はゲートドライバ、３はソースドライバである。表示
部１には、ゲートドライバ２から伸びたゲートバスライ
ン４、ソースドライバ３から伸びたソースバスライン５
が形成されている。ゲートバスライン４とソースバスラ
イン５との交点にはＴＦＴ６が形成され、それぞれのＴ
ＦＴ６には画素電極７が接続されている。駆動法として
は、ゲートバスライン４でアドレスされたＴＦＴ６を通
して、ソースバスライン５から各画素に対応した色信号
を供給し、液晶のスイッチングを行っている。図４に示
された表示部においては、おのおののソースバスライン
５に対し、２色（例えばＲとＧ）のカラーフィルタが対
応しているのでソースバスライン５に供給する色信号の
切り換えを行う色信号切り換え回路を付加する必要があ
り、このような回路の付加は、使用するＩＣの増加、回
路部の面積の増加を引き起こすため駆動回路を複雑と
し、コストアップの要因となる。
装置の画素拡大図である。図４において、１は表示部、
２はゲートドライバ、３はソースドライバである。表示
部１には、ゲートドライバ２から伸びたゲートバスライ
ン４、ソースドライバ３から伸びたソースバスライン５
が形成されている。ゲートバスライン４とソースバスラ
イン５との交点にはＴＦＴ６が形成され、それぞれのＴ
ＦＴ６には画素電極７が接続されている。駆動法として
は、ゲートバスライン４でアドレスされたＴＦＴ６を通
して、ソースバスライン５から各画素に対応した色信号
を供給し、液晶のスイッチングを行っている。図４に示
された表示部においては、おのおののソースバスライン
５に対し、２色（例えばＲとＧ）のカラーフィルタが対
応しているのでソースバスライン５に供給する色信号の
切り換えを行う色信号切り換え回路を付加する必要があ
り、このような回路の付加は、使用するＩＣの増加、回
路部の面積の増加を引き起こすため駆動回路を複雑と
し、コストアップの要因となる。
【０００５】上記問題点を解決する方法として、図５に
示された液晶表示装置の構造が特公平３−６４０４６号
公報に開示されている。図５の参照符号は、図４と共通
とする。この液晶表示装置においては、ソースバスライ
ン５に対し、１行毎（１ゲートバスライン毎）に左右交
互にＴＦＴ６が形成されており、図４と同様の画素配列
ではあるが各ソースバスライン５に接続されてた画素電
極に対して１色のカラーフィルタのみが対応しているの
で、色信号切換回路を必要としない。そのため、製造コ
ストを低減することができる。
示された液晶表示装置の構造が特公平３−６４０４６号
公報に開示されている。図５の参照符号は、図４と共通
とする。この液晶表示装置においては、ソースバスライ
ン５に対し、１行毎（１ゲートバスライン毎）に左右交
互にＴＦＴ６が形成されており、図４と同様の画素配列
ではあるが各ソースバスライン５に接続されてた画素電
極に対して１色のカラーフィルタのみが対応しているの
で、色信号切換回路を必要としない。そのため、製造コ
ストを低減することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
配列を採用した場合、以下に示す問題点が生じる。
配列を採用した場合、以下に示す問題点が生じる。
【０００７】図６に、図５の液晶表示装置の画素部のレ
イアウト図を示す。図６において、４はゲートバスライ
ン、５はソースバスライン、７は画素電極、６はＴＦＴ
である。ＴＦＴ６は、ゲートバスライン４から伸びたゲ
ート電極４Ａ、ソースバスライン５から伸びたソース電
極５Ａ、ドレイン電極８、例えばアモルファスシリコン
による活性層９、により構成される。
イアウト図を示す。図６において、４はゲートバスライ
ン、５はソースバスライン、７は画素電極、６はＴＦＴ
である。ＴＦＴ６は、ゲートバスライン４から伸びたゲ
ート電極４Ａ、ソースバスライン５から伸びたソース電
極５Ａ、ドレイン電極８、例えばアモルファスシリコン
による活性層９、により構成される。
【０００８】この液晶表示装置において、例えば、Ｎ行
目のゲートライン４で、あるソースバスライン５に対し
紙面向かって右側にＴＦＴ６が形成されているとすれ
ば、Ｎ＋１行目においては同じソースバスライン５の左
側にＴＦＴ６が形成されることになる。このように、行
毎に左右交互にＴＦＴ６が形成されているため、例えば
ゲート電極４Ａのパターンがフォトリソグラフィー工程
において、ソース電極５Ａおよびドレイン電極８のパタ
ーンに対し、左もしくは右にパターンずれをおこした場
合、Ｎ行目とＮ＋１行目のＴＦＴ６のゲート−ドレイン
間容量（以下Ｃgdと略す）およびゲート−ソース間容量
（以下Ｃgsと略す）が変動する。
目のゲートライン４で、あるソースバスライン５に対し
紙面向かって右側にＴＦＴ６が形成されているとすれ
ば、Ｎ＋１行目においては同じソースバスライン５の左
側にＴＦＴ６が形成されることになる。このように、行
毎に左右交互にＴＦＴ６が形成されているため、例えば
ゲート電極４Ａのパターンがフォトリソグラフィー工程
において、ソース電極５Ａおよびドレイン電極８のパタ
ーンに対し、左もしくは右にパターンずれをおこした場
合、Ｎ行目とＮ＋１行目のＴＦＴ６のゲート−ドレイン
間容量（以下Ｃgdと略す）およびゲート−ソース間容量
（以下Ｃgsと略す）が変動する。
【０００９】このとき、ＣgdによりＴＦＴ６がオフにな
ったタイミングで画素電極の電位変動ΔＶ（ΔＶ＝ΔＶ
g×Ｃgd／（Ｃgd＋ＣLC））が起こる。ここで、ΔＶgは
ＴＦＴ６に入力されるゲート信号の電位差、ＣLCは液晶
容量である。このΔＶは、映像信号が正極性の場合と負
極性の場合で同じ方向に生じるので、このΔＶと同じ電
位差をあらかじめ映像信号の中心電圧と共通電極との間
にかけておくことにより、液晶への直流電流の印加に起
因する液晶の劣化を防止すると共にフリッカを防止して
表示品位を向上させている。
ったタイミングで画素電極の電位変動ΔＶ（ΔＶ＝ΔＶ
g×Ｃgd／（Ｃgd＋ＣLC））が起こる。ここで、ΔＶgは
ＴＦＴ６に入力されるゲート信号の電位差、ＣLCは液晶
容量である。このΔＶは、映像信号が正極性の場合と負
極性の場合で同じ方向に生じるので、このΔＶと同じ電
位差をあらかじめ映像信号の中心電圧と共通電極との間
にかけておくことにより、液晶への直流電流の印加に起
因する液晶の劣化を防止すると共にフリッカを防止して
表示品位を向上させている。
【００１０】このＣgdの変動を、図７に基づき簡単に説
明する。図７（ａ）〜（ｃ）は、逆スタガ型のＴＦＴの
平面図であり、図７（ｄ）〜（ｆ）はそれぞれ、図７
（ａ）〜（ｃ）のＣ−Ｃ’断面図である。ここで、Ｎ行
目のＴＦＴのＣgdをＣgd1、ＣgsをＣgs1、Ｎ＋１行目の
ＣgdをＣgd2、ＣgsをＣgs2とする。Ｃgdはゲート電極４
Ａとドレイン電極８とが重なる部分の面積、Ｃgsはゲー
ト電極４Ａとソース電極５Ａとが重なる部分の面積にそ
れぞれ相当するものとする。
明する。図７（ａ）〜（ｃ）は、逆スタガ型のＴＦＴの
平面図であり、図７（ｄ）〜（ｆ）はそれぞれ、図７
（ａ）〜（ｃ）のＣ−Ｃ’断面図である。ここで、Ｎ行
目のＴＦＴのＣgdをＣgd1、ＣgsをＣgs1、Ｎ＋１行目の
ＣgdをＣgd2、ＣgsをＣgs2とする。Ｃgdはゲート電極４
Ａとドレイン電極８とが重なる部分の面積、Ｃgsはゲー
ト電極４Ａとソース電極５Ａとが重なる部分の面積にそ
れぞれ相当するものとする。
【００１１】まず、図７（ａ）および（ｄ）のように、
配線パターンずれが生じていない場合には、ＣgdとＣgs
は等しく、Ｎ行目のＴＦＴのＣgd1とＮ＋１行目のＣgd2
も等しい。しかしながら、図７（ｂ）および（ｅ）のよ
うに、例えばＮ行目のゲートバスライン４およびゲート
電極４Ａのパターンがソース電極５Ａおよびドレイン電
極８に対して紙面左方向にずれた場合には、Ｃgd1は小
さくなり、Ｃgs1は大きくなる。このとき、Ｎ＋１行目
では、図７（ｃ）および（ｆ）に示すように、ＴＦＴ６
のＣgd2が大きくなってＣgs2が小さくなる。すなわち、
上記のようなパターンずれにより、Ｃgd1＜Ｃgd2とな
り、Ｎ行目とＮ＋１行目とでＣgdは不均一となる。
配線パターンずれが生じていない場合には、ＣgdとＣgs
は等しく、Ｎ行目のＴＦＴのＣgd1とＮ＋１行目のＣgd2
も等しい。しかしながら、図７（ｂ）および（ｅ）のよ
うに、例えばＮ行目のゲートバスライン４およびゲート
電極４Ａのパターンがソース電極５Ａおよびドレイン電
極８に対して紙面左方向にずれた場合には、Ｃgd1は小
さくなり、Ｃgs1は大きくなる。このとき、Ｎ＋１行目
では、図７（ｃ）および（ｆ）に示すように、ＴＦＴ６
のＣgd2が大きくなってＣgs2が小さくなる。すなわち、
上記のようなパターンずれにより、Ｃgd1＜Ｃgd2とな
り、Ｎ行目とＮ＋１行目とでＣgdは不均一となる。
【００１２】このように、Ｎ行目とＮ＋１行目とでＴＦ
Ｔ６のＣgdに差が生じた場合、Ｃgdによる画素電極の電
位変動ΔＶがＮ行目とＮ＋１行目で異なってしまい、最
適な対向の電位を設定することができなくなる。この結
果、液晶へは直流が印加されて液晶が劣化すると共に、
フリッカが生じて表示品位が著しく低下する。
Ｔ６のＣgdに差が生じた場合、Ｃgdによる画素電極の電
位変動ΔＶがＮ行目とＮ＋１行目で異なってしまい、最
適な対向の電位を設定することができなくなる。この結
果、液晶へは直流が印加されて液晶が劣化すると共に、
フリッカが生じて表示品位が著しく低下する。
【００１３】また、特に、大画面の液晶表示装置を製造
する際には、表示部全面を一括露光することが困難なた
め、表示部を複数の領域に分けて分割露光する必要があ
る。図８は基板上の表示領域をＡ、Ｂ、Ｃ、Ｄの４つの
領域に分割し、露光を行った例であるが、各領域におい
て、それぞれ方向が異なるパターンずれが生じることが
ある。このようなパターンずれが生じると、各領域にお
ける容量Ｃgd、Ｃgsが異なるために領域毎に表示品位が
異なるブロック分かれと呼ばれる現象が起こる。このブ
ロック分かれが起こると、表示としては非常に見づらい
ものとなっていた。
する際には、表示部全面を一括露光することが困難なた
め、表示部を複数の領域に分けて分割露光する必要があ
る。図８は基板上の表示領域をＡ、Ｂ、Ｃ、Ｄの４つの
領域に分割し、露光を行った例であるが、各領域におい
て、それぞれ方向が異なるパターンずれが生じることが
ある。このようなパターンずれが生じると、各領域にお
ける容量Ｃgd、Ｃgsが異なるために領域毎に表示品位が
異なるブロック分かれと呼ばれる現象が起こる。このブ
ロック分かれが起こると、表示としては非常に見づらい
ものとなっていた。
【００１４】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、ＴＦＴの配
線パターンのずれに起因するフリッカの生じない、高い
表示品位を有する液晶表示装置を提供することにある。
れたものであり、その目的とするところは、ＴＦＴの配
線パターンのずれに起因するフリッカの生じない、高い
表示品位を有する液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明の液晶表示装置
は、画素電極と薄膜トランジスタとが、ゲートバスライ
ン毎にソースバスラインの左右交互に形成された液晶表
示装置において、前記薄膜トランジスタのゲート電極
が、前記ゲートバスラインから垂直方向に分岐してお
り、前記薄膜トランジスタのソース電極およびドレイン
電極が、それぞれ、前記ゲート電極と直交するように形
成されていることを特徴とし、そのことにより上記目的
が達成される。
は、画素電極と薄膜トランジスタとが、ゲートバスライ
ン毎にソースバスラインの左右交互に形成された液晶表
示装置において、前記薄膜トランジスタのゲート電極
が、前記ゲートバスラインから垂直方向に分岐してお
り、前記薄膜トランジスタのソース電極およびドレイン
電極が、それぞれ、前記ゲート電極と直交するように形
成されていることを特徴とし、そのことにより上記目的
が達成される。
【００１６】好ましくは、前記薄膜トランジスタが、順
スタガ構造もしくは逆スタガ構造である。
スタガ構造もしくは逆スタガ構造である。
【００１７】さらに好ましくは、前記画素電極上にはカ
ラーフィルタが設けられ、該カラーフィルタの色配列
は、前記ソースバスラインのうち、同一のソースバスラ
インに接続された画素電極が同色となるよう設定されて
いる。
ラーフィルタが設けられ、該カラーフィルタの色配列
は、前記ソースバスラインのうち、同一のソースバスラ
インに接続された画素電極が同色となるよう設定されて
いる。
【００１８】以下、作用について説明する。
【００１９】請求項１の発明によれば、ＴＦＴは、ソー
スバスラインに対し１行毎に左右交互に形成され、ゲー
ト電極と、ソース電極およびドレイン電極とが直交する
よう形成されている。これにより、パターンずれが起こ
っても、同じソースバスラインのＮ行目およびＮ＋１行
目に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）
ので、従来、パターンずれによるＣgdの差により発生し
ていたフリッカは生じない。また、複数のＴＦＴをつな
ぎ露光により形成したとしても、各々の領域においてＣ
gdは等しくなるので、領域毎に表示品位が変わることは
ない。
スバスラインに対し１行毎に左右交互に形成され、ゲー
ト電極と、ソース電極およびドレイン電極とが直交する
よう形成されている。これにより、パターンずれが起こ
っても、同じソースバスラインのＮ行目およびＮ＋１行
目に接続されたＴＦＴのＣgdは等しい（Ｃgd1＝Ｃgd2）
ので、従来、パターンずれによるＣgdの差により発生し
ていたフリッカは生じない。また、複数のＴＦＴをつな
ぎ露光により形成したとしても、各々の領域においてＣ
gdは等しくなるので、領域毎に表示品位が変わることは
ない。
【００２０】請求項２の発明によれば、ＴＦＴに、ソー
スドレイン間容量がばらつきやすい逆スタガ型のものを
用いても、順スタガ型のものを用いてもフリッカは発生
しない。
スドレイン間容量がばらつきやすい逆スタガ型のものを
用いても、順スタガ型のものを用いてもフリッカは発生
しない。
【００２１】請求項３の発明によれば、それぞれのソー
スバスラインに１色のカラーフィルタが対応する構成と
なっているので、色信号切り換え回路を必要としないの
で、回路構成が単純になる。
スバスラインに１色のカラーフィルタが対応する構成と
なっているので、色信号切り換え回路を必要としないの
で、回路構成が単純になる。
【００２２】
【発明の実施の形態】本実施形態の液晶表示装置におけ
る画素部のレイアウト図を図１に示す。また、図１のＡ
−Ａ’断面図を図１に示す。尚、図中の参照符号は図１
と図２において共通とする。
る画素部のレイアウト図を図１に示す。また、図１のＡ
−Ａ’断面図を図１に示す。尚、図中の参照符号は図１
と図２において共通とする。
【００２３】以下、図１および図２に基づき、本実施形
態の液晶表示装置について説明する。尚、図１および図
２の画素は、既に説明した図５のような配列となってお
り、各ソースバスラインに接続された画素電極に対し
て、１色のみのカラーフィルタが対応している構成とな
っている。図１および図２において、ガラス等の絶縁基
板１０１上に、ゲートバスライン１０４およびソースバ
スライン１０５が、直交するよう形成されている。この
うち、ゲートバスライン１０４からは、枝状にゲート電
極１０４Ａが分岐しており、このゲート電極１０４Ａの
長手方向は、ソースバスライン１０５の延設方向に対し
平行となっている。ゲートバスライン１０４およびゲー
ト電極１０４Ａは、何れもＴａにより形成されている。
また、ゲート電極１０４Ａの上には、ゲート電極１０４
Ａを覆うようにゲート絶縁膜１１１が設けられており、
この上には、ａ−Ｓｉまたはｐ−Ｓｉにより活性層１０
９が形成されている。さらに、活性層１０９の上には、
金属からなるソース電極１０５Ａおよびドレイン電極１
０８が設けられている。ソース電極１０５Ａは、ソース
バスライン１０５から分岐して、ゲート電極１０４Ａと
互いに直交するように形成されており、ドレイン電極１
０８も、ゲート電極Ａと直交するよう形成されている。
また、このドレイン電極１０８は画素電極１０７に接続
され、この画素電極１０７は、二本のソースバスライン
１０５およびゲートバスライン１０４とによって囲まれ
る領域内に、ＩＴＯなどの透明導電膜により形成されて
いる。さらに、基板全面にはラビング処理を施した配向
膜１１８が形成されている。
態の液晶表示装置について説明する。尚、図１および図
２の画素は、既に説明した図５のような配列となってお
り、各ソースバスラインに接続された画素電極に対し
て、１色のみのカラーフィルタが対応している構成とな
っている。図１および図２において、ガラス等の絶縁基
板１０１上に、ゲートバスライン１０４およびソースバ
スライン１０５が、直交するよう形成されている。この
うち、ゲートバスライン１０４からは、枝状にゲート電
極１０４Ａが分岐しており、このゲート電極１０４Ａの
長手方向は、ソースバスライン１０５の延設方向に対し
平行となっている。ゲートバスライン１０４およびゲー
ト電極１０４Ａは、何れもＴａにより形成されている。
また、ゲート電極１０４Ａの上には、ゲート電極１０４
Ａを覆うようにゲート絶縁膜１１１が設けられており、
この上には、ａ−Ｓｉまたはｐ−Ｓｉにより活性層１０
９が形成されている。さらに、活性層１０９の上には、
金属からなるソース電極１０５Ａおよびドレイン電極１
０８が設けられている。ソース電極１０５Ａは、ソース
バスライン１０５から分岐して、ゲート電極１０４Ａと
互いに直交するように形成されており、ドレイン電極１
０８も、ゲート電極Ａと直交するよう形成されている。
また、このドレイン電極１０８は画素電極１０７に接続
され、この画素電極１０７は、二本のソースバスライン
１０５およびゲートバスライン１０４とによって囲まれ
る領域内に、ＩＴＯなどの透明導電膜により形成されて
いる。さらに、基板全面にはラビング処理を施した配向
膜１１８が形成されている。
【００２４】以上説明した基板は、絶縁基板１０１上に
共通電極１２０および配向膜１１８が形成された、対向
側の基板１２２と貼り合わされており、これら二枚の基
板間には液晶が封入されている。この液晶表示装置にお
いて、画素電極１０７と共通電極１２０とにより液晶の
スイッチングが行われている。
共通電極１２０および配向膜１１８が形成された、対向
側の基板１２２と貼り合わされており、これら二枚の基
板間には液晶が封入されている。この液晶表示装置にお
いて、画素電極１０７と共通電極１２０とにより液晶の
スイッチングが行われている。
【００２５】ここで、駆動方法について簡単に説明す
る。液晶に印加される信号は、例えばＮＴＳＣ方式では
６０Ｈｚの周波数で偶数フィールドと奇数フィールドの
極性反転を行っているが、液晶表示装置の電気光学応答
が、偶数フィールドと偶数フィールドとで異なると、極
性反転の周波数の１／２の周波数成分の光量の変動が生
じる。この光量の変動によりフリッカが発生し、液晶表
示装置の表示品位を落とすことになる。
る。液晶に印加される信号は、例えばＮＴＳＣ方式では
６０Ｈｚの周波数で偶数フィールドと奇数フィールドの
極性反転を行っているが、液晶表示装置の電気光学応答
が、偶数フィールドと偶数フィールドとで異なると、極
性反転の周波数の１／２の周波数成分の光量の変動が生
じる。この光量の変動によりフリッカが発生し、液晶表
示装置の表示品位を落とすことになる。
【００２６】このフリッカを低減させるために、通常
は、１Ｈ反転駆動方法を用いている。これは、一水平走
査期間毎に、ビデオ信号の極性反転を行い、Ｎ行目のゲ
ートバスラインとＮ＋１行目の極性が反転した表示を行
うことでフリッカを相殺し、表示画面全体ではフリッカ
のない表示を提供することが可能となる。
は、１Ｈ反転駆動方法を用いている。これは、一水平走
査期間毎に、ビデオ信号の極性反転を行い、Ｎ行目のゲ
ートバスラインとＮ＋１行目の極性が反転した表示を行
うことでフリッカを相殺し、表示画面全体ではフリッカ
のない表示を提供することが可能となる。
【００２７】本実施形態においては、図１に示されるよ
うに、ゲート電極１０４Ａと、ソース電極１０５Ａおよ
びドレイン電極１０８とが互いに直交しているので、ゲ
ート電極１０４Ａおよびゲートバスライン１０４のパタ
ーンが、ソース電極１０５Ａおよびドレイン電極１０８
のパターンに対して何れの方向にパターンずれを起こし
たとしても、Ｎ行目とＮ＋１行目においてＣgdが等しく
なるようなレイアウトとなっている。
うに、ゲート電極１０４Ａと、ソース電極１０５Ａおよ
びドレイン電極１０８とが互いに直交しているので、ゲ
ート電極１０４Ａおよびゲートバスライン１０４のパタ
ーンが、ソース電極１０５Ａおよびドレイン電極１０８
のパターンに対して何れの方向にパターンずれを起こし
たとしても、Ｎ行目とＮ＋１行目においてＣgdが等しく
なるようなレイアウトとなっている。
【００２８】例えば、図３（ａ）に示すように、ゲート
バスライン１０４およびゲート電極１０４Ａのパターン
が、矢印で示す方向（紙面右方向）へずれたとしても、
Ｎ行目とＮ＋１行目とではＣgdは等しい（Ｃgd1＝Ｃg
d2）。また、図３（ｂ）に示すように、ゲートバスライ
ン１０４およびゲート電極１０４Ａのパターンが、矢印
で示す方向（紙面上方向）へずれたとしても、図３
（ａ）と同様、隣合う行において、容量Ｃgdは等しい。
バスライン１０４およびゲート電極１０４Ａのパターン
が、矢印で示す方向（紙面右方向）へずれたとしても、
Ｎ行目とＮ＋１行目とではＣgdは等しい（Ｃgd1＝Ｃg
d2）。また、図３（ｂ）に示すように、ゲートバスライ
ン１０４およびゲート電極１０４Ａのパターンが、矢印
で示す方向（紙面上方向）へずれたとしても、図３
（ａ）と同様、隣合う行において、容量Ｃgdは等しい。
【００２９】また、本実施形態の液晶表示装置を製造す
る際に、図８に示されるようなつなぎ露光を行ったとし
ても、全ての領域のＣgdは等しくなる。従って、このＣ
gdによる画素電極１０７の電位変動も等しくなるので最
適な対向電圧を設定することが可能となり、フリッカの
発生を防止することができる。
る際に、図８に示されるようなつなぎ露光を行ったとし
ても、全ての領域のＣgdは等しくなる。従って、このＣ
gdによる画素電極１０７の電位変動も等しくなるので最
適な対向電圧を設定することが可能となり、フリッカの
発生を防止することができる。
【００３０】尚、本実施形態においては逆スタガ型のＴ
ＦＴを例にとって説明したが、本実施形態におけるゲー
ト電極１０４Ａと、ソース電極１０５Ａおよびドレイン
電極１０８との関係がゲート絶縁膜に対して上下逆にな
った、いわゆる順スタガ型のＴＦＴを使用することによ
っても同様の効果を得ることができる。
ＦＴを例にとって説明したが、本実施形態におけるゲー
ト電極１０４Ａと、ソース電極１０５Ａおよびドレイン
電極１０８との関係がゲート絶縁膜に対して上下逆にな
った、いわゆる順スタガ型のＴＦＴを使用することによ
っても同様の効果を得ることができる。
【００３１】
【発明の効果】請求項１の発明によれば、ＴＦＴは、ソ
ースバスラインに対し１行毎に左右交互に形成され、ゲ
ート電極と、ソース電極およびドレイン電極とが直交
し、かつ、ソース電極とドレイン電極とが互いに平行に
形成されている。これにより、パターンずれが起こって
も、同じソースバスラインのＮ行目およびＮ＋１行目に
接続されたＴＦＴのＣgdは等しいので、従来、パターン
ずれによるＣgdの差により発生していたフリッカは生じ
ない。また、複数のＴＦＴをつなぎ露光により形成した
としても、各々の領域においてＣgdは等しくなるので、
領域毎に表示品位が変わる事はない。
ースバスラインに対し１行毎に左右交互に形成され、ゲ
ート電極と、ソース電極およびドレイン電極とが直交
し、かつ、ソース電極とドレイン電極とが互いに平行に
形成されている。これにより、パターンずれが起こって
も、同じソースバスラインのＮ行目およびＮ＋１行目に
接続されたＴＦＴのＣgdは等しいので、従来、パターン
ずれによるＣgdの差により発生していたフリッカは生じ
ない。また、複数のＴＦＴをつなぎ露光により形成した
としても、各々の領域においてＣgdは等しくなるので、
領域毎に表示品位が変わる事はない。
【００３２】請求項２の発明によれば、ＴＦＴに、ソー
スドレイン間容量がばらつきやすい逆スタガ型のものを
用いても、順スタガ型のものを用いてもフリッカは発生
しない。
スドレイン間容量がばらつきやすい逆スタガ型のものを
用いても、順スタガ型のものを用いてもフリッカは発生
しない。
【００３３】請求項３の発明によれば、それぞれ同一の
ソースバスラインに接続された画素電極に対して１色の
カラーフィルタが対応する構成となっているので、色信
号切り換え回路を必要としないので、回路構成が単純に
なる。
ソースバスラインに接続された画素電極に対して１色の
カラーフィルタが対応する構成となっているので、色信
号切り換え回路を必要としないので、回路構成が単純に
なる。
【図１】本発明の実施の形態によるカラー液晶表示装置
の画素部のレイアウト図である。
の画素部のレイアウト図である。
【図２】本発明の実施の形態によるカラー液晶表示装置
の画素部の断面図である。
の画素部の断面図である。
【図３】（ａ）および（ｂ）は、本発明の液晶表示装置
のゲートパターンがパターンずれを起こした場合の画素
部を示す上面図である。
のゲートパターンがパターンずれを起こした場合の画素
部を示す上面図である。
【図４】カラー液晶表示装置の模式図である。
【図５】図３の他の形態によるカラー液晶表示装置の模
式図である。
式図である。
【図６】図４のカラー液晶表示装置の画素部のレイアウ
ト図である。
ト図である。
【図７】画素部ＴＦＴのパターンずれの様子を表わした
図である。
図である。
【図８】表示部をつなぎ露光を行う一例である。
１ 表示部 ２ ゲートドライバ ３ ソースドライバ ４ ゲートバスライン ４Ａ ゲート電極 ５ ソースバスライン ５Ａ ソース電極 ６ ＴＦＴ ７ 画素電極 ８ ドレイン電極 ９ 活性層 １０１ 絶縁基板 １０４ ゲートバスライン １０４Ａ ゲート電極 １０５Ａ ソースバスライン １０７ 画素電極 １０８ ドレイン電極 １０９ 活性層 １１１ ゲート絶縁膜 １１８ 配向膜 １２０ 共通電極 １２２ 対向側の基板
Claims (3)
- 【請求項１】 画素電極と薄膜トランジスタとが、ゲー
トバスライン毎にソースバスラインの左右交互に形成さ
れた液晶表示装置において、 前記薄膜トランジスタのゲート電極が、前記ゲートバス
ラインから垂直方向に分岐しており、 前記薄膜トランジスタのソース電極およびドレイン電極
が、それぞれ、前記ゲート電極と直交するように形成さ
れていることを特徴とする液晶表示装置。 - 【請求項２】 前記薄膜トランジスタが、順スタガ構造
もしくは逆スタガ構造であることを特徴とする請求項１
記載の液晶表示装置。 - 【請求項３】 前記画素電極上にはカラーフィルタが設
けられ、該カラーフィルタの色配列は、前記ソースバス
ラインのうち、同一のソースバスラインに接続された画
素電極が同色となるよう設定されていることを特徴とす
る請求項１または２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24589796A JPH1090718A (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24589796A JPH1090718A (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1090718A true JPH1090718A (ja) | 1998-04-10 |
Family
ID=17140452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24589796A Pending JPH1090718A (ja) | 1996-09-18 | 1996-09-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1090718A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330472A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| WO2009087705A1 (ja) * | 2008-01-10 | 2009-07-16 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及び液晶表示装置 |
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
-
1996
- 1996-09-18 JP JP24589796A patent/JPH1090718A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| US7932963B2 (en) | 2002-03-28 | 2011-04-26 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| JP2006330472A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 液晶表示装置 |
| JP4693501B2 (ja) * | 2005-05-27 | 2011-06-01 | シャープ株式会社 | 液晶表示装置 |
| WO2009087705A1 (ja) * | 2008-01-10 | 2009-07-16 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及び液晶表示装置 |
| US8274464B2 (en) | 2008-01-10 | 2012-09-25 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| JP5149910B2 (ja) * | 2008-01-10 | 2013-02-20 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277182B1 (ko) | 액정표시소자 | |
| JP3291249B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| US7656372B2 (en) | Method for driving liquid crystal display device having a display pixel region and a dummy pixel region | |
| JP5191639B2 (ja) | 液晶表示装置 | |
| EP2048538B1 (en) | Liquid crystal display device | |
| US7701520B2 (en) | Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction | |
| JP3730161B2 (ja) | 液晶表示装置 | |
| US20060192740A1 (en) | Liquid crystal display and driving method thereof | |
| JPH11167127A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6798466B2 (en) | Liquid crystal display device and method for fabricating the same | |
| WO2006070332A1 (en) | Color liquid crystal display device | |
| US20070279487A1 (en) | Display device | |
| US20080284708A1 (en) | Liquid Crystal Display Device | |
| JP3305259B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| JP2001264818A (ja) | 液晶装置 | |
| JP3864036B2 (ja) | 液晶表示装置 | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP3352944B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| JP3405432B2 (ja) | 液晶表示装置 | |
| KR19990080837A (ko) | 액정표시소자 | |
| JPH1090718A (ja) | 液晶表示装置 | |
| KR100640215B1 (ko) | 횡전계방식 액정표시장치 | |
| KR100447225B1 (ko) | 액정표시장치 | |
| JP4120306B2 (ja) | 電気光学装置、フレキシブルプリント基板及び電子機器 | |
| KR101227133B1 (ko) | 수평 전계 인가형 액정 표시 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030219 |