JP4693501B2

JP4693501B2 - 液晶表示装置

Info

Publication number: JP4693501B2
Application number: JP2005155672A
Authority: JP
Inventors: 一男野中; 徹也藤川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-05-27
Filing date: 2005-05-27
Publication date: 2011-06-01
Anticipated expiration: 2025-05-27
Also published as: JP2006330472A

Description

本発明は、液晶表示装置に係り、特に表示特性を向上しうる液晶表示装置に関する。

薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置は、薄型、軽量、低消費電力等の特徴を有しているため、ＣＲＴに代わる表示装置として市場規模を拡大しつつある。

図９は、従来の液晶表示装置を示す平面図及び断面図である。図９（ｂ）は、図９（ａ）のＡ−Ａ′線断面図である。

ガラス基板１１０上には、ゲートバスライン１１２とＣｓバスライン１１４とが形成されている。Ｃｓバスライン１１４は、画素電極１１６との間で所定の静電容量Ｃｓを形成することにより、画素電極１１６を所定の電位に保持するためのものである。ゲートバスライン１１２及びＣｓバスライン１１４が形成されたガラス基板１１０上には、ゲート絶縁膜１１８が形成されている。ゲート絶縁膜１１８上には、チャネル層１２０が形成されている。チャネル層１２０上には、チャネル保護膜１２２が形成されている。チャネル層１２０上及びチャネル保護膜１２２上には、コンタクト補償層１２４が形成されている。コンタクト補償層１２４は、ソース電極１２６及びドレイン電極１２８をオーミック接続するためのものである。コンタクト補償層１２４上には、ソース電極１２６及びドレイン電極１２８ａが形成されている。こうして、ゲート電極１１２、チャネル層１２０、ソース電極１２６及びドレイン電極１２８ａ等を有する薄膜トランジスタ１３０が構成されている。

Ｃｓバスライン１１４の上方には、ゲート絶縁膜１１８を介して、アモルファスシリコン膜１３２、ｎ^＋型のアモルファスシリコン膜１３４及びＣｓ対向電極１３６が形成されている。Ｃｓ対向電極１３６は、Ｃｓバスライン１１４との間で所定の静電容量を形成するためのものである。ドレインバスライン２８とドレイン電極１２８ａとは、一体に形成されている。Ｃｓ対向電極１３６及びドレインバスライン１２８等が形成されたガラス基板１１０上には、透明な材料より成る保護膜１３８が形成されている。保護膜１３８には、ソース電極１２６に達するコンタクトホール１４０ａと、Ｃｓ対向電極１３６に達するコンタクトホール１４０ｂとが形成されている。保護膜１３８上には、画素電極１１６が形成されている。画素電極１１６は、コンタクトホール１３０ａを介してソース電極１２６に接続されており、コンタクトホール１４０ｂを介してＣｓ対向電極１３６に接続されている。こうして、ＴＦＴ基板１０２が構成されている。こうして構成されたＴＦＴ基板１０２上には、ＴＦＴ基板１０２に対向するようにＣＦ基板１０４が設けられている。ＣＦ基板１０４は、ガラス基板１４４と、ガラス基板１４４の下面側に形成された対向電極（共通電極）１４６等とを有している。また、ＣＦ基板１０４には、図示しないカラーフィルタ層が形成されている。ＴＦＴ基板１０２とＣＦ基板１０４との間には、液晶層１０６が封入されている。こうして、従来の液晶表示装置が構成されている。

図１０は、液晶表示装置の等価回路を示す図である。図１１は、液晶表示装置が動作する際の各部の波形を示すタイムチャートである。図１１の横軸は時間を示しており、縦軸は電位を示している。

図１０に示すように、画素電極１１６と対向電極１４６との間には、液晶容量Ｃ_ＬＣが存在している。また、画素電極１１６とＣｓバスライン１１４との間には、補助容量Ｃｓが存在している。また、薄膜トランジスタ１３０のゲート電極１１２とソース電極１１６との間には、寄生容量Ｃｇｓが存在している。ゲートバスライン１１２は、ゲート駆動回路１１３に接続されており、ドレインバスライン１２８は信号発生回路１２９に接続されている。

図１１に示すように、ゲート駆動回路１１３はゲートバスライン１２８にゲートパルス信号を順次印加し、これに同期するように、信号発生回路１２９はドレインバスライン１２８に画像信号を順次印加する。図１１において、ゲートパルス信号は細い実線を用いて示されており、画像信号は点線を用いて示されている。また、対向電極１４６の電位は一点鎖線を用いて示されており、画素電極１１６の電位は太い実線を用いて示されている。

薄膜トランジスタ１３０は、ゲートバスライン１１２にゲートパルス信号が印加されている際にＯＮ状態となり、ドレインバスライン１２８に印加されている画像信号の状態に応じて、液晶容量Ｃ_ＬＣ及び補助容量Ｃｓに電荷が蓄積される。そして、ゲートパルス信号が印加される対象が他のゲートバスライン１１２に移行した際には、薄膜トランジスタ１３０はＯＦＦ状態となり、ゲートパルス信号が再び印加されるまでの間、液晶容量Ｃ_ＬＣ及び補助容量Ｃｓに蓄積された電荷は保持される。このため、各画素は独立して所定の表示を行うことができる。
特開２００１−１００６５７号公報特許第３４９３５３４号公報

しかしながら、図１０に示すように、ゲート電極１１２とソース電極１２６との間には寄生容量Ｃｇｓが存在する。この寄生容量Ｃｇｓは、以下の式で表される画素電極１１６の電位変動ΔＶ（図１１参照）に影響する。

ΔＶ＝Ｃｇｓ／（Ｃ_ＬＣ＋Ｃｓ＋Ｃｇｓ）×ΔＶｇ
ここで、Ｃｇｓはゲート電極とソース電極との間の寄生容量であり、Ｃ_ＬＣは液晶容量であり、Ｃｓは補助容量であり、ΔＶｇはゲートパルス信号の振幅である。

寄生容量Ｃｇｓがばらつくと、画素電極１１６の電位がばらつくため、輝度のばらつきを招くこととなる。

寄生容量Ｃｇｓがばらつく最も大きな要因は、薄膜トランジスタアレイを形成する際に行われる分割投影露光（ステッパ露光）における位置合わせ誤差である。この位置合わせ誤差により、ゲート電極とソース電極とが重なり合う面積（対向面積）が分割投影露光領域毎に異なる状態となる。この結果、分割投影露光領域間に輝度差が生じ、表示ムラを招くこととなる。

ここで、補助容量Ｃｓを大きくすることにより電位変動ΔＶを小さくすることも考えられるが、Ｃｓバスライン１１４は金属膜で形成されるため、画素の開口率の低下を招いてしまう。また、薄膜トランジスタ１３０を小型化することにより、寄生容量Ｃｇｓを小さくすることも考えられるが、この場合には、薄膜トランジスタ１３０の駆動能力の低下を招いてしまう。

本発明の目的は、露光を行う際における位置合わせ誤差に起因して表示ムラが生じるのを抑制しうる液晶表示装置を提供することにある。

本発明の一観点によれば、基板上に形成された複数のゲートバスラインと、前記複数のゲートバスラインに交差するように形成された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにそれぞれ接続された複数の画素電極とを有する第１の基板と、前記第１の基板に対向して設けられ、前記画素電極に対向する対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に封入された液晶層とを有する液晶表示装置であって、前記複数の薄膜トランジスタのうちの第１の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第１の方向に突出するように形成された第１のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第１のゲート電極の一方の側に形成された第１のドレイン電極と、前記第１のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第１の画素電極に電気的に接続された第１のソース電極とを有しており、前記複数の薄膜トランジスタのうちの第２の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第２の方向に突出するように形成された第２のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第２のゲート電極の一方の側に形成された第２のドレイン電極と、前記第２のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第２の画素電極に電気的に接続された第２のソース電極とを有しており、前記複数の薄膜トランジスタのうちの第３の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第３の方向に突出するように形成された第３のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第３のゲート電極の一方の側に形成された第３のドレイン電極と、前記第３のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第３の画素電極に電気的に接続された第３のソース電極とを有しており、第１のピクセルにおいては、第１の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、第２の色を表示するための領域に前記第２の薄膜トランジスタが形成されており、第３の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、第２のピクセルにおいては、前記第１の色を表示するための領域に前記第２の薄膜トランジスタが形成されており、前記第２の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、前記第３の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、第３のピクセルにおいては、前記第１の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、前記第２の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、前記第３の色を表示するための領域に前記第２の薄膜トランジスタが形成されていることを特徴とする液晶表示装置が提供される。
本発明の他の観点によれば、基板上に形成された複数のゲートバスラインと、前記複数のゲートバスラインに交差するように形成された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにそれぞれ接続された複数の画素電極とを有する第１の基板と、前記第１の基板に対向して設けられ、前記画素電極に対向する対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に封入された液晶層とを有する液晶表示装置であって、前記複数の薄膜トランジスタのうちの第１の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第１の方向に突出するように形成された第１のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第１のゲート電極の一方の側に形成された第１のドレイン電極と、前記第１のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第１の画素電極に電気的に接続された第１のソース電極とを有しており、前記複数の薄膜トランジスタのうちの第２の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第２の方向に突出するように形成された第２のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第２のゲート電極の一方の側に形成された第２のドレイン電極と、前記第２のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第２の画素電極に電気的に接続された第２のソース電極とを有しており、前記複数の薄膜トランジスタのうちの第３の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第３の方向に突出するように形成された第３のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第３のゲート電極の一方の側に形成された第３のドレイン電極と、前記第３のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第３の画素電極に電気的に接続された第３のソース電極とを有しており、第１のピクセルにおいては、第１の色を表示するための領域と第２の色を表示するための領域と第３の色を表示するための領域のそれぞれに、前記第１の薄膜トランジスタが形成されており、第２のピクセルにおいては、前記第１の色を表示するための領域と前記第２の色を表示するための領域と前記第３の色を表示するための領域のそれぞれに、前記第２の薄膜トランジスタが形成されており、第３のピクセルにおいては、前記第１の色を表示するための領域と前記第２の色を表示するための領域と前記第３の色を表示するための領域のそれぞれに、前記第３の薄膜トランジスタが形成されていることを特徴とする液晶表示装置が提供される。

本発明によれば、ゲート電極が様々な方向に突出するように形成されているため、ゲート電極を同じ方向に突出するように形成した場合と比較して、ステップ露光の際の位置ずれに起因するゲート電極とソース電極との対向面積の変化を分割投影露光領域内において緩和することが可能となる。従って、本発明によれば、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。しかも、本発明によれば、ゲート電極を突出させる方向が３方向であるため、即ち、第１の薄膜トランジスタのゲート電極が第１の方向に突出し、第２の薄膜トランジスタのゲート電極が第２の方向に突出し、第３の薄膜トランジスタのゲート電極が第３の方向に突出しているため、第２の方向に位置ずれが生じた場合には、第１の薄膜トランジスタにより駆動される画素の輝度の変化と第３の薄膜トランジスタにより駆動される画素の輝度の変化とが互いに相殺され、第２の薄膜トランジスタにより駆動される画素においては輝度は変化しない。従って、本発明によれば、露光を行う際における位置ずれに起因する輝度の変化を１つ１つのピクセル単位で防止することも可能となる。このように、本発明によれば、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

［一実施形態］
本発明の一実施形態による液晶表示装置を図１乃至図３を用いて説明する。図１は、本実施形態による液晶表示装置を示す平面図である。図２は、本実施形態による液晶表示装置を示す断面図である。図３は、本実施形態による液晶表示装置に各画素の配置を示す平面図である。

本実施形態による液晶表示装置は、薄膜トランジスタ基板（ＴＦＴ基板）２と、ＴＦＴ基板２に対向して設けられたカラーフィルタ基板（ＣＦ基板）４と、ＴＦＴ基板２とＣＦ基板４との間に封入された液晶層６とを有している。

まず、ＴＦＴ基板２について説明する。

ガラス基板１０上には、ゲートバスライン１２とＣｓバスライン１４とがそれぞれ直線状に形成されている。ゲートバスライン１２及びＣｓバスラインは、ガラス基板１０上に多数形成されている。Ｃｓバスライン１４は、画素電極１６ａ〜１６ｃとの間で所定の静電容量Ｃｓを形成することにより、画素電極１６ａ〜１６ｃを所定の電位に保持するためのものである。ゲートバスライン１２とＣｓバスライン１４とは、同一の導電膜を用いて構成されている。

ゲートバスライン１２には、ゲートバスライン１２から突出するようにゲート電極１２ａ〜１２ｃが接続されている。ゲート電極１２ａ〜１２ｃとゲートバスライン１２とは同一の導電膜を用いて一体に形成されている。ゲートバスライン１２から突出するゲート電極１２ａ〜１２ｃの長手方向は、後述するように、様々な方向に設定されている。

ゲートバスライン１２、ゲート電極１２ａ〜１２ｃ及びＣｓバスライン１４が形成されたガラス基板１０上には、例えば窒化シリコン膜より成るゲート絶縁膜１８が形成されている。

ゲート絶縁膜１８上には、例えばアモルファスシリコンより成るチャネル層（半導体動作層）２０が形成されている。

チャネル層２０上には、例えば窒化シリコン膜より成るチャネル保護膜２２が形成されている。

チャネル層２０上及びチャネル保護膜２２上には、例えばｎ^＋型のアモルファスシリコンより成るコンタクト補償層２４が形成されている。コンタクト補償層２４は、ソース電極２６ａ〜２６ｃ及びドレイン電極２８ａ〜２８ｃをオーミック接続するためのものである。

コンタクト補償層２４上には、ソース電極２６ａ〜２６ｃ及びドレイン電極２８ａ〜２８ｃが形成されている。こうして、ゲート電極１２ａ〜１２ｃ、チャネル層２０、ソース電極２６ａ〜２６ｃ及びドレイン電極２８ａ〜２８ｃ等を有する薄膜トランジスタ３０ａ〜３０ｃが構成されている。かかる薄膜トランジスタ３０ａ〜３０ｃは、ゲートバスライン１２と後述するドレインバスライン２８との交差部の近傍にそれぞれ形成されている。

複数の薄膜トランジスタ３０ａ〜３０ｃのうちの一の薄膜トランジスタ（第１の薄膜トランジスタ）３０ａのゲート電極１２ａは、第１の方向Ｄ１に突出するように形成されている。ゲートバスライン１２の長手方向と、第１の薄膜トランジスタ３０ａのゲート電極１２ａの長手方向との為す角度θ_１は、例えば４５度に設定されている。

複数の薄膜トランジスタ３０ａ〜３０ｃのうちの他の薄膜トランジスタ（第２の薄膜トランジスタ）３０ｂのゲート電極１２ｂは、第１の方向Ｄ１と異なる第２の方向Ｄ２に突出するように形成されている。ゲートバスライン１２の長手方向と、第２の薄膜トランジスタ３０ｂのゲート電極１２ｂの長手方向との為す角度θ_２は、例えば９０度に設定されている。

複数の薄膜トランジスタ３０ａ〜３０ｃのうちの更に他の薄膜トランジスタ（第３の薄膜トランジスタ）３０ｃのゲート電極１２ｃは、第１の方向Ｄ１及び第２の方向Ｄ２と異なる第３の方向Ｄ３に突出するように形成されている。ゲートバスライン１２の長手方向と、第３の薄膜トランジスタ３０ｃのゲート電極１２ｃの長手方向との為す角度θ_３は、例えば１３５度に設定されている。

なお、本実施形態においてゲート電極１２ａ〜１２ｃを突出させる方向を様々な方向に設定している理由については、後述することとする。

Ｃｓバスライン１４の上方には、ゲート絶縁膜１８を介して、アモルファスシリコン膜３２、ｎ^＋型のアモルファスシリコン膜３４及びＣｓ対向電極（中間電極）３６が形成されている。Ｃｓ対向電極３６は、Ｃｓバスライン１４との間で所定の静電容量を形成するためのものである。Ｃｓ対向電極３６は、ソース電極２６ａ〜２６ｃ、ドレイン電極２８ａ〜２８ｃ及びドレインバスライン２８と同一の導電膜を用いて形成されている。

ドレインバスライン２８は、直線状に形成されている。ドレインバスライン２８とドレイン電極２８ａ〜２８ｃとは、一体に形成されている。

Ｃｓ対向電極３６及びドレインバスライン２８等が形成されたガラス基板１０上には、透明な材料より成る保護膜３８が形成されている。

保護膜３８には、ソース電極２６ａ〜２６ｃに達するコンタクトホール４０ａと、Ｃｓ対向電極３６に達するコンタクトホール４０ｂとが形成されている。

保護膜３８上には、例えばＩＴＯ膜より成る画素電極１６ａ〜１６ｃが形成されている。画素電極１６ａ〜１６ｃは、コンタクトホール３０ａを介してソース電極２６ａ〜２６ｃに接続されている。また、画素電極１６ａ〜１６ｃは、コンタクトホール４０ｂを介してＣｓ対向電極３６に接続されている。画素電極１６〜１６ｃは、ゲートバスライン１２とドレインバスライン２８とにより囲まれた長方形の画素領域を最大限に利用して高い開口率を確保すべく、全体として長方形に形成されている。但し、薄膜トランジスタ３０ａ〜３０ｃを配する領域が必要であるため、画素電極１６ａ〜１６ｃには薄膜トランジスタ３０ａ〜３０ｃに対応するように切り欠き４２ａ〜４２ｃが形成されている。

第１の薄膜トランジスタ３０ａに接続される画素電極１６ａには、薄膜トランジスタ３０ａに対応するように切り欠き（切り込み）４２ａが形成されている。ゲート電極１２ａは、切り込み４２ａが形成された領域内に入り込むように突出している。本実施形態において画素電極１６ａに切り込み４２ａを形成し、切り込み４２ａにより画素電極１６ａが存在していない領域内にゲート電極１４ａを突出させているのは、画素電極１６ａの面積を十分に確保し、高い開口率を実現するためである。

第２の薄膜トランジスタ３０ｂに接続される画素電極１６ｂには、薄膜トランジスタ３０ｂに対応するように切り欠き４２ｂが形成されている。本実施形態において画素電極１６ｂに切り欠き４２ｂを形成し、切り欠き４２ｂにより画素電極１６ｂが存在していない領域内にゲート電極１２ｂを配しているのは、画素電極１６ｂの面積を十分に確保し、高い開口率を実現するためである。

第３の薄膜トランジスタ３０ｃに接続される画素電極１６ｃには、薄膜トランジスタ３０ｃに対応するように切り欠き４２ｃが形成されている。本実施形態において画素電極１６ｃに切り欠き４２ｃを形成し、切り欠き４２ｃにより画素電極１６ｃが存在していない領域にゲート電極１２ｃを配しているのは、画素電極１６ｃの面積を十分に確保し、高い開口率を実現するためである。

こうして、ＴＦＴ基板２が構成されている。

こうして構成されたＴＦＴ基板２上には、ＴＦＴ基板２に対向するようにＣＦ基板４が設けられている。

ＣＦ基板４は、ガラス基板４４と、ガラス基板４４の下面側に形成された対向電極４６等とを有している。また、ＣＦ基板４には、図示しないカラーフィルタ層が形成されている。

ＴＦＴ基板２とＣＦ基板４との間には、液晶層６が封入されている。

図３は、分割投影露光領域における各画素の配置を示す平面図である。図３において画素「Ａ」には、第１の薄膜トランジスタ３０ａが形成される。図３において画素「Ｂ」には、第２の薄膜トランジスタ３０ｂが形成される。図３において画素「Ｃ」には、第３の薄膜トランジスタ３０ｃが形成される。また、「（Ｒ）」は、赤色を表示するための領域を示している。図３において「（Ｇ）」は、緑色を表示するための領域を示している。図３において「（Ｂ）」は、青色を表示するための領域を示している。本実施形態による液晶表示装置は画像をカラーで表示するものであるため、１つのピクセル５０は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つの画素から成る。各々のピクセル５０ａ〜５０ｉは、図３において破線を用いて示されている。露光を行う際におけるワンショットの露光領域、即ち、分割投影露光領域４８は、図３において太線を用いて示されている。

図３に示すように、本実施形態では、第１の画素Ａ、第２の画素Ｂ、第３の画素Ｃが、ゲートバスライン方向に「ＡＢＣ」を一組として、周期的に繰り返し配置されている。ドレインバスライン方向にずらした位置においては、「ＡＢＣ」の配置を１画素ずつ紙面左方向にずらし、「ＢＣＡ」となっている。更にドレインバスライン方向にずらした位置においては、「ＡＢＣ」の配置を２画素ずつ紙面左方向にずらし、「ＣＡＢ」となっている。

即ち、ｎ行目のピクセル５０ａ〜５０ｃにおいては、赤色（Ｒ）を表示するための領域内に第１の薄膜トランジスタ３０ａが形成されており、緑色（Ｇ）を表示するための領域内に第２の薄膜トランジスタ３０ｂが形成されており、青色（Ｂ）を表示するための領域内に第３の薄膜トランジスタ３０ｃが形成されている。

また、ｎ＋１行目のピクセル５０ｄ〜５０ｆにおいては、赤色（Ｒ）を表示するための領域に第２の薄膜トランジスタ３０ｂが形成されており、緑色（Ｇ）を表示するための領域に第３の薄膜トランジスタ３０ｃが形成されており、青色（Ｂ）を表示するための領域に第１の薄膜トランジスタ３０ａが形成されている。

また、ｎ＋２行目のピクセル５０ｇ〜５０ｉにおいては、赤色（Ｒ）を表示するための領域に第３の薄膜トランジスタ３０ｃが形成されており、緑色（Ｇ）を表示するための領域に第１の薄膜トランジスタ３０ａが形成されており、青色（Ｂ）を表示するための領域に第２の薄膜トランジスタ３０ｂが形成されている。各画素Ａ、Ｂ、Ｃの数は、分割投影露光領域４８内において同数となっている。

こうして本実施形態による液晶表示装置が構成されている。

本実施形態においてゲート電極１２ａ〜１２ｃを突出させる方向を様々な方向に設定しているのは、以下に示すように、分割投影露光装置を用いて露光を行う際における位置合わせ誤差に起因して、分割露光領域毎に輝度がばらついてしまうのを抑制するためである。

まず、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面下方向（方向Ｄ２）にずれた場合について説明する。この場合には、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ１だけ増加する。一方、第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積がΔＳ１だけ減少する。第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積は変化しない。ゲート電極１２ａ〜１２ｃとソース電極２６ａ〜２６ｃとの対向面積が増加した場合には、薄膜トランジスタ３０ａ〜３０ｃにより駆動される画素の輝度は減少する。一方、ゲート電極１２ａ〜１２ｃとソース電極２６ａ〜２６ｃとの対向面積が減少した場合には、薄膜トランジスタ３０ａ〜３０ｃにより駆動される画素の輝度は増加する。このため、第１の薄膜トランジスタ３０ａにより駆動される画素においては輝度が低下する一方、第３の薄膜トランジスタ３０ｃにより駆動される画素においては輝度が上昇する。このため、第１の薄膜トランジスタ３０ａにより駆動される画素の輝度の変化と第３の薄膜トランジスタ３０ｃにより駆動される画素の輝度の変化とが互いに相殺される。従って、本実施形態によれば、露光を行う際における位置合わせ誤差に起因するピクセルの輝度の変化を抑制することができる。従って、本実施形態によれば、露光を行う際における位置合わせ誤差に起因して表示ムラが生じるのを防止することができる。

なお、ゲート電極１２ａ〜１２ｃを突出させる方向が２方向のみの場合、即ち、第１の薄膜トランジスタ３０ａのゲート電極１２ａを第１の方向Ｄ１に突出させ、第２の薄膜トランジスタ３０ｂのゲート電極１２ｂを第１の方向Ｄ１又は第３の方向に突出させ、第３の薄膜トランジスタ３０ｃのゲート電極１２ｃを第３の方向Ｄ３に突出させた場合には、第２の薄膜トランジスタ３０ｂにおいてゲート電極１２ｂとソース電極２６ｂとの間の対向面積が増加又は減少するため、１つのピクセル内において輝度の変化を互いに相殺することはできない。

本実施形態では、ゲート電極１２ａ〜１２ｃを突出させる方向が３方向であるため、即ち、第１の薄膜トランジスタ３０ａのゲート電極１２ａが第１の方向Ｄ１に突出し、第２の薄膜トランジスタ３０ｂのゲート電極１２ｂが第２の方向Ｄ２に突出し、第３の薄膜トランジスタ３０ｃのゲート電極１２ｃが第３の方向Ｄ３に突出しているため、第２の方向に位置ずれが生じた場合には、第１の薄膜トランジスタ３０ａにより駆動される画素の輝度の変化と第３の薄膜トランジスタ３０ｃにより駆動される画素の輝度の変化とが互いに相殺され、第２の薄膜トランジスタ３０ｂにより駆動される画素においては輝度は変化しない。従って、本実施形態によれば、露光を行う際における位置ずれに起因する輝度の変化を１つ１つのピクセル単位で防止することも可能となる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面左下方向（方向Ｄ３）にずれた場合について説明する。この場合には、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ２だけ増加する。一方、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ２／√２だけ増加する。第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積は変化しない。第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の増加値が、第１の薄膜トランジスタ３０ａにおけるゲート電極１２ａとソース電極２６ａとの対向面積の増加値より小さいため、第２の薄膜トランジスタ３０ａにより駆動される画素における輝度の低下は、第１の薄膜トランジスタ３０ａにより駆動される画素における輝度の低下より小さくなる。このため、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面右下方向（方向Ｄ１）に設定した場合と比較して、本実施形態の場合には、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面左方向（方向Ｄ４）にずれた場合について説明する。この場合には、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ３だけ増加する。一方、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ３／√２だけ増加する。第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ３／√２だけ増加する。第１及び第３の薄膜トランジスタ３０ａ、３０ｃにおけるゲート電極１２ａ、１２ｃとソース電極２６ａ、２６ｃとの対向面積の増加値が、第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の増加値より小さいため、第１及び第３の薄膜トランジスタ３０ａ、３０ｃにより駆動される画素における輝度の低下は、第２の薄膜トランジスタ３０により駆動される画素における輝度の低下より小さくなる。このため、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面下方向（方向Ｄ２）に設定した場合と比較して、本実施形態の場合には、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面左上方向（方向Ｄ５）にずれた場合について説明する。この場合には、第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積がΔＳ４だけ増加する。一方、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ４／√２だけ減少する。第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積は変化しない。第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の増加値が、第３の薄膜トランジスタ３０ｃにおけるゲート電極１２ｃとソース電極２６ｃとの対向面積の増加値より小さいため、第２の薄膜トランジスタ３０ｂにより駆動される画素における輝度の低下は、第３の薄膜トランジスタ３０ｃにより駆動される画素における輝度の低下より小さくなる。このため、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面左下方向（方向Ｄ３）に設定した場合と比較して、本実施形態の場合には、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面上方向（方向Ｄ６）にずれた場合について説明する。この場合には、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ５だけ減少する。一方、第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積がΔＳ５だけ増加する。第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積は変化しない。このため、第１の薄膜トランジスタ３０ａにより駆動される画素においては輝度が上昇する一方、第３の薄膜トランジスタ３０ｃにより駆動される画素においては輝度が低下する。このため、第１の薄膜トランジスタ３０ａにより駆動される画素における輝度の変化と第３の薄膜トランジスタ３０ｃにより駆動される画素における輝度の変化とが互いに相殺される。従って、本実施形態によれば、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面右上方向（方向Ｄ７）にずれた場合について説明する。この場合には、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ６だけ減少する。一方、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ６／√２だけ減少する。第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積は変化しない。第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の減少値が、第１の薄膜トランジスタ３０ａにおけるゲート電極１２ａとソース電極２６ａとの対向面積の減少値より小さいため、第２の薄膜トランジスタ３０ｂにおける輝度の上昇は、第１の薄膜トランジスタ３０ａにおける輝度の上昇より小さくなる。このため、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面右下方向（方向Ｄ１）に設定した場合と比較して、本実施形態の場合には、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面右方向（方向Ｄ８）にずれた場合について説明する。この場合には、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ７だけ減少する。一方、第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積がΔＳ７／√２だけ減少する。また、第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積がΔＳ７／√２だけ減少する。第１及び第３の薄膜トランジスタ３０ａ、３０ｃにおけるゲート電極１２ａ、１２ｃとソース電極２６ａ、２６ｃとの対向面積の減少値が、第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の減少値より小さいため、第１の薄膜トランジスタ３０ａ及び第３の薄膜トランジスタ３０ｃにおける輝度の上昇値は、第２の薄膜トランジスタ３０ｂにおける輝度の上昇値より小さくなる。このため、本実施形態によれば、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面下方向（Ｄ２）に設定した場合と比較して、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

次に、露光を行う際における位置合わせ誤差に起因して、ソース電極３０ａ〜３０ｃの位置がゲート電極１２ａ〜１２ｃに対して紙面右下方向（方向Ｄ１）にずれた場合について説明する。この場合には、第３の薄膜トランジスタ３０ｃにおいては、ゲート電極１２ｃとソース電極２６ｃとの対向面積がΔＳ８だけ減少する。一方、第２の薄膜トランジスタ３０ｂにおいては、ゲート電極１２ｂとソース電極２６ｂとの対向面積がΔＳ８／√２だけ減少する。第１の薄膜トランジスタ３０ａにおいては、ゲート電極１２ａとソース電極２６ａとの対向面積は変化しない。第２の薄膜トランジスタ３０ｂにおけるゲート電極１２ｂとソース電極２６ｂとの対向面積の減少値が、第３の薄膜トランジスタ３０ｃにおけるゲート電極１２ｃとソース電極２６ｃとの対向面積の増加値より小さいため、第２の薄膜トランジスタ３０ａにより駆動される画素における輝度の上昇値は、第３の薄膜トランジスタ３０ｃにより駆動される画素における輝度の上昇値より小さくなる。このため、すべての薄膜トランジスタ３０ａ〜３０ｃにおいてゲート電極１２ａ〜１２ｃを突出させる方向を同じ方向に設定した場合、例えば、紙面左下方向（方向Ｄ３）に設定した場合と比較して、本実施形態の場合には、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

なお、パターンを露光する際における位置ずれの方向が上記のＤ１〜Ｄ８以外の方向である場合にも同様に、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することが可能である。

本実施形態による液晶表示装置は、第１の薄膜トランジスタ３０ａのゲート電極１２ａがゲートバスライン１２から第１の方向Ｄ１に突出するように形成されており、第２の薄膜トランジスタ３０ｂのゲート電極１２ｂが第１の方向Ｄ１と異なる第２の方向Ｄ２に突出するように形成されており、第３の薄膜トランジスタ３０ｃのゲート電極１２ｃが第１の方向Ｄ１及び第２の方向Ｄ２のいずれとも異なる第３の方向Ｄ３に突出するように形成されていること、即ち、複数の薄膜トランジスタ３０ａ〜３０ｃのゲート電極１２ａ〜１２ｃが、ゲートバスライン１２の長手方向に対して様々な方向に突出するよう形成されていることに主な特徴の一つがある。

本実施形態によれば、ゲート電極１２ａ〜１２ｃが様々な方向に突出するように形成されているため、ゲート電極１２ａ〜１２ｃを同じ方向に突出するように形成した場合と比較して、ステップ露光の際の位置ずれに起因するゲート電極１２ａ〜１２ｃとソース電極２６ａ〜２６ｃとの対向面積の変化を分割投影露光領域内において緩和することが可能となる。従って、本実施形態によれば、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することができる。

しかも、本実施形態によれば、ゲート電極１２ａ〜１２ｃを突出させる方向が３方向であるため、即ち、第１の薄膜トランジスタ３０ａのゲート電極１２ａが第１の方向Ｄ１に突出し、第２の薄膜トランジスタ３０ｂのゲート電極１２ｂが第２の方向Ｄ２に突出し、第３の薄膜トランジスタ３０ｃのゲート電極１２ｃが第３の方向Ｄ３に突出しているため、第２の方向Ｄ２に位置ずれが生じた場合には、第１の薄膜トランジスタ３０ａにより駆動される画素の輝度の変化と第３の薄膜トランジスタ３０ｃにより駆動される画素の輝度の変化とが互いに相殺され、第２の薄膜トランジスタ３０ｂにより駆動される画素においては輝度は変化しない。従って、本実施形態によれば、露光を行う際における位置ずれに起因する輝度の変化を１つ１つのピクセル単位で防止することも可能となる。

このように、本実施形態によれば、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

（変形例（その１））
次に、本実施形態の変形例（その１）による液晶表示装置を図４を用いて説明する。図４は、本変形例による液晶表示装置における各画素の配置を示す平面図である。

図４に示すように、本変形例では、ゲートバスライン方向に、画素「ＡＡＡＢＢＢＣＣＣ」を一組として、配置されている。ドレインバスライン方向にずらした位置においては、画素「ＡＡＡＢＢＢＣＣＣ」の配置を３画素ずつ紙面左方向にずらし、「ＢＢＢＣＣＣＡＡＡ」となっている。更にドレインバスライン方向にずらした位置においては、「ＡＡＡＢＢＢＣＣＣ」の配置を６画素ずつ紙面左方向にずらし、「ＣＣＣＡＡＡＢＢＢ」となっている。

即ち、ｎ行目のピクセル５０ａ〜５０ｃにおいては、赤色（Ｒ）を表示するための領域と緑色（Ｇ）を表示するための領域と青色（Ｂ）を表示するための領域のそれぞれに、第１の薄膜トランジスタ３０ａが形成されている。

ｎ＋１行目のピクセル５０ｄ〜５０ｆにおいては、赤色（Ｒ）を表示するための領域と緑色（Ｇ）を表示するための領域と青色（Ｂ）を表示するための領域のそれぞれに、第２の薄膜トランジスタ３０ｂが形成されている。

ｎ＋２行目のピクセル５０ｇ〜５０ｉにおいては、赤色（Ｒ）を表示するための領域と緑色（Ｇ）を表示するための領域と青色（Ｂ）を表示するための領域のそれぞれに、第３の薄膜トランジスタ３０ｃが形成されている。

本変形例のように、各画素Ａ、Ｂ、Ｃを配するようにしてもよい。本変形例によっても、露光を行う際における位置合わせ誤差に起因する輝度の変化を、分割投影露光領域内において緩和することが可能となる。本変形例によっても、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

（変形例（その２））
次に、本実施形態の変形例（その２）による液晶表示装置を図５を用いて説明する。図５は、本変形例による液晶表示装置の画素の配置を示す平面図である。

図に示すように、本変形例では、画素Ａ、画素Ｂ、画素Ｃが分割投影露光領域４８内にランダムに配されていることに主な特徴がある。各分割投影露光領域４８は、図５において太線で示されている。各画素Ａ、Ｂ、Ｃの数は、分割投影露光領域４８内において同数となっている。

（変形例（その３））
次に、本実施形態の変形例（その３）による液晶表示装置を図６を用いて説明する。図６は、本変形例による液晶表示装置の画素の配置を示す平面図である。

図６に示すように、本変形例では、画素「ＡＡＡ」、画素「ＢＢＢ」、画素「ＣＣＣ」をそれぞれ一組として、これらが分割投影露光領域４８内にランダムに配されていることに特徴がある。各分割投影露光領域４８は、図６において太線で示されている。各画素Ａ、Ｂ、Ｃの数は、分割投影露光領域４８内において同数となっている。

本変形例のように、各画素を配するようにしてもよい。本変形例によっても、露光を行う際における位置合わせ誤差に起因する輝度の変化を、分割投影露光領域内において緩和することが可能となる。本変形例によっても、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

（変形例（その４））
次に、本実施形態の変形例（その４）による液晶表示装置を図７を用いて説明する。図７は、本変形例による液晶表示装置の画素の配置を示す平面図である。

図７に示すように、本変形例では、各分割投影露光領域４８において、画素Ａ、Ｂ、Ｃが図５のように配列されていることに主な特徴がある。各分割投影露光領域４８は、図７において太線で示されている。各画素Ａ、Ｂ、Ｃの数は、分割投影露光領域４８内において同数となっている。

本変形例のように、各画素を配するようにしてもよい。本変形例によっても、露光を行う際における位置合わせ誤差に起因する輝度の変化を、分割投影露光領域内において緩和することが可能となる。また、ランダムに配置した領域を繰り返すことで、フォトマスクの作成作業を簡略化することができる。本変形例によっても、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

（変形例（その５））
次に、本実施形態の変形例（その５）による液晶表示装置を図８を用いて説明する。図８は、本変形例による液晶表示装置の画素の配置を示す平面図である。

図８に示すように、本変形例では、各分割投影露光領域４８において、画素Ａ、Ｂ、Ｃが図６のように配列されていることに主な特徴がある。各分割投影露光領域４８は、図８において太線で示されている。各画素Ａ、Ｂ、Ｃの数は、分割投影露光領域４８内において同数となっている。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、ゲート電極を突出させる方向を３方向としたが、ゲート電極を突出させる方向は３方向に限定されるものではない。２方向に突出させてもよいし、４方向以上の方向に突出させてもよい。いずれの場合にも、ステップ露光の際の位置ずれに起因するゲート電極とソース電極との対向面積の変化を分割投影露光領域内において緩和することができる。このため、露光を行う際における位置合わせ誤差に起因する輝度の変化を分割投影露光領域内において緩和することが可能となる。従って、表示ムラが生じるのを抑制することができ、表示品位の良好な液晶表示装置を提供することができる。

本発明の一実施形態による液晶表示装置を示す平面図である。本発明の一実施形態による液晶表示装置を示す断面図である。本発明の一実施形態による液晶表示装置の画素の配置を示す平面図である。本発明の一実施形態の変形例（その１）による液晶表示装置における各画素の配置を示す平面図である。本発明の一実施形態の変形例（その２）による液晶表示装置における各画素の配置を示す平面図である。本発明の一実施形態の変形例（その３）による液晶表示装置における各画素の配置を示す平面図である。本発明の一実施形態の変形例（その４）による液晶表示装置における各画素の配置を示す平面図である。本発明の一実施形態の変形例（その５）による液晶表示装置における各画素の配置を示す平面図である。従来の液晶表示装置を示す平面図及び断面図である。液晶表示装置の等価回路を示す図である。液晶表示装置が動作する際の各部の波形を示すタイムチャートである。

符号の説明

２…ＴＦＴ基板
４…ＣＦ基板
６…液晶層
１０…ガラス基板
１２…ゲートバスライン
１２ａ〜１２ｃ…ゲート電極
１４…Ｃｓバスライン
１６ａ〜１６ｃ…画素電極
１８…ゲート絶縁膜
２０…チャネル層
２２…チャネル保護膜
２４…コンタクト補償層
２６ａ〜２６ｃ…ソース電極
２８…ドレインバスライン
２８ａ〜２８ｃ…ドレイン電極
３０ａ〜３０ｃ…薄膜トランジスタ
３２…アモルファスシリコン膜
３４…アモルファスシリコン膜
３６…Ｃｓ対向電極
３８…保護膜
４０ａ、４０ｂ…コンタクトホール
４２ａ〜４２ｃ…切り欠き
４４…ガラス基板
４６…対向電極
４８…分割投影露光領域
５０ａ〜５０ｉ…ピクセル
１０２…ＴＦＴ基板
１０４…ＣＦ基板
１０６…液晶層
１１０…ガラス基板
１１２…ゲートバスライン
１１２…ゲート電極
１１３…ゲート駆動回路
１１４…Ｃｓバスライン
１１６…画素電極
１１８…ゲート絶縁膜
１２０…チャネル層
１２２…チャネル保護膜
１２４…コンタクト補償層
１２６…ソース電極
１２８…ドレインバスライン
１２９…信号発生回路
１２８ａ…ドレイン電極
１３０…薄膜トランジスタ
１３２…アモルファスシリコン膜
１３４…アモルファスシリコン膜
１３６…Ｃｓ対向電極
１３８…保護膜
１４０ａ、１４０ｂ…コンタクトホール
１４４…ガラス基板
１４６…対向電極

Claims

基板上に形成された複数のゲートバスラインと、前記複数のゲートバスラインに交差するように形成された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにそれぞれ接続された複数の画素電極とを有する第１の基板と、
前記第１の基板に対向して設けられ、前記画素電極に対向する対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板との間に封入された液晶層とを有する液晶表示装置であって、
前記複数の薄膜トランジスタのうちの第１の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第１の方向に突出するように形成された第１のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第１のゲート電極の一方の側に形成された第１のドレイン電極と、前記第１のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第１の画素電極に電気的に接続された第１のソース電極とを有しており、
前記複数の薄膜トランジスタのうちの第２の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第２の方向に突出するように形成された第２のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第２のゲート電極の一方の側に形成された第２のドレイン電極と、前記第２のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第２の画素電極に電気的に接続された第２のソース電極とを有しており、
前記複数の薄膜トランジスタのうちの第３の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第３の方向に突出するように形成された第３のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第３のゲート電極の一方の側に形成された第３のドレイン電極と、前記第３のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第３の画素電極に電気的に接続された第３のソース電極とを有しており、
第１のピクセルにおいては、第１の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、第２の色を表示するための領域に前記第２の薄膜トランジスタが形成されており、第３の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、
第２のピクセルにおいては、前記第１の色を表示するための領域に前記第２の薄膜トランジスタが形成されており、前記第２の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、前記第３の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、
第３のピクセルにおいては、前記第１の色を表示するための領域に前記第３の薄膜トランジスタが形成されており、前記第２の色を表示するための領域に前記第１の薄膜トランジスタが形成されており、前記第３の色を表示するための領域に前記第２の薄膜トランジスタが形成されている
ことを特徴とする液晶表示装置。
基板上に形成された複数のゲートバスラインと、前記複数のゲートバスラインに交差するように形成された複数のドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインとの交差部の近傍に形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにそれぞれ接続された複数の画素電極とを有する第１の基板と、
前記第１の基板に対向して設けられ、前記画素電極に対向する対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板との間に封入された液晶層とを有する液晶表示装置であって、
前記複数の薄膜トランジスタのうちの第１の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第１の方向に突出するように形成された第１のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第１のゲート電極の一方の側に形成された第１のドレイン電極と、前記第１のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第１の画素電極に電気的に接続された第１のソース電極とを有しており、
前記複数の薄膜トランジスタのうちの第２の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第２の方向に突出するように形成された第２のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第２のゲート電極の一方の側に形成された第２のドレイン電極と、前記第２のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第２の画素電極に電気的に接続された第２のソース電極とを有しており、
前記複数の薄膜トランジスタのうちの第３の薄膜トランジスタは、前記複数のゲートバスラインのうちのいずれかのゲートバスラインから第３の方向に突出するように形成された第３のゲート電極と、前記複数のドレインバスラインのうちのいずれかのドレインバスラインに電気的に接続され、前記第３のゲート電極の一方の側に形成された第３のドレイン電極と、前記第３のゲート電極の他方の側に形成され、前記複数の画素電極のうちの第３の画素電極に電気的に接続された第３のソース電極とを有しており、
第１のピクセルにおいては、第１の色を表示するための領域と第２の色を表示するための領域と第３の色を表示するための領域のそれぞれに、前記第１の薄膜トランジスタが形成されており、
第２のピクセルにおいては、前記第１の色を表示するための領域と前記第２の色を表示するための領域と前記第３の色を表示するための領域のそれぞれに、前記第２の薄膜トランジスタが形成されており、
第３のピクセルにおいては、前記第１の色を表示するための領域と前記第２の色を表示するための領域と前記第３の色を表示するための領域のそれぞれに、前記第３の薄膜トランジスタが形成されている
ことを特徴とする液晶表示装置。