JP2003315827A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003315827A JP2003315827A JP2002117115A JP2002117115A JP2003315827A JP 2003315827 A JP2003315827 A JP 2003315827A JP 2002117115 A JP2002117115 A JP 2002117115A JP 2002117115 A JP2002117115 A JP 2002117115A JP 2003315827 A JP2003315827 A JP 2003315827A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 液晶表示装置において、電極加工のばらつき
に起因する輝度むらを低減して高輝度、高精彩表示を可
能とする。 【解決手段】 走査信号配線１０２と映像信号配線１０
８で囲まれる領域で少なくとも一つの画素が構成され、
それぞれの画素に複数の画素にわたって共通信号配線１
０３により接続された対向電極１１２と、対応する薄膜
トランジスタ１１３に接続された画素電極１１１とを有
し、対向電極１１２と画素電極１１１間に印加される電
圧により、液晶層に基板面と略平行な成分を持った電界
を発生させる構成とし、画素電極１１１の一部を層間絶
縁膜を介して画素電極１１１が接続されている薄膜トラ
ンジスタ１１３側の走査信号配線１０２と少なくとも１
箇所で重畳させ、画素電極１１１と走査信号配線１０２
の間に容量部１１５を形成した。
に起因する輝度むらを低減して高輝度、高精彩表示を可
能とする。 【解決手段】 走査信号配線１０２と映像信号配線１０
８で囲まれる領域で少なくとも一つの画素が構成され、
それぞれの画素に複数の画素にわたって共通信号配線１
０３により接続された対向電極１１２と、対応する薄膜
トランジスタ１１３に接続された画素電極１１１とを有
し、対向電極１１２と画素電極１１１間に印加される電
圧により、液晶層に基板面と略平行な成分を持った電界
を発生させる構成とし、画素電極１１１の一部を層間絶
縁膜を介して画素電極１１１が接続されている薄膜トラ
ンジスタ１１３側の走査信号配線１０２と少なくとも１
箇所で重畳させ、画素電極１１１と走査信号配線１０２
の間に容量部１１５を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に所謂、横電界方式を用いたアクティブマトリク
ス型の液晶表示装置に関する。
り、特に所謂、横電界方式を用いたアクティブマトリク
ス型の液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、例えば一対の基板の間
に液晶層を挟持し、当該基板の内面に画素選択のための
電極や配線を形成した液晶パネルに駆動回路チップ、制
御回路等を組み合わせ、さらに必要に応じて照明光源装
置を組み込んで構成される。この液晶表示装置として、
マトリクス配列された多数の画素で構成する表示領域に
当該画素選択用の薄膜トランジスタ (ＴＦＴ: Thin Fi
lm Transistors）を設けた構造のアクティブマトリック
ス方式が多く採用されている。この種の液晶表示装置の
表示方式の１つに、液晶パネルを構成する一対の基板の
一方（第一基板：薄膜トランジスタ基板））に並設した
画素電極と対向電極との間に、当該基板面に対してほぼ
平行な（支配的に平行な）電界成分を液晶に印加する横
電界方式（インプレインスイッチング方式、以下これを
ＩＰＳ方式とも略称する）がある。
に液晶層を挟持し、当該基板の内面に画素選択のための
電極や配線を形成した液晶パネルに駆動回路チップ、制
御回路等を組み合わせ、さらに必要に応じて照明光源装
置を組み込んで構成される。この液晶表示装置として、
マトリクス配列された多数の画素で構成する表示領域に
当該画素選択用の薄膜トランジスタ (ＴＦＴ: Thin Fi
lm Transistors）を設けた構造のアクティブマトリック
ス方式が多く採用されている。この種の液晶表示装置の
表示方式の１つに、液晶パネルを構成する一対の基板の
一方（第一基板：薄膜トランジスタ基板））に並設した
画素電極と対向電極との間に、当該基板面に対してほぼ
平行な（支配的に平行な）電界成分を液晶に印加する横
電界方式（インプレインスイッチング方式、以下これを
ＩＰＳ方式とも略称する）がある。
【０００３】このＩＰＳ方式を採用した液晶表示装置で
は、基板面にほぼ垂直な縦電界を液晶に印加する縦電界
方式（ツイストネマチック方式、ＴＮ方式とも略記す
る）に比べて、広視野角化と高コントラスト化が可能で
ある。しかし、液晶パネルの基板内に形成された電極仕
上がり寸法のばらつきにより、画素電極と対向電極との
間隔がばらつく。これによって液晶に印加される電界の
大きさも画素間でばらつき、表示輝度むらが発生すると
いう問題があった。
は、基板面にほぼ垂直な縦電界を液晶に印加する縦電界
方式（ツイストネマチック方式、ＴＮ方式とも略記す
る）に比べて、広視野角化と高コントラスト化が可能で
ある。しかし、液晶パネルの基板内に形成された電極仕
上がり寸法のばらつきにより、画素電極と対向電極との
間隔がばらつく。これによって液晶に印加される電界の
大きさも画素間でばらつき、表示輝度むらが発生すると
いう問題があった。
【０００４】このため、特開２０００−１９５４３号に
記載されているように、スイッチング素子に非晶質シリ
コン薄膜トランジスタを採用し、薄膜トランジスタのソ
ース・ドレイン電極と画素電極または対向電極を同一フ
ォトマスクでパターニングすることにより、画素電極と
対向電極との間隔（後述するＬ）、およびゲート信号線
とソース電極間の容量（同Ｃgs）を同時に変動させ、液
晶に印加する電界に対するお互いの影響を相殺、補償
し、表示輝度むらを低減する対策が取られている。
記載されているように、スイッチング素子に非晶質シリ
コン薄膜トランジスタを採用し、薄膜トランジスタのソ
ース・ドレイン電極と画素電極または対向電極を同一フ
ォトマスクでパターニングすることにより、画素電極と
対向電極との間隔（後述するＬ）、およびゲート信号線
とソース電極間の容量（同Ｃgs）を同時に変動させ、液
晶に印加する電界に対するお互いの影響を相殺、補償
し、表示輝度むらを低減する対策が取られている。
【０００５】
【発明が解決しようとする課題】しかし、例えば、特願
平１０−５４３７１３（ＷＯ９８／４７０４４）号公報
のように、低電圧駆動を目的として画素電極と対向電極
を共にアクティブ素子である薄膜トランジスタの表面保
護絶縁膜上に配置するような、薄膜トランジスタＴＦＴ
のソース・ドレイン電極と画素電極または対向電極とを
別のフォトマスクでパターニングする画素構造や、例え
ば、トップゲート型多結晶シリコン薄膜トランジスタＴ
ＦＴのように、走査信号配線とソース電極間の容量（Ｃ
gs）がない自己整合電極構造の薄膜トランジスタＴＦＴ
を用いた場合は、画素電極と対向電極との間隔（Ｌ）と
走査信号配線とソース電極間の容量Ｃgsとが連動しない
ため、液晶に印加される電界の大きさが画素間でばらつ
き、表示輝度むらが発生するという問題があった。
平１０−５４３７１３（ＷＯ９８／４７０４４）号公報
のように、低電圧駆動を目的として画素電極と対向電極
を共にアクティブ素子である薄膜トランジスタの表面保
護絶縁膜上に配置するような、薄膜トランジスタＴＦＴ
のソース・ドレイン電極と画素電極または対向電極とを
別のフォトマスクでパターニングする画素構造や、例え
ば、トップゲート型多結晶シリコン薄膜トランジスタＴ
ＦＴのように、走査信号配線とソース電極間の容量（Ｃ
gs）がない自己整合電極構造の薄膜トランジスタＴＦＴ
を用いた場合は、画素電極と対向電極との間隔（Ｌ）と
走査信号配線とソース電極間の容量Ｃgsとが連動しない
ため、液晶に印加される電界の大きさが画素間でばらつ
き、表示輝度むらが発生するという問題があった。
【０００６】本発明は、これらの問題を解決するために
なされたもので、その目的は表示の輝度むらを低減して
高輝度、高精細の高品質表示を可能としたアクティブマ
トリクス型の液晶表示装置を提供することにある。
なされたもので、その目的は表示の輝度むらを低減して
高輝度、高精細の高品質表示を可能としたアクティブマ
トリクス型の液晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、画素電極や対
向電極と容量を形成する電極部分が加工の際に同時加工
されることに着目し、加工による電極間隔の加工量の変
動を容量を形成する電極部分の加工量の変動に連動させ
ることで液晶に印加される電界の大きさのばらつきを無
くし、表示輝度むらの発生を回避した。
向電極と容量を形成する電極部分が加工の際に同時加工
されることに着目し、加工による電極間隔の加工量の変
動を容量を形成する電極部分の加工量の変動に連動させ
ることで液晶に印加される電界の大きさのばらつきを無
くし、表示輝度むらの発生を回避した。
【０００８】以下に、本発明の概要を説明する。本発明
による液晶表示装置は、例えば、一対の基板と、この基
板間に挟持された液晶層と、前記一対の基板の第一基板
には、複数の走査信号配線（以下、ゲート線とも言う）
とそれらにマトリクス状に交差する複数の映像信号配線
（以下、ドレイン線とも言う）と、これらの配線のそれ
ぞれの交点に対応して形成された複数の薄膜トランジス
タとを有し、前記複数の走査信号配線および、前記映像
信号配線で囲まれるそれぞれの領域で少なくとも一つの
画素が構成され、それぞれの画素には複数の画素にわた
って共通信号配線（以下、コモン線とも言う）により接
続された対向電極と、対応する薄膜トランジスタに接続
された画素電極とを有し、前記対向電極と前記画素電極
間に印加される電圧により、前記液晶層には前記第一基
板に対して支配的に平行な成分を持った電界を発生させ
る構成とした液晶表示装置であって、前記画素電極の一
部が少なくとも一層の層間絶縁膜を介して、前記画素電
極が接続されている薄膜トランジスタ側の前記ゲート線
と少なくとも１箇所で重畳し、前記画素電極と前記ゲー
ト線の間に容量部を形成した。
による液晶表示装置は、例えば、一対の基板と、この基
板間に挟持された液晶層と、前記一対の基板の第一基板
には、複数の走査信号配線（以下、ゲート線とも言う）
とそれらにマトリクス状に交差する複数の映像信号配線
（以下、ドレイン線とも言う）と、これらの配線のそれ
ぞれの交点に対応して形成された複数の薄膜トランジス
タとを有し、前記複数の走査信号配線および、前記映像
信号配線で囲まれるそれぞれの領域で少なくとも一つの
画素が構成され、それぞれの画素には複数の画素にわた
って共通信号配線（以下、コモン線とも言う）により接
続された対向電極と、対応する薄膜トランジスタに接続
された画素電極とを有し、前記対向電極と前記画素電極
間に印加される電圧により、前記液晶層には前記第一基
板に対して支配的に平行な成分を持った電界を発生させ
る構成とした液晶表示装置であって、前記画素電極の一
部が少なくとも一層の層間絶縁膜を介して、前記画素電
極が接続されている薄膜トランジスタ側の前記ゲート線
と少なくとも１箇所で重畳し、前記画素電極と前記ゲー
ト線の間に容量部を形成した。
【０００９】このように構成された本発明の液晶表示装
置によれば、画素電極をゲート線に重ねることで新たに
形成された容量Ｃgpの変動が画素電極と対向電極との間
隔Ｌの変動と連動するため、薄膜トランジスタのソース
・ドレイン電極と画素電極または対向電極とを別のフォ
トマスクでパターニングした画素構造や、ゲート線とソ
ース電極間の容量Ｃgsがない自己整合電極構造の薄膜ト
ランジスタを用いた場合にも表示輝度むらを低減するこ
とができる。
置によれば、画素電極をゲート線に重ねることで新たに
形成された容量Ｃgpの変動が画素電極と対向電極との間
隔Ｌの変動と連動するため、薄膜トランジスタのソース
・ドレイン電極と画素電極または対向電極とを別のフォ
トマスクでパターニングした画素構造や、ゲート線とソ
ース電極間の容量Ｃgsがない自己整合電極構造の薄膜ト
ランジスタを用いた場合にも表示輝度むらを低減するこ
とができる。
【００１０】ここで、ゲート線とソース電極間の容量Ｃ
gsがない自己整合電極構造の薄膜トランジスタを用いた
場合を例に挙げ、電極間隔変動ΔＬと容量変動ΔＣgpの
輝度むらに対する補償関係を説明する。
gsがない自己整合電極構造の薄膜トランジスタを用いた
場合を例に挙げ、電極間隔変動ΔＬと容量変動ΔＣgpの
輝度むらに対する補償関係を説明する。
【００１１】輝度は液晶に印加する横電界Ｅの大きさに
依存し、輝度と電界との関係（Ｔ−Ｅ特性）は一般的に
しきい値電界（Ｅth）を用いて次式のように直線近似で
きる。 Ｔ（Ｅ）＝α（Ｅ−Ｅth) 、 αは比例定数 ・・・・（１） さらに、Ｅを電極間隔（Ｌ）、液晶に印加される実効電
圧ＶLCを用いて Ｅ＝ＶLC／Ｌ ・・・・（２） と近似すると、輝度―電圧（Ｔ−ＶLC）特性は Ｔ（ＶLC）＝（α／Ｌ）（ＶLCｄ−ＥthＬ) ・・・・（３） と表すことができる。
依存し、輝度と電界との関係（Ｔ−Ｅ特性）は一般的に
しきい値電界（Ｅth）を用いて次式のように直線近似で
きる。 Ｔ（Ｅ）＝α（Ｅ−Ｅth) 、 αは比例定数 ・・・・（１） さらに、Ｅを電極間隔（Ｌ）、液晶に印加される実効電
圧ＶLCを用いて Ｅ＝ＶLC／Ｌ ・・・・（２） と近似すると、輝度―電圧（Ｔ−ＶLC）特性は Ｔ（ＶLC）＝（α／Ｌ）（ＶLCｄ−ＥthＬ) ・・・・（３） と表すことができる。
【００１２】上式から、各パラメータの微小変動による
透過率の変動（ΔＴ）は ΔＴ＝（δＴ／δＶ）ΔＶLC＋（δＴ／δＬ）ΔＬ＋（δＴ／δα）Δα ＝（α／Ｌ）ΔＶLC−（αＶLC／Ｌ2 ）ΔＬ＋((ＶLC−ＥthＬ）／Ｌ）Δα ・・・・（４） となる。
透過率の変動（ΔＴ）は ΔＴ＝（δＴ／δＶ）ΔＶLC＋（δＴ／δＬ）ΔＬ＋（δＴ／δα）Δα ＝（α／Ｌ）ΔＶLC−（αＶLC／Ｌ2 ）ΔＬ＋((ＶLC−ＥthＬ）／Ｌ）Δα ・・・・（４） となる。
【００１３】右辺第２項（ΔＬの項）が電極間隔Ｌの変
動の項で、表示輝度むらの主原因である。また、右辺第
１項（ΔＶLCの項）は容量Ｃgp変動が寄与する項であ
る。電極間隔Ｌの変動による表示輝度むらを容量Ｃgp変
動によって相殺するには α／ＬΔＶLC＝αＶ／Ｌ2ΔＬ ・・・・（５） つまり、 （ＶLC／Ｌ）ΔＬ＝ΔＶLC ・・・・（６） の関係が成り立てばよい。
動の項で、表示輝度むらの主原因である。また、右辺第
１項（ΔＶLCの項）は容量Ｃgp変動が寄与する項であ
る。電極間隔Ｌの変動による表示輝度むらを容量Ｃgp変
動によって相殺するには α／ＬΔＶLC＝αＶ／Ｌ2ΔＬ ・・・・（５） つまり、 （ＶLC／Ｌ）ΔＬ＝ΔＶLC ・・・・（６） の関係が成り立てばよい。
【００１４】例として、図１７にコモン配線の電圧ＶC
を固定したコモン固定駆動の駆動波形を示す。ドレイン
電圧ＶD は画像信号電圧ＶSIGの正書き込み（ＶD + ）
と負書き込み（ＶD - ）に対応して ＶD±＝±ＶSIG ＋ＶD-CENTER ・・・・（７） と表すことができる。
を固定したコモン固定駆動の駆動波形を示す。ドレイン
電圧ＶD は画像信号電圧ＶSIGの正書き込み（ＶD + ）
と負書き込み（ＶD - ）に対応して ＶD±＝±ＶSIG ＋ＶD-CENTER ・・・・（７） と表すことができる。
【００１５】また、液晶に印加される実効駆動電圧は式
ＶLC＝ＶSIG ［１＋ΔＣf ／Ｃtot ］ ・・・・（８）
のように表すことができる。ここで、Ｃtot は総容量、
ΔＣf はＴＦＴオン・オフ時のフィールドスルー容量で
あり、以下のように定義できる。すなわち、 Ｃtot ＝Ｃgp＋Ｃstg ＋Ｃlc ・・・・（９） ΔＣf ＝Ｃfon −Ｃgp ・・・・（１０）
ΔＣf はＴＦＴオン・オフ時のフィールドスルー容量で
あり、以下のように定義できる。すなわち、 Ｃtot ＝Ｃgp＋Ｃstg ＋Ｃlc ・・・・（９） ΔＣf ＝Ｃfon −Ｃgp ・・・・（１０）
【００１６】ここで、Ｃlcは液晶容量、Ｃstg は保持容
量、Ｃfon は薄膜トランジスタがオン状態におけるフィ
ールドスルー容量である。このフィールドスルー容量を
介してゲート配線から画素電極にフィールドスルー電圧
Ｖf が入る。
量、Ｃfon は薄膜トランジスタがオン状態におけるフィ
ールドスルー容量である。このフィールドスルー容量を
介してゲート配線から画素電極にフィールドスルー電圧
Ｖf が入る。
【００１７】液晶の駆動方式にはコモン固定駆動のほか
に、コモン信号配線の電圧を交流化したコモン交流駆動
等があるが、いずれの方式も液晶に印加される実効駆動
電圧ＶLCは（８）式と同様な形で次式のように一般化で
きることが知られている。 ＶLC＝Ｖ’SIG ［１＋ΔＣ’ｆ／Ｃtot ] ・・・・（１１）
に、コモン信号配線の電圧を交流化したコモン交流駆動
等があるが、いずれの方式も液晶に印加される実効駆動
電圧ＶLCは（８）式と同様な形で次式のように一般化で
きることが知られている。 ＶLC＝Ｖ’SIG ［１＋ΔＣ’ｆ／Ｃtot ] ・・・・（１１）
【００１８】ここで、
コモン固定駆動では
Ｖ’SIG＝ＶSIG ・・・・（１２）
ΔＣ’f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（１３）
【００１９】ゲートロー電位、ゲートハイ電位共に交
流化されたフルコモン交流駆動では Ｖ’SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（１４） ΔＣ’f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（１５）
流化されたフルコモン交流駆動では Ｖ’SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（１４） ΔＣ’f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（１５）
【００２０】ゲートローのみが交流化された通常のコ
モン交流駆動では Ｖ’SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（１６） ΔＣ’f ＝ΔＣf −［ＶCPP ／（２ＶSIG ＋ＶCPP ）］Ｃfon ＝（ＶSIG ／Ｖ’SIG ) Ｃfon −Ｃgp ・・・・（１７） なお、ＶCPPはゲート配線に重畳するパルスである。
モン交流駆動では Ｖ’SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（１６） ΔＣ’f ＝ΔＣf −［ＶCPP ／（２ＶSIG ＋ＶCPP ）］Ｃfon ＝（ＶSIG ／Ｖ’SIG ) Ｃfon −Ｃgp ・・・・（１７） なお、ＶCPPはゲート配線に重畳するパルスである。
【００２１】容量Ｃgpの変動が画素電極と対向電極との
間隔Ｌの変動と連動することにより表示輝度むらを低減
することができる理由は、例えば画素電極と対向電極と
の間隔Ｌが設計値よりも大きくなった場合、（２）式よ
り、液晶に印加される電界Ｅが減少する方向に働く一方
で、容量Ｃgpは連動して設計値よりも小さくなるため、
（８）式より、液晶に印加される実効電圧ＶLCが増加す
る方向に働くからである。
間隔Ｌの変動と連動することにより表示輝度むらを低減
することができる理由は、例えば画素電極と対向電極と
の間隔Ｌが設計値よりも大きくなった場合、（２）式よ
り、液晶に印加される電界Ｅが減少する方向に働く一方
で、容量Ｃgpは連動して設計値よりも小さくなるため、
（８）式より、液晶に印加される実効電圧ＶLCが増加す
る方向に働くからである。
【００２２】特許請求の範囲の欄の請求項１から請求項
２０に記述されたように、画素電極と対向電極が同じ層
上に形成された構造の場合、仮に画素電極幅の設計値か
らの変動量をΔＬとすると、これに連動する対向電極の
変動量もΔＬとなり、画素電極間隔Ｌの変動量は２ΔＬ
になる。ここで、説明を簡単にするために画素電極とゲ
ート信号線の重畳部の形状を、図５のように幅Ｗ、長さ
Ｄの長方形とすると、重畳部の変動量はΔＷ＝−２Δ
Ｌ、ΔＤ＝−ΔＬになる。
２０に記述されたように、画素電極と対向電極が同じ層
上に形成された構造の場合、仮に画素電極幅の設計値か
らの変動量をΔＬとすると、これに連動する対向電極の
変動量もΔＬとなり、画素電極間隔Ｌの変動量は２ΔＬ
になる。ここで、説明を簡単にするために画素電極とゲ
ート信号線の重畳部の形状を、図５のように幅Ｗ、長さ
Ｄの長方形とすると、重畳部の変動量はΔＷ＝−２Δ
Ｌ、ΔＤ＝−ΔＬになる。
【００２３】一方、請求項２１から請求項３７に記述さ
れたように、画素電極と対向電極が異なる層上に形成さ
れた構造の場合、仮に画素電極幅の設計値からの変動量
をΔＬとすると、画素電極間隔Ｌの変動量はΔＬにな
る。画素電極とゲート信号線の重畳部の形状が、幅Ｗ、
長さＤの長方形のとき、重畳部の変動量はΔＷ＝−２Δ
Ｌ、ΔＬ＝−ΔＬになる。
れたように、画素電極と対向電極が異なる層上に形成さ
れた構造の場合、仮に画素電極幅の設計値からの変動量
をΔＬとすると、画素電極間隔Ｌの変動量はΔＬにな
る。画素電極とゲート信号線の重畳部の形状が、幅Ｗ、
長さＤの長方形のとき、重畳部の変動量はΔＷ＝−２Δ
Ｌ、ΔＬ＝−ΔＬになる。
【００２４】実効駆動電圧ＶLCの式中のＣtotに含まれ
る液晶画素容量ＣLCの変化、画素電極と対向電極の重な
りで形成されている蓄積容量Ｃstのオーバーラップ面積
Ｓの変化ΔＳが生じ、実行駆動電圧の変化は次式で与え
られる。
る液晶画素容量ＣLCの変化、画素電極と対向電極の重な
りで形成されている蓄積容量Ｃstのオーバーラップ面積
Ｓの変化ΔＳが生じ、実行駆動電圧の変化は次式で与え
られる。
【００２５】
ΔＶLC（ΔＤ, ΔＷ, ΔＬ, ΔＳ）
＝∂ＶLC／∂Ｄ・ΔＤ＋∂ＶLC／∂Ｗ・ΔＷ＋∂ＶLC／∂Ｌ・ΔＬ＋∂ＶLC／
∂Ｓ・ΔＳ
＝｛（∂ΔＣ' f ／∂Ｄ) （∂ＶLC／∂ΔＣ' f ）＋（∂ΔＣtot ／∂Ｄ) （
∂ＶLC／ΔＣtot ）｝（−ΔＬ）＋｛（∂ΔＣ' f ／∂Ｗ) （∂ＶLC／∂ΔＣ' f
）＋（∂ΔＣtot ／∂Ｗ）（∂ＶLC／ΔＣtot ）｝（−２ΔＬ）＋（∂ΔＣto t
／∂Ｌ) （∂ＶLC／ΔＣtot ) ΔＬ＋（∂ΔＣtot ／∂Ｓ) （∂ＶLC／ΔＣto t
）｛−２（１＋ａ )Ｌst｝ΔＬ
＝［−（∂ΔＣ' f ／∂Ｄ＋２∂ΔＣ' f ／∂Ｗ）（∂ＶLC／∂ΔＣ' f ）
＋｛−∂ΔＣtot ／∂Ｄ−２∂ΔＣtot ／∂Ｗ＋∂ΔＣtot ／∂Ｌ−２（１＋ａ
)Ｌst（∂ΔＣtot ／∂Ｓ）｝（∂ＶLC／∂Ｃtot ）］ΔＬ
・・・・（１８）
【００２６】上式で、蓄積容量Ｃstを形成している電極
重なり部分の形状を短辺Ｌst、長辺ａＬstの長方形と
し、ΔＬの２次の項を無視し、 ΔＳ＝（Ｌst−２ΔＬ)(ａＬst−２ΔＬ）−ａＬst 2 〜−２（１＋ａ )ＬstΔＬ ・・・・（１９） とした。これを（６）式に代入し、各辺微分項を評価
し、後で定義するＬtot を用いて整理すると、補償条件
として次式を得る。 （１／Ｄ）（１＋ΔＣ' f ／Ｃtot ）＝（１／Ｃtot ）（Ｃgp／Ｄ＋Ｃgp／Ｗ ＋ΔＣ' f ／Ｌtot ） ・・・・（２０）
重なり部分の形状を短辺Ｌst、長辺ａＬstの長方形と
し、ΔＬの２次の項を無視し、 ΔＳ＝（Ｌst−２ΔＬ)(ａＬst−２ΔＬ）−ａＬst 2 〜−２（１＋ａ )ＬstΔＬ ・・・・（１９） とした。これを（６）式に代入し、各辺微分項を評価
し、後で定義するＬtot を用いて整理すると、補償条件
として次式を得る。 （１／Ｄ）（１＋ΔＣ' f ／Ｃtot ）＝（１／Ｃtot ）（Ｃgp／Ｄ＋Ｃgp／Ｗ ＋ΔＣ' f ／Ｌtot ） ・・・・（２０）
【００２７】上式は左辺が画素電極間隔変動、右辺がフ
ィールドスルー電圧起因の駆動電圧変動の項で、これら
２つの寄与が補償し合いトータルの透過率変動が見かけ
上０になる条件を示している。
ィールドスルー電圧起因の駆動電圧変動の項で、これら
２つの寄与が補償し合いトータルの透過率変動が見かけ
上０になる条件を示している。
【００２８】更に、各項について説明すると、左辺第１
項は画素電極変動で第２項はフィールドスルー電圧によ
る実効駆動電圧の変化に起因する補正項である。
項は画素電極変動で第２項はフィールドスルー電圧によ
る実効駆動電圧の変化に起因する補正項である。
【００２９】一方、右辺第１、２項はそれぞれ画素電極
とゲート信号線の重畳部の幅Ｗ及び長さＤの変化の寄
与、第３項はオフ時の総負荷容量Ｃtotの変化の項で、
その変化の係数である１／Ｌtotは次式で定義される。 １／Ｌtot＝（１／Ｃtot）［Ｃgp／Ｄ＋２Ｃgp／Ｗ＋ＣLC／Ｌ＋２｛（１＋ａ ）／ａ｝Ｃst／Ｌst］ ・・・・（２１）
とゲート信号線の重畳部の幅Ｗ及び長さＤの変化の寄
与、第３項はオフ時の総負荷容量Ｃtotの変化の項で、
その変化の係数である１／Ｌtotは次式で定義される。 １／Ｌtot＝（１／Ｃtot）［Ｃgp／Ｄ＋２Ｃgp／Ｗ＋ＣLC／Ｌ＋２｛（１＋ａ ）／ａ｝Ｃst／Ｌst］ ・・・・（２１）
【００３０】ここで、容量Ｃgpによるフィールドスルー
電圧が大きくなると、いわゆるＤＣ残像が発生するとい
う問題がある。このため容量Ｃgpはできるだけ小さく抑
えて、Ｃgpの変動による補償量は確保する必要がある。
そこで、画素電極のうちゲート配線と重なっている部分
の屈曲部の数を５個以上にし、画素電極とゲート配線と
の重畳部の一定の面積に対し、前記画素電極のうち、ゲ
ート配線との重畳部の外周長をできるだけ長くなる形状
することにより、電極加工の際の容量Ｃgpの変動量がで
きるだけ大きくなるようにした。
電圧が大きくなると、いわゆるＤＣ残像が発生するとい
う問題がある。このため容量Ｃgpはできるだけ小さく抑
えて、Ｃgpの変動による補償量は確保する必要がある。
そこで、画素電極のうちゲート配線と重なっている部分
の屈曲部の数を５個以上にし、画素電極とゲート配線と
の重畳部の一定の面積に対し、前記画素電極のうち、ゲ
ート配線との重畳部の外周長をできるだけ長くなる形状
することにより、電極加工の際の容量Ｃgpの変動量がで
きるだけ大きくなるようにした。
【００３１】本発明では、画素電極とゲート配線の間に
２から４層の絶縁膜を介在させて補正容量を形成するた
め、従来例のように、ソース電極とゲート配線の間に１
層の絶縁膜を介在させて補正容量を形成する場合に比べ
て大きな面積で同じ容量を形成することができるように
なった。これによって、重なり部分を図６や図７のよう
に複雑な形状に加工することも可能になった。
２から４層の絶縁膜を介在させて補正容量を形成するた
め、従来例のように、ソース電極とゲート配線の間に１
層の絶縁膜を介在させて補正容量を形成する場合に比べ
て大きな面積で同じ容量を形成することができるように
なった。これによって、重なり部分を図６や図７のよう
に複雑な形状に加工することも可能になった。
【００３２】容量Ｃgpはフィールドスルー電圧を発生さ
せ、このフィールドスルー電圧が残留することによる表
示ぼやけの原因になるため、保持容量Ｃstg に対して１
％以上、２０％以下にすることが望ましい。ここで、１
％以上とは現行製品のボトムゲート型薄膜トランジスタ
を用いた液晶表示装置におけるソース電極とゲート配線
との重なり容量Ｃgsの保持容量Ｃstg に対する割合と比
較して算出した値である。また、２０％とは、これを超
えるとユーザーが表示ぼやけを認識する値である。
せ、このフィールドスルー電圧が残留することによる表
示ぼやけの原因になるため、保持容量Ｃstg に対して１
％以上、２０％以下にすることが望ましい。ここで、１
％以上とは現行製品のボトムゲート型薄膜トランジスタ
を用いた液晶表示装置におけるソース電極とゲート配線
との重なり容量Ｃgsの保持容量Ｃstg に対する割合と比
較して算出した値である。また、２０％とは、これを超
えるとユーザーが表示ぼやけを認識する値である。
【００３３】以上はスイッチング素子として、例えばト
ップゲート型多結晶シリコン薄膜トランジスタのような
自己整合型薄膜トランジスタを用いた場合を例に挙げて
説明したが、例えば非晶質シリコン薄膜トランジスタの
ような非自己整合型薄膜トランジスタを用いた場合にも
同様の補償作用が働く。非自己整合型薄膜トランジスタ
ではソース電極とゲート配線との重なり部に容量Ｃgsを
形成するので、液晶に印加される実行駆動電圧は次式の
ように表すことができる。 ＶLC＝Ｖ' SIG ｛１＋（ΔＣ' f −Ｃgs）／Ｃtot ｝ ・・・・（２２）
ップゲート型多結晶シリコン薄膜トランジスタのような
自己整合型薄膜トランジスタを用いた場合を例に挙げて
説明したが、例えば非晶質シリコン薄膜トランジスタの
ような非自己整合型薄膜トランジスタを用いた場合にも
同様の補償作用が働く。非自己整合型薄膜トランジスタ
ではソース電極とゲート配線との重なり部に容量Ｃgsを
形成するので、液晶に印加される実行駆動電圧は次式の
ように表すことができる。 ＶLC＝Ｖ' SIG ｛１＋（ΔＣ' f −Ｃgs）／Ｃtot ｝ ・・・・（２２）
【００３４】自己整合ＴＦＴの場合と同様に、
コモン固定駆動では
Ｖ' SIG＝ＶSIG ・・・・（２３）
ΔＣ' f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（２４）
ゲートロー電位、ゲートハイ電位共に交流化されたフ
ルコモン交流駆動では Ｖ' SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（２５） ΔＣ' f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（２６） ゲートローのみが交流化された通常のコモン交流駆動
では Ｖ' SIG ＝ＶSIG＋ＶCPP ／２ ・・・・（２７） ΔＣ' f ＝ΔＣf −｛ＶCPP ／（２ＶSIG ＋ＶCPP ）｝Ｃfon ＝（ＶSIG ／Ｖ' SIG ）Ｃfon −Ｃgp ・・・・（２８） となる。
ルコモン交流駆動では Ｖ' SIG ＝ＶSIG ＋ＶCPP ／２ ・・・・（２５） ΔＣ' f ＝ΔＣf ＝Ｃfon −Ｃgp ・・・・（２６） ゲートローのみが交流化された通常のコモン交流駆動
では Ｖ' SIG ＝ＶSIG＋ＶCPP ／２ ・・・・（２７） ΔＣ' f ＝ΔＣf −｛ＶCPP ／（２ＶSIG ＋ＶCPP ）｝Ｃfon ＝（ＶSIG ／Ｖ' SIG ）Ｃfon −Ｃgp ・・・・（２８） となる。
【００３５】また、補償効果を表す式は（２１）式で定
義したＬtot を用いて （１／Ｌ）｛１＋（ΔＣ' f −Ｃgs）／Ｃtot ｝＝（１／Ｃtot ）（Ｃgp／Ｄ ＋Ｃgp／Ｗ＋ΔＣ' f ／Ｌtot ） ・・・・（２９） となる。
義したＬtot を用いて （１／Ｌ）｛１＋（ΔＣ' f −Ｃgs）／Ｃtot ｝＝（１／Ｃtot ）（Ｃgp／Ｄ ＋Ｃgp／Ｗ＋ΔＣ' f ／Ｌtot ） ・・・・（２９） となる。
【００３６】以下、本発明による液晶表示装置の実施の
形態について、実施例の図面を用いて詳細に説明する。
形態について、実施例の図面を用いて詳細に説明する。
【００３７】図１は本発明の第１の実施例を示すアクテ
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。また、図２は図１のＡ
−Ａ’線に沿って切断した断面図、図３は図１のＢ−
Ｂ' 線に沿って切断した断面図である。図１〜図３にお
いて、参照符号１０１は多結晶シリコン層、１０２は走
査信号配線（ゲート線）、１０２’は隣接する走査信号
配線、１１３は薄膜トランジスタ（ＴＦＴ）、１０４は
ソース電極、１０５は映像信号配線（ドレイン線）を示
す。また、参照符号１１１は画素電極、１１２は対向電
極であり、低誘電率絶縁膜２１０上の同一平面に複数宛
形成されている。
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。また、図２は図１のＡ
−Ａ’線に沿って切断した断面図、図３は図１のＢ−
Ｂ' 線に沿って切断した断面図である。図１〜図３にお
いて、参照符号１０１は多結晶シリコン層、１０２は走
査信号配線（ゲート線）、１０２’は隣接する走査信号
配線、１１３は薄膜トランジスタ（ＴＦＴ）、１０４は
ソース電極、１０５は映像信号配線（ドレイン線）を示
す。また、参照符号１１１は画素電極、１１２は対向電
極であり、低誘電率絶縁膜２１０上の同一平面に複数宛
形成されている。
【００３８】図２に示したように、一般に薄膜トランジ
スタ基板（ＴＦＴ基板）と称する第一基板２０１には、
図１中のｘ方向に延在しｙ方向に並設された複数のゲー
ト線１０２、およびｙ方向に延在しｘ方向に並設された
複数のドレイン線１０８が形成されている。これらゲー
ト線１０２とドレイン線１０８の各配線で囲まれる領域
が画素領域となり、これら画素領域の集合により表示部
を形成している。また、画素領域をｘ方向に延在してｙ
方向に並設された複数の共通信号配線（以下、コモン
線）が形成されている。
スタ基板（ＴＦＴ基板）と称する第一基板２０１には、
図１中のｘ方向に延在しｙ方向に並設された複数のゲー
ト線１０２、およびｙ方向に延在しｘ方向に並設された
複数のドレイン線１０８が形成されている。これらゲー
ト線１０２とドレイン線１０８の各配線で囲まれる領域
が画素領域となり、これら画素領域の集合により表示部
を形成している。また、画素領域をｘ方向に延在してｙ
方向に並設された複数の共通信号配線（以下、コモン
線）が形成されている。
【００３９】更に画素領域は、ゲート線１０２からの電
圧供給によって駆動するＴＦＴ１１３と、このＴＦＴ１
１３を介してドレイン線１０８から信号電圧が供給され
る画素電極１１１、コモン線１０３から映像信号に対し
て基準となる電圧が供給される対向電極１１２から構成
されている。画素電極１１１、及び対向電極１１２の少
なくとも一部は画素内で櫛歯状に複数に分割、またはス
リット状に加工されており、画素電極１１１、及び対向
電極１１２の櫛歯電極部分はｙ方向に延在し、ドレイン
線１０８の延在方向に一致している。
圧供給によって駆動するＴＦＴ１１３と、このＴＦＴ１
１３を介してドレイン線１０８から信号電圧が供給され
る画素電極１１１、コモン線１０３から映像信号に対し
て基準となる電圧が供給される対向電極１１２から構成
されている。画素電極１１１、及び対向電極１１２の少
なくとも一部は画素内で櫛歯状に複数に分割、またはス
リット状に加工されており、画素電極１１１、及び対向
電極１１２の櫛歯電極部分はｙ方向に延在し、ドレイン
線１０８の延在方向に一致している。
【００４０】このような構造により、画素電極１１１と
隣接する対向電極１１２との間に基板２０１に対してほ
ぼ平行な電界（第一基板２０１に対して支配的に平行な
成分を持った電界）を発生し液晶に印加する。印加する
電界によって液晶の光透過率を制御する。また、画素電
極１１１とコモン配線１０３との間には保持容量１０９
が形成され、この保持容量１０９によって前記ＴＦＴ１
１３がオフ状態になった際にも映像信号電圧を保持する
ことができる。
隣接する対向電極１１２との間に基板２０１に対してほ
ぼ平行な電界（第一基板２０１に対して支配的に平行な
成分を持った電界）を発生し液晶に印加する。印加する
電界によって液晶の光透過率を制御する。また、画素電
極１１１とコモン配線１０３との間には保持容量１０９
が形成され、この保持容量１０９によって前記ＴＦＴ１
１３がオフ状態になった際にも映像信号電圧を保持する
ことができる。
【００４１】図２、図３に示した第一基板２０１は絶縁
基板（例えばガラスやプラスチック）からなり、例えば
ＳｉＮとＳｉＯ2 の積層膜から成る第１絶縁膜２０２及
び第２絶縁膜２０３が形成されている。その上に、半導
体層である多結晶シリコン層１０１が島状に形成されて
いる。この多結晶シリコン層１０１にはＰ（燐）を低い
ドーズ量（１×１０17〜１×１０19atoms/cm3）でイオ
ン・ドーピングしたＬＤＤ領域２０４とその両端にＰイ
オンを高いドーズ量（１×１０19〜１×１０21atoms/cm
3 ）でイオン・ドーピングしたｎ+のソース領域２０５
およびドレイン領域２０６が形成されている。
基板（例えばガラスやプラスチック）からなり、例えば
ＳｉＮとＳｉＯ2 の積層膜から成る第１絶縁膜２０２及
び第２絶縁膜２０３が形成されている。その上に、半導
体層である多結晶シリコン層１０１が島状に形成されて
いる。この多結晶シリコン層１０１にはＰ（燐）を低い
ドーズ量（１×１０17〜１×１０19atoms/cm3）でイオ
ン・ドーピングしたＬＤＤ領域２０４とその両端にＰイ
オンを高いドーズ量（１×１０19〜１×１０21atoms/cm
3 ）でイオン・ドーピングしたｎ+のソース領域２０５
およびドレイン領域２０６が形成されている。
【００４２】多結晶シリコン層１０１はＳｉＯ2 などの
第３絶縁膜２０７で覆われ、第３絶縁膜２０７の上面に
はゲート線１０２及びコモン線１０３が形成されてい
る。このゲート線１０２及びコモン線１０９は例えばＣ
ｒ（クロム）あるいはその合金から成っている。前記多
結晶シリコン層１０１にＰをドーピングする際には、前
記ゲート線１０２がマスクとなり、ＬＤＤ領域２０４と
ゲート線１０２は自己整合化される。
第３絶縁膜２０７で覆われ、第３絶縁膜２０７の上面に
はゲート線１０２及びコモン線１０３が形成されてい
る。このゲート線１０２及びコモン線１０９は例えばＣ
ｒ（クロム）あるいはその合金から成っている。前記多
結晶シリコン層１０１にＰをドーピングする際には、前
記ゲート線１０２がマスクとなり、ＬＤＤ領域２０４と
ゲート線１０２は自己整合化される。
【００４３】前記ゲート線１０２及びコモン線１０３は
第４絶縁膜２０８で覆われている。第４絶縁膜２０８上
にはソース電極１０４及びドレイン電極１０５が形成さ
れており、スルーホール１０６及び１０７を介して前記
ｎ＋のソース領域２０５とドレイン領域２０６に接続さ
れている。ソース電極１０４及びドレイン電極１０５は
ドレイン線１０８と同時に形成され、例えばＣｒあるい
はその合金から成っている。ここで、前記ソース電極１
０４をコモン線１０３や前段のゲート線１０２’と重畳
させることによって、この重畳部分に保持容量１０９や
付加容量１１０を形成してもよい。
第４絶縁膜２０８で覆われている。第４絶縁膜２０８上
にはソース電極１０４及びドレイン電極１０５が形成さ
れており、スルーホール１０６及び１０７を介して前記
ｎ＋のソース領域２０５とドレイン領域２０６に接続さ
れている。ソース電極１０４及びドレイン電極１０５は
ドレイン線１０８と同時に形成され、例えばＣｒあるい
はその合金から成っている。ここで、前記ソース電極１
０４をコモン線１０３や前段のゲート線１０２’と重畳
させることによって、この重畳部分に保持容量１０９や
付加容量１１０を形成してもよい。
【００４４】さらにこの全体を、例えばＳｉＮ（窒化シ
リコン）から成る第５絶縁膜２０９と第６絶縁膜である
ポリイミド等の低誘電率有機膜２１０の２層からなる保
護絶縁膜で覆い、その上に画素電極１１１と対向電極１
１２が形成されている。ここで、有機膜２１０は電極間
の容量を低減するために比誘電率３．５以下の低誘電率
膜を用いることが望ましい。
リコン）から成る第５絶縁膜２０９と第６絶縁膜である
ポリイミド等の低誘電率有機膜２１０の２層からなる保
護絶縁膜で覆い、その上に画素電極１１１と対向電極１
１２が形成されている。ここで、有機膜２１０は電極間
の容量を低減するために比誘電率３．５以下の低誘電率
膜を用いることが望ましい。
【００４５】画素電極１１１と対向電極１１２は同時
に、例えばＩＴＯ(Indium-Tin-Oxide)等の透明導電膜で
形成されている。また、画素電極１１１はスルーホール
１０６を介してソース電極１０４に接続され、対向電極
１１２はスルーホール１１４を介してコモン線１０３に
接続されている。スルーホール１１４をコモン線１０３
上に形成することによって、開口率の低下を回避する工
夫がなされている。
に、例えばＩＴＯ(Indium-Tin-Oxide)等の透明導電膜で
形成されている。また、画素電極１１１はスルーホール
１０６を介してソース電極１０４に接続され、対向電極
１１２はスルーホール１１４を介してコモン線１０３に
接続されている。スルーホール１１４をコモン線１０３
上に形成することによって、開口率の低下を回避する工
夫がなされている。
【００４６】画素電極１１１は、２層の絶縁膜２０８、
２１０を介してコモン線１０３と重畳することにより保
持容量１０９を形成している。なお、絶縁膜２０８と絶
縁膜２１０の間にもう１層の絶縁膜を成膜してもよい。
２１０を介してコモン線１０３と重畳することにより保
持容量１０９を形成している。なお、絶縁膜２０８と絶
縁膜２１０の間にもう１層の絶縁膜を成膜してもよい。
【００４７】対向電極１１２の一部はドレイン線１０８
を完全に覆うように設けられている。これにより、ドレ
イン線１０８による電界の液晶への影響を遮断し、輝度
むら等の表示不良を防ぐことができる。前記保護絶縁膜
に低誘電率有機膜２１０を用いるのは、このように重畳
させた対向電極１１２とドレイン線１０８間の容量を低
く抑えるためである。
を完全に覆うように設けられている。これにより、ドレ
イン線１０８による電界の液晶への影響を遮断し、輝度
むら等の表示不良を防ぐことができる。前記保護絶縁膜
に低誘電率有機膜２１０を用いるのは、このように重畳
させた対向電極１１２とドレイン線１０８間の容量を低
く抑えるためである。
【００４８】また、画素電極１１１の一部は２層の絶縁
膜２０８２１０を介してゲート線１０２と重畳すること
により、表示むら低減用の容量Ｃgp１１５を形成してい
る。図１では容量Ｃgp１１５は一箇所で形成している。
より精度良く画素電極を加工することができる場合は、
容量Ｃgp１１５を分割して形成することにより補償効果
を高めることができる。
膜２０８２１０を介してゲート線１０２と重畳すること
により、表示むら低減用の容量Ｃgp１１５を形成してい
る。図１では容量Ｃgp１１５は一箇所で形成している。
より精度良く画素電極を加工することができる場合は、
容量Ｃgp１１５を分割して形成することにより補償効果
を高めることができる。
【００４９】図４は本発明の第２の実施例を示すアクテ
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。本実施例は画素電極１
１１の本数と同数の容量Ｃgp１１５を形成した例であ
る。
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。本実施例は画素電極１
１１の本数と同数の容量Ｃgp１１５を形成した例であ
る。
【００５０】図５は画素電極１１１のうち、ゲート線１
０２との重畳部に容量Ｃgp１１５を形成するためにゲー
ト線１０２に重畳する画素電極１１１の形状説明図であ
る。図５において、画素電極１１１のゲート線１０２に
重畳する重畳部分１１１’の一辺（幅）がＷ、他辺（長
さ）Ｄを有する略矩形であり、屈曲部はａ，ｂ，ｃ，ｄ
の４つである。したがって、ゲート線と重畳する画素電
極１１１の重畳部分１１１’の外周長は各辺の長さの合
計（ａ−ｂ−ｃ−ｄ）である。重畳部分１１１’の面積
で容量Ｃgp１１５の値が決まる。
０２との重畳部に容量Ｃgp１１５を形成するためにゲー
ト線１０２に重畳する画素電極１１１の形状説明図であ
る。図５において、画素電極１１１のゲート線１０２に
重畳する重畳部分１１１’の一辺（幅）がＷ、他辺（長
さ）Ｄを有する略矩形であり、屈曲部はａ，ｂ，ｃ，ｄ
の４つである。したがって、ゲート線と重畳する画素電
極１１１の重畳部分１１１’の外周長は各辺の長さの合
計（ａ−ｂ−ｃ−ｄ）である。重畳部分１１１’の面積
で容量Ｃgp１１５の値が決まる。
【００５１】上記の外周長（および、内周長）は電極加
工の際の容量Ｃgp１１５の変動量に影響する。したがっ
て、この外周長が大きい程、電極加工の再の各電極の加
工変動量に相対的に追従させることで、加工した電極の
特にその幅の変動があっても、当該変動に応じた容量Ｃ
gp１１５の設定がなされることになる。
工の際の容量Ｃgp１１５の変動量に影響する。したがっ
て、この外周長が大きい程、電極加工の再の各電極の加
工変動量に相対的に追従させることで、加工した電極の
特にその幅の変動があっても、当該変動に応じた容量Ｃ
gp１１５の設定がなされることになる。
【００５２】そのため、画素電極１１１のうち、ゲート
線１０２との重畳部１１１’における屈曲部を５つ以上
として画素電極１１１のうち、ゲート線１０２との重畳
部１１１’の外周長をできるだけ長くなる形状し、電極
加工の際の容量Ｃgp１１５の変動量ができるだけ大きく
なるようにした方が望ましい。
線１０２との重畳部１１１’における屈曲部を５つ以上
として画素電極１１１のうち、ゲート線１０２との重畳
部１１１’の外周長をできるだけ長くなる形状し、電極
加工の際の容量Ｃgp１１５の変動量ができるだけ大きく
なるようにした方が望ましい。
【００５３】図６は画素電極１１１のゲート線１０２と
の重畳部における屈曲部を７つにして電極加工の際の容
量Ｃgp１１５の変動量ができるだけ大きくした例を説明
する要部平面図である。この構成では、重畳部分１１
１’の形状は画素電極１１１の本体部分から略Ｌ字形に
屈曲しており、その屈曲部はａ，ｂ，ｃ，ｄ，ｅ，ｆ，
ｇの７つである。したがって、ゲート線と重畳する画素
電極１１１の重畳部分１１１’の外周長は各辺の長さの
合計（ａ−ｂ−ｃ−ｄ−ｅ−ｆ−ｇ）である。重畳部分
１１１’の面積で容量Ｃgp１１５の値が決まる。
の重畳部における屈曲部を７つにして電極加工の際の容
量Ｃgp１１５の変動量ができるだけ大きくした例を説明
する要部平面図である。この構成では、重畳部分１１
１’の形状は画素電極１１１の本体部分から略Ｌ字形に
屈曲しており、その屈曲部はａ，ｂ，ｃ，ｄ，ｅ，ｆ，
ｇの７つである。したがって、ゲート線と重畳する画素
電極１１１の重畳部分１１１’の外周長は各辺の長さの
合計（ａ−ｂ−ｃ−ｄ−ｅ−ｆ−ｇ）である。重畳部分
１１１’の面積で容量Ｃgp１１５の値が決まる。
【００５４】また、図７は画素電極１１１のゲート線１
０２との重畳部における屈曲部を８つにして電極加工の
際の容量Ｃgp１１５の変動量ができるだけ大きくした例
を説明する要部平面図である。この構成では、画素電極
１１１とゲート線１０２との重畳部１１１’が図５と同
様の略矩形の外形を有し、さらに内部に矩形開口を設け
て略ロ字形とした。したがって、ゲート線と重畳する画
素電極１１１の重畳部分１１１’の外周長は各辺の長さ
（ａ−ｂ−ｃ−ｄ）で、かつ内周長が矩形開口の各内辺
の長さ（ｅ−ｆ−ｇ−ｈ−ｅ）であり、当該重畳部１１
１’の内外周長の合計（ａ−ｂ−ｃ−ｄ−ｅ−ｆ−ｇ−
ｈ−ｅ）である。重畳部分１１１’の面積で容量Ｃgp１
１５の値が決まる。
０２との重畳部における屈曲部を８つにして電極加工の
際の容量Ｃgp１１５の変動量ができるだけ大きくした例
を説明する要部平面図である。この構成では、画素電極
１１１とゲート線１０２との重畳部１１１’が図５と同
様の略矩形の外形を有し、さらに内部に矩形開口を設け
て略ロ字形とした。したがって、ゲート線と重畳する画
素電極１１１の重畳部分１１１’の外周長は各辺の長さ
（ａ−ｂ−ｃ−ｄ）で、かつ内周長が矩形開口の各内辺
の長さ（ｅ−ｆ−ｇ−ｈ−ｅ）であり、当該重畳部１１
１’の内外周長の合計（ａ−ｂ−ｃ−ｄ−ｅ−ｆ−ｇ−
ｈ−ｅ）である。重畳部分１１１’の面積で容量Ｃgp１
１５の値が決まる。
【００５５】なお、ゲート線と重畳する画素電極１１１
の重畳部分１１１’の形状は上記したような屈曲部を持
つ多角形に限るものではなく、曲線で形成される定型あ
るいは不定型な形状、あるいは定型あるいは不定型な形
状と１以上の屈曲部を持つ周縁で形成されるものでもよ
い。要は、ゲート線上に一定の重畳面積を保持して重畳
する画素電極が、当該画素電極の外縁周長または外縁周
長と内縁周長の総計が４つの折曲点を有する矩形形状の
外縁周長より大である形状を持たせることで電極加工の
際の電極部分の加工量の変動にこの重畳部分の加工量を
連動させるようにすることである。
の重畳部分１１１’の形状は上記したような屈曲部を持
つ多角形に限るものではなく、曲線で形成される定型あ
るいは不定型な形状、あるいは定型あるいは不定型な形
状と１以上の屈曲部を持つ周縁で形成されるものでもよ
い。要は、ゲート線上に一定の重畳面積を保持して重畳
する画素電極が、当該画素電極の外縁周長または外縁周
長と内縁周長の総計が４つの折曲点を有する矩形形状の
外縁周長より大である形状を持たせることで電極加工の
際の電極部分の加工量の変動にこの重畳部分の加工量を
連動させるようにすることである。
【００５６】ここで、図１および図４中、ｙ方向にする
ドレイン線１０８、対向電極１１２、画素電極１１１は
いずれもその一端から他端にかけてｙ方向に対して角度
θ（０°≦θ≦９０°）で屈曲された後、角度−θで屈
曲されこれを繰り返すことによってジグザグ状に形成さ
れている。このような形状にするのは同一画素内に電界
の方向が異なる領域を形成することによって、異なる方
向から表示面を観察した場合の色調の変化を抑えるため
である。
ドレイン線１０８、対向電極１１２、画素電極１１１は
いずれもその一端から他端にかけてｙ方向に対して角度
θ（０°≦θ≦９０°）で屈曲された後、角度−θで屈
曲されこれを繰り返すことによってジグザグ状に形成さ
れている。このような形状にするのは同一画素内に電界
の方向が異なる領域を形成することによって、異なる方
向から表示面を観察した場合の色調の変化を抑えるため
である。
【００５７】なお、図１および図２で説明した第１およ
び第２実施例においては、１つの画素を２本の画素電極
１１１とドレイン線１０８と重畳する部分も含めた３本
の対向電極１１２で４分割した構成になっているが、電
極本数を変更することによって分割数を変更することが
できる。特に、テレビ等の動画を表示するディスプレイ
では、静止画を表示するディスプレイに比べて画素を大
きくし、６分割・８分割、それ以上の分割にすることも
可能である。
び第２実施例においては、１つの画素を２本の画素電極
１１１とドレイン線１０８と重畳する部分も含めた３本
の対向電極１１２で４分割した構成になっているが、電
極本数を変更することによって分割数を変更することが
できる。特に、テレビ等の動画を表示するディスプレイ
では、静止画を表示するディスプレイに比べて画素を大
きくし、６分割・８分割、それ以上の分割にすることも
可能である。
【００５８】図８は本発明の第３の実施例を示すアクテ
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。また、図９は図８中の
Ａ−Ａ’線に沿って切断した断面図、図１０は図８中の
Ｂ−Ｂ’線に沿って切断した断面図である。本実施例
は、画素電極１１１を対向電極１１２と異なる層に形成
したもので、画素電極１１１覆う第５絶縁膜２１０の上
に対向電極１１２を形成している。この構成とすること
により、駆動電圧は高くなるが、画素電極１１１と対向
電極１１２とが短絡する可能性が低減し、スループット
向上を図ることができる。
ィブマトリックス型液晶表示装置の薄膜トランジスタ側
基板の単位画素の平面図である。また、図９は図８中の
Ａ−Ａ’線に沿って切断した断面図、図１０は図８中の
Ｂ−Ｂ’線に沿って切断した断面図である。本実施例
は、画素電極１１１を対向電極１１２と異なる層に形成
したもので、画素電極１１１覆う第５絶縁膜２１０の上
に対向電極１１２を形成している。この構成とすること
により、駆動電圧は高くなるが、画素電極１１１と対向
電極１１２とが短絡する可能性が低減し、スループット
向上を図ることができる。
【００５９】図１１は本発明の第４の実施例を示すアク
ティブマトリックス型の液晶表示装置の薄膜トランジス
タ側基板の単位画素の平面図である。本実施例では対向
電極１１２は液晶パネル全体から見るとメッシュ状にな
っており、ドレイン線１０８及びゲート線１０２に層間
絶縁膜を介して重ね合わせ、容量を形成した構造にして
もよい。この際、画素電極１１１と対向電極１１２の短
絡を防ぐため、対向電極１１２とゲート線１０２とが重
なるのは、画素電極１１１とゲート線１０２の重畳部と
その周囲の所定量（例えば１μｍ）の部分を除いた部分
である。
ティブマトリックス型の液晶表示装置の薄膜トランジス
タ側基板の単位画素の平面図である。本実施例では対向
電極１１２は液晶パネル全体から見るとメッシュ状にな
っており、ドレイン線１０８及びゲート線１０２に層間
絶縁膜を介して重ね合わせ、容量を形成した構造にして
もよい。この際、画素電極１１１と対向電極１１２の短
絡を防ぐため、対向電極１１２とゲート線１０２とが重
なるのは、画素電極１１１とゲート線１０２の重畳部と
その周囲の所定量（例えば１μｍ）の部分を除いた部分
である。
【００６０】以上に述べたような構成を用いることによ
って、画素電極１１１と対向電極１１２の間隔変動によ
り発生する表示輝度むらを、これと連動する容量１１５
の変動が相殺、補償することによって低減することがで
きる。
って、画素電極１１１と対向電極１１２の間隔変動によ
り発生する表示輝度むらを、これと連動する容量１１５
の変動が相殺、補償することによって低減することがで
きる。
【００６１】図１２は本発明の第５の実施例を示すアク
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。図１と異なる構成
は、例えば透明電極ＩＴＯからなる画素電極１１１は、
第４絶縁膜２０８、第５絶縁膜２１０を介してコモン線
１０３及び前段のゲート線１０２’と重畳することによ
り保持容量１０９及び付加容量１１０を形成している点
である。
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。図１と異なる構成
は、例えば透明電極ＩＴＯからなる画素電極１１１は、
第４絶縁膜２０８、第５絶縁膜２１０を介してコモン線
１０３及び前段のゲート線１０２’と重畳することによ
り保持容量１０９及び付加容量１１０を形成している点
である。
【００６２】図１で説明した実施例１のように、低誘電
率有機膜を含む何層かの絶縁膜介して画素電極１１１と
コモン線１０３とで保持容量を形成した場合、保持容量
の不足のために、液晶に印加された電圧を保持しきれな
くなり輝度むら等の表示不良を引き起こす可能性があ
る。
率有機膜を含む何層かの絶縁膜介して画素電極１１１と
コモン線１０３とで保持容量を形成した場合、保持容量
の不足のために、液晶に印加された電圧を保持しきれな
くなり輝度むら等の表示不良を引き起こす可能性があ
る。
【００６３】これに対し、本実施例のように付加容量１
１０を加えることにより、液晶に印加された電圧を十分
に保持できるようになり、表示不良を防ぐことができ
る。本実施例においても実施例１と同様に、より精度良
く画素電極を加工することができる場合は、図６や図７
のように容量Ｃgp１１５を分割して形成することにより
電極間隔変動の補償効果を高めることができる。
１０を加えることにより、液晶に印加された電圧を十分
に保持できるようになり、表示不良を防ぐことができ
る。本実施例においても実施例１と同様に、より精度良
く画素電極を加工することができる場合は、図６や図７
のように容量Ｃgp１１５を分割して形成することにより
電極間隔変動の補償効果を高めることができる。
【００６４】また、画素電極１１１のうち、ゲート線１
０２との重畳部における屈曲部を図６や図７で説明した
ように５つ以上にすることにより、画素電極１１１のう
ち、ゲート線１０２との重畳部の外周長をできるだけ長
くなる形状し、電極加工の際の容量１１５の変動量がで
きるだけ大きくなるようにした方が望ましい。また、画
素電極１１１を対向電極１１２と異なる層に形成するこ
とにより、駆動電圧は高くなるが、画素電極１１１と対
向電極１１２が短絡する可能性が低減し、スループット
向上を図ることができる。
０２との重畳部における屈曲部を図６や図７で説明した
ように５つ以上にすることにより、画素電極１１１のう
ち、ゲート線１０２との重畳部の外周長をできるだけ長
くなる形状し、電極加工の際の容量１１５の変動量がで
きるだけ大きくなるようにした方が望ましい。また、画
素電極１１１を対向電極１１２と異なる層に形成するこ
とにより、駆動電圧は高くなるが、画素電極１１１と対
向電極１１２が短絡する可能性が低減し、スループット
向上を図ることができる。
【００６５】図１３は本発明の第５の実施例を示すアク
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。また、図１４は図１
３のＡ−Ａ’線に沿って切断した断面図である。本実施
例が前記各実施例と大きく異なる点は、本実施例では非
自己整合型のボトムゲート型ＴＦＴを用いている点であ
る。絶縁基板（例えば、ガラスやプラスチック）２０１
上には、ゲート線１０２及びコモン線１０３が形成され
ている。このゲート線１０２及びコモン線１０３は例え
ばＣｒあるいはその合金から成っている。その上を例え
ばＳｉＮ等のゲート絶縁膜２０７で覆う。ゲート絶縁膜
２０７上には、半導体層である非晶質シリコン層９０１
が島状に形成されている。
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。また、図１４は図１
３のＡ−Ａ’線に沿って切断した断面図である。本実施
例が前記各実施例と大きく異なる点は、本実施例では非
自己整合型のボトムゲート型ＴＦＴを用いている点であ
る。絶縁基板（例えば、ガラスやプラスチック）２０１
上には、ゲート線１０２及びコモン線１０３が形成され
ている。このゲート線１０２及びコモン線１０３は例え
ばＣｒあるいはその合金から成っている。その上を例え
ばＳｉＮ等のゲート絶縁膜２０７で覆う。ゲート絶縁膜
２０７上には、半導体層である非晶質シリコン層９０１
が島状に形成されている。
【００６６】尚、この非晶質シリコン半導体層９０１
は、ＴＦＴの形成領域だけでなく、ドレイン線１０８領
域にも形成することにより、該ドレイン線１０８とゲー
ト線１０２及びコモン線１０３の交差部の耐圧を向上さ
せることができる。非晶質シリコン半導体層９０１の上
には燐をドープしたｎ＋の非晶質シリコンコンタクト層
１００１を介してソース電極１０４及びドレイン電極１
０５が形成されている。ソース電極１０４及びドレイン
電極１０５はドレイン配線１０８と同時に形成され、例
えばＣｒあるいはその合金から成っている。
は、ＴＦＴの形成領域だけでなく、ドレイン線１０８領
域にも形成することにより、該ドレイン線１０８とゲー
ト線１０２及びコモン線１０３の交差部の耐圧を向上さ
せることができる。非晶質シリコン半導体層９０１の上
には燐をドープしたｎ＋の非晶質シリコンコンタクト層
１００１を介してソース電極１０４及びドレイン電極１
０５が形成されている。ソース電極１０４及びドレイン
電極１０５はドレイン配線１０８と同時に形成され、例
えばＣｒあるいはその合金から成っている。
【００６７】ここで、前記ソース電極１０４をコモン線
１０３や前段のゲート線１０２’と重畳させることによ
って保持容量１０９や付加容量１１０を形成してもよ
い。さらに全体を、例えばＳｉＮから成る絶縁膜２０９
と低誘電率有機膜２１０の２層からなる保護絶縁膜で覆
い、その上に画素電極１１１と対向電極１１２を形成す
る。画素電極１１１と対向電極１１２は同時に、例えば
ＩＴＯ(Indium-Tin-Oxide)等の透明導電膜で形成されて
いる。また、画素電極１１１はスルーホール１０６を介
してソース電極１０４接続され、対向電極１１２はスル
ーホール１１４を介してコモン線１０３と接続されてい
る。
１０３や前段のゲート線１０２’と重畳させることによ
って保持容量１０９や付加容量１１０を形成してもよ
い。さらに全体を、例えばＳｉＮから成る絶縁膜２０９
と低誘電率有機膜２１０の２層からなる保護絶縁膜で覆
い、その上に画素電極１１１と対向電極１１２を形成す
る。画素電極１１１と対向電極１１２は同時に、例えば
ＩＴＯ(Indium-Tin-Oxide)等の透明導電膜で形成されて
いる。また、画素電極１１１はスルーホール１０６を介
してソース電極１０４接続され、対向電極１１２はスル
ーホール１１４を介してコモン線１０３と接続されてい
る。
【００６８】スルーホール１１４はコモン線１０３上に
形成することによって、開口率の低下を回避する工夫が
なされている。対向電極１１２の一部はドレイン線１０
８を完全に覆うように設けられている。これにより、ド
レイン配線１０８による電界の液晶への影響を遮断し、
前記したような表示不良を防ぐことができる。前記保護
絶縁膜に低誘電率有機膜２１０を用いるのは、このよう
に重畳させた対向電極１１２とドレイン配線１０８間の
容量を低く抑えるためである。
形成することによって、開口率の低下を回避する工夫が
なされている。対向電極１１２の一部はドレイン線１０
８を完全に覆うように設けられている。これにより、ド
レイン配線１０８による電界の液晶への影響を遮断し、
前記したような表示不良を防ぐことができる。前記保護
絶縁膜に低誘電率有機膜２１０を用いるのは、このよう
に重畳させた対向電極１１２とドレイン配線１０８間の
容量を低く抑えるためである。
【００６９】また、画素電極１１１の一部はゲート線１
０２と重畳することにより、表示むら低減用の容量Ｃgp
１１５を形成している。この容量１１５は図６や図７で
説明したものと同様に、画素電極１１１のうち、ゲート
線１０２との重畳部における屈曲部を５つ以上にするこ
とにより、画素電極１１１のうち、ゲート線１０２との
重畳部の外周長をできるだけ長くなる形状し、電極加工
の際の容量１１５の変動量ができるだけ大きくなるよう
にした方が望ましい。
０２と重畳することにより、表示むら低減用の容量Ｃgp
１１５を形成している。この容量１１５は図６や図７で
説明したものと同様に、画素電極１１１のうち、ゲート
線１０２との重畳部における屈曲部を５つ以上にするこ
とにより、画素電極１１１のうち、ゲート線１０２との
重畳部の外周長をできるだけ長くなる形状し、電極加工
の際の容量１１５の変動量ができるだけ大きくなるよう
にした方が望ましい。
【００７０】本実施例は、画素電極１１１を対向電極１
１２と異なる層に形成することにより、駆動電圧は高く
なるが、画素電極１１１と対向電極１１２が短絡する可
能性が低く、スループット向上のために用いられる構造
にしても良い。
１２と異なる層に形成することにより、駆動電圧は高く
なるが、画素電極１１１と対向電極１１２が短絡する可
能性が低く、スループット向上のために用いられる構造
にしても良い。
【００７１】また、本実施例は、対向電極１１２をメッ
シュ状にし、ドレイン線１０８及びゲート線１０２に層
間絶縁膜を介して重ね合わせ、容量を形成した構造にし
てもよい。この際、画素電極１１１と対向電極１１２の
短絡を防ぐため、対向電極１１２とゲート電極１０２と
が重なるのは、画素電極１１１とゲート線１０２の重畳
部とその周囲１μｍを部分を除いた部分である。
シュ状にし、ドレイン線１０８及びゲート線１０２に層
間絶縁膜を介して重ね合わせ、容量を形成した構造にし
てもよい。この際、画素電極１１１と対向電極１１２の
短絡を防ぐため、対向電極１１２とゲート電極１０２と
が重なるのは、画素電極１１１とゲート線１０２の重畳
部とその周囲１μｍを部分を除いた部分である。
【００７２】更に、前記実施例のように、例えば透明電
極ＩＴＯからなる画素電極１１１は、絶縁膜２０８、２
０９、２１０を介してコモン線１０３及び前段のゲート
線１０２’と重畳させて保持容量１０９及び付加容量１
１０を形成してもよい。
極ＩＴＯからなる画素電極１１１は、絶縁膜２０８、２
０９、２１０を介してコモン線１０３及び前段のゲート
線１０２’と重畳させて保持容量１０９及び付加容量１
１０を形成してもよい。
【００７３】本実施例においても、前記各実施例と同様
に、より精度良く画素電極を加工することができる場合
は、図６や図７のように容量Ｃgp１１５を分割して形成
することで電極間隔変動の補償効果を高めることができ
る。また、画素電極１１１のうち、ゲート線１０２との
重畳部における屈曲部を５つ以上にすることにより、画
素電極１１１のうち、ゲート線１０２との重畳部の外周
長（および内周長）をできるだけ長くなる形状し、電極
加工の際の容量１１５の変動量ができるだけ大きくなる
ようにした方が望ましい。
に、より精度良く画素電極を加工することができる場合
は、図６や図７のように容量Ｃgp１１５を分割して形成
することで電極間隔変動の補償効果を高めることができ
る。また、画素電極１１１のうち、ゲート線１０２との
重畳部における屈曲部を５つ以上にすることにより、画
素電極１１１のうち、ゲート線１０２との重畳部の外周
長（および内周長）をできるだけ長くなる形状し、電極
加工の際の容量１１５の変動量ができるだけ大きくなる
ようにした方が望ましい。
【００７４】図１５は本発明の第６の実施例を示すアク
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。また、図１６は図１
５のＡ−Ａ’線に沿って切断した断面図である。本実施
例では、図１５に示すように画素電極１１１を対向電極
１１２と異なる層に形成することで、駆動電圧は高くな
るが、画素電極１１１と対向電極１１２が短絡する可能
性が低減し、スループット向上を図ることができる。
ティブマトリックス型液晶表示装置の薄膜トランジスタ
側基板の単位画素の平面図である。また、図１６は図１
５のＡ−Ａ’線に沿って切断した断面図である。本実施
例では、図１５に示すように画素電極１１１を対向電極
１１２と異なる層に形成することで、駆動電圧は高くな
るが、画素電極１１１と対向電極１１２が短絡する可能
性が低減し、スループット向上を図ることができる。
【００７５】以上に述べたような構成を用いることによ
って、電極加工で生じる画素電極１１１と対向電極１１
２の間隔変動により発生する表示輝度むらは、これと連
動する容量１１５を形成する重畳部分の加工による変動
で相殺、補償することによって低減することができる。
って、電極加工で生じる画素電極１１１と対向電極１１
２の間隔変動により発生する表示輝度むらは、これと連
動する容量１１５を形成する重畳部分の加工による変動
で相殺、補償することによって低減することができる。
【００７６】図１８は本発明による液晶表示装置の全体
構成例を説明する展開斜視図である。また、図１９は図
１８のＣ−Ｃ’線の沿った断面図である。この液晶表示
装置は、所謂サイドライト型バックライトを備えたもの
である。図１９および図２０中、参照符号３０１は前記
実施例で説明した液晶パネルであり、その背面に第１拡
散シート３０２、プリズムシート３０３、第２拡散シー
ト３０４のを積層した光学補償部材３０２０が設置され
ている。この光学補償部材３０２０のさらに背面にはバ
ックライトを構成する導光板３０５、反射板３０６が設
置されている。
構成例を説明する展開斜視図である。また、図１９は図
１８のＣ−Ｃ’線の沿った断面図である。この液晶表示
装置は、所謂サイドライト型バックライトを備えたもの
である。図１９および図２０中、参照符号３０１は前記
実施例で説明した液晶パネルであり、その背面に第１拡
散シート３０２、プリズムシート３０３、第２拡散シー
ト３０４のを積層した光学補償部材３０２０が設置され
ている。この光学補償部材３０２０のさらに背面にはバ
ックライトを構成する導光板３０５、反射板３０６が設
置されている。
【００７７】液晶パネル３０１の周縁の隣接する２辺に
はドレイン線駆動回路チップ３０１１、ゲート線駆動回
路チップ３０１２がテープキャリアパッケージ、あるい
はＦＣＡ実装で搭載されている。これらの駆動回路チッ
プにはフレキシブルプリント基板３０１３、３０１４を
介して外部信号源から表示用信号や電圧が供給される。
はドレイン線駆動回路チップ３０１１、ゲート線駆動回
路チップ３０１２がテープキャリアパッケージ、あるい
はＦＣＡ実装で搭載されている。これらの駆動回路チッ
プにはフレキシブルプリント基板３０１３、３０１４を
介して外部信号源から表示用信号や電圧が供給される。
【００７８】導光板３０５の一側縁（サイドエッジ）に
沿って冷陰極蛍光ランプ３０９が設置されおり、冷陰極
蛍光ランプ３０９の導光板３０５に対向する面を除いて
ランプ反射シート３０９０が取り付けられてサイドライ
ト型バックライトを構成している。なお、この冷陰極蛍
光ランプ３０９はケーブル３１０を介して図示しない電
源（インバータ）に接続されている。参照符号３０７は
樹脂モールドで成形した下フレームであり、その周縁に
堤形状を有し、上記の反射板３０６、導光板３０５、冷
陰極蛍光ランプ３０９などのバックライト構成材はこの
堤形状で形成される下フレーム３０７の内部に収納され
る。
沿って冷陰極蛍光ランプ３０９が設置されおり、冷陰極
蛍光ランプ３０９の導光板３０５に対向する面を除いて
ランプ反射シート３０９０が取り付けられてサイドライ
ト型バックライトを構成している。なお、この冷陰極蛍
光ランプ３０９はケーブル３１０を介して図示しない電
源（インバータ）に接続されている。参照符号３０７は
樹脂モールドで成形した下フレームであり、その周縁に
堤形状を有し、上記の反射板３０６、導光板３０５、冷
陰極蛍光ランプ３０９などのバックライト構成材はこの
堤形状で形成される下フレーム３０７の内部に収納され
る。
【００７９】バックライト構成材の上に光学補償部材３
０２０を載置し、さらにその上に液晶パネル３０１を積
層し、上フレーム３０８を被せる。上フレーム３０８
は、その主要部分に窓を有し、液晶パネル３０８の表示
領域を露呈させる。当該窓の周縁は額縁と称し、この額
縁部分の外側は下フレーム３０７方向に折り曲げられ、
その部分に爪等の係合部材が形成される。この係合部材
を下フレームに有する係合部に係合させて一体化した液
晶表示装置が組み立てられる。なお、図１９における参
照符号３１０１は冷陰極蛍光ランプ３０９への給電ケー
ブルの一方を示し、下フレーム３０７に設けた溝を通し
て図１８に示したケーブル３１０として引き出される。
０２０を載置し、さらにその上に液晶パネル３０１を積
層し、上フレーム３０８を被せる。上フレーム３０８
は、その主要部分に窓を有し、液晶パネル３０８の表示
領域を露呈させる。当該窓の周縁は額縁と称し、この額
縁部分の外側は下フレーム３０７方向に折り曲げられ、
その部分に爪等の係合部材が形成される。この係合部材
を下フレームに有する係合部に係合させて一体化した液
晶表示装置が組み立てられる。なお、図１９における参
照符号３１０１は冷陰極蛍光ランプ３０９への給電ケー
ブルの一方を示し、下フレーム３０７に設けた溝を通し
て図１８に示したケーブル３１０として引き出される。
【００８０】上記図１８および図１９で説明した液晶表
示装置は一例である。本発明は上記この他に液晶パネル
の直下に複数の光源を設置してバックライトとする、所
謂直下型、携帯端末や携帯電話機に多く用いられる反射
型、半透過反射型等、様々な表示方式の液晶表示装置に
対して、前記した本発明の液晶パネル構造を適用でき
る。
示装置は一例である。本発明は上記この他に液晶パネル
の直下に複数の光源を設置してバックライトとする、所
謂直下型、携帯端末や携帯電話機に多く用いられる反射
型、半透過反射型等、様々な表示方式の液晶表示装置に
対して、前記した本発明の液晶パネル構造を適用でき
る。
【００８１】図２０は本発明の液晶表示装置の駆動シス
テムの一例を説明するブロック図である。参照符号ＡＲ
は液晶パネル３０１の表示領域を示し前記実施例におけ
る参照符号と同一符号は同一機能部分に対応する。表示
領域ＡＲのｘ方向に延びるゲート線１０２は走査回路４
０１で駆動され、表示領域ＡＲのｙ方向に延びるドレイ
ン線１０８は映像信号駆動回路４０２で駆動される。走
査回路４０１、映像信号駆動回路４０２、コモン線１０
３のコモン電圧Ｖｃｏｍは液晶駆動電源回路４０３から
供給される。ＣＰＵ等の外部信号源４０５から入力され
た映像表示用信号はコントローラ（表示制御回路）４０
４で液晶パネルでの表示に適用した信号データに変換さ
れ、また各種の表示用クロック信号等が生成され、それ
ぞれ制御信号、表示データとして液晶パネル３０１に供
給される。
テムの一例を説明するブロック図である。参照符号ＡＲ
は液晶パネル３０１の表示領域を示し前記実施例におけ
る参照符号と同一符号は同一機能部分に対応する。表示
領域ＡＲのｘ方向に延びるゲート線１０２は走査回路４
０１で駆動され、表示領域ＡＲのｙ方向に延びるドレイ
ン線１０８は映像信号駆動回路４０２で駆動される。走
査回路４０１、映像信号駆動回路４０２、コモン線１０
３のコモン電圧Ｖｃｏｍは液晶駆動電源回路４０３から
供給される。ＣＰＵ等の外部信号源４０５から入力され
た映像表示用信号はコントローラ（表示制御回路）４０
４で液晶パネルでの表示に適用した信号データに変換さ
れ、また各種の表示用クロック信号等が生成され、それ
ぞれ制御信号、表示データとして液晶パネル３０１に供
給される。
【００８２】上記の実施例で説明した本発明の液晶表示
装置によれば、電極の重畳部分で形成される容量変化が
当該電極の加工量の変動に連動させることで液晶に印加
される電界の大きさのばらつきが無くなり、表示輝度む
らの発生を回避され、高品質の映像表示を得ることがで
きる。
装置によれば、電極の重畳部分で形成される容量変化が
当該電極の加工量の変動に連動させることで液晶に印加
される電界の大きさのばらつきが無くなり、表示輝度む
らの発生を回避され、高品質の映像表示を得ることがで
きる。
【００８３】なお、本発明は、上記説明した構成に限定
されるものではなく、本発明の技術思想を逸脱すること
なく、種々の変形が可能であることは言うまでもない。
されるものではなく、本発明の技術思想を逸脱すること
なく、種々の変形が可能であることは言うまでもない。
【００８４】
【発明の効果】以上に説明したように、本発明による液
晶表示装置によれば、画素電極をゲート配線に重ねるこ
とで新たに形成された容量Ｃgpの変動が画素電極と対向
電極との間隔Ｌの変動と連動するため、薄膜トランジス
タのソース・ドレイン電極と画素電極または対向電極と
を別のフォトマスクでパターニングした画素構造や、ゲ
ート信号線とソース電極間の容量Ｃgsがない自己整合電
極構造の薄膜トランジスタを用いた場合にも表示輝度む
らを低減することができ、残像やと表示むら、もしくは
駆動電圧と表示輝度むらを低減した高品質の液晶表示装
置を提供することができる。
晶表示装置によれば、画素電極をゲート配線に重ねるこ
とで新たに形成された容量Ｃgpの変動が画素電極と対向
電極との間隔Ｌの変動と連動するため、薄膜トランジス
タのソース・ドレイン電極と画素電極または対向電極と
を別のフォトマスクでパターニングした画素構造や、ゲ
ート信号線とソース電極間の容量Ｃgsがない自己整合電
極構造の薄膜トランジスタを用いた場合にも表示輝度む
らを低減することができ、残像やと表示むら、もしくは
駆動電圧と表示輝度むらを低減した高品質の液晶表示装
置を提供することができる。
【図１】本発明の第１の実施例を示すアクティブマトリ
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
【図２】図１のＡ−Ａ’線に沿って切断した断面図であ
る。
る。
【図３】図１のＢ−Ｂ' 線に沿って切断した断面図であ
る。
る。
【図４】本発明の第２の実施例を示すアクティブマトリ
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
【図５】画素電極のうち、ゲート線との重畳部に容量を
形成するためにゲート線に重畳する画素電極の形状説明
図である。
形成するためにゲート線に重畳する画素電極の形状説明
図である。
【図６】画素電極のゲート線との重畳部における屈曲部
を６つにして電極加工の際の容量の変動量ができるだけ
大きくした例を説明する要部平面図である。
を６つにして電極加工の際の容量の変動量ができるだけ
大きくした例を説明する要部平面図である。
【図７】画素電極のゲート線との重畳部における屈曲部
を８つにして電極加工の際の容量の変動量ができるだけ
大きくした例を説明する要部平面図である。
を８つにして電極加工の際の容量の変動量ができるだけ
大きくした例を説明する要部平面図である。
【図８】本発明の第３の実施例を示すアクティブマトリ
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
ックス型液晶表示装置の薄膜トランジスタ側基板の単位
画素の平面図である。
【図９】図８中のＡ−Ａ’線に沿って切断した断面図で
ある。
ある。
【図１０】図８中のＢ−Ｂ’線に沿って切断した断面図
である。
である。
【図１１】本発明の第４の実施例を示すアクティブマト
リックス型の液晶表示装置の薄膜トランジスタ側基板の
単位画素の平面図である。
リックス型の液晶表示装置の薄膜トランジスタ側基板の
単位画素の平面図である。
【図１２】本発明の第５の実施例を示すアクティブマト
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
【図１３】本発明の第５の実施例を示すアクティブマト
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
【図１４】図１３のＡ−Ａ’線に沿って切断した断面図
である。
である。
【図１５】本発明の第６の実施例を示すアクティブマト
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
リックス型液晶表示装置の薄膜トランジスタ側基板の単
位画素の平面図である。
【図１６】図１５のＡ−Ａ’線に沿って切断した断面図
である。
である。
【図１７】コモン配線の電圧を固定したコモン固定駆動
の駆動波形の説明である。
の駆動波形の説明である。
【図１８】本発明による液晶表示装置の全体構成例を説
明する展開斜視図である。
明する展開斜視図である。
【図１９】図１８のＣ−Ｃ’線の沿った断面図である。
【図２０】本発明の液晶表示装置の駆動システムの一例
を説明するブロック図である。
を説明するブロック図である。
１０１・・・多結晶シリコン層、１０２・・・ゲート配
線、１０３・・・コモン配線、１０４・・・ソース電
極、１０５・・・ドレイン電極、１０６，１０７，１１
４・・・スルーホール、１０８・・・ドレイン配線、１
０９・・・保持容量、１１０・・・付加容量、１１１・
・・画素電極、１１２・・・対向電極、１１３・・・薄
膜トランジスタ（ＴＦＴ）、１１５・・・容量Ｃgp、２
０１，２０２・・・絶縁基板（第一基板、第二基板）、
２０２・・・第１絶縁膜、２０３・・・第２絶縁膜、２
０４・・・ＬＤＤ領域、２０５・・・ソース領域、２０
６・・・ドレイン領域、２０７・・・第３絶縁膜、、２
０８・・・第４絶縁膜、２１０・・・第５絶縁膜（低誘
電率絶縁膜）、９０１・・・非晶質シリコン層、１００
１・・・ｎ＋非晶質シリコン層。
線、１０３・・・コモン配線、１０４・・・ソース電
極、１０５・・・ドレイン電極、１０６，１０７，１１
４・・・スルーホール、１０８・・・ドレイン配線、１
０９・・・保持容量、１１０・・・付加容量、１１１・
・・画素電極、１１２・・・対向電極、１１３・・・薄
膜トランジスタ（ＴＦＴ）、１１５・・・容量Ｃgp、２
０１，２０２・・・絶縁基板（第一基板、第二基板）、
２０２・・・第１絶縁膜、２０３・・・第２絶縁膜、２
０４・・・ＬＤＤ領域、２０５・・・ソース領域、２０
６・・・ドレイン領域、２０７・・・第３絶縁膜、、２
０８・・・第４絶縁膜、２１０・・・第５絶縁膜（低誘
電率絶縁膜）、９０１・・・非晶質シリコン層、１００
１・・・ｎ＋非晶質シリコン層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 米谷 慎
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 西村 悦子
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 山本 恒典
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 鬼沢 賢一
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
Ｆターム(参考） 2H092 GA14 GA29 JA25 JA37 JA41
JA46 JB22 JB61 KB25 MA14
NA01 QA07
5F110 AA30 BB01 CC02 CC07 DD01
DD02 DD13 DD14 DD17 EE04
EE28 FF02 GG02 GG13 GG15
HJ01 HJ13 HK04 HK06 HK09
HK16 HK21 HK25 HL04 HM15
NN02 NN72
Claims (42)
- 【請求項１】一対の基板と、この基板に挟持された液晶
層と、前記一対の基板の第一基板には、複数の走査信号
配線とそれらにマトリクス状に交差する複数の映像信号
配線と、これらの配線のそれぞれの交点に対応して形成
された複数の薄膜トランジスタとを有し、前記複数の走
査信号配線および、前記映像信号配線で囲まれるそれぞ
れの領域で少なくとも一つの画素が構成され、それぞれ
の画素には複数の画素にわたって共通信号配線により接
続された対向電極と、対応する薄膜トランジスタに接続
された画素電極とを有し、これら対向電極と画素電極は
同一フォトマスクによりパターニングされ、前記対向電
極と前記画素電極間に印加される電圧により、前記液晶
層には前記第一基板に対して支配的に平行な成分を持っ
た電界が発生する液晶表示装置であって、 前記画素電極の一部は、少なくとも一層の層間絶縁膜を
介して前記画素電極が接続されている薄膜トランジスタ
側の前記走査信号配線の少なくとも１箇所で重畳し、前
記画素電極と前記薄膜トランジスタ側の走査信号配線の
間で容量部を形成したことを特徴とする液晶表示装置。 - 【請求項２】前記薄膜トランジスタのソース電極及びド
レイン電極が前記走査信号配線に対して自己整合的に形
成されていることを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項３】前記薄膜トランジスタのソース電極及びド
レイン電極が前記走査信号配線に対して非自己整合的に
形成されていることを特徴とする請求項１に記載の液晶
表示装置。 - 【請求項４】前記画素電極と前記薄膜トランジスタ側の
走査信号配線の間に形成する容量部が１箇所であること
を特徴とする請求項１乃至３の何れかに記載の液晶表示
装置。 - 【請求項５】前記画素電極と前記薄膜トランジスタ側の
走査信号配線の間で形成する容量部の数と画素電極の本
数が等しいことを特徴とする請求項１乃至４の何れかに
記載の液晶表示装置。 - 【請求項６】前記画素電極と対向電極が、前記薄膜トラ
ンジスタの表面保護膜としての機能を有する絶縁膜上に
形成されることを特徴とする請求項１乃至５の何れかに
記載の液晶表示装置。 - 【請求項７】前記画素電極と前記走査信号配線の層間絶
縁膜が少なくとも２種類の層から成り、そのうちの少な
くとも１層が有機絶縁膜であることを特徴とする請求項
１乃至６の何れかに記載の液晶表示装置。 - 【請求項８】前記有機絶縁膜の比誘電率が３．５以下で
あることを特徴とする請求項７に記載の液晶表示装置。 - 【請求項９】前記共通信号配線と前記画素電極とで絶縁
膜を介して容量を形成し、前段の前記走査信号配線と前
記画素電極および前記画素電極とで絶縁膜を介して容量
を形成していることを特徴とする請求項１乃至８の何れ
かに記載の液晶表示装置。 - 【請求項１０】一対の基板と、この基板に挟持された液
晶層と、前記一対の基板の第一基板には、複数の走査信
号配線とそれらにマトリクス状に交差する複数の映像信
号配線と、これらの配線のそれぞれの交点に対応して形
成された複数の薄膜トランジスタとを有し、前記複数の
走査信号配線および、前記映像信号配線で囲まれるそれ
ぞれの領域で少なくとも一つの画素が構成され、それぞ
れの画素には複数の画素にわたって共通信号配線により
接続された対向電極と、対応する薄膜トランジスタに接
続された画素電極とを有し、これら対向電極と画素電極
は同一フォトマスクによりパターニングされ、前記対向
電極が、前記映像信号配線または前記走査信号配線のう
ちの少なくともいずれかの配線と層間絶縁膜を介して重
ね合わさり、この重ね合わさった部分に容量を形成し、
前記対向電極と前記画素電極間に印加される電圧によ
り、前記液晶層には前記第一基板に対して支配的に平行
な成分を持った電界が発生する液晶表示装置であって、 前記画素電極の一部が、少なくとも一層の層間絶縁膜を
介して前記画素電極が接続されている薄膜トランジスタ
側の前記走査信号配線の少なくとも１箇所で重畳し、前
記画素電極と前記薄膜トランジスタ側の前記走査信号配
線の間に容量部を形成したことを特徴とする液晶表示装
置。 - 【請求項１１】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して自己整合的に
形成されていることを特徴とする請求項１０に記載の液
晶表示装置。 - 【請求項１２】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して非自己整合的
に形成されていることを特徴とする請求項１０に記載の
液晶表示装置。 - 【請求項１３】前記画素電極と前記薄膜トランジスタ側
の前記走査信号配線の間で形成する容量部が１箇所であ
ることを特徴とする請求項１０乃至１２の何れかに記載
の液晶表示装置。 - 【請求項１４】前記画素電極と前記薄膜トランジスタ側
の前記走査信号配線の間で形成する容量部の数と画素電
極の本数が等しいことを特徴とする請求項１０乃至１２
の何れかに記載の液晶表示装置。 - 【請求項１５】前記画素電極と対向電極が、前記薄膜ト
ランジスタの表面保護膜としての機能を有する絶縁膜上
に形成されることを特徴とする請求項１０乃至１４の何
れかに記載の液晶表示装置。 - 【請求項１６】前記画素電極と前記走査信号配線の層間
絶縁膜が少なくとも２種類の層から成り、そのうちの少
なくとも１層が有機絶縁膜であることを特徴とする請求
項１０乃至１５の何れかに記載の液晶表示装置。 - 【請求項１７】前記有機絶縁膜の比誘電率が３．５以下
であることを特徴とする請求項１６に記載の液晶表示装
置。 - 【請求項１８】前記ゲート配線のうち、前記画素電極と
の重畳部とその周囲１μｍ以上の領域を除いた部分が、
前記対向電極と層間絶縁膜を介して重ね合わさり、この
重ね合わさった部分に容量が形成されていることを特徴
とする請求項１０乃至１７の何れかに記載の液晶表示装
置。 - 【請求項１９】共通信号配線と画素電極とで絶縁膜を介
して容量を形成し、前段の走査信号配線と画素電極との
間に絶縁膜を介挿して容量を形成していることを特徴と
する請求項１０乃至１８の何れかに記載の液晶表示装
置。 - 【請求項２０】前記画素電極と共通信号配線とで形成さ
れる保持容量と、前記画素電極と前段の走査信号配線と
で形成される付加容量を備えていることを特徴とする請
求項１乃至１９の何れかに記載の液晶表示装置。 - 【請求項２１】一対の基板と、この基板に挟持された液
晶層と、前記一対の基板の第一基板には、複数の走査信
号配線とそれらにマトリクス状に交差する複数の映像信
号配線と、これらの配線のそれぞれの交点に対応して形
成された複数の薄膜トランジスタとを有し、前記複数の
走査信号配線および前記映像信号配線で囲まれるそれぞ
れの領域で少なくとも一つの画素が構成され、それぞれ
の画素には複数の画素にわたって共通信号配線により接
続された対向電極と、対応する薄膜トランジスタに接続
された画素電極とを有し、これら対向電極と画素電極及
び薄膜トランジスタのソース電極はそれぞれ異なる層に
パターニングされ、前記対向電極と前記画素電極間に印
加される電圧により、前記液晶層には前記第一基板に対
して支配的に平行な成分を持った電界が発生する液晶表
示装置であって、 前記画素電極の一部が少なくとも一層の層間絶縁膜を介
して、前記画素電極が接続されている薄膜トランジスタ
側の前記ゲート配線と少なくとも１箇所で重畳し、前記
画素電極と前記薄膜トランジスタ側のゲート信号線の間
に容量部を形成したことを特徴とする液晶表示装置。 - 【請求項２２】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して自己整合的に
形成されていることを特徴とする請求項２１に記載の液
晶表示装置。 - 【請求項２３】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して非自己整合的
に形成されていることを特徴とする請求項２１に記載の
液晶表示装置。 - 【請求項２４】前記画素電極と前記薄膜トランジスタ側
の走査信号配線の間に形成する容量部が１箇所であるこ
とを特徴とする請求項２１乃至２３の何れかに記載の液
晶表示装置。 - 【請求項２５】前記画素電極と前記薄膜トランジスタ側
の走査信号配線の間に形成する容量部の数と画素電極の
本数が等しいことを特徴とする請求項２１乃至２３の何
れかに記載の液晶表示装置。 - 【請求項２６】前記対向電極が、前記薄膜トランジスタ
の表面保護膜としての機能を有する絶縁膜上に形成され
ることを特徴とする請求項２１乃至２５の何れかに記載
の液晶表示装置。 - 【請求項２７】前記画素電極と前記走査信号配線の層間
絶縁膜が少なくとも２種類の層から成り、そのうちの少
なくとも１層が有機絶縁膜であることを特徴とする請求
項２１乃至２６の何れかに記載の液晶表示装置。 - 【請求項２８】前記有機絶縁膜の比誘電率が３．５以下
であることを特徴とする請求項２７に記載の液晶表示装
置。 - 【請求項２９】前記共通信号配線と前記画素電極とで絶
縁膜を介して容量を形成し、前段の走査信号配線と画素
電極との間に絶縁膜を介挿して容量を形成していること
を特徴とする請求項２１乃至２８の何れかに記載の液晶
表示装置。 - 【請求項３０】一対の基板と、この基板に挟持された液
晶層と、前記一対の基板の第一基板には、複数の走査信
号配線とそれらにマトリクス状に交差する複数の映像信
号配線と、これらの配線のそれぞれの交点に対応して形
成された複数の薄膜トランジスタとを有し、前記複数の
走査信号配線および、前記映像信号配線で囲まれるそれ
ぞれの領域で少なくとも一つの画素が構成され、それぞ
れの画素には複数の画素にわたって共通信号配線により
接続された対向電極と、対応する薄膜トランジスタに接
続された画素電極とを有し、これら対向電極と画素電極
及び薄膜トランジスタのソース電極はそれぞれ異なる層
にパターニングされ、前記対向電極が、前記ドレイン配
線または前記ゲート配線のうちの少なくともいずれかの
配線と層間絶縁膜を介して重ね合わさり、この重ね合わ
さった部分に容量を形成し、前記対向電極と前記画素電
極間に印加される電圧により、前記液晶層には前記第一
の基板に対して支配的に平行な成分を持った電界を発生
する液晶表示装置であって、前記画素電極の一部が、少
なくとも一層の層間絶縁膜を介して前記画素電極が接続
されている薄膜トランジスタ側の前記走査信号配線に少
なくとも１箇所で重畳し、前記画素電極と前記薄膜トラ
ンジスタ側の映像信号配線の間に容量部を形成したこと
を特徴とする液晶表示装置。 - 【請求項３１】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して自己整合的に
形成されていることを特徴とする請求項３０に記載の液
晶表示装置。 - 【請求項３２】前記薄膜トランジスタのソース電極及び
ドレイン電極が前記走査信号配線に対して非自己整合的
に形成されていることを特徴とする請求項３０に記載の
液晶表示装置。 - 【請求項３３】前記画素電極と前記薄膜トランジスタ側
の走査信号配線の間に形成する容量部が１箇所であるこ
とを特徴とする請求項３０乃至３２の何れかに記載の液
晶表示装置。 - 【請求項３４】前記画素電極と前記薄膜トランジスタ側
の走査信号配線の間に形成する容量部の数と画素電極の
本数が等しいことを特徴とする請求項３０乃至３２の何
れかに記載の液晶表示装置。 - 【請求項３５】前記画素電極と前記対向電極が、前記薄
膜トランジスタの表面保護膜としての機能を有する絶縁
膜上に形成されることを特徴とする請求項３０乃至３２
の何れかに記載の液晶表示装置。 - 【請求項３６】前記画素電極と前記走査信号配線の間の
層間絶縁膜が少なくとも２種類の層から成り、そのうち
の少なくとも１層が有機絶縁膜であることを特徴とする
請求項３０乃至３３の何れかに記載の液晶表示装置。 - 【請求項３７】前記有機絶縁膜の比誘電率が３．５以下
であることを特徴とする請求項３４に記載の液晶表示装
置。 - 【請求項３８】前記走査信号配線のうち、前記画素電極
との重畳部とその周囲１μｍ以上の領域を除いた部分
が、前記対向電極と層間絶縁膜を介して重ね合わさり、
この重ね合わさった部分に容量が形成されていることを
特徴とする請求項３０乃至３５の何れかに記載の液晶表
示装置。 - 【請求項３９】前記共通信号配線と前記画素電極との間
に絶縁膜を介して容量を形成し、前段の走査信号配線と
前記画素電極との間に絶縁膜を介して容量を形成してい
ることを特徴とする請求項３０乃至３６の何れかに記載
の液晶表示装置。 - 【請求項４０】前記画素電極が、前記ゲート配線との重
畳部において、少なくとも５つの屈曲部を有することを
特徴とする請求項１乃至請求項３７の何れかに記載の液
晶表示装置。 - 【請求項４１】前記走査信号配線に一定の重畳面積を保
持して重畳する前記画素電極は、当該画素電極の外縁周
長または外縁周長と内縁周長の総計が４つの折曲点を有
する矩形形状の外縁周長より大である形状を有すること
を特徴とする請求項１乃至請求項３７の何れかに記載の
液晶表示装置。 - 【請求項４２】前記画素電極と前記共通信号配線との間
で保持容量が形成され、前記保持容量に対する前記画素
電極と前記走査新語配線とで形成する容量の割合が１％
以上、２０％以下であることを特徴とする請求項１乃至
請求項３９の何れかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117115A JP4252255B2 (ja) | 2002-04-19 | 2002-04-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117115A JP4252255B2 (ja) | 2002-04-19 | 2002-04-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315827A true JP2003315827A (ja) | 2003-11-06 |
| JP4252255B2 JP4252255B2 (ja) | 2009-04-08 |
Family
ID=29534417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117115A Expired - Fee Related JP4252255B2 (ja) | 2002-04-19 | 2002-04-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4252255B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072324A (ja) * | 2004-09-02 | 2006-03-16 | Lg Philips Lcd Co Ltd | 横電界方式の液晶表示装置及びその製造方法 |
| JP2008009271A (ja) * | 2006-06-30 | 2008-01-17 | Lg Philips Lcd Co Ltd | 液晶表示装置 |
| JP2008165174A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | 横電界型の液晶表示装置用アレイ基板 |
| JP2009122342A (ja) * | 2007-11-14 | 2009-06-04 | Mitsubishi Electric Corp | 液晶表示装置、及びその製造方法 |
| JP2010055065A (ja) * | 2008-08-26 | 2010-03-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
-
2002
- 2002-04-19 JP JP2002117115A patent/JP4252255B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006072324A (ja) * | 2004-09-02 | 2006-03-16 | Lg Philips Lcd Co Ltd | 横電界方式の液晶表示装置及びその製造方法 |
| US8023084B2 (en) | 2004-09-02 | 2011-09-20 | Lg Display Co., Ltd. | In-plane switching mode LCD and manufacturing method thereof |
| US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2012053486A (ja) * | 2006-04-06 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP4566167B2 (ja) * | 2006-06-30 | 2010-10-20 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置 |
| KR101351372B1 (ko) * | 2006-06-30 | 2014-01-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2008009271A (ja) * | 2006-06-30 | 2008-01-17 | Lg Philips Lcd Co Ltd | 液晶表示装置 |
| US8416359B2 (en) | 2006-12-29 | 2013-04-09 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US8154021B2 (en) | 2006-12-29 | 2012-04-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US7924357B2 (en) | 2006-12-29 | 2011-04-12 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| JP2008165174A (ja) * | 2006-12-29 | 2008-07-17 | Lg Display Co Ltd | 横電界型の液晶表示装置用アレイ基板 |
| JP2009122342A (ja) * | 2007-11-14 | 2009-06-04 | Mitsubishi Electric Corp | 液晶表示装置、及びその製造方法 |
| JP2010055065A (ja) * | 2008-08-26 | 2010-03-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4252255B2 (ja) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101443380B1 (ko) | 액정표시장치 | |
| USRE44573E1 (en) | Liquid crystal display panel and manufacturing method thereof | |
| US6791633B2 (en) | Liquid crystal display and manufacturing method of same | |
| US7355666B2 (en) | Liquid crystal display and driving method thereof | |
| KR100959434B1 (ko) | 표시 장치용 기판 | |
| US20020003588A1 (en) | Active matrix type liquid crystal display apparatus | |
| JP3036513B2 (ja) | 液晶表示装置 | |
| US8168980B2 (en) | Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film | |
| KR101244897B1 (ko) | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 | |
| US8035108B2 (en) | Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel | |
| JPH0495930A (ja) | 液晶表示装置 | |
| JPH06230422A (ja) | 液晶パネル | |
| JP2008186019A (ja) | アレイ基板及びそれを用いた表示装置 | |
| JP4115649B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5999155A (en) | Display device, electronic apparatus and method of manufacturing display device | |
| US8264630B2 (en) | Active matrix substrate and liquid crystal display device | |
| US7567324B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20200050069A1 (en) | Active matrix substrate and liquid crystal display device | |
| JP4682295B2 (ja) | 液晶表示装置 | |
| JP2003315827A (ja) | 液晶表示装置 | |
| KR20080019800A (ko) | 액정표시장치의 어레이 기판 | |
| US11347122B2 (en) | Display apparatus | |
| US20050001944A1 (en) | Method of stabilizing parasitic capacitance in an LCD device | |
| WO2019153299A1 (zh) | 一种显示屏及终端设备 | |
| JP5653669B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4252255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |