JP3036513B2

JP3036513B2 - 液晶表示装置

Info

Publication number: JP3036513B2
Application number: JP10162691A
Authority: JP
Inventors: 亨浮田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-06-10
Filing date: 1998-06-10
Publication date: 2000-04-24
Anticipated expiration: 2018-06-10
Also published as: JPH11352517A; US6310668B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置に
係り、詳しくは、スイッチング素子としてＴＦＴ(Thin
Film Transistor；薄膜トランジスタ）を用いたアクテ
ィブマトリクス型の液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型化、軽量化及び低
消費電力化が可能である等の利点があるので、近年、情
報機器やＡＶ(Audio Video)機器等に広く応用されてい
る。同液晶表示装置で特にアクティブマトリクス型のも
のは、マトリクス状に配置した多数の画素を個々のスイ
ッチング素子で駆動するように構成したものであり、同
スイッチング素子として特にＴＦＴを用いるものは、原
理的にスキャン数に依存せずに鮮明なコントラストが得
られる、高速の表示が可能である等の利点を有している
ので、大画面及び高精細な動画ディスプレイに好んで適
用されている。

【０００３】同ＴＦＴは、従来から、ガラス等からなる
透明絶縁基板上に薄膜形成技術及びフォトリソグラフィ
技術を利用して、ゲート電極の上部にチャネル領域が形
成される逆スタガ型の構造に形成されるのが一般的にな
っている。

【０００４】図９及び図１０は、そのような逆スタガ型
構造のＴＦＴを用いたアクティブマトリクス型の液晶表
示装置（以下、単に液晶表示装置とも称する）の従来例
を示すもので、一画素分の構成を示し、図９は平面図、
図１０は図９のＣ−Ｃ矢視断面図である。図９及び図１
０において、透明絶縁基板３１上にゲート電極３２が設
けられて、同ゲート電極３２にはゲートバス配線３３が
接続されている。ゲート電極３２はゲート絶縁膜３５で
覆われ、同ゲート絶縁膜３５の一部には横長状の半導体
層３６が形成されて、同半導体層３６の両端には各々コ
ンタクト層３７を介してドレイン電極３９及びソース電
極４０が設けられている。同ソース電極４０には透明画
素電極４２が設けられ、ドレイン電極３９からは上記ゲ
ートバス配線３３と略直交するようにドレインバス配線
３８が引き出されている。また、画素電極４２の下部に
は補助容量配線４４及び補助容量電極４５が設けられて
いる。

【０００５】ゲート電極３２、半導体層３６、コンタク
ト層３７、ドレイン電極３９及びソース電極４０により
逆スタガ型構造のＴＦＴ５０が構成され、同ＴＦＴ５０
はゲート電極３２の制御により同ゲート電極３２の上部
に配置された半導体層３６の表面にチャネル領域が形成
されるようになっている。また、半導体層３６、ドレイ
ン電極３９、ソース電極４０及び画素電極４２の表面は
保護膜４３で覆われている。

【０００６】一方、上記透明絶縁基板３１に対応して透
明絶縁基板５１が設けられ、同透明絶縁基板５１の一部
には着色層５２が形成されるとともに、上記ＴＦＴ５０
に対応した位置には遮光層５３が形成され、同遮光層５
３及び着色層５２を覆うように透明共通電極５４が設け
られている。そして、ＴＦＴ５０が形成された透明絶縁
基板３１と透明共通電極５４が設けられた透明絶縁基板
５１との間に、液晶層２５が封入されることにより、液
晶表示装置が構成される。ここで、ゲートバス配線３３
には図示しない走査線が接続されて走査信号が印加され
る一方、ドレインバス配線３８には図示しない信号線が
接続されて映像信号が印加されることで、液晶表示装置
が動作する。

【０００７】次に、液晶表示装置の駆動方法について説
明する。図７は同液晶表示装置の一画素分の構成の等価
回路を示すもので、Ｃ_GSはゲート・ソース間の寄生容
量、Ｃ_LCは液晶容量及びＣ_SCは保持容量である。また、
図８は駆動時の各種信号のタイミングチャートを示して
いる。予め、ソースバス配線３３を介してソース電極３
２に信号線から信号電位Ｖ_Dを印加している状態で、ま
ず、最初にマトリクスの第１行目を走査して、ゲートバ
ス配線３３を介してゲート電極３２に走査線から選択信
号としてゲート電圧Ｖ _GONを印加する。これにより、第
１行目に接続されている全ての画素のＴＦＴ５０はオン
状態となって、各ＴＦＴ５０の画素電極４２の電位Ｖ_P1
は信号電位Ｖ_Dに等しくなる。

【０００８】次に、第２行目を走査すると、第１行目の
画素のゲート電圧３２のゲート電圧はＶ_GOFFに低下し
て、第１行目の画素のＴＦＴ５０はオフ状態になる。し
かしながら、上記ゲート・ソース間の寄生容量Ｃ_GS、液
晶容量Ｃ_LC及び保持容量Ｃ_SCの存在により、ＴＦＴ５０
は記憶機能を備えているので、基本的に上記の画素電極
４２の電位Ｖ_P1は信号線の電位Ｖ_D に保持されたままと
なる。それゆえ、液晶５５はその電位Ｖ_P1に応じて分子
の配向方向が変化されて、液晶の旋光性により画素ごと
に透過光を変調させるので、全体として画像表示が可能
になる。

【０００９】ところで、画素電極４２の電位Ｖ_P1は信号
電位Ｖ_D に保持されるものの、実際にはＴＦＴ５０がオ
フになる瞬間に、すなわちゲート電圧がＶ_GONからＶ
_GOFFに低下する瞬間に、寄生容量Ｃ_GS、液晶容量Ｃ_LC及
び保持容量Ｃ_SCの存在の影響で、画素電極４２に保持さ
れる電位Ｖ_P1はＶ_D からある電位△Ｖだけ低下する。同
電位△Ｖはフィードスルー電圧と称され、次式で示され
る。 △Ｖ＝△Ｖ_G （Ｃ_GS／（Ｃ_GS＋Ｃ_LC＋Ｃ_SC））（１）ここで、△Ｖ_G＝（Ｖ_GON−Ｖ_GOFF）式（１）から明らかなように、フィードスルー電圧△Ｖ
はゲート・ソース間の寄生容量Ｃ_GSに比例するので、同
Ｃ_GSは小さいことが望ましい。

【００１０】ここで、信号線からドレインバス配線３８
を介してドレイン電極３９に印加される信号電位Ｖ_D
は、液晶５５の焼き付けを防止するために、図８に示し
たように一フレーム（画面）毎に極性を反転させた交流
信号が用いられる。したがって、透明画素電極４２の電
位Ｖ_P1も極性が反転されるが、上述のように、その電位
Ｖ_P1はＶ_D から△Ｖだけ低下したものとなるため、透明
絶縁基板５１側の透明共通電極５４の電位Ｖ_COMは、信
号線の中心電位Ｖ_Cに対して△Ｖ分だけ低く設定（Ｖ_COM
＝Ｖ_C−△Ｖ）する必要がある。これにより、液晶５５
に印加される電圧は、図８で斜線で示したように正負の
対称な波形となる。もし、その電圧が正負の対称な波形
にならないと、表示画面にちらつきが生じるフリッカー
現象が起きることになる。それだけでなく、非対称成分
の電圧が直流成分として液晶５５に印加され続けること
になるので、画面の焼き付け現象が生じる。

【００１１】ところで、透明絶縁基板３１上へのＴＦＴ
５０の形成は、スパッタ法、ＣＶＤ(Chemical Vapor De
position)法等の薄膜形成技術とフォトリソグラフィ技
術とを組み合わせて行われるが、このためには異なるパ
ターンが描かれた複数種類のマスクを用意してマスク合
わせ（マスクアライメント）を繰り返して、絶縁膜及び
導電膜のパターニングを繰り返す必要がある。この場
合、機械的位置合わせ精度の限界からマスク合わせのず
れが避けられない。

【００１２】それゆえ、ＴＦＴ５０の特にゲート電極３
２及びソース電極４０の形成時に、マスク合わせのずれ
が原因で、両電極３２、４０の重畳面積（図９の斜線
部）が変化するようになる。この結果、ゲート・ソース
間の寄生容量Ｃ_GSが変化するようになるので、前記式
（１）から明らかなように、フィードスルー電圧△Ｖが
変化するようになる。したがって、フリッカー現象や画
面の焼き付き現象等が生ずるようになり、このような現
象を防止するには、透明共通電極５４の電位Ｖ_COMを個
別に調整する必要がある。

【００１３】ここで、マスク合わせのずれを緩和するた
めに、一枚のマスクを複数のマスクに例えばＡ、Ｂの２
枚に分割して使用する考えがある。しかしながら、この
場合には、マスクＡとマスクＢとのずれ量が異なってく
る可能性があり、そうすると、透明共通電極５４の電位
Ｖ_COMの最適値が両マスクで異なってくるので、いずれ
か一方はフリッカー現象等の発生を防止できないという
不具合が生ずる。

【００１４】このようなマスク合わせのずれに起因した
ＴＦＴのゲート・ソース間の寄生容量Ｃ_GSの変化を補償
するようにした液晶表示装置が、以下の各特許公報に開
示されている。図１１は、特開平６−１１００８１号公
報（以下、第１従来例とも称する）に開示されている液
晶表示装置を示す平面図で、ゲートバス配線３３と略直
交するようにゲート電極３２の他に補償用ゲート電極６
１を設ける一方、ソース電極４０の他に補償用ゲート電
極６１と一部で重畳するようにその上部に補償用ソース
電極６２を設けるように構成したものである。なお、同
図で図９及び図１０との対応部分には同一符号を付し
て、その説明を省略する。図１１の構成によれば、マス
ク合わせ時にゲートパターンとソースパターンとが上下
方向又は左右方向にずれたとしても、ゲート電極３２と
ソース電極４０とが重畳している左側部分の面積と、補
償用ゲート電極６１と補償用ソース電極６２とが重畳し
ている右側部分の面積との総和（図１１の斜線部の総面
積）は変化しないので、ゲート・ソース間の寄生容量Ｃ
_GSを一定に保つことができる。

【００１５】図１３は、他の従来例として特開平４−６
８３１９号公報（以下、第２従来例とも称する）に開示
されている液晶表示装置を示す平面図で、ゲートバス配
線３３と略直交するように形成したゲート電極３２を延
長して先端部に補償用ゲート電極６５を設ける一方、同
補償用ゲート電極６５と一部で重畳するように同補償用
ゲート電極６５の左側に回り込むように補償用ソース電
極６６を設けるように構成したものである。同図の構成
によれば、マスク合わせ時にゲートパターンとソースパ
ターンとが上下方向又は左右方向にずれたとしても、ゲ
ート電極３２とソース電極４０とが重畳している上部部
分の面積と、補償用ゲート電極６５と補償用ソース電極
６６とが重畳している下部部分の面積との総和（同図の
斜線部の総面積）は変化しないので、ゲート・ソース間
の寄生容量Ｃ_GSを一定に保つことができる。

【００１６】図１４は、他の従来例として特開平４−３
１２４号公報（以下、第３従来例とも称する）に開示さ
れている液晶表示装置を示す平面図で、ゲートバス配線
３３と略直交するように一対のゲート電極３２、３４を
設ける一方、同ゲート電極３２、３４と一部で重畳する
ように同ゲート電極３２、３４の内側にドレイン電極３
９を設け、さらに同ゲート電極３２、３４と一部で重畳
するように同ゲート電極３２、３４の外側に一対のソー
ス電極４０、４１を設けるように構成したものである。
ここでは、一対のゲート電極３２、３４に対応して一対
の半導体層３６、４６を形成する必要があるので、一画
素あたり二個のＴＦＴが形成されている。同図の構成に
よれば、マスク合わせ時にゲートパターンとソースパタ
ーンとが上下方向又は左右方向にずれたとしても、ゲー
ト電極３２とソース電極４０とが重畳している左側部分
の面積と、ゲート電極３４とソース電極４１とが重畳し
ている右側部分の面積との総和（同図の斜線部の総面
積）は変化しないので、ゲート・ソース間の寄生容量Ｃ
_GSを一定に保つことができる。

【００１７】図１５は、他の従来例として特開昭６２−
９５８６５号公報（以下、第４従来例とも称する）に開
示されている液晶表示装置を示す平面図で、半導体層３
６を横長状に形成した上で、同半導体層３６の上方にド
レインバス配線３８と略直交するように、ゲートバス配
線３３の上部と一部で重畳する第１電極５５と同第１電
極５５に接続されゲートバス配線３３の下部と一部で重
畳する第２電極５６とからなるゲート電極３２を設ける
一方、第１電極５５と対向しゲートバス配線３３の下部
と一部で重畳するソース電極４７及び第２電極５６と対
向しゲートバス配線３３の上部と一部で重畳するソース
電極４８を設けるように構成したものである。したがっ
て、一画素あたり二個のＴＦＴが形成されている。同図
の構成によれば、マスク合わせ時にゲートパターンとソ
ースパターンとが上下方向又は左右方向にずれたとして
も、ゲート電極３２の第１電極５５とソース電極４７と
が重畳している左側部分の面積と、ゲート電極３２の第
２電極５６とソース電極４８とが重畳している右側部分
の面積との総和（同図の斜線部の総面積）は変化しない
ので、ゲート・ソース間の寄生容量Ｃ_GSを一定に保つこ
とができる。

【００１８】図１６は、他の従来例として特開昭６１−
１６６５８７公報（以下、第５従来例とも称する）に開
示されている液晶表示装置を示す平面図で、ゲートバス
配線３３と略直交するように形成したゲート電極３２を
途中でゲートバス配線３３と平行になるように屈曲させ
て設ける一方、半導体層３６をゲートバス配線３３及び
ゲート電極３２を覆うように形成した上で、同ゲート電
極３２のゲートバス配線３３と平行な部分と一部で重畳
するようにソース電極４０を設けるように構成したもの
である。同図の構成によれば、マスク合わせ時にゲート
パターンとソースパターンとが上下方向又は左右方向に
ずれたとしても、ゲート電極３２とソース電極４０との
重畳面積（同図の斜線部の総面積）は変化しないので、
ゲート・ソース間の寄生容量Ｃ_GSを一定に保つことがで
きる。

【００１９】

【発明が解決しようとする課題】しかしながら、上記第
１従来例乃至上記第５従来例の液晶表示装置は、いずれ
も以下のような多くの欠点を伴わなければ、ゲート・ソ
ース間の寄生容量の変化を補償することができない、と
いう問題がある。第１の欠点は、ゲート電極またはソー
ス電極として動作する補償用の追加のパターンを形成す
る必要があるので、その分容量が増加することになって
駆動回路の負荷が増大するため、応答が劣化することで
ある。第２の欠点は、補償用の追加のパターンの形成に
伴って、開口率（画素単位面積に対する有効表示面積の
割合）が低下することである。これは図１１の第１従来
例に例にあげると、追加のパターンが不要な図１２に示
すような構造に比較して、補償用ゲート電極６１及び補
償用ソース電極６２を形成した分だけ、開口率を低下さ
せることになる。第３の欠点は、半導体層周辺が十分に
遮光されていないので、ＴＦＴオフ時のリーク電流が増
大することである。これは、表示上コントラストの低下
をもたらすことになる。すなわち、図１０に示すよう
に、遮光層が設けられていない透明絶縁基板３１側から
矢印のように光が入射した場合には、透明絶縁基板５１
側の遮光層５３でその光が反射されて半導体層６に達す
るようになるが、これは各従来例にもそのまま当てはま
って、リーク電流の増大の原因になる。

【００２０】また、第１従来例乃至第３従来例では、い
ずれも半導体層がゲートバス配線と略直交するように分
岐したゲート電極の上部に縦長状に形成されているの
で、ＴＦＴが縦置き型構造に制約されるため、同半導体
層が横長状に形成される横置き型構造のＴＦＴには適用
できないという欠点がある。一般に、縦置き型構造のＴ
ＦＴは横置き型構造のＴＦＴに比較して、ゲート電極を
分岐形成している分だけ、開口率の点で不利になる。

【００２１】この発明は、上述の事情に鑑みてなされた
もので、応答の劣化、開口率の低下及びリーク電流の増
大を防止し、さらに特定の構造のＴＦＴに制約されるこ
となく、ゲート・ソース間の寄生容量の変化を補償する
ことができるようにした液晶表示装置を提供することを
目的としている。

【００２２】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、複数の薄膜トランジスタが
形成された第１の透明絶縁基板と、第２の透明絶縁基板
との間に液晶層が封入され、前記薄膜トランジスタはゲ
ート絶縁膜に接して成膜された半導体層、該半導体層の
両端に各々設けられたドレイン電極及びソース電極、及
び前記ドレイン電極及びソース電極と部分的に重畳する
ように前記ゲート絶縁膜に設けられたゲート電極を備え
ている液晶表示装置であって、前記ソース電極に前記ゲ
ート電極の一部に跨る切欠部が設けられ、前記切欠部は
長方形状であって、その長さと前記ソース電極の幅との
比率が、前記ゲート絶縁膜のみを介したゲート・ソース
間静電容量と、前記ゲート絶縁膜と前記半導体層との積
層膜を介したゲート・ソース間静電容量との比率に略等
しくなるように設定されていることを特徴とする。

【００２３】請求項２記載の発明は、請求項１記載の液
晶表示装置であって、前記ゲート電極に前記半導体層の
一部に跨る切欠部が設けられていることを特徴とする。

【００２４】請求項３記載の発明は、請求項２記載の液
晶表示装置であって、前記切欠部が長方形状からなり、
該切欠部の長さが前記ソース電極の幅よりも大きく、か
つ該ソース電極を横断するように設けられていることを
特徴とする。

【００２５】請求項４記載の発明は、請求項１、２又は
３記載の液晶表示装置であって、前記半導体層が前記ゲ
ート電極に接続されているゲートバス配線の上部に成膜
されていることを特徴とする。

【００２６】請求項５記載の発明は、請求項１、２、３
又は４記載の液晶表示装置であって、前記薄膜トランジ
スタが逆スタガ型構造を有していることを特徴とする。

【００２７】

【００２８】

【００２９】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例図１は、この発明の第１実施例である液晶表示装置の構
成を示す平面図、また、図２は同液晶表示装置を示す図
１のＡ−Ａ矢視断面図、図３は同液晶表示装置を示す図
１の主要部の拡大図である。なお、図１乃至図３は一画
素分の構成を示している。この例の液晶表示装置は、Ｔ
ＦＴ２０が形成されたガラス等からなる第１の透明絶縁
基板（アクティブマトリクス基板）１と、同透明絶縁基
板１に対向する第２の透明絶縁基板２１との間に液晶層
２５が封入されている。

【００３０】第１の透明絶縁基板１上には、スパッタ
法、ＣＶＤ(Chemical Vapor Deposition)法等により形
成された、膜厚が１００乃至３００ｎｍのクロム、モリ
ブデン、タンタル又はアルミニウム等からなるゲート電
極２及び同ゲート電極２に接続されるように横長状に引
き出されたゲートバス配線３が形成されている。同ゲー
トバス配線３及びゲート電極２は、第１の透明絶縁基板
１の全面に上述したような金属膜を形成した後、フォト
リソグラフィ技術により所望の形状にパターニングして
形成する。ゲート電極２は、膜厚が２００乃至６００ｎ
ｍの酸化シリコン膜（ＳｉＯ₂）、窒化シリコン膜（Ｓ
ｉ₃Ｎ₄）等からなるゲート絶縁膜５で覆われている。

【００３１】ゲートバス配線３の上部には、膜厚が１０
０乃至６００ｎｍのアモルファスシリコン膜からなる横
長状の半導体層６が成膜され、同半導体層６の短手方向
の両端には各々、膜厚が３０乃至１００ｎｍのＮ型のア
モルファスシリコン膜からなるコンタクト層７が形成さ
れている。

【００３２】半導体層６の両端には各々コンタクト層７
を介して、膜厚が１００乃至３００ｎｍのクロム、モリ
ブデン、タンタル又はアルミニウム等からなるドレイン
電極９及びソース電極１０が設けられる。ドレイン電極
９にはゲートバス配線３に略直交するように縦長状に引
き出されたドレインバス配線８が形成されている。ここ
で、ドレイン電極９及びソース電極１０は部分的にゲー
ト電極２と重畳するように配置されている。ドレイン電
極９、ドレインバス配線８及びソース電極１０は、ゲー
ト電極２及びゲートバス配線３の形成方法と同様に、ス
パッタ法、ＣＶＤ法等の薄膜形成技術とフォトリソグラ
フィ技術との組み合わせにより所望の形状にパターニン
グされる。

【００３３】ソース電極１０には、膜厚が１０乃至１０
０ｎｍのＩＴＯ(Indium Tin Oxide)膜等からなる透明画
素電極１２が設けられて、同透明画素電極１２はゲート
バス配線３とドレインバス配線８により囲まれた領域の
大部分を占有するように配置される。また、画素電極１
２の下部には補助容量配線１４及び補助容量電極１５が
設けられている。

【００３４】ゲート電極２、半導体層６、コンタクト層
７、ドレイン電極３及びソース電極１０により逆スタガ
型構造のＴＦＴ２０が構成され、同ＴＦＴ２０はゲート
電極２の制御により同ゲート電極２の上部に配置された
半導体層６の表面にチャネル領域が形成されるようにな
っている。また、半導体層６、ドレイン電極９、ソース
電極１０及び透明画素電極１２の表面は、酸化シリコン
膜、窒化シリコン膜等からなる保護膜１３で覆われ、さ
らに同保護膜１３上には図示しないポリイミド等からな
る配向膜が形成されている。以上により、第１の透明絶
縁基板１上にはＴＦＴ２０が形成されて、アクティブマ
トリクス基板が構成される。

【００３５】一方、第２の透明絶縁基板２１の第１の透
明絶縁基板１との対向面には、一部に着色層２２が形成
されるとともに、上記ＴＦＴ２０に対応した位置には遮
光層２３が形成され、同遮光層２３及び着色層２２を覆
うようにＩＴＯ等からなる透明共通電極２４が設けられ
ている。

【００３６】図３の拡大図から明らかなように、ソース
電極１０の内部にはゲート電極２の一部に跨るように長
方形状のソース切欠部１１が設けられている。ここで、
同ソース切欠部１１は、次式を満足するように設定され
る。Ｗ_S：Ｗ_T ≒Ｃ_IS：Ｃ_I （２）ここで、Ｗ_S：ソース切欠部１１の長さＷ_T：ソース電極１０の幅Ｃ_IS：ゲート絶縁膜５のみを介した単位面積当たりのゲ
ート・ソース間静電容量Ｃ_I：ゲート絶縁膜５と半導体層６との積層膜を介した
単位面積当たりのゲート・ソース間静電容量すなわち、ソース切欠部１１はこの長さＷ_S とソース電
極１０の幅Ｗ_T との比率が、上記ゲート絶縁膜５のみを
介した単位面積当たりのゲート・ソース間静電容量Ｃ_IS
と、上記ゲート絶縁膜５と上記半導体層６との積層膜を
介した単位面積当たりのゲート・ソース間静電容量Ｃ_I
との比率に略等しくなるように設定される。

【００３７】上記式（２）を満足するようにソース切欠
部１１を設けることにより、マスク合わせのずれに起因
したＴＦＴのゲート・ソース間の寄生容量Ｃ_GSの変化を
補償できる構造とすることができる。

【００３８】一例としてゲート絶縁膜５が、膜厚が略４
００ｎｍの窒化シリコン膜（比誘電率；約６．５）から
なる一方、半導体層６が、膜厚が略４００ｎｍのアモル
ファスシリコン膜（比誘電率；約１２）からなるとする
と、上記のＣ_IS及びＣ_I は次のようになる。Ｃ_IS≒０．９３×１０^-4ｐＦ／μｍ² Ｃ_I≒１．４４×１０^-4ｐＦ／μｍ² この結果、例えばＷ_T≒２０μｍに設定したとすると、
式（２）から、Ｗ_S≒１２．９μｍに設定すればよいこ
とになる。ソース切欠部１１の幅Ｌ_Sについては、ゲー
ト電極２の輪郭線を中心にして上下方向に各々略２μｍ
設けることにより、略４μｍに設定すれば十分である。

【００３９】また、第１の透明絶縁基板１から入射した
光が遮光層２３で反射して半導体層６に入射する光量を
抑制するために、遮光の役割を果たすゲート電極２の輪
郭線から半導体層６の輪郭線までの距離Ｌ_Iを略４μｍ
以上に設定するようにする。さらに、同Ｌ_Iは、第１の
透明絶縁基板１（具体的には保護膜１３の表面）と第２
の透明絶縁基板２１（具体的には透明共通電極２４の表
面）との間の距離ｄ以上に設定するようにする。

【００４０】このように、この実施例の構成によれば、
ゲート絶縁膜５に接して成膜された半導体層６、この半
導体層６の両端に各々設けられたドレイン電極９及びソ
ース電極１０、及びドレイン電極９及びソース電極１０
と部分的に重畳するようにゲート絶縁膜５に設けられた
ゲート電極２を備えて第１の透明絶縁基板１に形成され
たＴＦＴ２０において、ソース電極１０に上記式（２）
を満足するようなソース切欠部１１を設けてゲート・ソ
ース間の寄生容量Ｃ_GSの変化を補償できる構造としたの
で、マスク合わせのずれに起因したＴＦＴのゲート・ソ
ース間の寄生容量Ｃ_GSの変化を補償することができる。

【００４１】しかも、ゲート電極２またはソース電極１
０として動作する補償用の追加のパターンが不要なの
で、応答の劣化及び開口率の低下を防止することができ
る。また、半導体層６に入射する光量を抑制する構成に
なっているので、リーク電流の増大を防止することがで
きる。さらに、半導体層６がゲートバス配線３の上部に
横長状に形成されるので横置き型構造のＴＦＴを形成で
きるため、特定の構造のＴＦＴに制約されることがなく
なる。

【００４２】◇第２実施例図４は、この発明の第２実施例である液晶表示装置の構
成を示す平面図、また、図５は、同液晶表示装置を示す
図４のＢ−Ｂ矢視断面図である。この例の液晶表示装置
の構成が、上述の第１実施例のそれと大きく異なるとこ
ろは、ソース切欠部に加えてゲート切欠部を設けるよう
にした点である。すなわち、図４及び図５に示すよう
に、ゲート電極２の内部には半導体層６の一部に跨るよ
うに長方形状のゲート切欠部４が設けられている。ここ
で、同ゲート切欠部４は、ソース電極１０の幅Ｗ_T より
も大きく、かつゲートバス配線３に平行な方向にソース
電極１０を横断するように設けられている。

【００４３】また、ゲート切欠部４のソース電極１０の
輪郭線よりも外側に延びている部分の長さＷ_G は、現在
のマスクアライメントの精度が略１μｍであることを考
慮して、余裕をみて略２μｍに設定する。同様にして、
ゲート切欠部４の幅Ｌ_G は、半導体層６の輪郭線を中心
にして上下方向に各々略２μｍ設けることにより、略４
μｍに設定すれば十分である。このような構成により、
第１実施例と略同様に、マスク合わせのずれに起因した
ＴＦＴのゲート・ソース間の寄生容量Ｃ_GSの変化を補償
できる構造とすることができる。これ以外は、上述した
第１実施例と略同様である。それゆえ、図４及び図５に
おいて、図１乃至図３の構成部分と対応する各部には、
同一番号を付してその説明を省略する。

【００４４】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。加えて、この実施例によれば、ゲート切欠部を
設けた分だけゲート・ソース間の寄生容量の変化の補償
精度を向上することができる。

【００４５】◇第３実施例図６は、この発明の第３実施例である液晶表示装置の概
略構成を示す平面図である。この例の液晶表示装置の構
成が、上述の第２実施例のそれと大きく異なるところ
は、ソース切欠部の形成位置をソース電極の縁部に設け
るようにした点である。すなわち、同図に示すように、
ソース切欠部２６はソース電極１０の縁部にゲート電極
２の一部に跨るように設けられている。ここで、同ソー
ス切欠部２６の長さＷ_B は、第２実施例におけるソース
切欠部１１の長さＷ_S と略同じく（Ｗ_B ≒Ｗ_S ）設定さ
れる。同様にして、ソース切欠部２６の幅Ｌ_B は、ソー
ス切欠部１１の幅Ｌ_S と略同じく（Ｌ_B ≒Ｌ_S ）設定さ
れる。ゲート切欠部４については、第２実施例と同じよ
うに設定する。このような構成により、第２実施例と略
同様に、マスク合わせのずれに起因したＴＦＴのゲート
・ソース間の寄生容量Ｃ_GSの変化を補償できる構造とす
ることができる。

【００４６】このように、この例の構成によっても、第
２実施例において述べたのと略同様の効果を得ることが
できる。加えて、この実施例によれば、ソース切欠部を
ソース電極の縁部に設けているため、同ソース電極の内
部に設ける場合に比較して、パターニングが容易になる
ので、断線等の不具合が発生しにくくなる。

【００４７】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、ゲート
・ソース間の寄生容量の変化を補償する場合について説
明したが、ソース電極はドレイン電極と原理的に略同じ
機能を有しているので、ゲート・ドレイン間の寄生容量
の変化を補償する場合についても同様に適用することが
できる。

【００４８】また、上述の実施例では、逆スタガ型のＴ
ＦＴについて説明したが、ゲート電極の下方にチャネル
領域が形成される逆スタガ型のＴＦＴの場合にも同様に
適用することができる。また、透明共通電極は第２の透
明絶縁基板に代えて第１の透明絶縁基板に設けるように
してもよい。また、保護膜は、酸化シリコン膜、窒化シ
リコン膜に限らず、ＢＳＧ（Boro Silicate Glass)、Ｐ
ＳＧ（Phosho Silicate Glass）、ＢＰＳＧ（Boro-Phos
phoSilicate Glass）等の他の絶縁膜を用いることがで
きる。また、各絶縁膜又は導電膜の膜厚、ソース切欠部
又はゲート切欠部の寸法等は一例を示したものであり、
目的、用途等に応じて変更することができる。

【００４９】

【発明の効果】以上説明したように、この発明の液晶表
示装置によれば、スイッチング素子として用いられる薄
膜トランジスタを構成しているソース電極又はゲート電
極に切欠部を設けて、マスク合わせのずれに起因したＴ
ＦＴのゲート・ソース間の寄生容量の変化を補償できる
構造としたので、応答の劣化、開口率の低下及びリーク
電流の増大を防止し、さらに特定の構造の薄膜トランジ
スタに制約されることなく、ゲート・ソース間の寄生容
量の変化を補償することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例である液晶表示装置の構
成を示す平面図である。

【図２】同液晶表示装置を示す、図１のＡ−Ａ矢視断面
図である。

【図３】同液晶表示装置を示す、図１の主要部の拡大図
である。

【図４】この発明の第２実施例である液晶表示装置の構
成を示す平面図である。

【図５】同液晶表示装置を示す、図４のＢ−Ｂ矢視断面
図である。

【図６】この発明の第３実施例である液晶表示装置の構
成を示す平面図である。

【図７】同液晶表示装置の一画素分の構成の等価回路を
示す図である。

【図８】同液晶表示装置の駆動時の各種信号のタイミン
グチャートを示す図である。

【図９】従来の液晶表示装置を示す平面図ある。

【図１０】同液晶表示装置を示す、図９のＣ−Ｃ矢視断
面図である。

【図１１】従来の液晶表示装置を示す平面図である。

【図１２】同液晶表示装置を示す平面図ある。

【図１３】同液晶表示装置を示す平面図ある。

【図１４】同液晶表示装置を示す平面図である。

【図１５】同液晶表示装置を示す平面図である。

【図１６】同液晶表示装置を示す平面図である。

【符号の説明】

１第１の透明絶縁基板（アクティブマトリクス基
板）２ゲート電極３ゲートバス配線４ゲート切欠部５ゲート絶縁膜６半導体層７コンタクト層８ドレインバス配線９ドレイン電極１０ソース電極１１ソース切欠部１２透明画素電極１３保護膜１４補助容量配線１５補助容量電極１６ソース切欠部２０ＴＦＴ（薄膜トランジスタ）２１第２の透明絶縁基板２２着色層２３遮光層２４透明画素電極２５液晶層２６ソース切欠部

Claims

(57)【特許請求の範囲】

【請求項１】複数の薄膜トランジスタが形成された第
１の透明絶縁基板と、第２の透明絶縁基板との間に液晶
層が封入され、前記薄膜トランジスタはゲート絶縁膜に
接して成膜された半導体層、該半導体層の両端に各々設
けられたドレイン電極及びソース電極、及び前記ドレイ
ン電極及びソース電極と部分的に重畳するように前記ゲ
ート絶縁膜に設けられたゲート電極を備えている液晶表
示装置であって、前記ソース電極に前記ゲート電極の一部に跨る切欠部が
設けられ、前記切欠部は長方形状であって、その長さと前記ソース
電極の幅との比率が、前記ゲート絶縁膜のみを介したゲ
ート・ソース間静電容量と、前記ゲート絶縁膜と前記半
導体層との積層膜を介したゲート・ソース間静電容量と
の比率に略等しくなるように設定されていることを特徴
とする液晶表示装置。
【請求項２】前記ゲート電極に前記半導体層の一部に
跨る切欠部が設けられていることを特徴とする請求項１
記載の液晶表示装置。
【請求項３】前記切欠部が長方形状からなり、該切欠
部の長さが前記ソース電極の幅よりも大きく、かつ該ソ
ース電極を横断するように設けられていることを特徴と
する請求項２記載の液晶表示装置。
【請求項４】前記半導体層が前記ゲート電極に接続さ
れているゲートバス配線の上部に成膜されていることを
特徴とする請求項１、２又は３記載の液晶表示装置。
【請求項５】前記薄膜トランジスタが逆スタガ型構造
を有していることを特徴とする請求項１、２、３又は４
記載の液晶表示装置。