JP2573730B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP2573730B2 JP2573730B2 JP18194090A JP18194090A JP2573730B2 JP 2573730 B2 JP2573730 B2 JP 2573730B2 JP 18194090 A JP18194090 A JP 18194090A JP 18194090 A JP18194090 A JP 18194090A JP 2573730 B2 JP2573730 B2 JP 2573730B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- gate electrode
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、表示用の絵素電極に薄膜トランジスタ（以
下では「TFT」と称する）を介して駆動信号を印加して
表示を行う表示装置に関し、特に絵素電極をマトリクス
状に配して高精細な表示を行うアクティブマトリクス表
示装置に関する。
下では「TFT」と称する）を介して駆動信号を印加して
表示を行う表示装置に関し、特に絵素電極をマトリクス
状に配して高精細な表示を行うアクティブマトリクス表
示装置に関する。
（従来の技術） 絶縁性基板上に絵素電極をマトリクス状に配列し、絵
素電極をスイッチング素子を介して選択的に駆動するア
クティブマトリクス表示装置が実用化されている。アク
ティブマトリクス表示装置内では、選択された絵素電極
とこれに対向する対向電極とに駆動電圧が印加され、こ
れらの電極の間に挟まれた表示媒体の光学的特性が変化
する。この光学的特性の変化が表示パターンとして視覚
的に認識される。このようなアクティブマトリクス方式
の表示装置の中で、液晶を表示媒体として用いた液晶表
示装置は、薄型、低消費電力、フルカラー化が可能であ
る等の利点を有するので、広く用いられている。また、
特にTFTをスイッチング素子として用いたアクティブマ
トリクス表示装置によって、大型で高密度、高コントラ
ストの表示が実現されている。
素電極をスイッチング素子を介して選択的に駆動するア
クティブマトリクス表示装置が実用化されている。アク
ティブマトリクス表示装置内では、選択された絵素電極
とこれに対向する対向電極とに駆動電圧が印加され、こ
れらの電極の間に挟まれた表示媒体の光学的特性が変化
する。この光学的特性の変化が表示パターンとして視覚
的に認識される。このようなアクティブマトリクス方式
の表示装置の中で、液晶を表示媒体として用いた液晶表
示装置は、薄型、低消費電力、フルカラー化が可能であ
る等の利点を有するので、広く用いられている。また、
特にTFTをスイッチング素子として用いたアクティブマ
トリクス表示装置によって、大型で高密度、高コントラ
ストの表示が実現されている。
第５図にTFTをスイッチング素子として用いた従来の
アクティブマトリクス基板の平面図を示す。マトリクス
状に配された絵素電極８の間に、走査線として機能する
ゲートバス配線９が平行して設けられ、ゲートバス配線
９からはゲート電極２が分岐している。ゲート電極２上
にはスイッチング素子として薄膜トランジスタ（以下で
は「TFT」と称する）11が形成されている。ゲートバス
配線９に直交して、信号線として機能するソースバス配
線10が平行して設けられている。TFT11のソース電極６
は、ソースバス配線10に接続されている。TFT11のドレ
イン電極７は絵素電極８に接続されている。ゲートバス
配線９とソースバス配線10との間には、基板全面に形成
されたゲート絶縁膜が挟まれている。このアクティブマ
トリクス基板と対向基板との間に、液晶等の表示媒体が
封入され、アクティブマトリクス表示装置が構成され
る。
アクティブマトリクス基板の平面図を示す。マトリクス
状に配された絵素電極８の間に、走査線として機能する
ゲートバス配線９が平行して設けられ、ゲートバス配線
９からはゲート電極２が分岐している。ゲート電極２上
にはスイッチング素子として薄膜トランジスタ（以下で
は「TFT」と称する）11が形成されている。ゲートバス
配線９に直交して、信号線として機能するソースバス配
線10が平行して設けられている。TFT11のソース電極６
は、ソースバス配線10に接続されている。TFT11のドレ
イン電極７は絵素電極８に接続されている。ゲートバス
配線９とソースバス配線10との間には、基板全面に形成
されたゲート絶縁膜が挟まれている。このアクティブマ
トリクス基板と対向基板との間に、液晶等の表示媒体が
封入され、アクティブマトリクス表示装置が構成され
る。
このアクティブマトリクス基板を用いた表示装置の第
５図に於けるIII′−III′線に沿った断面図を第３図に
示す。ガラス基板１上にTaから成るゲート電極２が2500
Åの厚さに形成され、ゲート電極２上にはTa2O5から成
る陽極酸化膜３が3000Åの厚さに形成されている。陽極
酸化膜３を覆って基板１上の全面に、SiNxから成るゲー
ト絶縁膜４が3000Åの厚さに堆積されている。
５図に於けるIII′−III′線に沿った断面図を第３図に
示す。ガラス基板１上にTaから成るゲート電極２が2500
Åの厚さに形成され、ゲート電極２上にはTa2O5から成
る陽極酸化膜３が3000Åの厚さに形成されている。陽極
酸化膜３を覆って基板１上の全面に、SiNxから成るゲー
ト絶縁膜４が3000Åの厚さに堆積されている。
ゲート電極２の上方のゲート絶縁膜４上には、真性半
導体非晶質シリコン（以下では「ａ−Si（ｉ）」と称す
る）の半導体層５が1000Åの厚さに形成されている。半
導体層５上にはソース電極６及びドレイン電極７が形成
されている。ソース電極６は下層に位置するコンタクト
層6bと、その上に位置するソース電極部6aとを有する。
同様に、ドレイン電極７は下層に位置するコンタクト層
7bと、その上に位置するドレイン電極部7aとを有する。
コンタクト層6b及び7bは、厚さ500Åのn+型半導体非晶
質（以下では「ａ−Si（n+）」と称する）からなる。ソ
ース電極部6a及びドレイン電極部7aは、3000Åの厚さの
Tiからなる。
導体非晶質シリコン（以下では「ａ−Si（ｉ）」と称す
る）の半導体層５が1000Åの厚さに形成されている。半
導体層５上にはソース電極６及びドレイン電極７が形成
されている。ソース電極６は下層に位置するコンタクト
層6bと、その上に位置するソース電極部6aとを有する。
同様に、ドレイン電極７は下層に位置するコンタクト層
7bと、その上に位置するドレイン電極部7aとを有する。
コンタクト層6b及び7bは、厚さ500Åのn+型半導体非晶
質（以下では「ａ−Si（n+）」と称する）からなる。ソ
ース電極部6a及びドレイン電極部7aは、3000Åの厚さの
Tiからなる。
ゲート絶縁膜４とドレイン電極７との上には、ITOか
ら成る絵素電極８が1000Åの厚さにパターン形成されて
いる。更に、基板の全面に厚さ3000ÅのSiNxから成る保
護膜16、及び配向膜17が形成されている。
ら成る絵素電極８が1000Åの厚さにパターン形成されて
いる。更に、基板の全面に厚さ3000ÅのSiNxから成る保
護膜16、及び配向膜17が形成されている。
以上のようにして形成されたアクティブマトリクス基
板に対向する対向基板は、ガラス基板12と、該基板12上
に形成されたカラーフィルタ14、及びブラックストライ
プ15を備えている。更に、対向基板の全面に、ITOから
成る対向電極13及び配向膜18が形成されている。２つの
配向膜17及び18の間に液晶層19が封入され、アクティブ
マトリクス表示装置が構成されている。
板に対向する対向基板は、ガラス基板12と、該基板12上
に形成されたカラーフィルタ14、及びブラックストライ
プ15を備えている。更に、対向基板の全面に、ITOから
成る対向電極13及び配向膜18が形成されている。２つの
配向膜17及び18の間に液晶層19が封入され、アクティブ
マトリクス表示装置が構成されている。
（発明が解決しようとする課題） TFTを用いたアクティブマトリクス表示装置では、ゲ
ート電極２とドレイン電極７との重畳部に浮遊容量が生
じる。この浮遊容量により、ゲート電極２の電圧変化に
応じて、ドレイン電極７に接続された絵素電極８の電圧
も変化する。表示媒体の光学的特性は絵素電極８と対向
電極13との間に印加されている電圧に対応して変化する
ので、絵素電極８の電圧の変化は表示画面のコントラス
トに大きな影響を与える。特に、液晶を表示媒体として
用いる場合には、液晶層19に直流成分が加わらないよう
に、対向電極13に印加される電圧の直流成分を、絵素電
極８に印加される直流成分と等しく調整して交流駆動が
行われる。しかし、対向電極13は全絵素電極８に対して
共通であるため、浮遊容量が各絵素電極８について一定
でない場合には、全ての絵素電極８について対向電極13
の電圧を調整することができないので、画面上には表示
むらが生じることになる。
ート電極２とドレイン電極７との重畳部に浮遊容量が生
じる。この浮遊容量により、ゲート電極２の電圧変化に
応じて、ドレイン電極７に接続された絵素電極８の電圧
も変化する。表示媒体の光学的特性は絵素電極８と対向
電極13との間に印加されている電圧に対応して変化する
ので、絵素電極８の電圧の変化は表示画面のコントラス
トに大きな影響を与える。特に、液晶を表示媒体として
用いる場合には、液晶層19に直流成分が加わらないよう
に、対向電極13に印加される電圧の直流成分を、絵素電
極８に印加される直流成分と等しく調整して交流駆動が
行われる。しかし、対向電極13は全絵素電極８に対して
共通であるため、浮遊容量が各絵素電極８について一定
でない場合には、全ての絵素電極８について対向電極13
の電圧を調整することができないので、画面上には表示
むらが生じることになる。
ゲート電極２とドレイン電極７との重畳部に生じる浮
遊容量が各絵素について一定とならない原因として、ド
レイン電極部7a及びコンタクト層7bと、ゲート電極２と
の重畳部の面積が各絵素についてばらついていることが
挙げられる。この重畳部の面積のばらつきは、ドレイン
電極部7a及びコンタクト層7bがゲート電極２に対して正
規の位置からずれて形成されることによって生ずる。特
に大型の表示装置を形成する場合には、基板の収縮や分
割露光によって、このような位置のずれが生じ易い。分
割露光を行う場合には、分割の境界線付近に生じる不連
続な部分によってこのような位置のずれが生じる。
遊容量が各絵素について一定とならない原因として、ド
レイン電極部7a及びコンタクト層7bと、ゲート電極２と
の重畳部の面積が各絵素についてばらついていることが
挙げられる。この重畳部の面積のばらつきは、ドレイン
電極部7a及びコンタクト層7bがゲート電極２に対して正
規の位置からずれて形成されることによって生ずる。特
に大型の表示装置を形成する場合には、基板の収縮や分
割露光によって、このような位置のずれが生じ易い。分
割露光を行う場合には、分割の境界線付近に生じる不連
続な部分によってこのような位置のずれが生じる。
本発明はこのような問題点を解決するものであり、本
発明の目的は、ゲート電極とドレイン電極との重畳部に
形成される浮遊容量が各絵素について一定していなくて
も、表示むらが生じないアクティブマトリクス表示装置
を提供することである。
発明の目的は、ゲート電極とドレイン電極との重畳部に
形成される浮遊容量が各絵素について一定していなくて
も、表示むらが生じないアクティブマトリクス表示装置
を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス表示装置は、一対の絶
縁性基板と、該一対の基板の何れか一方の基板内面に形
成されたゲートバス配線と、該ゲートバス配線から分岐
したゲート電極と、該ゲート電極上に形成された薄膜ト
ランジスタと、該薄膜トランジスタのドレイン電極に電
気的に接続された絵素電極と、を有するアクティブマト
リクス表示装置であって、該ドレイン電極とは反対側の
該ゲート電極の側部に、該絵素電極に電気的に接続され
た補正容量用電極が絶縁膜を介して重畳され、該ゲート
電極と該ドレイン電極との重畳部に形成される浮遊容量
を補正するための補正容量が、該補正容量用電極と該ゲ
ート電極との間に形成されており、そのことによって上
記目的が達成される。
縁性基板と、該一対の基板の何れか一方の基板内面に形
成されたゲートバス配線と、該ゲートバス配線から分岐
したゲート電極と、該ゲート電極上に形成された薄膜ト
ランジスタと、該薄膜トランジスタのドレイン電極に電
気的に接続された絵素電極と、を有するアクティブマト
リクス表示装置であって、該ドレイン電極とは反対側の
該ゲート電極の側部に、該絵素電極に電気的に接続され
た補正容量用電極が絶縁膜を介して重畳され、該ゲート
電極と該ドレイン電極との重畳部に形成される浮遊容量
を補正するための補正容量が、該補正容量用電極と該ゲ
ート電極との間に形成されており、そのことによって上
記目的が達成される。
（作用） 本発明のアクティブマトリクス表示装置では、ゲート
バス配線から分岐したゲート電極上にTFTが形成され、T
FTのドレイン電極とは反対側のゲート電極の側部に、絵
素電極に電気的に接続された補正容量用電極が絶縁膜を
介して重畳されている。この構成により、ゲート電極と
ドレイン電極との重畳部に形成される浮遊容量を補正す
るための補正容量が、補正容量用電極とゲート電極との
間に形成される。補正容量用電極はドレイン電極と同時
にパターニングすることができるので、ドレイン電極の
位置が浮遊容量の増加する方向にずれて形成されると、
補正容量用電極は補正容量が減少するようにずれて形成
される。即ち、ゲート電極とドレイン電極との重畳部の
面積が増加すると、ゲート電極と補正容量用電極との重
畳部の面積が減少するように、ドレイン電極と補正容量
用電極とを形成することができる。逆に、ドレイン電極
の位置が浮遊容量の減少する方向にずれて形成される
と、補正容量用電極は補正容量が増加するようにずれて
形成される。即ち、ゲート電極とドレイン電極との重畳
部の面積が減少すると、ゲート電極と補正容量用電極と
の重畳部の面積が増加するように、ドレイン電極と補正
容量用電極とを形成することができる。従って、本発明
のアクティブマトリクス表示装置では、各絵素電極につ
いての浮遊容量と補正容量との和が一定となり、表示画
面に表示むらが生じない。
バス配線から分岐したゲート電極上にTFTが形成され、T
FTのドレイン電極とは反対側のゲート電極の側部に、絵
素電極に電気的に接続された補正容量用電極が絶縁膜を
介して重畳されている。この構成により、ゲート電極と
ドレイン電極との重畳部に形成される浮遊容量を補正す
るための補正容量が、補正容量用電極とゲート電極との
間に形成される。補正容量用電極はドレイン電極と同時
にパターニングすることができるので、ドレイン電極の
位置が浮遊容量の増加する方向にずれて形成されると、
補正容量用電極は補正容量が減少するようにずれて形成
される。即ち、ゲート電極とドレイン電極との重畳部の
面積が増加すると、ゲート電極と補正容量用電極との重
畳部の面積が減少するように、ドレイン電極と補正容量
用電極とを形成することができる。逆に、ドレイン電極
の位置が浮遊容量の減少する方向にずれて形成される
と、補正容量用電極は補正容量が増加するようにずれて
形成される。即ち、ゲート電極とドレイン電極との重畳
部の面積が減少すると、ゲート電極と補正容量用電極と
の重畳部の面積が増加するように、ドレイン電極と補正
容量用電極とを形成することができる。従って、本発明
のアクティブマトリクス表示装置では、各絵素電極につ
いての浮遊容量と補正容量との和が一定となり、表示画
面に表示むらが生じない。
（実施例） 本発明の実施例について以下に説明する。第１図に本
発明のアクティブマトリクス表示装置の一実施例に用い
られるアクティブマトリクス基板の部分平面図を示す。
第１図の基板を用いた表示装置の第１図に於けるIII−I
II線に沿った断面図は、前述の従来例の説明に用いた第
３図と同様である。第１図及び第３図に示すように、本
実施例のアクティブマトリクス表示装置は、ガラスから
なる一対の絶縁性基板１及び10と、一対の基板の一方の
基板１の内面に形成されたゲートバス配線９と、ゲート
バス配線９から分岐したゲート電極２と、ゲート電極２
上に形成されたTFT11と、TFT11のドレイン電極７に電気
的に接続された絵素電極８と、を有する。TFT11のソー
ス電極６は、ゲートバス配線９と後述するゲート絶縁膜
４を挟んで交差するソースバス配線10に電気的に接続さ
れている。
発明のアクティブマトリクス表示装置の一実施例に用い
られるアクティブマトリクス基板の部分平面図を示す。
第１図の基板を用いた表示装置の第１図に於けるIII−I
II線に沿った断面図は、前述の従来例の説明に用いた第
３図と同様である。第１図及び第３図に示すように、本
実施例のアクティブマトリクス表示装置は、ガラスから
なる一対の絶縁性基板１及び10と、一対の基板の一方の
基板１の内面に形成されたゲートバス配線９と、ゲート
バス配線９から分岐したゲート電極２と、ゲート電極２
上に形成されたTFT11と、TFT11のドレイン電極７に電気
的に接続された絵素電極８と、を有する。TFT11のソー
ス電極６は、ゲートバス配線９と後述するゲート絶縁膜
４を挟んで交差するソースバス配線10に電気的に接続さ
れている。
また、TFT11のドレイン電極７とは反対側のゲート電
極２の側部には、絵素電極８に電気的に接続された補正
容量用電極21が、ゲート絶縁膜４を介して絶縁状態で重
畳されている。ゲート電極２と補正容量用電極21との間
に補正容量20が形成される。
極２の側部には、絵素電極８に電気的に接続された補正
容量用電極21が、ゲート絶縁膜４を介して絶縁状態で重
畳されている。ゲート電極２と補正容量用電極21との間
に補正容量20が形成される。
第４図に第１図のIV−IV線に沿った断面図を示す。TF
T11近傍及び補正容量20近傍の断面構成を、第３図及び
第４図を参照しながら説明する。ガラス基板１上にTaか
ら成るゲート電極２が2500Åの厚さに形成され、ゲート
電極２上にはTa2O5から成る陽極酸化膜３が3000Åの厚
さに形成されている。陽極酸化膜３を覆って基板１上の
全面に、SiNxから成るゲート絶縁膜４が堆積されてい
る。ゲート絶縁膜４として適切な厚さは2000〜10000Å
であるが、本実施例では3000Åに設定した。
T11近傍及び補正容量20近傍の断面構成を、第３図及び
第４図を参照しながら説明する。ガラス基板１上にTaか
ら成るゲート電極２が2500Åの厚さに形成され、ゲート
電極２上にはTa2O5から成る陽極酸化膜３が3000Åの厚
さに形成されている。陽極酸化膜３を覆って基板１上の
全面に、SiNxから成るゲート絶縁膜４が堆積されてい
る。ゲート絶縁膜４として適切な厚さは2000〜10000Å
であるが、本実施例では3000Åに設定した。
ゲート絶縁膜４上のTFT11及び補正容量20が形成され
る部分には、それぞれ半導体層５及び5aが形成されてい
る。TFT11の半導体層５及び5aは1000Åの厚さのａ−Si
（ｉ）によって形成されている。半導体層５上にはソー
ス電極６及びドレイン電極７が形成されている。ソース
電極６は、下層に位置するコンタクト層6bと、その上に
位置するソース電極部6aとを有する。同様に、ドレイン
電極７は、下層に位置するコンタクト層7bと、その上に
位置するドレイン電極部7aとを有する。補正容量20の半
導体層5a上には補正容量用電極21が形成されている。補
正容量用電極21は下層に位置するコンタクト層21bと、
その上に位置する補正容量用電極部21aとを有する。コ
ンタクト層6b、7b及び21bは同時にパターン形成され、
厚さ500Åのａ−Si（n+）からなる。ソース電極部6a、
ドレイン電極部7a及び補正容量用電極部21aは同時にパ
ターン形成され、3000Åの厚さのTiからなる。
る部分には、それぞれ半導体層５及び5aが形成されてい
る。TFT11の半導体層５及び5aは1000Åの厚さのａ−Si
（ｉ）によって形成されている。半導体層５上にはソー
ス電極６及びドレイン電極７が形成されている。ソース
電極６は、下層に位置するコンタクト層6bと、その上に
位置するソース電極部6aとを有する。同様に、ドレイン
電極７は、下層に位置するコンタクト層7bと、その上に
位置するドレイン電極部7aとを有する。補正容量20の半
導体層5a上には補正容量用電極21が形成されている。補
正容量用電極21は下層に位置するコンタクト層21bと、
その上に位置する補正容量用電極部21aとを有する。コ
ンタクト層6b、7b及び21bは同時にパターン形成され、
厚さ500Åのａ−Si（n+）からなる。ソース電極部6a、
ドレイン電極部7a及び補正容量用電極部21aは同時にパ
ターン形成され、3000Åの厚さのTiからなる。
ゲート絶縁膜４とドレイン電極７との上には、ITOか
ら成る絵素電極８が1000Åの厚さにパターン形成されて
いる。更に、基板の全面に厚さ3000ÅのSiNxから成る保
護膜16、及び配向膜17が形成されている。
ら成る絵素電極８が1000Åの厚さにパターン形成されて
いる。更に、基板の全面に厚さ3000ÅのSiNxから成る保
護膜16、及び配向膜17が形成されている。
第２図に第１図のTFT11及び補正容量20近傍の拡大図
を示す。ドレイン電極７のゲート電極２の延設方向の幅
ａと、補正容量用電極21のゲート電極２の延設方向の幅
ｂとは等しい値に設定されていることが必要である。本
実施例では幅ａ及びｂを共に20μｍに設定した。ゲート
電極２と補正容量用電極21との重畳部の長さｃは、２μ
ｍに設定されている。また、半導体層5aはゲート電極２
の中央部まで形成されている。尚、ドレイン電極７の幅
ａ及び補正容量用電極21の幅ｂは、絵素電極８の面積及
び表示媒体の種類に応じて変更される。また、補正容量
用電極21とゲート電極２との重畳部の長さｃは、ゲート
電極２に対するドレイン電極７の予測される位置のずれ
の量に応じて設定することができる。
を示す。ドレイン電極７のゲート電極２の延設方向の幅
ａと、補正容量用電極21のゲート電極２の延設方向の幅
ｂとは等しい値に設定されていることが必要である。本
実施例では幅ａ及びｂを共に20μｍに設定した。ゲート
電極２と補正容量用電極21との重畳部の長さｃは、２μ
ｍに設定されている。また、半導体層5aはゲート電極２
の中央部まで形成されている。尚、ドレイン電極７の幅
ａ及び補正容量用電極21の幅ｂは、絵素電極８の面積及
び表示媒体の種類に応じて変更される。また、補正容量
用電極21とゲート電極２との重畳部の長さｃは、ゲート
電極２に対するドレイン電極７の予測される位置のずれ
の量に応じて設定することができる。
以上のようにして形成されたアクティブマトリクス基
板に対向する対向基板は、ガラス基板12と、該基板12上
に形成されたカラーフィルタ14及びブラックストライブ
15を有する。更に、対向基板の全面に、ITOから成る対
向電極13及び配向膜18が形成されている。２つの配向膜
17及び18の間に液晶層19が封入され、アクティブマトリ
クス表示装置が構成されている。
板に対向する対向基板は、ガラス基板12と、該基板12上
に形成されたカラーフィルタ14及びブラックストライブ
15を有する。更に、対向基板の全面に、ITOから成る対
向電極13及び配向膜18が形成されている。２つの配向膜
17及び18の間に液晶層19が封入され、アクティブマトリ
クス表示装置が構成されている。
本実施例では、TFT11のドレイン電極７とは反対側の
ゲート電極２の側部に、絵素電極８に電気的に接続され
た補正容量用電極21がゲート絶縁膜４を介して重畳され
ている。この構成により、ゲート電極２とドレイン電極
７との重畳部に形成される浮遊容量を補正するための補
正容量20が、補正容量用電極21とゲート電極２との間に
形成される。本実施例では、補正容量用電極21はドレイ
ン電極７と同時にパターニングすることができ、また、
ドレイン電極７の幅ａと補正容量用電極21の幅ｂとは等
しく設定されているので、ドレイン電極７の位置が浮遊
容量の増加する方向にずれて形成されると、補正容量用
電極21は補正容量20が減少するようにずれて形成され
る。即ち、ゲート電極２とドレイン電極７との重畳部の
面積が増加すると、その増加分だけゲート電極２と補正
容量用電極21との重畳部の面積が減少するように、ドレ
イン電極７と補正容量用電極21とを形成することができ
る。逆に、ドレイン電極７の位置が浮遊容量の減少する
方向にずれて形成されると、補正容量用電極21は補正容
量20が増加するようにずれて形成される。即ち、ゲート
電極２とドレイン電極７との重畳部の面積が減少する
と、その減少分だけゲート電極２と補正容量用電極21と
の重畳部の面積が増加するように、ドレイン電極７と補
正容量用電極21とを形成することができる。
ゲート電極２の側部に、絵素電極８に電気的に接続され
た補正容量用電極21がゲート絶縁膜４を介して重畳され
ている。この構成により、ゲート電極２とドレイン電極
７との重畳部に形成される浮遊容量を補正するための補
正容量20が、補正容量用電極21とゲート電極２との間に
形成される。本実施例では、補正容量用電極21はドレイ
ン電極７と同時にパターニングすることができ、また、
ドレイン電極７の幅ａと補正容量用電極21の幅ｂとは等
しく設定されているので、ドレイン電極７の位置が浮遊
容量の増加する方向にずれて形成されると、補正容量用
電極21は補正容量20が減少するようにずれて形成され
る。即ち、ゲート電極２とドレイン電極７との重畳部の
面積が増加すると、その増加分だけゲート電極２と補正
容量用電極21との重畳部の面積が減少するように、ドレ
イン電極７と補正容量用電極21とを形成することができ
る。逆に、ドレイン電極７の位置が浮遊容量の減少する
方向にずれて形成されると、補正容量用電極21は補正容
量20が増加するようにずれて形成される。即ち、ゲート
電極２とドレイン電極７との重畳部の面積が減少する
と、その減少分だけゲート電極２と補正容量用電極21と
の重畳部の面積が増加するように、ドレイン電極７と補
正容量用電極21とを形成することができる。
絵素電極８に印加される電圧の変化ΔVpは、以下の式
で表される。
で表される。
ここで、ΔVgはゲート電極２の電圧変化量を、Cgdは
ゲート電極２とドレイン電極７との間に形成される浮遊
容量を、Cgcはゲート電極２と補正容量用電極21との間
に形成される補正容量を、Cpは絵素電極８と対向電極13
との間に形成される容量をそれぞれ表わす。ΔVg及びCp
は一定なので、（Cgd＋Cgc）が一定であればΔVpを一定
にすることができる。本発明のアクティブマトリクス表
示装置では、各絵素電極８について浮遊容量Cgdと補正
容量Cgcとの和が一定なので、上述のようにΔVpを一定
にすることができる。従って、表示画面に表示むらは生
じない。
ゲート電極２とドレイン電極７との間に形成される浮遊
容量を、Cgcはゲート電極２と補正容量用電極21との間
に形成される補正容量を、Cpは絵素電極８と対向電極13
との間に形成される容量をそれぞれ表わす。ΔVg及びCp
は一定なので、（Cgd＋Cgc）が一定であればΔVpを一定
にすることができる。本発明のアクティブマトリクス表
示装置では、各絵素電極８について浮遊容量Cgdと補正
容量Cgcとの和が一定なので、上述のようにΔVpを一定
にすることができる。従って、表示画面に表示むらは生
じない。
尚、本実施例では、コンタクト層7bがドレイン電極部
7aに、コンタクト層21bが補正容量用電極部21aに、それ
ぞれゲート電極２上に於て完全に重なっている場合につ
いて説明したが、ゲート電極２上に於いて、コンタクト
層7bがドレイン電極部7aに完全に重なっていない場合に
は、コンタクト層7bとドレイン電極部7aとが、ゲート電
極２と重畳される領域に浮遊容量が形成される。同様
に、コンタクト層21bと補正容量用電極部21aがゲート電
極２と重畳される領域に補正容量20が形成される。
7aに、コンタクト層21bが補正容量用電極部21aに、それ
ぞれゲート電極２上に於て完全に重なっている場合につ
いて説明したが、ゲート電極２上に於いて、コンタクト
層7bがドレイン電極部7aに完全に重なっていない場合に
は、コンタクト層7bとドレイン電極部7aとが、ゲート電
極２と重畳される領域に浮遊容量が形成される。同様
に、コンタクト層21bと補正容量用電極部21aがゲート電
極２と重畳される領域に補正容量20が形成される。
（発明の効果） 本発明のアクティブマトリクス表示装置では、TFTの
ゲート電極とドレイン電極との重畳部に形成される浮遊
容量を補正するための補正容量が設けられているので、
浮遊容量が一定していなくても、浮遊容量と補正容量と
の和が一定とすることにより、各絵素電極に印加される
電圧の変化を一定に保つことが可能となる。従って、本
発明によれば画面全体に渡って表示むらが無く、画像品
位の高い表示装置を得ることができる。
ゲート電極とドレイン電極との重畳部に形成される浮遊
容量を補正するための補正容量が設けられているので、
浮遊容量が一定していなくても、浮遊容量と補正容量と
の和が一定とすることにより、各絵素電極に印加される
電圧の変化を一定に保つことが可能となる。従って、本
発明によれば画面全体に渡って表示むらが無く、画像品
位の高い表示装置を得ることができる。
第１図は本発明のアクティブマトリクス表示装置の一実
施例に用いられるアクティブマトリクス基板の部分平面
図、第２図は第１図のTFT及び補正容量の部分の拡大
図、第３図は第１図の基板を用いた表示装置の第１図に
於けるIII−III線に沿った断面図、第４図は第１図の基
板を用いた表示装置の第１図に於けるIV−IV線に沿った
断面図、第５図は従来のアクティブマトリクス表示装置
に用いられるアクティブマトリクス基板の平面図であ
る。 1,12……絶縁性基板、２……ゲート電極、３……陽極酸
化膜、４……ゲート絶縁膜、5,5a……半導体層、６……
ソース電極、6a……ソース電極部、７……ドレイン電
極、7a……ドレイン電極部、6b,7b,21b……コンタクト
層、８……絵素電極、９……ゲートバス配線、10……ソ
ースバス配線、11……TFT、20……補正容量、21……補
正容量用電極、21a……補正容量用電極部。
施例に用いられるアクティブマトリクス基板の部分平面
図、第２図は第１図のTFT及び補正容量の部分の拡大
図、第３図は第１図の基板を用いた表示装置の第１図に
於けるIII−III線に沿った断面図、第４図は第１図の基
板を用いた表示装置の第１図に於けるIV−IV線に沿った
断面図、第５図は従来のアクティブマトリクス表示装置
に用いられるアクティブマトリクス基板の平面図であ
る。 1,12……絶縁性基板、２……ゲート電極、３……陽極酸
化膜、４……ゲート絶縁膜、5,5a……半導体層、６……
ソース電極、6a……ソース電極部、７……ドレイン電
極、7a……ドレイン電極部、6b,7b,21b……コンタクト
層、８……絵素電極、９……ゲートバス配線、10……ソ
ースバス配線、11……TFT、20……補正容量、21……補
正容量用電極、21a……補正容量用電極部。
Claims (1)
- 【請求項１】一対の絶縁性基板と、該一対の基板の何れ
か一方の基板内面に形成されたゲートバス配線と、該ゲ
ートバス配線から分岐したゲート電極と、該ゲート電極
上に形成された薄膜トランジスタと、該薄膜トランジス
タのドレイン電極に電気的に接続された絵素電極と、を
有するアクティブマトリクス表示装置であって、 該ドレイン電極とは反対側の該ゲート電極の側部に、該
絵素電極に電気的に接続された補正容量用電極が絶縁膜
を介して重畳され、該ゲート電極と該ドレイン電極との
重畳部に形成される浮遊容量を補正するための補正容量
が、該補正容量用電極と該ゲート電極との間に形成され
ているアクティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194090A JP2573730B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18194090A JP2573730B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468319A JPH0468319A (ja) | 1992-03-04 |
| JP2573730B2 true JP2573730B2 (ja) | 1997-01-22 |
Family
ID=16109555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18194090A Expired - Lifetime JP2573730B2 (ja) | 1990-07-09 | 1990-07-09 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573730B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2556253B2 (ja) * | 1993-05-25 | 1996-11-20 | 日本電気株式会社 | 液晶表示装置 |
| JP3036513B2 (ja) | 1998-06-10 | 2000-04-24 | 日本電気株式会社 | 液晶表示装置 |
| AU2002357625A1 (en) * | 2002-01-17 | 2003-07-30 | International Business Machines Corporation | Display device, scanning line driver circuit |
-
1990
- 1990-07-09 JP JP18194090A patent/JP2573730B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0468319A (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459595A (en) | Active matrix liquid crystal display | |
| JP3210437B2 (ja) | 液晶表示装置 | |
| KR101116075B1 (ko) | 액정 표시 장치 | |
| JP3036513B2 (ja) | 液晶表示装置 | |
| US5302987A (en) | Active matrix substrate including connecting electrode with extended portion | |
| US20060012741A1 (en) | Vertical alignment liquid crystal display device | |
| JPH05127195A (ja) | 液晶表示装置 | |
| JPH0830825B2 (ja) | アクティブマトリクス表示装置 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2003091017A (ja) | カラー液晶表示装置 | |
| JP4115649B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2556253B2 (ja) | 液晶表示装置 | |
| JP3659608B2 (ja) | 液晶表示装置 | |
| JP4065645B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3777201B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH031648B2 (ja) | ||
| JP2573730B2 (ja) | アクティブマトリクス表示装置 | |
| JP2551377B2 (ja) | 液晶ディスプレイ装置 | |
| JP2000284723A (ja) | 表示装置 | |
| JP4347366B2 (ja) | アクティブマトリクス型カラー液晶表示装置 | |
| JP2858499B2 (ja) | 液晶素子の駆動方法 | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JP3723389B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |