JP2551377B2 - 液晶ディスプレイ装置 - Google Patents

液晶ディスプレイ装置

Info

Publication number
JP2551377B2
JP2551377B2 JP10092394A JP10092394A JP2551377B2 JP 2551377 B2 JP2551377 B2 JP 2551377B2 JP 10092394 A JP10092394 A JP 10092394A JP 10092394 A JP10092394 A JP 10092394A JP 2551377 B2 JP2551377 B2 JP 2551377B2
Authority
JP
Japan
Prior art keywords
thin film
line
compensation
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10092394A
Other languages
English (en)
Other versions
JPH0798462A (ja
Inventor
統 助川
浩史 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10092394A priority Critical patent/JP2551377B2/ja
Publication of JPH0798462A publication Critical patent/JPH0798462A/ja
Application granted granted Critical
Publication of JP2551377B2 publication Critical patent/JP2551377B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶ディスプレイ装置に
関し、特に画素とスイッチング素子をマトリクス状に配
置したアクティブマトリクス液晶ディスプレイ装置に関
する。
【0002】
【従来の技術】従来のこの種の液晶ディスプレイ装置の
液晶表示パネルとして、図8以下に示すように、スイッ
チング素子として薄膜トランジスタを用いたものがあ
る。図9はその平面構成図、図9はそのE−E線に沿う
概略の断面図、図10はその等価回路であり、ガラス基
板11上にゲート電極12を形成し、これにはゲートラ
イン13を延設する。このゲート電極12に対してソー
ス電極17s及びドレイン電極17dを形成して薄膜ト
ランジスタ(TFT)を構成する。そして、ソース電極
17sには画素(ドット)として透明導電膜からなる表
示電極19が接続され、ドレイン電極17dにはドレイ
ンライン18が一体に形成される。
【0003】ここで、ドレイン電極17d及びドレイン
ライン18は通常では配線抵抗上の制限からクロム(C
r)やアルミニウム(Al)等の金属で形成される。ま
た、表示電極19は透明電極材であるITO(Indi
um Tin Oxide:酸化インジウム錫)で形成
されている。
【0004】この液晶ディスプレイ装置では、ドレイン
ライン18に駆動信号を供給することでTFTが選択的
に動作され、表示電極19に所定の電圧が印加されて画
素の表示が行われる。特に、ドレインライン18にはデ
ィスプレイの走査周波数(VGA表示では40kHz)
で反転する信号が加えられる。この場合、ゲートライン
反転と呼ばれてドレインバスラインが全て同極性で反転
する駆動方式と、ドット反転と呼ばれてドラインバスラ
イン毎に極性の異なる信号で駆動する方式とがある。
【0005】
【発明が解決しようとする課題】従来のこのような液晶
ディスプレイでは、ドレイン電極17dにつながるドレ
インライン18を構成する導電部材と、表示電極19を
構成する導電部材とが異なる材質で形成されるため、ド
レインライン18と表示電極19はそれぞれ個別のパタ
ーン形成工程によって形成される。このため、それぞれ
を形成する際のパターン形成工程においてパターン位置
ずれが生じると、ドレインライン18と表示電極19と
の間隔寸法(図8の寸法L1及びL2)にバラツキが生
じることになる。ここで、L1は、各薄膜トランジスタ
用のドレインライン18及び表示電極19間の間隔寸法
を表し、L2は一つの薄膜トランジスタ用の表示電極1
9と隣の薄膜トランジスタ用のドレインライン18との
間の間隔寸法を表す。前記隣の薄膜トランジスタとは、
前記一つの薄膜トランジスタ用のドレインライン18よ
りも前記一つの薄膜トランジスタ用の表示電極19に近
い方の薄膜トランジスタである。これらの間隔寸法L1
及びL2で決定されるドレインライン18と表示電極1
9との間の容量が、その位置ずれの程度によって変化さ
れる。
【0006】通常、表示電極19はドレインライン18
との間に生じる容量に応じてドレインラインに供給され
る反転信号の影響により変調を受けているが、前記した
ようにドレインライン18と表示電極19との間の容量
が変化されると、ドレインライン18に供給される信号
によって受ける表示電極19の影響が変化され、特性上
のバラツキが生じることになる。
【0007】この場合、ゲートライン反転の駆動方式で
は、ドレインライン18の反転で生じる表示電極19の
変調分は表示電極19の左右に配置されるドレインライ
ン18による影響の和となるため、方向性のある位置ず
れの場合には左右の位置ずれが相殺して影響は小さくさ
れる。ところが、ドット反転の駆動方式では、表示電極
19の変調分は左右に配置されるドレインライン18と
の容量の差となるため、方向性のある位置ずれでは両方
の影響が倍化され、影響は極めて大きなものとなる。
【0008】特に、液晶ディスプレイの画面を複数の領
域に分割して露光を行いながらパターン形成工程を行う
場合には、各領域でのドレインライン18と表示電極1
9との間の位置ずれ量にバラツキが生じ易いため、これ
らの隣接する領域での表示の特性が境界部においてステ
ップ的に変化されることになり、この境界部が同一画面
での継ぎ目として表示され易く、表示品質の点で重大な
問題となる。
【0009】表示品質の劣化を防ぐためには、各薄膜ト
ランジスタ用のドレインライン18及び表示電極19
間、及び、前記一つの薄膜トランジスタ用の表示電極1
9と前記隣の薄膜トランジスタ用のドレインライン18
との間の容量の不均一を補償することが要求される。
【0010】実開平5−8586号公報には、液晶ディ
スプレイ装置において、表示電極と同一材料からなる補
助層を、ドレインライン上に、表示電極と同時に形成す
ることが開示されている。しかしながら、各補助層は各
ドレインラインと同一形状(同一幅)であるので、これ
ら補助層では各薄膜トランジスタ用のドレインライン及
び表示電極間、及び、一つの薄膜トランジスタ用の表示
電極と隣の薄膜トランジスタ用のドレインラインとの間
の容量の不均一を補償することは困難である。
【0011】従って本発明の課題は、ドレインラインと
表示電極との間の位置ずれによっても表示電極における
特性のバラツキを防止することを可能にした液晶ディス
プレイ装置を提供することにある。
【0012】本発明の別の課題は、各薄膜トランジスタ
用のドレインライン及び表示電極間、及び、一つの薄膜
トランジスタ用の表示電極と隣の薄膜トランジスタ用の
ドレインラインとの間の容量の不均一を補償することが
できる高表示品質の液晶ディスプレイ装置を提供するこ
とにある。
【0013】
【課題を解決するための手段】本発明によれば、ガラス
基板と、このガラス基板上にマトリクス状に形成された
複数の薄膜トランジスタとを有するアクティブマトリク
ス型の液晶ディスプレイ装置において、前記複数の薄膜
トランジスタの各々は、半導体膜と;ゲート電極と;前
記半導体膜と前記ゲート電極との間のゲート絶縁膜と;
前記半導体膜に接触して形成された第1の電極と;この
第1の電極から離れた位置に前記半導体膜に形成された
第2の電極と;前記ゲート電極に接触し列方向に配列さ
れた第1のバスラインと;前記第1の電極に接触し行方
向に配列された第2のバスラインと;前記第2の電極に
接触し前記第2のバスラインから離れて前記第2のバス
ラインに沿うように形成された表示電極と;前記第2の
バスライン及び前記表示電極のうちの一方に接触して形
成され、前記第2のバスライン及び前記表示電極のうち
の前記一方から前記第2のバスライン及び前記表示電極
のうちの他方に向って突出する突出部を有する補償導電
膜と;を有し、前記補償導電膜は、前記複数の薄膜トラ
ンジスタにおける、前記補償導電膜の前記突出部と前記
第2のバスライン及び前記表示電極のうちの前記他方と
の間の距離を一定に保つためのものであることを特徴と
する液晶ディスプレイ装置が得られる。
【0014】更に本発明によれば、前記補償導電膜は、
前記表示電極と同一の材料からなり、前記第2のバスラ
インに接触して該第2のバスライン上に形成されている
ことを特徴とする液晶ディスプレイ装置が得られる。
【0015】また本発明によれば、前記補償導電膜は、
前記第2のバスラインを覆うように該第2のバスライン
上に該第2のバスラインに沿って形成されていることを
特徴とする液晶ディスプレイ装置が得られる。
【0016】更に本発明によれば、前記補償導電膜は、
前記第2のバスラインと同一の材料からなり、前記表示
電極に接触して該表示電極下に形成されていることを特
徴とする液晶ディスプレイ装置が得られる。
【0017】また本発明によれば、絶縁膜と;この絶縁
膜上に配置され、各々がドレイン電極及びソース電極を
有する複数の薄膜トランジスタと;前記複数の薄膜トラ
ンジスタの前記ドレイン電極にそれぞれ接続された状態
に前記絶縁膜上に形成され、各々が第1の導電材からな
り第1の所定幅を有する複数のドレインラインと;前記
複数の薄膜トランジスタの前記ソース電極にそれぞれ接
続された状態に前記絶縁膜上に形成され、各々が前記第
1の導電材とは異なる第2の導電材からなる複数の表示
電極と;前記複数の表示電極と同時に、前記複数のドレ
インライン上に形成され、各々が前記第2の導電材から
なり前記第1の所定幅よりも広い第2の所定幅を有する
複数の補償ラインとを;有する液晶パネルを有し、前記
複数の補償ラインは、各補償ラインの両端部が前記絶縁
膜上に形成され、かつ、各薄膜トランジスタ用の前記表
示電極及び前記補償ライン間、及び、一つの薄膜トラン
ジスタ用の前記表示電極とその隣の薄膜トランジスタ用
の前記補償ラインとの間に、所定距離が置かれた状態
に、形成され、前記隣のトランジスタは、前記一つの薄
膜トランジスタ用の前記ドレインラインよりも前記一つ
の薄膜トランジスタ用の前記表示電極に近い方の薄膜ト
ランジスタであり、前記複数の補償ラインは、各薄膜ト
ランジスタ用の前記ドレインライン及び前記表示電極
間、及び、前記一つの薄膜トランジスタ用の前記表示電
極と前記隣の薄膜トランジスタ用の前記ドレインライン
との間の容量の不均一を補償するためのものであること
を特徴とする液晶ディスプレイ装置が得られる。
【0018】更に本発明によれば、絶縁膜と;この絶縁
膜上に配置され、各々がドレイン電極及びソース電極を
有する複数の薄膜トランジスタと;前記複数の薄膜トラ
ンジスタの前記ドレイン電極にそれぞれ接続された状態
に前記絶縁膜上に形成され、各々が第1の導電材からな
る複数のドレインラインと;前記複数のドレインライン
と同時に、前記絶縁膜上に形成され、各々が前記第1の
導電材からなる複数の第1の補償ラインと;前記複数の
ドレインライン及び前記複数の第1の補償ラインと同時
に、前記絶縁膜上に、各薄膜トランジスタ用の前記第1
の補償ラインより各薄膜トランジスタ用の前記ドレイン
ラインから遠い位置に形成され、各々が前記第1の導電
材からなる複数の第2の補償ラインと;前記複数の薄膜
トランジスタの前記ソース電極にそれぞれ接続された状
態に前記絶縁膜上に形成され、各々が前記第1の導電材
とは異なる第2の導電材からなる複数の表示電極とを;
有する液晶パネルを有し、前記複数の第1の補償ライン
は、各薄膜トランジスタ用の前記ドレインライン及び前
記第1の補償ライン間に所定距離が置かれた状態に形成
されており、前記複数の第2の補償ラインは、一つの薄
膜トランジスタ用の前記第2の補償ラインとその隣の薄
膜トランジスタ用の前記ドレインラインとの間に、前記
所定距離が置かれた状態に形成されており、前記隣のト
ランジスタは、前記一つの薄膜トランジスタ用の前記ド
レインラインよりも前記一つの薄膜トランジスタ用の前
記第2の補償ラインに近い方の薄膜トランジスタであ
り、各薄膜トランジスタ用の前記表示電極は、各薄膜ト
ランジスタ用の前記表示電極が各薄膜トランジスタ用の
前記第1及び前記第2の補償ライン間に位置するよう
に、前記絶縁膜上に形成されており、各薄膜トランジス
タ用の前記表示電極は、更に、各薄膜トランジスタ用の
前記表示電極の両端部が各薄膜トランジスタ用の前記第
1の補償ライン及び前記第2の補償ラインの内側の端部
上に重なるように、各薄膜トランジスタ用の前記第1及
び前記第2の補償ライン上にも形成されており、前記第
1及び前記第2の補償ラインは、各薄膜トランジスタ用
の前記ドレインライン及び前記表示電極間、及び、前記
一つの薄膜トランジスタ用の前記表示電極と前記隣の薄
膜トランジスタ用の前記ドレインラインとの間の容量の
不均一を補償するためのものであることを特徴とする液
晶ディスプレイ装置が得られる。
【0019】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0020】図1は本発明の第1実施例の平面図、図2
はそのA−A線に沿う要部の拡大断面図、図3はそのB
−B線に沿う断面図である。
【0021】図1〜図3を参照して、本発明の第1実施
例による液晶ディスプレイ装置を説明する。この液晶デ
ィスプレイ装置は、図8〜図10と同一の参照符号で示
した同一の部分を含む。本液晶ディスプレイ装置は、ガ
ラス基板11を有する液晶パネル40(図3)を有す
る。このガラス基板11上には、ゲート層12´と、こ
のゲート層12´に接続されるゲート電極12と、この
ゲート電極12に接続され列方向に延びるゲートライン
13が形成される。また、ゲート層12´、ゲート電極
12、ゲートライン13、及びガラス基板11の残りの
表面上にはゲート絶縁膜14が形成される。更に、ゲー
ト層12´の上方に位置するゲート絶縁膜14上の部分
にはアモルファスシリコン層15が形成される。
【0022】このアモルファスシリコン層15の上には
ソース層16s及びドレイン層16dが形成され、ソー
ス層16s及びドレイン層16d上にはソース電極17
s及びドレイン電極17dがそれぞれ形成される。この
際、膜厚140nm程度のCr膜をスパッタ成膜し、こ
れをパターニングしてソース層16s及びドレイン層1
6dにつながるソース電極17s及びドレイン電極17
dを形成する。
【0023】ゲート絶縁膜14上には、ドレイン電極1
7dに接続されるように、行方向に延びるドレインライ
ン18がドレイン電極17dと一体に形成される。ドレ
インライン18はクロム、アルミニウム等の金属からな
る第1の導電膜からなり、第1の所定幅を有する。
【0024】更に、図1及び図3に示すように、ゲート
絶縁膜14上には膜厚40nmの酸化インジウム錫(I
TO)をスパッタ成膜し、かつパターニングして、ドレ
インライン18から離れてドレインライン18に沿うよ
うに透明導電膜からなる表示電極19を形成する。この
表示電極19の一部はソース電極17sに重ねられて電
気的に接続される。このように表示電極19は、ドレイ
ンライン18の第1の導電膜とは異なる第2の導電膜
(酸化インジウム錫等の透明導電膜)からなる。
【0025】このようにして、ガラス基板11上には、
ドレイン電極17d及びソース電極17sを有する複数
の薄膜トランジスタ(TFT)が形成され、ゲート絶縁
膜14上には、これら複数の薄膜トランジスタ用に、複
数のドレインライン18及び複数の表示電極19が形成
される。
【0026】複数の補償ライン(補償導電膜)19a
は、複数の表示電極19と同時に、複数のドレインライ
ン18上に形成される。各補償ライン19aは、表示電
極19と同一材料である第2の導電材からなり、各ドレ
インライン18の第1の所定幅よりも広い第2の所定幅
を有している。
【0027】この際、複数の補償ライン19aは、各補
償ライン19aの両端部がそれぞれ突出部としてゲート
絶縁膜14上に形成され、かつ、各薄膜トランジスタ用
の表示電極19及び補償ライン19a間、及び、一つの
薄膜トランジスタ用の表示電極19とその隣の薄膜トラ
ンジスタ用の補償ライン19aとの間に、所定距離L0
が置かれた状態に、形成される。ここで、隣のトランジ
スタとは、前記一つの薄膜トランジスタ用のドレインラ
イン18よりも前記一つの薄膜トランジスタ用の表示電
極19に近い方の薄膜トランジスタをいう。
【0028】このように、補償ライン19aは、ドレイ
ンライン18よりも大きな幅寸法として形成されてお
り、例えばドレインライン18の両側からそれぞれ2μ
m程度(図3)の突出部が突出されるような幅寸法に形
成されている。
【0029】複数の補償ライン19aは、各薄膜トラン
ジスタ用のドレインライン18及び表示電極19間、及
び、一つの薄膜トランジスタ用の表示電極19と隣の薄
膜トランジスタ用のドレインライン18との間の容量の
不均一を補償するためのものである。
【0030】なお、図3において、補償ライン19a及
びドレインライン18上には絶縁膜30が形成され、か
つ所要の寸法で離間してガラス基板20が配設され、こ
のガラス基板20の下面に対向電極21が形成され、か
つ表示電極19と対向電極21との間及び絶縁膜30と
対向電極21との間に液晶22が介装される。また、上
下のガラス基板11及び20の外面には偏光板23及び
24が形成されることも言うまでもなく、これにより液
晶パネル40が形成される。
【0031】この構成によれば、補償ライン19aは表
示電極19と同一のパターン形成工程で形成されている
ため、表示電極19の端部と補償ライン19aの端部と
の間隔L0は常に一定寸法に形成される。したがって、
例えばCr膜で形成されたドレインライン18と、これ
とは別の工程により例えば酸化インジウム錫膜で形成さ
れた表示電極19との間に位置ずれが生じていても、補
償ライン19aが結合されたドレインライン18と表示
電極19との間隔は、補償ライン19aと表示電極19
との間隔となり、この結果、間隔寸法は一定化される。
【0032】この位置ずれ量と、表示電極19及びドレ
インライン18の間隔寸法の左右の差との関係を図4に
示す。同図において、例えば、ドレインライン18と表
示電極19との間に1μmの位置ずれが生じた場合を考
えると、従来構成のものでは同図に破線で示すように、
表示電極19の左右におけるドレインライン18との間
隔差の変動が2μmになるのに対し、この構成では前記
したように補償ライン19aをドレインライン18の両
側に2μm程度突出させることにより、同図に実線で示
すように、位置ずれが2μmまでは表示電極19とドレ
インライン18との間隔寸法の変動は0となる。
【0033】したがって、ドレインライン18と表示電
極19との位置ずれ量が2μmまでは、表示電極19と
ドレインライン18との間に生じる容量を一定なものに
でき、これによりドレインライン18に供給される信号
によって受ける表示電極19の影響を安定化させ、特性
上のバラツキを解消することができる。特に、ドット反
転の駆動方式において、表示電極19の変調分は左右に
配置されるドレインライン18との容量の差となるが、
ここでは位置ずれが実質的に0となるため、影響は殆ど
ない。これにより、液晶ディスプレイの画面を複数の領
域に分割して露光を行いながらパターン形成工程を行う
場合でも、これらの隣接する領域での表示の特性が境界
部においてステップ的に変化されることはなく、この境
界部が同一画面での継ぎ目として表示されることもな
い。
【0034】なお、ここではドレインライン18に対し
て補償ライン19aの突出量を2μmに設定した例を示
しているが、ドレインライン18と表示電極19とにお
ける露光精度に応じて、適宜変更できることは言うまで
もない。
【0035】また、補償ライン19aはドレインライン
18の端部にのみ重ねるようにしてもよい。
【0036】次に、図5を参照して本発明の第2実施例
による液晶ディスプレイ装置を説明する。この液晶ディ
スプレイ装置は、以下に述べる点を除けば、図1の液晶
ディスプレイ装置と同じである。即ち、図1の液晶ディ
スプレイ装置においては、補償ライン(補償導電膜)1
9aの形成される領域が、ドレインライン18の表面上
のうち表示電極19に対応した部分上にのみに限定され
ていたのに対して、図5の液晶ディスプレイ装置におい
ては、補償ライン(補償導電膜)19aは、ドレインラ
イン18の全表面上に形成される。
【0037】次に、図6及び図7を参照して本発明の第
3実施例による液晶ディスプレイ装置を説明する。図6
は本発明の第3実施例の平面図、図7はそのD−D線に
沿う断面図である。この液晶ディスプレイ装置は、図8
〜図10及び図1〜図3と同一の参照符号で示した同一
の部分を含む。
【0038】この液晶ディスプレイ装置において、複数
のドレインライン18は、図1の液晶ディスプレイ装置
の場合と同様に、複数の薄膜トランジスタのドレイン電
極17dにそれぞれ接続された状態にゲート絶縁膜14
上に形成され、各ドレインライン18は前述の第1の導
電材からなる。
【0039】複数の第1の補償ライン(第1の補償導電
膜)18aは、各々、ドレインライン18と同じく前述
の第1の導電材からなり、ドレインライン18と同時
に、ゲート絶縁膜14上に形成される。
【0040】複数の第2の補償ライン(第2の補償導電
膜)18a´も、各々、前述の第1の導電材からなり、
ドレインライン18及び第1の補償ライン18aと同時
に、ゲート絶縁膜14上に、各薄膜トランジスタ用の第
1の補償ライン18aより各薄膜トランジスタ用のドレ
インライン18から遠い位置に形成される。
【0041】複数の表示電極19は、複数の薄膜トラン
ジスタのソース電極17sにそれぞれ接続された状態に
ゲート絶縁膜14上に形成され、各々が前記第1の導電
材とは異なる前述の第2の導電材からなる。
【0042】詳細には、複数の第1の補償ライン18a
は、各薄膜トランジスタ用のドレインライン18及び第
1の補償ライン18a間に所定距離L0が置かれた状態
に形成されており、複数の第2の補償ライン18a´
は、一つの薄膜トランジスタ用の第2の補償ライン18
a´とその隣の薄膜トランジスタ用のドレインライン1
8との間に、前記所定距離L0が置かれた状態に形成さ
れている。この場合、隣のトランジスタとは、前述の一
つの薄膜トランジスタ用のドレインライン18よりも前
記一つの薄膜トランジスタ用の第2の補償ライン18a
´に近い方の薄膜トランジスタをいう。
【0043】各薄膜トランジスタ用の表示電極19は、
各薄膜トランジスタ用の表示電極19が各薄膜トランジ
スタ用の第1及び第2の補償ライン18a及び18a´
間に位置するように、ゲート絶縁膜14上に形成されて
おり、各薄膜トランジスタ用の表示電極19は、更に、
各薄膜トランジスタ用の表示電極19の両端部が各薄膜
トランジスタ用の第1の補償ライン18a及び第2の補
償ライン18a´の内側の端部上に重なるように、各薄
膜トランジスタ用の第1及び第2の補償ライン18a及
び18a´上にも形成されている。
【0044】このようにして、各薄膜トランジスタ用の
表示電極19の両端部下には各薄膜トランジスタ用の第
1の補償ライン18a及び第2の補償ライン18a´の
内側の端部が形成され、各薄膜トランジスタ用の第1の
補償ライン18a及び第2の補償ライン18a´の外側
の端部はそれぞれ突出部として表示電極19から突出さ
れている。
【0045】第1及び第2の補償ライン18a及び18
a´は、各薄膜トランジスタ用のドレインライン18及
び表示電極19間、及び、前記一つの薄膜トランジスタ
用の表示電極19と前記隣の薄膜トランジスタ用のドレ
インライン18との間の容量の不均一を補償するための
ものである。
【0046】この実施例では、ドレインライン18を形
成する例えばCr膜をパターン形成する際に、Cr膜の
一部18a及び18a´を利用して表示電極19の両側
部(第1及び第2の補償ライン18a及び18a´)を
同時に形成したものである。そして、この両側部のCr
膜18a及び18a´に重なるように例えば酸化インジ
ウム錫等の透明導電膜で表示電極19を形成している。
【0047】この構成においては、ドレインライン18
と両側部Cr膜18a及び18a´とが同時に形成され
てその間隔寸法が一定であるため、両側部のCr膜18
a及び18a´の幅寸法を例えば2μmに設定しておけ
ば、酸化インジウム錫膜等の透明導電膜とCr膜との間
に最大で2μmの位置ずれが生じても、表示電極19の
両側部においてドレインライン18との間隔寸法に変動
が生じることはなく、ドレインライン18と表示電極1
9との間に生じる容量を一定なものとし、表示電極の特
性の安定化を図ることができる。
【0048】一般に酸化インジウム錫膜はパターニング
の精度がCr等の金属よりも劣るため、この実施例では
エッチング精度を含めてドレインライン18と表示電極
19との間隔寸法を第1実施例のものよりも一定化する
上で有効である。
【0049】
【発明の効果】以上説明したように本発明は、各薄膜ト
ランジスタ用のドレインライン及び表示電極間、及び、
一つの薄膜トランジスタ用の表示電極と隣の薄膜トラン
ジスタ用のドレインラインとの間の容量の不均一を補償
することができる高表示品質の液晶ディスプレイ装置を
得ることができる。
【0050】また、薄膜トランジスタに接続されるドレ
インラインを第1の導電膜で形成し、表示電極を第2の
導電膜で形成し、ドレインラインには表示電極と同時に
パターン形成される第2の導電膜からなる補償ライン
(補償導電膜)を補償ラインの両端がドレインラインの
両端から突出部として突出するように重ねて形成するこ
とで、ドレインラインと表示電極との間に位置ずれが生
じても、突出部寸法の範囲内でドレインラインと表示電
極の端部間の間隔を一定化し、両者間での容量を一定な
ものにすることができる。
【0051】また、表示電極の端部には第1の導電膜か
らなるドレインラインと同時にパターン形成される第1
の導電膜からなる第1及び第2の補償ライン(第1及び
第2の補償導電膜)を形成し、こらら第1及び第2の補
償ラインに両端部が重なるように第2の導電膜からなる
表示電極を形成することで、同様にドレインラインと表
示電極の端部間の間隔を一定のものにすることができ
る。この場合、第1の導電膜にCr等の金属膜を用い、
第2の導電膜に酸化インジウム錫膜を用いれば、Cr膜
のパターンニング精度が高いことを利用して間隔寸法を
高精度に管理することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施例による液晶ディスプレイ装
置の平面図である。
【図2】図1のA−A線に沿う一部の拡大断面図であ
る。
【図3】図1のB−B線に沿う断面図である。
【図4】本発明と従来における位置ずれ量と、ドレイン
ライン−表示電極の間隔寸法の変動を示す図である。
【図5】本発明の第2実施例による液晶ディスプレイ装
置の平面図である。
【図6】本発明の第3実施例による液晶ディスプレイ装
置の平面図である。
【図7】図5のD−D線に沿う断面図である。
【図8】従来の液晶ディスプレイ装置の平面図である。
【図9】図8のE−E線に沿う断面図である。
【図10】図8の等価回路図である。
【符号の説明】
11 ガラス基板 12 ゲート電極 12´ ゲート層 13 ゲートライン 14 ゲート絶縁膜 15 アモルファスシリコン層 16s ソース層 16d ドレイン層 17s ソース電極 17d ドレイン電極 18 ドレインライン 18a 第1の補償ライン(第1の補償導電膜) 18a´ 第2の補償ライン(第2の補償導電膜) 19 表示電極 19a 補償ライン(補償導電膜)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 ガラス基板と、このガラス基板上にマト
    リクス状に形成された複数の薄膜トランジスタとを有す
    るアクティブマトリクス型の液晶ディスプレイ装置にお
    いて、 前記複数の薄膜トランジスタの各々は、半導体膜と;ゲ
    ート電極と;前記半導体膜と前記ゲート電極との間のゲ
    ート絶縁膜と;前記半導体膜に接触して形成された第1
    の電極と;この第1の電極から離れた位置に前記半導体
    膜に形成された第2の電極と;前記ゲート電極に接触し
    列方向に配列された第1のバスラインと;前記第1の電
    極に接触し行方向に配列された第2のバスラインと;前
    記第2の電極に接触し前記第2のバスラインから離れて
    前記第2のバスラインに沿うように形成された表示電極
    と;前記第2のバスライン及び前記表示電極のうちの一
    方に接触して形成され、前記第2のバスライン及び前記
    表示電極のうちの前記一方から前記第2のバスライン及
    び前記表示電極のうちの他方に向って突出する突出部を
    有する補償導電膜と;を有し、前記補償導電膜は、前記
    複数の薄膜トランジスタにおける、前記補償導電膜の前
    記突出部と前記第2のバスライン及び前記表示電極のう
    ちの前記他方との間の距離を一定に保つためのものであ
    ることを特徴とする液晶ディスプレイ装置。
  2. 【請求項2】 前記補償導電膜は、前記表示電極と同一
    の材料からなり、前記第2のバスラインに接触して該第
    2のバスライン上に形成されていることを特徴とする請
    求項1に記載の液晶ディスプレイ装置。
  3. 【請求項3】 前記補償導電膜は、前記第2のバスライ
    ンを覆うように該第2のバスライン上に該第2のバスラ
    インに沿って形成されていることを特徴とする請求項1
    及び2のいずれかに記載の液晶ディスプレイ装置。
  4. 【請求項4】 前記補償導電膜は、前記第2のバスライ
    ンと同一の材料からなり、前記表示電極に接触して該表
    示電極下に形成されていることを特徴とする請求項1に
    記載の液晶ディスプレイ装置。
  5. 【請求項5】 絶縁膜と;この絶縁膜上に配置され、各
    々がドレイン電極及びソース電極を有する複数の薄膜ト
    ランジスタと;前記複数の薄膜トランジスタの前記ドレ
    イン電極にそれぞれ接続された状態に前記絶縁膜上に形
    成され、各々が第1の導電材からなり第1の所定幅を有
    する複数のドレインラインと;前記複数の薄膜トランジ
    スタの前記ソース電極にそれぞれ接続された状態に前記
    絶縁膜上に形成され、各々が前記第1の導電材とは異な
    る第2の導電材からなる複数の表示電極と;前記複数の
    表示電極と同時に、前記複数のドレインライン上に形成
    され、各々が前記第2の導電材からなり前記第1の所定
    幅よりも広い第2の所定幅を有する複数の補償ラインと
    を;有する液晶パネルを有し、 前記複数の補償ラインは、各補償ラインの両端部が前記
    絶縁膜上に形成され、かつ、各薄膜トランジスタ用の前
    記表示電極及び前記補償ライン間、及び、一つの薄膜ト
    ランジスタ用の前記表示電極とその隣の薄膜トランジス
    タ用の前記補償ラインとの間に、所定距離が置かれた状
    態に、形成され、前記隣のトランジスタは、前記一つの
    薄膜トランジスタ用の前記ドレインラインよりも前記一
    つの薄膜トランジスタ用の前記表示電極に近い方の薄膜
    トランジスタであり、 前記複数の補償ラインは、各薄膜トランジスタ用の前記
    ドレインライン及び前記表示電極間、及び、前記一つの
    薄膜トランジスタ用の前記表示電極と前記隣の薄膜トラ
    ンジスタ用の前記ドレインラインとの間の容量の不均一
    を補償するためのものであることを特徴とする液晶ディ
    スプレイ装置。
  6. 【請求項6】 前記複数の表示電極の各々は、透明導電
    膜からなることを特徴とする請求項5に記載の液晶ディ
    スプレイ装置。
  7. 【請求項7】 前記第1の導電材がクロム及びアルミニ
    ウムの内の一つであり、前記第2の導電材が酸化インジ
    ウム錫であることを特徴とする請求項5及び6のいずれ
    かに記載の液晶ディスプレイ装置。
  8. 【請求項8】 絶縁膜と;この絶縁膜上に配置され、各
    々がドレイン電極及びソース電極を有する複数の薄膜ト
    ランジスタと;前記複数の薄膜トランジスタの前記ドレ
    イン電極にそれぞれ接続された状態に前記絶縁膜上に形
    成され、各々が第1の導電材からなる複数のドレインラ
    インと;前記複数のドレインラインと同時に、前記絶縁
    膜上に形成され、各々が前記第1の導電材からなる複数
    の第1の補償ラインと;前記複数のドレインライン及び
    前記複数の第1の補償ラインと同時に、前記絶縁膜上
    に、各薄膜トランジスタ用の前記第1の補償ラインより
    各薄膜トランジスタ用の前記ドレインラインから遠い位
    置に形成され、各々が前記第1の導電材からなる複数の
    第2の補償ラインと;前記複数の薄膜トランジスタの前
    記ソース電極にそれぞれ接続された状態に前記絶縁膜上
    に形成され、各々が前記第1の導電材とは異なる第2の
    導電材からなる複数の表示電極とを;有する液晶パネル
    を有し、 前記複数の第1の補償ラインは、各薄膜トランジスタ用
    の前記ドレインライン及び前記第1の補償ライン間に所
    定距離が置かれた状態に形成されており、 前記複数の第2の補償ラインは、一つの薄膜トランジス
    タ用の前記第2の補償ラインとその隣の薄膜トランジス
    タ用の前記ドレインラインとの間に、前記所定距離が置
    かれた状態に形成されており、前記隣のトランジスタ
    は、前記一つの薄膜トランジスタ用の前記ドレインライ
    ンよりも前記一つの薄膜トランジスタ用の前記第2の補
    償ラインに近い方の薄膜トランジスタであり、 各薄膜トランジスタ用の前記表示電極は、各薄膜トラン
    ジスタ用の前記表示電極が各薄膜トランジスタ用の前記
    第1及び前記第2の補償ライン間に位置するように、前
    記絶縁膜上に形成されており、各薄膜トランジスタ用の
    前記表示電極は、更に、各薄膜トランジスタ用の前記表
    示電極の両端部が各薄膜トランジスタ用の前記第1の補
    償ライン及び前記第2の補償ラインの内側の端部上に重
    なるように、各薄膜トランジスタ用の前記第1及び前記
    第2の補償ライン上にも形成されており、 前記第1及び前記第2の補償ラインは、各薄膜トランジ
    スタ用の前記ドレインライン及び前記表示電極間、及
    び、前記一つの薄膜トランジスタ用の前記表示電極と前
    記隣の薄膜トランジスタ用の前記ドレインラインとの間
    の容量の不均一を補償するためのものであることを特徴
    とする液晶ディスプレイ装置。
  9. 【請求項9】 前記複数の表示電極の各々は、透明導電
    膜からなることを特徴とする請求項8に記載の液晶ディ
    スプレイ装置。
  10. 【請求項10】 前記第1の導電材がクロム及びアルミ
    ニウムの内の一つであり、前記第2の導電材が酸化イン
    ジウム錫であることを特徴とする請求項8及び9のいず
    れかに記載の液晶ディスプレイ装置。
JP10092394A 1993-05-15 1994-05-16 液晶ディスプレイ装置 Expired - Lifetime JP2551377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10092394A JP2551377B2 (ja) 1993-05-15 1994-05-16 液晶ディスプレイ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-136774 1993-05-15
JP13677493 1993-05-15
JP10092394A JP2551377B2 (ja) 1993-05-15 1994-05-16 液晶ディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH0798462A JPH0798462A (ja) 1995-04-11
JP2551377B2 true JP2551377B2 (ja) 1996-11-06

Family

ID=26441865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10092394A Expired - Lifetime JP2551377B2 (ja) 1993-05-15 1994-05-16 液晶ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2551377B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125766B2 (ja) 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6900854B1 (en) 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
KR20050063016A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101112540B1 (ko) 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101112543B1 (ko) 2004-11-04 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101197044B1 (ko) 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR20060073826A (ko) 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JPH0798462A (ja) 1995-04-11

Similar Documents

Publication Publication Date Title
US6956633B2 (en) Active matrix type liquid crystal display apparatus
JP2797972B2 (ja) アクティブマトリクス型液晶表示装置
US20060012741A1 (en) Vertical alignment liquid crystal display device
JPH11149076A (ja) 液晶表示装置
JP4115649B2 (ja) アクティブマトリクス型液晶表示装置
JP2693513B2 (ja) アクティブマトリクス型液晶表示素子
US8031313B2 (en) Lateral electric field type liquid crystal display device
JP2551377B2 (ja) 液晶ディスプレイ装置
JPH11149079A (ja) 液晶表示装置
JPH11153802A (ja) アクティブマトリクス液晶表示装置
JP2673739B2 (ja) 液晶素子
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
US20100277661A1 (en) Active matrix substrate and liquid crystal display device
JPH06332007A (ja) 液晶表示装置
JPH0943610A (ja) 液晶表示装置
JPH11149093A (ja) 液晶表示装置の製造方法
JPH10319428A (ja) アクティブマトリクス型液晶表示装置
KR20070003164A (ko) 액정표시장치
KR20060092712A (ko) 액정표시장치 및 그 제조방법
KR100237132B1 (ko) 액티브 매트릭스 액정 표시 장치
US5801802A (en) Liquid crystal display panel with two alignment domains
US20120257153A1 (en) Liquid crystal display device
JP2003015157A (ja) 液晶表示装置及びその製造方法
JP2639282B2 (ja) 液晶表示パネル
JP2000022156A (ja) 薄膜トランジスタ及びそのアレイ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960702

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 16

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 17

EXPY Cancellation because of completion of term