KR20070003164A - 액정표시장치 - Google Patents

Abstract

본 발명의 액정표시장치는 소오스전극에 보상 패턴을 추가로 구성함으로써 패널 전체에 걸쳐 킥백(kickback) 전압의 변동을 최소화하여 잔상 수준을 개선하기 위한 것으로, 어레이 기판과 컬러필터 기판이 합착되어 형성된 액정표시패널; 상기 어레이 기판의 각 화소에 형성되며, 게이트전극, 소오스전극, 드레인전극 및 액티브층으로 구성되는 박막 트랜지스터; 및 상기 각 박막 트랜지스터의 소오스전극의 적어도 하나의 측면에 형성되며, 상기 화소의 위치에 따라 다른 크기를 가진 보상 패턴을 포함한다.

소오스전극, 보상 패턴, 킥백 전압, 잔상

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도.

도 2는 일반적인 액정표시장치에 있어서, 패널의 위치에 따른 공통 전압의 변동치를 나타내는 그래프.

도 3은 본 발명의 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.

도 4a 및 도 4b는 도 3에 도시된 어레이 기판의 박막 트랜지스터를 확대하여 나타내는 평면도.

도 5는 본 발명의 액정표시장치에 있어서, 패널의 위치에 따른 공통 전압의 변동치를 나타내는 그래프.

** 도면의 주요 부분에 대한 부호의 설명 **

110 : 어레이 기판 116 :게이트라인

117 : 데이터라인 118 : 화소전극

121 : 게이트전극 122 : 소오스전극

123 : 드레인전극 150,150A,150B : 보상 패턴

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 킥백 전압의 변동치를 최소화하여 잔상 수준을 개선한 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써, 원하는 화상을 표시하는 표시장치이다.

이를 위해, 상기 액정표시장치에는 화소들이 매트릭스 형태로 배열되는 액정표시패널과 상기 화소들을 구동하기 위한 구동부가 구비된다.

액정표시패널은 박막 트랜지스터 어레이(thin film transistor array)가 형성된 어레이 기판과 컬러필터(color filter)가 형성된 컬러필터 기판이 균일한 셀갭(cell gap)이 유지되도록 합착되고, 상기 어레이 기판과 컬러필터 기판 사이의 셀갭에 액정층이 형성되어 이루어진다.

이때, 상기 어레이 기판과 컬러필터 기판의 대향하는 표면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층의 액정이 일정한 방향으로 배열되도록 한다.

또한, 상기 어레이 기판과 컬러필터 기판은 화소부의 외곽을 따라 형성되는 실 패턴에 의해 합착되며, 합착된 상기 어레이 기판과 컬러필터 기판의 외면에는 편광판과 위상차판 등이 구비되며, 이와 같은 다수의 구성요소를 선택적으로 구성함으로써, 빛의 진행상태를 바꾸거나 굴절률을 변화시켜 높은 휘도와 콘트라스트(contrast) 특성을 갖는 액정표시패널이 구성된다.

이하, 상기와 같이 구성되는 액정표시장치를 도면을 참조하여 상세히 설명한 다.

도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 평면도이다.

도면에 도시된 바와 같이, 액정표시장치는 크게 화소들이 매트릭스 형태로 배열되어 화상을 표시하는 화소부(35)와 상기 화소부(35)의 게이트라인(16)들과 접속되는 게이트패드부(31) 및 데이터라인(17)들과 접속되는 데이터패드부(32)로 구성된다.

이때, 상기 게이트패드부(31)와 데이터패드부(32)는 컬러필터 기판(5)과 중첩되지 않는 어레이 기판(10)의 가장자리 영역에 형성되며, 게이트패드부(31)는 게이트 구동부(미도시)로부터 공급되는 주사신호를 화소부(35)의 게이트라인(16)들에 공급하고, 데이터패드부(32)는 데이터 구동부(미도시)로부터 공급되는 화상정보를 화소부(35)의 데이터라인(17)들에 공급한다.

또한, 상기 어레이 기판(10)에는 화상정보가 인가되는 데이터라인(17)들과 주사신호가 인가되는 게이트라인(16)들이 서로 교차하도록 배열되어, 상기 데이터라인(17)들과 게이트라인(16)들에 의해 구획되는 영역에 각각 박막 트랜지스터(미도시)와 화소전극(미도시)이 구비된다.

또한, 도면에는 도시하지 않았지만, 상기 컬러필터 기판(5)에는 블랙매트릭스(black matrix)에 의해 화소별로 구획(區劃)된 컬러필터들과 상기 어레이 기판(10)에 형성된 화소전극의 상대전극인 공통전극이 구비된다.

이와 같이 구성된 상기 컬러필터 기판(10)과 어레이 기판(5)은 스페이서(미도시)에 의해 일정한 셀갭이 유지되고, 상기 화소부(35)의 외곽을 따라 형성된 실 패턴(50)에 의해 합착 된다.

이때, 상기 스페이서를 형성하는 방법으로는 유리 비드(bead)나 플라스틱 비드와 같은 볼 스페이서를 이용하여 무작위로 산포하는 방식이 있으나, 최근 들어 액정표시패널이 점차 대형화되어 감에 따라 볼 스페이서의 뭉침 현상으로 인해 정밀한 셀갭 유지가 어렵고, 화질 불량이 발생하게 되었다.

따라서, 대형 액정표시패널의 경우에는 볼 스페이서를 사용하지 않고, 직접 어레이 기판(5)이나 컬러필터 기판(10)에 직접 패터닝하여 형성되는 컬럼 스페이서(또는, 패턴화된 스페이서)를 사용하고 있다.

이와 같이 구성되는 액정표시장치에서, 일반적으로 박막 트랜지스터의 게이트전극과 소오스전극 또는 드레인전극이 겹치는 부분에서 기생용량(parasitic capacitance)(Cgd)이 발생하며 상기 기생용량(Cgd) 때문에 화소 전압은 ΔVp만큼의 전압 변화가 생기게 되는데 이를 레벨 시프트 전압(level shift voltage) 또는 킥백 전압(kickback voltage)이라고 한다.

액정이라는 물질은 한 쪽 방향으로 오랫동안 직류 전압이 인가되면 그 물질 자체의 특성이 변질되는 성질을 가지고 있다. 따라서, 액정을 구동할 때는 인가 전압의 극성을 주기적으로 바꾸어 주어야 하는데, 상기 킥백 전압에 의하여 정, 부 극성의 비대칭에 의한 직류 성분이 남게되어 화면의 깜빡임(flicker), 잔상, 화면 밝기의 불균일성 등의 좋지 않은 효과를 일으킨다.

이때, 통상의 박막 트랜지스터는 패널 내의 위치에 따라 상이한 킥백 전압을 가지게 되며, 이로 인해 패널 내 남게되는 직류 성분의 양이 다르게 되어 균일하지 못한 잔상을 유발하게 되는 문제점이 있다.

도 2는 일반적인 액정표시장치에 있어서, 패널의 위치에 따른 공통 전압의 변동치를 나타내는 그래프로써, 시뮬레이션 한 결과를 나타내고 있다.

이때, 마름모와 사각형으로 도시된 그래프는 시뮬레이션 결과를 나타내며, 삼각형으로 도시된 그래프는 상기 시뮬레이션 결과의 평균치를 나타낸다.

도면을 참조하면, 패널의 위치에 따라 공통 전압이 일정하지 않음을 알 수 있다.

여기서, 그래프의 X축은 패널의 상대적인 위치를 나타내며 Y축은 공통 전압을 나타내고 있다. 또한, 상기 X축의 좌측은 패널의 좌측을 나타내며 X축의 우측은 패널의 우측을 나타낸다.

이와 같이 패널 가로방향에 대해 공통 전압, 즉 킥백 전압이 다르게 분포함을 알 수 있으며, 이는 패널 내 직류 성분이 쌓이는 양이 다르게 됨을 의미한다. 이때, 상기 패널 내 직류 성분이 쌓이는 양이 다르게 되면 패널 전체에 걸쳐 균일하지 못한 잔상을 유발하게 되며, 이는 공통 전압의 보상으로 해결할 수 없는 문제이다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 패널 내 킥백 전압의 변동을 최소화하도록 한 액정표시장치를 제공하는 것을 목적으로 한다.

기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 어레이 기판과 컬러필터 기판이 합착되어 형성된 액정표시패널; 상기 어레이 기판의 각 화소에 형성되며, 게이트전극, 소오스전극, 드레인전극 및 액티브층으로 구성되는 박막 트랜지스터; 및 상기 각 박막 트랜지스터의 소오스전극의 적어도 하나의 측면에 형성되며, 상기 화소의 위치에 따라 다른 크기를 가진 보상 패턴을 포함한다.

이하, 첨부한 도면을 참조하여 본 발명의 액정표시장치의 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도로써, 특히 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.

실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.

이때, 본 실시예에서는 액티브층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 박막 트랜지스터의 액티브층으로 다결정 실리콘 박막을 이용할 수도 있다.

도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)은 상기 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)을 구비한다. 이때, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위 칭소자인 박막 트랜지스터(120)가 형성되어 있으며, 또한 상기 화소영역 내에는 상기 박막 트랜지스터(120)에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.

상기 박막 트랜지스터(120)는 상기 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터(120)는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123)간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.

이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 제 2 절연막(미도시)에 형성된 콘택홀(140)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.

이때, 본 실시예는 채널의 형태가 "U"자형인 "U"자형 박막 트랜지스터(120)를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 박막 트랜지스터(120)의 채널 형태에 관계없이 적용 가능하다.

상기 드레인전극(123)의 측면에는 기생용량(Cgd)을 변경시켜 킥백 전압을 보상하기 위한 보상 패턴(150)이 형성되어 있다. 이때, 도면에는 상기 보상 패턴(150)이 상기 드레인전극(123)의 양 측면에 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 드레인전극(123)의 일 측면에만 상기 보상 패턴(150)을 형성할 수도 있다. 또한, 상기와 같은 보상 패턴(150)을 형 성하는 대신에 상기 드레인전극(123)의 형태 자체를 상기 보상 패턴(150)을 포함하도록 설계할 수도 있다.

전술한 바와 같이 상기 박막 트랜지스터(120)의 게이트전극(121)과 소오스전극(122) 또는 드레인전극(123)이 겹치는 부분에서 기생용량(Cgd)이 발생하며 상기 기생용량(Cgd) 때문에 화소 전압은 킥백 전압(ΔVp)만큼의 전압 변화가 생기게 되는데, 상기 킥백 전압은 다음 수학식과 같다.

여기서 Clc는 액정 커패시터의 커패시턴스를 나타내고 Cst는 스토리지 커패시터의 커패시턴스를 나타낸다. 또한, ΔVg는 하이(high) 게이트 전압과 로우(low) 게이트 전압 사이의 전압차를 나타낸다.

이와 같이 여러 가지 변수(Cgd, Clc, Cst, ΔVg)를 통해 킥백 전압이 산출되게 되는데, 상기 기생용량을 변화시킬 수 있다면 이론상으로 상기 킥백 전압은 0에서 ΔVg까지의 값을 가질 수 있게 된다. 결국 상기 기생용량을 변화시킴으로써 패널의 각 위치의 화소마다 상기 킥백 전압을 제어할 수 있게 된다.

즉, 본 발명에서는 패널 내 위치에 따라 킥백 전압의 차이가 발생하는 것을 보상하기 위해 상기 킥백 전압을 구성하는 하나의 변수인 기생용량 값을 각각의 화소마다 다르게 설계하게 된다.

도 4a 및 도 4b는 도 3에 도시된 어레이 기판의 박막 트랜지스터를 확대하여 나타내는 평면도이다.

이때, 상기 도 4a 및 도 4b는 패널 내 임의의 두 영역에 각각 형성된 박막 트랜지스터를 예를 들어 나타내며, 설명의 편의를 위해 상기 도 4a는 제 1 영역에 형성된 제 1 박막 트랜지스터를 나타내며 상기 도 4b는 제 2 영역에 형성된 제 2 박막 트랜지스터를 나타내는 것으로 한다.

도면에 도시된 바와 같이, 상기 박막 트랜지스터는 게이트라인에 연결된 게이트전극(121), 데이터라인에 연결된 소오스전극(122) 및 화소전극에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123)간에 전도채널을 형성하는 액티브층을 포함한다.

이때, 상기 제 1 박막 트랜지스터와 제 2 박막 트랜지스터는 각각의 드레인전극(123) 측면에 형성된 보상 패턴(150A, 150B)을 제외하고는 동일한 구조로 되어있다.

상기 제 1 영역의 제 1 박막 트랜지스터는 하부의 게이트전극(121)과 A영역이 오버랩되는 제 1 보상 패턴(150A)을 구비하며, 제 2 영역의 제 2 박막 트랜지스터는 하부의 게이트전극(121)과 B영역이 오버랩되는 제 2 보상 패턴(150B)을 구비한다. 여기서는 상기 보상 패턴(150A, 150B)이 형성되지 않은 경우에 상기 제 1 영역이 상기 제 2 영역보다 킥백 전압이 더 작은 경우를 예를 들어 설명한다.

이때, 도시된 바와 같이 상기 A영역이 B영역에 비해 크게 설계한 경우에는 상기 제 1 박막 트랜지스터에 형성된 기생용량이 상기 제 2 박막 트랜지스터에 형성된 기생용량보다 더 큰 값을 가지게 된다. 따라서, 상기 제 1 영역의 제 1 박막 트랜지스터가 상기 제 2 영역의 제 2 박막 트랜지스터에 비해서 보상되는 킥백 전압의 값이 더 크게 된다.

이와 같이 상기 제 1 영역이 상기 제 2 영역에 비해 상대적으로 더 작은 킥백 전압을 가진 경우에는 상기 제 1 영역의 제 1 박막 트랜지스터에는 상기 제 2 영역의 제 2 박막 트랜지스터에 형성된 제 2 보상 패턴(150B)보다 게이트전극(121)과 더 많이 오버랩되도록 제 1 보상 패턴(150A)을 형성해주면, 상기 제 1 영역과 제 2 영역 사이의 킥백 전압차가 보상되어 실질적으로 상기 제 1 영역과 제 2 영역에서의 킥백 전압이 동일하게 된다.

이때, 본 실시예에서는 제 1 영역과 제 2 영역의 두 개의 영역에 대해서 킥백 전압을 보상하는 방법에 대해서 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 킥백 전압이 서로 다른 다수의 영역에 대해서 서로 다른 기생용량을 가지도록 보상 패턴을 형성해주어 상기 킥백 전압을 보상해주는 어떠한 경우라도 적용 가능하다.

또한, 도면에는 상기 보상패턴(150A, 150B)이 드레인전극(123)의 양 측면에 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 보상패턴(150A, 150B)은 상기 드레인전극(123)의 일 측면에만 형성될 수도 있다.

또한, 본 발명은 상기 드레인전극(123)의 크기를 조절하여 그 하부의 게이트 전극(121)과 오버랩되는 영역을 다르게 함으로써 상기 실시예와 동일한 효과를 얻는 경우에도 적용된다.

이와 같은 특징을 가진 상기 보상패턴(150A, 150B)은 상기 소오스전극(122)과 드레인전극(123)을 형성할 때 상기 소오스전극(122)과 드레인전극(123)을 구성하는 동일한 도전물질을 이용하여 형성할 수 있으며, 상기 소오스전극(122)과 드레인전극(123)을 구성하는 도전물질과 다른 도전물질을 이용하여 형성할 수도 있다.

도 5는 본 발명의 액정표시장치에 있어서, 패널의 위치에 따른 공통 전압의 변동치를 나타내는 그래프로써, 시뮬레이션 한 결과를 예를 들어 나타내고 있다.

이때, 사각형으로 도시된 그래프는 킥백 전압을 보상하기 전의 시뮬레이션 결과를 나타내며, 삼각형으로 도시된 그래프는 킥백 전압을 보상한 후의 시뮬레이션 결과를 나타낸다. 또한, 마름모로 도시된 그래프는 킥백 전압을 보상하기 위해 설정한 기생용량 값을 나타낸다.

도면을 참조하면, 킥백 전압을 보상하기 전에는 패널의 위치에 따라 공통 전압이 일정하지 않음을 알 수 있다. 그러나, 전술한 실시예와 같이 킥백 전압을 보상하게 되면 패널의 위치에 따라 실질적으로 동일한 공통 전압을 가지게 됨을 알 수 있다.

여기서, 그래프의 X축은 패널의 상대적인 위치를 나타내며, 좌측의 Y축은 공통 전압을 나타내고 우측의 Y축은 기생용량의 크기를 나타내고 있다. 또한, 상기 X축의 좌측은 패널의 좌측을 나타내며 X축의 우측은 패널의 우측을 나타낸다.

이와 같이 킥백 전압을 보상하기 전에는 패널의 가로방향에 대해 공통 전압, 즉 킥백 전압이 다르게 분포함을 알 수 있으며, 이는 패널 내 직류 성분이 쌓이는 양이 다르게 됨을 의미한다. 이때, 상기 패널 내 직류 성분이 쌓이는 양이 다르게 되면 패널 전체에 걸쳐 균일하지 못한 잔상을 유발하게 된다.

이때, 상기 시뮬레이션에서는 패널의 중앙이 가장 큰 공통 전압을 가지며 상기 패널의 중앙에서 좌, 우측으로 갈수록 상기 공통 전압의 값이 작아지는 경우를 예를 들고 있다.

여기서, 상기 공통 전압과 킥백 전압과의 관계는 실질적으로 선형관계로 신호 전압을 정, 부의 반대극성을 가지도록 번갈아 입력하는 경우의 상기 신호 전압의 중심 값에서 상기 공통 전압을 빼게 되면 상기 킥백 전압을 얻을 수 있게 된다.

이와 같이 패널 중앙이 패널의 좌, 우측에 비해 더 큰 공통 전압을 가진 경우에는 패널 위치에 따라 서로 다른 킥백 전압을 보상하기 위해 상기 패널 중앙에는 상기 패널의 좌, 우측에 비해 더 큰 기생용량을 가지도록 설계하게 된다. 즉, 패널의 위치에 따라 다른 기생용량을 가지도록 보상 설계를 하면 패널 전체에 대해서 킥백 전압이 균일하게 되어 국부적인 잔상을 개선할 수 있게 된다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 패널 전체에 걸쳐 킥백 전압이 균일하게 유지됨으로써 잔상 수준을 개선할 수 있어 화질이 향상되는 효과를 제공한다.

Claims (7)

1. 어레이 기판과 컬러필터 기판이 합착되어 형성된 액정표시패널;

   상기 어레이 기판의 각 화소에 형성되며, 게이트전극, 소오스전극, 드레인전극 및 액티브층으로 구성되는 박막 트랜지스터; 및

   상기 각 박막 트랜지스터의 소오스전극의 적어도 하나의 측면에 형성되며, 상기 화소의 위치에 따라 다른 크기를 가진 보상 패턴을 포함하는 액정표시장치.
2. 제 1 항에 있어서, 상기 보상 패턴은 상기 소오스전극의 양 측면에 형성되는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서, 상기 보상 패턴은 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서, 상기 보상 패턴은 상기 소오스전극과 드레인전극을 구성하는 동일한 도전물질로 이루어진 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서, 상기 보상 패턴은 그 하부의 게이트전극과 일부 오버랩되는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서, 상기 보상 패턴은 각 화소에 대해 킥백 전압이 다른 경우에 상기 게이트전극과 오버랩되는 영역을 다르게 함으로써 상기 킥백 전압차를 보상하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서, 상기 킥백 전압이 작은 화소는 킥백 전압이 큰 화소에 비해 상기 보상 패턴과 게이트전극이 오버랩되는 영역을 더 크게 설계하는 것을 특징으로 하는 액정표시장치.

Images