KR100560788B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100560788B1
KR100560788B1 KR1020030081204A KR20030081204A KR100560788B1 KR 100560788 B1 KR100560788 B1 KR 100560788B1 KR 1020030081204 A KR1020030081204 A KR 1020030081204A KR 20030081204 A KR20030081204 A KR 20030081204A KR 100560788 B1 KR100560788 B1 KR 100560788B1
Authority
KR
South Korea
Prior art keywords
common electrode
common
lower substrate
liquid crystal
crystal display
Prior art date
Application number
KR1020030081204A
Other languages
English (en)
Other versions
KR20050047384A (ko
Inventor
박동진
정태혁
허해진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030081204A priority Critical patent/KR100560788B1/ko
Publication of KR20050047384A publication Critical patent/KR20050047384A/ko
Application granted granted Critical
Publication of KR100560788B1 publication Critical patent/KR100560788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치를 제공한다. 상기 액정표시장치는 하부기판을 구비한다. 상기 하부기판 상에 일방향으로 배열된 복수개의 데이터 라인들 및 상기 데이터 라인들 각각에 교차하도록 배열된 복수개의 게이트 라인들이 위치한다. 상기 복수개의 데이터 라인들과 상기 복수개의 게이트 라인들의 교차에 의해 상기 하부기판 상에 행과 열로 배치된 단위화소 영역들이 정의된다. 상기 하부기판 상부에 상기 하부기판에 대향하는 대향면을 갖는 상부기판이 위치한다. 상기 상부기판의 대향면 상에 상기 단위화소 영역들의 적어도 하나의 열에 대응되는 적어도 하나의 제 1 공통전극이 위치한다. 상기 제 1 공통전극에는 제 1 전압이 인가된다. 상기 상부기판의 대향면 상에 상기 제 1 공통전극에 소정간격에 의해 서로 이격되어 상기 제 1 공통전극에 평행한 적어도 하나의 제 2 공통전극이 위치한다. 상기 제 2 공통전극에는 상기 제 1 전압과는 서로 다른 극성을 갖는 제 2 전압이 인가된다.
공통전극, 수평 크로스토크, 칼럼 반전, 커플링 캐패시터

Description

액정표시장치 {Liquid Crystal Display}
도 1은 수평 크로스토크 현상이 발생한 화면에 대한 평면도이다.
도 2는 칼럼 반전 구동방식을 설명하기 위한 단위화소 어레이를 나타낸 평면도이다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 5는 도 3 또는 도 4의 절단선 Ⅰ-Ⅰ를 따라 취해진 액정표시장치의 제조방법을 설명하기 위한 단면도이다.
(도면의 주요 부위에 대한 부호의 설명)
100 : 하부기판 130 : 박막트랜지스터
150 : 화소전극 127 : 데이터 라인
500 : 상부기판 530 : 제 1 공통전극
535 : 제 2 공통전극
본 발명은 액정표시장치에 관한 것으로, 특히 패터닝된 공통전극을 갖는 액정표시장치에 관한 것이다.
박막트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display ; 이하, TFT LCD라 한다)는 콘트라스트 비가 크고, 계조표시나 동화상 구현에 적합하며, 풀칼라 구현이 용이한 잇점으로 인해 각광받고 있다.
이러한 TFT LCD는 디스플레이 면적이 커지고 해상도가 높아짐에 따라, 크로스토크(crosstalk), 플리커(flicker) 및 잔상(residual image)과 같은 화상의 열화문제가 점차 중요해지고 있다. 이 중, 크로스토크는 수평 크로스토크(horizontal crosstalk)와 수직 크로스토크(vertical crosstalk)로 구분되는데, 상기 수평 크로스토크는 화이트 또는 블랙 표시가 화면의 일부 영역에서 이루어질 때, 그의 좌우에 위치하는 영역의 계조가 상기 화이트 또는 블랙 표시에 의해 영향 받아 본래의 계조 표시와는 다른 계조를 표시하게 되는 것을 말한다. 이는 대면적 TFT LCD에서 화상품질을 크게 저하시킨다.
도 1은 수평 크로스토크 현상이 발생한 화면에 대한 평면도로서, 상기 화면을 표시한 액정표시장치는 노말리 화이트(normaly white) 형이다.
도 1을 참조하면, 제 1 내지 제 3 행(R1, R2, R3) 및 제 1 내지 제 3 열(C1, C2, C3)을 매트릭스 형태로 갖는 화면이 도시되어 있다. 상기 제 2 행(R2)과 상기 제 2 열(C2)에 의해 정의되는 윈도우(W)에 블랙을 표시하도록 하고, 상기 윈도우 주변은 그레이를 표시하도록 한다. 이를 위해, 상기 제 1, 상기 제 2, 상기 제 3 행(R1, R2, R3)이 순차적으로 선택되는데, 상기 제 1 행(R1)이 선택되었을 때는 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 제 1 전압이 동일하게 인가된다. 이어서, 상기 제 2 행(R2)이 선택되었을 때는 제 1 및 제 3 열(C1, C3)의 데이터 라인들에는 상기 제 1 전압이 인가되나, 제 2 열(C2)의 데이터 라인에는 제 1 전압보다 높은 제 2 전압이 인가된다. 이어서, 제 3 행(R3)이 선택되었을 때는 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 상기 제 1 전압이 동일하게 인가된다. 그러나, 공통전극 전압은 상기 화면전체에 일정하게 인가된다.
한편, 상기 데이터 라인 전압들은 액정의 열화를 방지하기 위해 각 라인(R1 내지 R3 중 하나) 선택 시간동안 주기적으로 스윙(swing)하는데, 이로 인해 데이터 라인과 상기 공통전극 사이에는 용량 결합(capacitive coupling)으로 인한 커플링 캐패시터(coupling capacitor)가 생성되고, 이로 인해 상기 공통전극전압은 왜곡(distortion)된다. 또한, 상기 데이터 라인 전압이 클수록 상기 스윙 폭이 커져 상기 공통전극전압의 왜곡은 커진다.
상기 제 1 또는 제 3 행(R1, R3)이 선택되었을 때는 상기 제 1 내지 제 3 열(C1, C2, C3)의 데이터 라인들에는 제 1 전압이 동일하게 인가되므로, 상기 공통전극전압의 왜곡 정도가 동일하여 크로스토크가 발생하지 않는다. 그러나, 상기 제 2 행(R2)이 선택되었을 때는 상기 제 2 열(C2)의 데이터 라인 전압이 상기 제 1 및 제 3 열(C1, C3)의 데이터 라인들의 전압에 비해 커서, 상기 제 2 열(C2)의 데이터 라인 전압에 의한 공통전극전압의 왜곡은 상기 윈도우 좌우 주변에 비해 크고 이는 상기 윈도우 좌우 주변에 영향을 미쳐 상기 윈도우 좌우 주변의 계조 표시를 변화 시킨다. 따라서, 상기 윈도우 좌우 주변은 원래 표시하고자 했던 그레이보다 밝은 그레이를 표시하게 된다.
이러한 수평 크로스토크를 해결하기 위해, 칼럼 반전(column inversion) 구동방식이 채택되고 있다. 도 2 는 상기 칼럼반전 구동방식을 설명하기 위한 단위화소 어레이를 나타낸 평면도이다.
도 2를 참조하면, 홀수열에 위치한 데이터 라인에 인가되는 전압의 극성과 짝수열에 위치한 데이터 라인에 인가되는 전압의 극성을 서로 다르게 한다. 또한, 상기 각 라인에 인가되는 전압의 극성은 홀·짝수 프레임에 있어서 서로 반전된다. 한편, 단위화소 어레이 전체의 공통전극에는 동일한 전압이 인가된다. 이 때, 상기 데이터 라인과 상기 공통전극 사이의 커플링 캐패시터에 기인하여 공통전극전압 왜곡이 발생하게 되는데, 수평방향으로 서로 인접한 화소에 있어서는 상기 데이터 라인의 전압극성이 서로 다르므로 상기 공통전압의 왜곡은 서로 다른 방향으로 발생된다. 따라서, 수평방향으로 서로 인접한 화소에 있어서의 공통전극전압 왜곡은 서로 상쇄되므로 수평 크로스토크가 억제된다.
그러나, 이러한 컬럼반전 구동방식에 있어서는 박막트랜지스터에 인가되는 전압의 수준이 높아짐으로 인해 소비전력의 증가를 가져온다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 소비전력의 증가가 없으면서도 수평크로스토크 현상이 억제된 액정표시장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 액정표시장치를 제공한다. 상기 액정표시장치는 하부기판을 구비한다. 상기 하부기판 상에 일방향으로 배열된 복수개의 데이터 라인들 및 상기 데이터 라인들 각각에 교차하도록 배열된 복수개의 게이트 라인들이 위치한다. 상기 복수개의 데이터 라인들과 상기 복수개의 게이트 라인들의 교차에 의해 상기 하부기판 상에 행과 열로 배치된 단위화소 영역들이 정의된다. 상기 하부기판 상부에 상기 하부기판에 대향하는 대향면을 갖는 상부기판이 위치한다. 상기 상부기판의 대향면 상에 상기 단위화소 영역들의 적어도 하나의 열에 대응되는 적어도 하나의 제 1 공통전극이 위치한다. 상기 제 1 공통전극에는 제 1 전압이 인가된다. 상기 상부기판의 대향면 상에 상기 제 1 공통전극에 소정간격에 의해 서로 이격되어 상기 제 1 공통전극에 평행한 적어도 하나의 제 2 공통전극이 위치한다. 상기 제 2 공통전극에는 상기 제 1 전압과는 서로 다른 극성을 갖는 제 2 전압이 인가된다.
상기 제 1 공통전극은 상기 단위화소의 홀수열에 대응하여 위치하고, 상기 제 2 공통전극은 상기 단위화소의 짝수열에 대응하여 위치하는 것이 바람직하다.
바람직하게는 상기 제 1 공통전극과 상기 제 2 공통전극 사이의 간격은 상기 하부기판 상의 데이터라인이 위치하는 영역에 대응하여 위치한다.
바람직하게는 상기 제 1 공통전극과 상기 제 2 공통전극은 투명 도전막이다. 상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것이 바람직하다.
상기 제 1 공통전극과 상기 제 2 공통전극은 포토리소그라피를 사용하여 동 시에 형성되는 것이 바람직하다.
상기 상부기판에 상기 제 1 공통전극 및 상기 제 2 공통전극이 둘 이상 위치하고, 상기 액정표시장치는 상기 제 1 공통전극들의 일단에 위치하여 상기 제 1 공통전극들을 서로 연결하고, 상기 제 2 공통전극들과는 서로 이격된 제 1 공통전극 연결부 및 상기 제 1 공통전극 연결부에 대해 맞은편에 위치하여 상기 제 2 공통전극들을 서로 연결하고, 상기 제 1 공통전극들과는 서로 이격된 제 2 공통전극 연결부를 더욱 포함하는 것이 바람직하다. 이 때, 상기 제 1 공통전극들, 상기 제 1 공통전극 연결부, 상기 제 2 공통전극들 및 상기 제 2 공통전극 연결부는 포토리소그라피를 사용하여 동시에 형성되는 것이 바람직하다. 또한, 상기 제 1 공통전극들, 상기 제 1 공통전극 연결부, 상기 제 2 공통전극들 및 상기 제 2 공통전극 연결부는 투명 도전막인 것이 바람직하다. 상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것이 바람직하다.
상기 액정표시장치는 상기 하부기판 하부에 위치하는 적색, 녹색 및 청색의 백라이트들을 더욱 포함할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예들을 첨부된 도면들을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구 성요소를 나타낸다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다.
도 3을 참조하면, 하부기판(100) 상에 일방향으로 복수개(G1 내지 Gn)의 게이트 라인들(106)과 상기 각 게이트 라인(106)에 교차하는 복수개(D1 내지 Dm)의 데이터 라인들(127)이 위치한다. 상기 게이트 라인들(106)과 상기 데이터 라인들(127)의 교차에 의해 정의되고, 열(A1 내지 Am)과 행을 갖는 단위화소 영역들이 매트릭스 형태로 위치한다. 상기 각 단위화소 영역에는 화소전극(150)이 위치하고, 또한 상기 게이트 라인(106)의 신호에 따라 스위칭되어 상기 데이터 라인(127)에 인가된 신호를 상기 화소전극(150)에 인가하는 박막트랜지스터(130)가 위치한다.
한편, 상기 하부기판(100)에 대향하는 위치에 상기 하부기판(100)과 대향하는 대향면을 갖는 상부기판(500)이 위치한다. 상기 대향면 상에 상기 단위화소 영역들의 적어도 하나의 열에 대응되는 적어도 하나의 제 1 공통전극(530)이 위치한다. 상기 제 1 공통전극(530)에 소정간격(540)에 의해 서로 이격되고 상기 제 1 공통전극(530)에 평행하게 적어도 하나의 제 2 공통전극(535)이 위치한다. 바람직하게는 상기 제 1 공통전극(530)은 상기 하부기판(100)에 위치한 상기 단위화소들의 홀수열(A1, A3...)에 대응되도록 위치하고, 상기 제 2 공통전극(535)은 상기 제 1 공통전극(530)과 소정간격(540)에 의해 서로 이격되면서 상기 단위화소들의 짝수열(A2, A4...)에 대응되도록 위치한다.
바람직하게는 상기 서로 이격된 제 1 공통전극(530)과 제 2 공통전극(535) 사이의 간격(540)은 상기 하부기판(100) 상의 데이터라인들(127)이 위치하는 영역에 대응한다. 상기 제 1 공통전극(530) 및 상기 제 2 공통전극(535)은 투명 도전막인 것이 바람직하다. 상기 투명 도전막은 ITO막인 것이 바람직하다.
상기 하부기판(100)과 상부기판(500) 사이에는 액정(미도시)이 위치한다. 상기 각 화소전극(150), 상기 각 화소전극(150)에 대향하는 상기 공통전극(530 또는 540) 및 이들 사이에 개재된 액정은 하나의 액정캐패시터를 형성한다. 상기 액정캐패시터는 상기 화소전극(150)과 상기 공통전극(530 또는 535)에 인가된 전압차에 의해 상기 액정의 배열을 달리하며 이로 인해 상기 액정캐패시터를 통해 투과되는 빛의 투과도가 조절됨으로써 계조를 표시할 수 있다. 상기 각 박막트랜지스터(130)와 상기 각 액정캐패시터는 하나의 단위화소를 형성하며, 상기 단위화소는 열(A1 내지 Am)과 행으로 배열된다.
상술한 바와 같은 액정표시소자의 구동에 있어, 상기 제 1 공통전극(530)에는 제 1 전압이 인가되고, 상기 제 2 공통전극(535)에는 상기 제 1 전압과 서로 다른 극성을 갖는 제 2 전압이 인가된다. 이와 같이, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 서로 다른 극성을 갖는 전압을 인가하는 것은 공통전압 인가회로(미도시)로부터 상기 공통전극들(530, 535) 각각에 연결된 배선을 통해 구현될 수 있다.
더 나아가서, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 인가되는 서로 다른 극성의 전압은 프레임별로 반전되는 것이 바람직하다. 이로써, 상기 액정의 열화방지 효과를 얻을 수 있다. 한편, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 인가되는 전압을 프레임별로 반전시키는 것은 공통전압 인가회로(미도시)로부터 상기 공통전극들(530, 540) 각각에 연결된 배선(미도시)을 통해 구현될 수 있다.
상술한 바와 같은 액정표시장치의 구동에 있어, 상기 데이터 라인(127)과 상기 공통전극들(530, 535) 사이에 생성된 커플링 캐패시터에 기인하여 상기 공통전극(530, 535)의 전압왜곡이 발생할 수 있다. 이 때, 수평 방향으로 서로 인접하고 서로 다른 전압이 인가된 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535) 각각의 전압왜곡은 서로 다른 방향으로 발생하므로, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535) 각각의 전압왜곡은 서로 상쇄될 수 있다. 따라서, 수평 크로스토크가 억제될 수 있다. 또한, 상기 제 1 공통전극들(530)과 제 2 공통전극들(535) 사이의 간격(540)은 상기 하부기판(100) 상의 데이터라인(127)이 위치하는 영역에 대응하도록 위치하므로, 상기 데이터 라인(127)과 공통전극들(530, 535) 사이의 커플링 캐패시터의 생성 또한 억제할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치를 설명하기 위한 평면도로서, 하부기판과 상부기판을 동시에 도시한 도면이다. 본 실시예에 있어서의 액정표시장치는 상기 제 1 실시예에 있어서의 액정표시장치와는 공통전극의 구조를 달리한다. 따라서, 본 실시예의 액정표시장치는 후술하는 것을 제외하고는 상기 제 1 실시예와 동일하다.
도 4를 참조하면, 하부기판(100) 상에 복수개(G1 내지 Gn)의 게이트 라인들(106)과 복수개(D1 내지 Dm)의 데이터 라인들(127)에 의해 매트릭스 형태의 단위화소영역들이 정의되고, 상기 각 단위화소영역들에는 화소전극(150)과 박막트랜지스터(130)가 위치한다.
하부기판(100)에 대향하는 위치에 상기 하부기판(100)과 대향하는 대향면을 갖는 상부기판(500)이 위치한다. 상기 대향면 상에 상기 단위화소 영역들의 적어도 하나의 열에 대응되는 제 1 공통전극(530)이 위치한다. 상기 제 1 공통전극(530)에 소정간격(540)에 의해 서로 이격되고, 상기 제 1 공통전극(530)에 평행하게 제 2 공통전극(535)이 위치한다. 바람직하게는 상기 제 1 공통전극(530)은 상기 하부기판(100)에 위치한 상기 단위화소들의 홀수열(A1, A3...)에 대응되도록 위치하고, 상기 제 2 공통전극(535)은 상기 제 1 공통전극(530)과 소정간격(540)에 의해 서로 이격되면서 상기 단위화소들의 짝수열(A2, A4...)에 대응되도록 위치한다. 바람직하게는 상기 서로 이격된 제 1 공통전극(530)과 제 2 공통전극(535) 사이의 간격(540)은 상기 하부기판(100) 상의 데이터라인(127)이 위치하는 영역에 대응한다.
상기 상부기판(500)의 대향면 상에는 상기 제 1 공통전극들(530)의 일단에 위치하여 상기 제 1 공통전극들(530)을 서로 연결하고, 상기 제 2 공통전극들(535)에는 서로 이격된 제 1 공통전극 연결부(530a)가 위치한다. 또한, 상기 제 1 공통전극 연결부(530a)에 대해 맞은 편에 위치하여 상기 제 2 공통전극들(535)을 서로 연결하고, 상기 제 1 공통전극들(530)과는 서로 이격된 제 2 공통전극 연결부(535a)가 위치한다. 상기 제 1 공통전극들(530), 상기 제 1 공통전극 연결부(530a), 상기 제 2 공통전극들(535) 및 상기 제 2 공통전극 연결부(535a)는 투명 도전막인 것이 바람직하다. 상기 투명 도전막은 ITO막인 것이 바람직하다.
상술한 바와 같은 액정표시소자의 구동에 있어, 상기 제 1 공통전극들(530)에는 제 1 전압이 인가되고, 상기 제 2 공통전극들(535)에는 상기 제 1 전압과 서로 다른 극성을 갖는 제 2 전압이 인가된다. 이 경우, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 서로 다른 극성을 갖는 전압을 인가하는 것은 공통전압 인가회로(미도시)로부터 상기 제 1 공통전극 연결부(530a)와 상기 제 2 공통전극 연결부(535a) 각각에 연결된 배선(미도시)을 통해 구현될 수 있다.
더 나아가서, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 인가되는 서로 다른 극성의 전압은 프레임별로 반전되는 것이 바람직한데, 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535)에 인가되는 전압을 프레임별로 반전시키는 것은 공통전압 인가회로(미도시)로부터 상기 제 1 공통전극 연결부(530a)와 상기 제 2 공통전극 연결부(535a) 각각에 연결된 배선(미도시)을 통해 구현될 수 있다.
도 5는 도 3 또는 도 4의 절단선 Ⅰ-Ⅰ를 따라 취해진 액정표시장치의 제조방법을 설명하기 위한 단면도이다.
도 4를 참고하면, A1 내지 Am의 단위화소영역들을 갖는 하부기판(100) 상에 각 단위화소영역별로 게이트(105)들을 형성하고, 상기 게이트(105)들을 포함한 기판 전면을 덮는 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110) 상에 상기 게이트(105)와 대응되는 반도체층(120)을 형성하고, 상기 반도체층(120)의 양 가장자리에 소오스/드레인 전극들(125, 126)을 형성함과 동시에 상기 소오스 전극(126)에 연결된 데이터라인(127)을 형성한다. 이로써, 각 단위화소 영역에 상기 게이트(105), 반도체층(120) 및 소오스/드레인 전극들(125, 126)을 갖는 박막트랜지스터(130)가 형성된다. 이어서, 상기 드레인 전극(125)의 소정영역을 노출시키는 콘택홀을 갖는 보호막(160)을 형성하고, 상기 보호막(160) 상에 상기 콘택홀을 통해 상기 드레인 전극(125)과 접하는 화소전극(150)을 형성한다. 이어서, 상기 화소전극(150)을 포함하는 하부기판 전면에 하부배향막(170)을 형성한다.
한편, 상부기판(500)을 준비하고, 상기 상부기판(500) 상에 상기 하부기판(100)의 상기 박막트랜지스터(130), 상기 데이터라인(127) 및 상기 게이트라인(미도시)이 형성된 영역을 가리는 차광막(510)을 형성하고, 상기 차광막(510)이 형성된 상부기판(500)전면을 덮는 절연막(520)을 형성한다.
이어서, 상기 절연막(530) 상에 투명도전물질, 바람직하게는 ITO를 증착(deposition)하고 상기 증착된 ITO를 포토리소그라피공정을 사용하여 패터닝함으로써, 상기 하부기판(100)상에 위치하는 상기 단위화소 영역들의 적어도 하나의 열에 대응된 제 1 공통전극(530) 및 상기 제 1 공통전극(530)에 소정간격(540)에 의해 서로 이격된 제 2 공통전극(535)을 형성한다. 바람직하게는 상기 제 1 공통전극(530)은 상기 하부기판(100)에 위치한 상기 단위화소들의 홀수열(A1, A3...)에 대응되도록 형성하고, 상기 제 2 공통전극(535)은 상기 제 1 공통전극(530)과 소정간격(540)에 의해 서로 이격되면서 상기 단위화소들의 짝수열(A2, A4...)에 대응되도록 형성한다. 상기 제 1 공통전극(530)과 상기 제 2 공통전극(535) 사이의 간격(540)은 상기 하부기판의 데이터라인(127)과 대응되도록 형성하는 것이 바람직 하다. 상기 포토리소그라피 공정에서 상기 상부기판(500) 상에 증착된 투명전극물질, 바람직하게는 ITO를 패터닝함에 있어, 상기 공통전극들(530, 535) 및 상기 공통전극 연결부들(도 3의 530a, 535a)를 동시에 형성하는 것이 바람직하다. 이어서, 상기 공통전극들(530, 535) 상에 상부배향막(550)을 형성한다.
이어서, 상기 하부기판(100)과 상기 상부기판(500)이 일정간격을 유지하도록 하여 합착하고, 상기 하부기판(100)과 상기 상부기판(500) 사이에 액정(600)을 주입한다. 이 때, 상기 상부기판(500)의 상기 공통전극들(530, 535)이 형성된 면을 상기 하부기판(100)에 대향하도록 한다.
상기 액정표시장치는 칼라이미지를 표시하기 위해서는 상기 하부기판(100) 하부에 상기 각 단위화소 별로 적색, 녹색 및 청색의 백라이트들(700)가 배열되는 구조를 갖을 수 있다. 이러한 액정표시장치를 필드순차구동방식 액정표시장치라고 하는데, 이는 적색, 녹색 및 청색의 백라이트들로부터 적색, 녹색 및 청색 3원색의 광을 하나의 단위화소에 위치한 액정을 통해 시분할적으로 순차 디스플레이함으로써, 눈의 잔상효과를 이용하여 칼라이미지를 디스플레이한다. 이와는 달리, 상기 액정표시장치는 상기 절연막(520) 하부의 차광막(510) 상에 각 단위화소별로 배치된 적색, 녹색 및 청색의 칼라필터층들(미도시)을 더욱 구비하여 칼라이미지를 구현할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 단위화소 영역들의 적어도 하나의 열에 대응되는 제 1 공통전극과 상기 제 1 공통전극에 소정간격에 의해 서로 이격된 제 2 공통전극을 형성하고, 액정표시소자의 구동에 있어, 상기 제 1 공통전극과 상기 제 2 공통전극에 서로 다른 극성의 전압을 인가함으로써, 소비전력의 증가를 가져오지 않으면서도 수평 크로스토크 현상을 억제할 수 있다.

Claims (11)

  1. 하부기판;
    상기 하부기판 상에 위치하고, 일방향으로 배열된 복수개의 데이터 라인들 및 상기 데이터 라인들 각각에 교차하도록 배열된 복수개의 게이트 라인들;
    상기 복수개의 데이터 라인들과 상기 복수개의 게이트 라인들의 교차에 의해 정의되어 상기 하부기판 상에 행과 열로 배치된 단위화소 영역들;
    상기 하부기판 상부에 위치하여 상기 하부기판에 대향하는 대향면을 갖는 상부기판;
    상기 상부기판의 대향면 상에 상기 단위화소 영역들의 적어도 하나의 열에 대응되는 적어도 하나의 제 1 공통전극이 위치하되, 상기 제 1 공통전극에는 제 1 전압이 인가되고;
    상기 상부기판의 대향면 상에 상기 제 1 공통전극과 상기 하부 기판 상의 데이타라인이 위치하는 영역만큼의 거리만큼 이격되어 상기 제 1 공통전극에 평행하게 위치하는 적어도 하나의 제 2 공통전극이 위치하되, 상기 제 2 공통전극에는 상기 제 1 전압과는 서로 다른 극성을 갖는 제 2 전압이 인가되며, 상기 제 1 공통 전극은 상기 단위화소의 홀수열에 대응하여 위치하고, 상기 제 2 공통 전극은 상기 단위화소의 짝수열에 대응하여 위치하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 공통전극과 상기 제 2 공통전극은 투명 도전막인 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 공통전극과 상기 제 2 공통전극은 포토리소그라피를 사용하여 동시에 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 상부기판에 상기 제 1 공통전극 및 상기 제 2 공통전극이 둘 이상 위치하고,
    상기 제 1 공통전극들의 일단에 위치하여 상기 제 1 공통전극들을 서로 연결하고, 상기 제 2 공통전극들과는 서로 이격된 제 1 공통전극 연결부; 및
    상기 제 1 공통전극 연결부에 대해 맞은편에 위치하여 상기 제 2 공통전극들을 서로 연결하고, 상기 제 1 공통전극들과는 서로 이격된 제 2 공통전극 연결부를 더욱 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 1 공통전극들, 상기 제 1 공통전극 연결부, 상기 제 2 공통전극들 및 상기 제 2 공통전극 연결부는 포토리소그라피를 사용하여 동시에 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 제 1 공통전극들, 상기 제 1 공통전극 연결부, 상기 제 2 공통전극들 및 상기 제 2 공통전극 연결부는 투명 도전막인 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 투명 도전막은 ITO(Indium Tin Oxide)막인 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 액정표시장치는 상기 하부기판 하부에 위치하는 적색, 녹색 및 청색의 백라이트들을 더욱 포함하는 것을 특징으로 하는 액정표시장치.
KR1020030081204A 2003-11-17 2003-11-17 액정표시장치 KR100560788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030081204A KR100560788B1 (ko) 2003-11-17 2003-11-17 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081204A KR100560788B1 (ko) 2003-11-17 2003-11-17 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050047384A KR20050047384A (ko) 2005-05-20
KR100560788B1 true KR100560788B1 (ko) 2006-03-13

Family

ID=37246395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081204A KR100560788B1 (ko) 2003-11-17 2003-11-17 액정표시장치

Country Status (1)

Country Link
KR (1) KR100560788B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292584B1 (ko) * 2006-08-14 2013-08-09 엘지디스플레이 주식회사 액정표시장치와, 이의 구동방법 및, 이에 사용되는컬러필터 기판
KR101350887B1 (ko) * 2006-12-06 2014-01-14 엘지디스플레이 주식회사 액정표시장치
KR101892710B1 (ko) 2011-05-26 2018-08-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20050047384A (ko) 2005-05-20

Similar Documents

Publication Publication Date Title
US8253670B2 (en) Liquid crystal display device
US8207924B2 (en) Display device
KR100652215B1 (ko) 액정표시장치
JP5964905B2 (ja) 液晶パネル
JP4508870B2 (ja) 液晶表示装置
US7453539B2 (en) Active matrix type liquid crystal display device having a common line in every other pixel region
KR20050113907A (ko) 액정 표시 장치 및 그의 구동 방법
US20080180372A1 (en) Display device
KR20060106168A (ko) 액정표시장치
WO2012144174A1 (ja) 液晶表示装置
KR20070003164A (ko) 액정표시장치
KR100447231B1 (ko) 액정표시장치
JP2006189477A (ja) カラー液晶表示装置
JPH0772509A (ja) アクティブマトリックス液晶表示素子
KR100579190B1 (ko) 액정표시장치
KR100560788B1 (ko) 액정표시장치
WO2018221481A1 (ja) 液晶表示装置
KR100226785B1 (ko) 액정표시장치
JP3405432B2 (ja) 液晶表示装置
KR20050108120A (ko) 횡전계방식 액정표시장치
JP4302816B2 (ja) 液晶表示装置
JP4612100B2 (ja) 液晶表示装置及びこれの製造方法
KR100831304B1 (ko) 액정표시장치
KR100920356B1 (ko) 액정 표시 장치용 박막 다이오드 표시판 및 이를 포함하는액정 표시 장치
JPH1090718A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee